KR101522425B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101522425B1
KR101522425B1 KR1020080057953A KR20080057953A KR101522425B1 KR 101522425 B1 KR101522425 B1 KR 101522425B1 KR 1020080057953 A KR1020080057953 A KR 1020080057953A KR 20080057953 A KR20080057953 A KR 20080057953A KR 101522425 B1 KR101522425 B1 KR 101522425B1
Authority
KR
South Korea
Prior art keywords
wafer
electrical contact
delete delete
contact pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020080057953A
Other languages
English (en)
Other versions
KR20080112152A (ko
Inventor
힙 호에 쿠안
생 구안 초우
린다 페이 이 추아
Original Assignee
스태츠 칩팩 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스태츠 칩팩 엘티디 filed Critical 스태츠 칩팩 엘티디
Publication of KR20080112152A publication Critical patent/KR20080112152A/ko
Application granted granted Critical
Publication of KR101522425B1 publication Critical patent/KR101522425B1/ko
Assigned to 주식회사 한국씨티은행 reassignment 주식회사 한국씨티은행 근질권설정등록 Assignors: 스태츠 칩팩 피티이. 엘티디.
Assigned to 제이시이티 세미컨덕터 (샤옥싱) 코., 엘티디. reassignment 제이시이티 세미컨덕터 (샤옥싱) 코., 엘티디. 권리의 전부이전등록 Assignors: 스태츠 칩팩 피티이. 엘티디.
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/276—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being on an external surface of the package, e.g. on the outer surface of an encapsulation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/261—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions
    • H10W42/271—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons characterised by their shapes or dispositions the arrangements being between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/654—Top-view layouts
    • H10W70/655—Fan-out layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/877—Bump connectors and die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/922—Bond pads being integral with underlying chip-level interconnections
    • H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/923—Bond pads having multiple stacked layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/10—Containers or parts thereof
    • H10W76/17—Containers or parts thereof characterised by their materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 패키지는 웨이퍼 상부면내로 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 포함한다. 관통-홀 연결부가 상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장된다. 하나의 다이가 상기 제 1전기 접촉 패드의 제 2면에 전기적으로 연결된다. 제 2전기 접촉 패드가 관통-홀 연결부의 한 표면위에 배열된다. 하나의 절연층이 제 2전기 접촉 패드의 측면을 따라서 배열된다. 웨이퍼가 절삭되어 채널부와 연결부를 형성한다. 캡슐화제가 다이 및 연결부위에 배열되고, 웨이퍼는 백그라인딩되어 연결부를 제거하고 관통-홀 연결부의 표면을 노출시킨다.
웨이퍼, 연결부, 반도체 패키지, 절연층, 관통-홀 연결부

Description

반도체 장치 및 그 제조 방법{A SEMICONDUCTOR DEVICE AND A METHOD OF MAKING A SEMICONDUCTOR DEVICE}
본 발명은 일반적으로 반도체 장치, 특히 반도체 패키지 장치에 관한 것이다.
반도체, 또는 컴퓨터 칩들은 오늘날 제조되는 거의 모든 전자제품에서 발견된다. 칩들은 복잡한 산업 및 상업적 전자 장비뿐 아니라 텔레비젼, 의류 워셔 및 드리이어, 라디오 및 전화기와 같은 가정용 및 소비자 아이템에 사용된다. 제품들이 보다 소형화 및 기능화됨에 따라서, 보다 소형 제품에 보다 많은 칩을 포함하여 그 기능성을 수행할 필요가 존재한다. 핸드 폰 크기 감소는 어떻게 보다 많은 기능들이 소형 전자제품안에 집적될 수 있냐에 대한 예이다.
낮은 비용과, 높은 성능과, 증가된 소형화와, 그리고 큰 패키지 밀도들를 갖는 반도체 장치에 대한 수요가 증가됨에 따라서, 멀티-칩 모듈(Multi-Chip Module ,MCM) 구조 또는 유사한 적층 구조물들과 같은 멀티 다이를 갖는 장치들이 상기 수요를 만족시키도록 개발되어 왔다. MCM 구조물들은 다수 다이 및 싱글 반도체 패키지안에 장착된 다른 반도체 부품들을 갖는다. 다수의 다이 및 다른 부품들은 수직 방법, 수평 방법, 또는 그들의 조합으로 장착될 수 있다.
그러한 하나의 접근이 겹겹이 다이를 적층하고 이어서 하나의 패키지에 그 적층물을 내장시키는 것이다. 적층된 다이를 갖는 반도체의 최종 패키지는 다이들이 개별적으로 각각 패키지되는 경우에 기대되는 것 보다 매우 소형이 된다. 소형 크기를 제공하는 것 외에, 적층-다이 패키지는 핸들링과 조립의 용이성과 같은 패키지 제조와 관련된 다수의 잇점을 제공한다.
적층 다이 배치에서, 그 다이들은 잘 공지된 열 압착 또는 초음파 와이어-본딩 기술을 사용하는 자동화 와이어 본딩 장비로 연속적으로 와이어 본딩된다. 와이어-본딩 공정 동안에, 와이어-본딩 장치의 헤드는, 와이어를 다이상의 본딩 패드에 웰드(weld) 또는 본드(bond)하기 위해서 와이어-본딩 패드와 접촉을 유지하는 도전성 와이어상에 하방 압력을 인가한다.
많은 경우에, 적층 다이 반도체는 동일한 기능을 수행하는 각각이 싱글 다이를 갖는 여러 반도체 보다 더 신속하게 그리고 저렴하게 제조될 수 있다. 동일한 패키지안에서 달성되는 회로 밀도와 메모리, 로직, 응용주문형집적회로(application specific integrated circuit, ASIC)와 같은 상이한 기능성을 수행하는 능력 때문에, 적층 다이 접근법은 유리한 특징이 있다. 그 결과, 볼 그리드 어래이(ball grid array, BGA) 및 플립 칩(flip chip)(범프드 장치(bumped device))을 포함하는 칩 스케일 패키징(chip scale package, CSP) 및 웨이퍼 레벨 패키지(wafer level packaging, WLCSP)와 같은 멀티 다이 패키지 기술들이 구현되어 왔다. 시스템 인 패키지(System-in-Package, SiP) 및 칩 스케일 모듈 패키징(chip scale module packaging, CSMP)와 같은 기술을 사용하는 패시브 장치 의 또 다른 집접화가 일반적으로 사용된다.
그러나, 전술한 다양한 기술을 사용하는 높은 집적화를 덜성하려는 소망은 풋프린트(footprint)에서 더 크거나 또는 두꺼워지는 최종 패키지 구조체를 야기 시킨다. 큰 집적화는 일반적으로 패키지 소형화의 최적 할당(tradeoff)의 희생을 초래한다.
따라서, 상이한 기능들을 갖는 장치의 높은 집적화가 가능하면서 패키지 프로화일을 유지 또는 감소시키는 패키지 필요성이 존재 한다.
이에 따라 본 발명의 한 실시예는, 웨이퍼 상부내에 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 제공하는 단계, 상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장되는 관통-홀 연결부를 형성하는 단계, 상기 제 1전기 접촉 패드의 제 2면에 다이를 전기적으로 연결하는 단계, 상기 웨이퍼를 절삭하여 채널부 및 연결부를 형성시키는 단계, 상기 다이 및 채널부위에 캡슐화제를 배열시키는 단계, 상기 웨이퍼를 백그라인딩하여 연결부를 제거하고 관통-홀 연결부의 한 표면을 노출시키는 단계, 제 2전기 접촉 패드를 관통-홀 연결부의 상기 표면위에 배열시키는 단계, 및 상기 제 2전기 접촉 패드의 측면을 따라서 절연층을 배열시키는 단계를 포함하는 반도체 패키지 형성 방법을 제공한다.
본 발명의 다른 하나의 실시예는, 웨이퍼 상부내에 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 포함하는 반도체 패키지를 제공한다. 관통-홀 연결부가 상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장된다. 하나의 다이가 상기 제 1전기 접촉 패드의 제 2면에 전기적으로 연결된다. 제 2전기 접촉 패드가 상기 관통-홀 연결부의 한 표면위에 배열된다. 하나의 절연층이 상기 제 2전기 접촉 패드의 측면을 따라서 배열된다. 상기 웨이퍼가 절삭되어 채널부 및 연결부를 형성한다. 캡슐화제가 상기 다이 및 연결부위에 배열된다. 상기 웨이퍼가 백그라인딩되어 연결부를 제거하여 상기 관통-홀 연결부의 한 표면을 노출시킨다.
본 발명의 다른 하나의 실시예는, 웨이퍼 상부내에 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 포함하는 반도체 패키지를 제공한다. 하나의 관통-홀 연결부가 상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장된다. 제 1다이가 상기 제 1전기 접촉 패드의 제 2면에 전기적으로 연결된다. 제 2전기 접촉 패드가 상기 관통-홀 연결부 한 표면위에 배열된다. 하나의 절연층이 상기 제 2전기 접촉 패드 제 1면을 따라 배열된다. 제 2다이가 상기 제 2전기 접촉 패드 제 2면에 전기적으로 연결된다. 상기 웨이퍼가 절삭되어 채널부 및 연결부를 형성한다. 제 1캡슐화제가 상기 다이 및 채널부위에 배열된다. 상기 웨이퍼가 백그라인딩되어 연결부를 제거하고 관통-홀 연결부의 표면을 노출시킨다.
본 발명의 다른 하나의 실시예는, 웨이퍼 상부내에 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 제공하는 단계, 상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장되는 관통-홀 연결부를 제공하는 단계, 상기 제 1전기 접촉 패드의 제 2면에 전기적으로 연결된 다이를 제공하는 단계, 상기 관통-홀 연결부의 한 표면위에 배열된 제 2전기 접촉 패드를 제공하는 단계, 및 상기 제 2전기 접촉 패드의 측면을 따라 배열된 절연층을 제공하는 단계를 포함하는 반도체 장치 제조 방법을 제공한다. 웨이퍼는 절삭되어 채널부 및 연결부를 형성한다. 캡슐화제가 상기 다이 및 채널부위에 캡슐화제를 배열된다. 웨이퍼가 백그라인딩되어 연결부를 제거하고 관통-홀 연결부의 한 표면을 노출시킨다.
본 발명은 유사한 참조 번호는 동일 또는 유사한 부품을 나타내는 도면을 참조하여 다음의 설명에서 하나 이상의 실시예에서 기술된다. 본 발명이 본 발명의 목적을 달성하는 최선 모드의 관점에서 기술되지만, 당업자는 다음의 설명과 도면에 의해 지지되는 첨부된 청구범위 및 그 균등물에 의해 한정되는 본 발명의 정신과 범위안에 포함될 수 있는 변형 및 변화를 커버할 수 있음을 이해할 것이다.
반도체 패키지는, 점점 소형을 제공하는 반면에 적층 다이 배열을 고려하고 전술한 많은 문제점을 해소할 수 있게 작용하도록 제조될 수 있어야 한다. 그 패키지는 전술한 것보다 용이하고 큰 효율성으로 제조되어 더 저렴한 제조 비용의 패키지를 만들 수 있어야 한다. 마지막으로, 적층 다이를 갖는 반도체 패키지의 신뢰성이 다음의 구조와 제조 방법의 사용에 의해 증가된다.
도 1a를 참조하면, 예시적인 종래 반도체 장치(10)가 도시되었다. 장치(10)는 상부면(16) 및 저부면(14)을 갖는 웨이퍼 또는 기판(12)을 포함한다. 캡(18)이 상부면상에 배열되어 전기 부품(24)을 감싼다. 절연 라이너(dielectric liner)(20)가 상부면에서 저부면으로 연장하는 웨이퍼(12)의 비어(via)를 관통하여 배열된다. 그 비어는 도시된 바와 같이, 도전성 재료(20)로 충진된다.
도 1b 및 도 1c는 또한 비어 구조체의 다양한 종래 기술의 실시예를 또한 도시하고 있다. 도 1b에서, 기판(26)은 저부면(28) 및 상부면(34)을 포함한다. 도전성 재료(30)는 웨이퍼(26)의 트랜치에 배열된 표면들(32) 사이에 배열된다. 비슷하게, 도 1c는 저부면(38) 및 상부면(44)을 갖는 다른 웨이퍼(36)를 포함하는데, 여기서, 도전성 재료(42)는 그 웨이퍼의 비어를 라인(line) 시키는 표면(40) 안에 배열된다.
본 발명은 종래 기술에서 보여지는 그러한 방법 및 기술에 대한 개선인데, 높이 및 풋프린트(footprint)에서 소형이고, 보다 제조에 효율적이며, 고성능 반도체 장치에 관한 것이다.
도 2a는 본 발명에 따른 반도체 장치 형성의 예시적인 방법의 제 1단계를 도시하고 있다. 웨이퍼(50)는 실리콘 기판을 갖는다. 웨이퍼(50)는 특수한 적용을 위해 크기 및 깊이가 변할 수 있다.
도 2a로 시작된 반도체 장치 형성의 예시적인 방법에 대한 제 2단계가 도 2b에 도시되었다. 일련의 전기 접촉 패드(52)가 리디스트리뷰션 층(redistribution layer, RDL) 또는 플랙스-온-캡(flex-on-cap, FOC) 공정으로서 형성된다. FOC는 본딩 패드를 웨이퍼에 중첩시키는 언더-범프-메탈라이제이션(under-bump metallization, UBM) 위에 직접 솔더 볼을 수직으로 위치시키는 단계를 포함한다. 비록 솔더 볼이 RDL 트랙에 의해서 본딩 패드에 전기적으로 접속된 상태를 유지하지만, RDL은 웨이퍼 본딩 패드로부터 솔더 볼의 위치를 옆으로 분리시키는 단계를 포함한다. 어느 한 경우에, 전기 접촉 패드(52)는 웨이퍼(50) 상부면에 집적된다.
예시적인 방법의 제 3단계가 도 2c에 도시되었는데, 일련의 관통-홀 연결부(through-hole interconnection)(54)가 웨이퍼(50)에 형성된다. 그 연결부(54)는 기판에서 에칭되어 도전 재료로 충진될 수 있거나 또는 유사한 기술이 사용될 수 있다. 다양한 실시예에서, 그 관통-홀 연결부는 30-150 마이크로미터(um) 사이의 깊이까지 연장될 수 있다.
예시적인 방법의 다음 제 4단계로서, 와이어-본더블(wire-bondable) 다이와 같은 플립 칩 또는 유사한 반도체 다이(58)가 관통-홀 연결부(54)에 부착된다. 일련의 범프(60)가 반도체 다이(58)로부터 관통-홀 연결부(54)까지 전기적 접속을 제공할 수 있다. 선택적인 언더필(underfill) 재료(56)가 반도체 다이(58) 및 웨이퍼(50) 상부 사이에 증착될 수 있다.
제 4단계의 결론에서, 일련의 반도체 다이(58)가 웨이퍼(50)를 통해서 부분적으로 배열된 다수의 관통-홀 연결부(54)에 전기적으로 연결된다. 다시 도 2d는 특수한 실시에 적합한 다양한 구성에서, 일부 반도체 다이(58)의 부분 횡단부를 도시하고 있다.
도 2e는 반도체 장치 형성의 예시적인 방법의 제 5단계를 도시하고 있다. 도시된 바와 같이, 일련의 트랜치, 보이드(void) 또는 채널(62)이 연결부(54), 전기 접촉 패드(52) 및 반도체 다이(58)로 구성된 각 조립체 사이에 형성된다. 반도체 다이(58), 연결부(54) 및 전기 접촉 패드(52) 사이의 다양한 전기적 접속 및 지지 기구는 범프(60) 및/또는 언더필 재료(56)를 포함할 수 있다.
캡슐화제(64)가 반도체 장치 형성의 예시적 방법에서 제 6단계를 도시하는 도 2f에 도시된 바와 같이 각 조립체 위에 배열된다. 캡슐화제(64)는 반도체 다이(58), 선택적인 언더필 재료(56)의 각 표면 및 웨이퍼(50) 표면을 코팅한다. 채널(62)의 각각은 캡슐화제(64)로 충진된다. 캡슐화제(64)는 폴리머 재료, 유기 재료 및 다른 캡슐화제 재료를 포함할 수 있다. 캡슐화제(64)는 반도체 장치의 반도체 다이(58)와 같은 다양한 부품에 구조적 지지를 제공한다.
도 2g에 도시된 반도체 장치 형성의 예시적인 방법의 제 7단계에서 웨이퍼(50)는 웨이퍼(50)의 저부 또는 후방부로부터 재료를 제거하기 위해서 백그라인딩(backgrinding) 작용을 거친다. 표면(70)은 화살표(68)로 도시된 바와 같이, 웨이퍼(50)의 연결부가 제거되는 백그라인딩 작용으로부터 초래된다. 각 조립체는 캡슐화제(64) 층에 의해 연결된 상태로 잔류한다.
관통-홀-연결부(54)의 저부면(66)은 백그라인딩 공정의 사용에 의해 노출된다. 도 2f 및 도 2g에 도시된 바와 같이, 채널(62)이 다수 연결부(54) 깊이에 대략 대응하도록 형성되어 웨이퍼(50) 연결부가 제거되는 경우에, 연결부(54) 표면이 노출된다.
도 2h는 반도체 장치 형성의 예시적 방법에서 다음의 제 8단계를 도시한다. 다수의 백 사이드(backside) 패드(72)가 연결부(54) 저부면(66)에 전기적으로 연결된다. 그 패드(72)는 RDL 또는 FOC를 사용하여 전기 접촉 패드(52)의 방법과 매우 동일하게 형성되어 전술한 바와 같이 웨이퍼(50) 상부안으로 포함된다. 절연층(74)이 웨이퍼 저부면(70)을 따라서 배열된다. 절연층(74)이 패드(72)를 감싸고 분리시키며, 웨이퍼(50) 저부면(70)에 걸쳐 구조적 지지를 제공한다.
반도체 장치 형성의 예시적 방법의 다음 제 7단계에서 일련의 솔더 볼(78)이 그 후에 패드(72) 각각에 부착 또는 접속 및/또는 연결될 수 있다. 조립체 각각은 각 전기적 접속이 만족하게 이루어졌는지를 결정하도록 기능테스트될 수 있다.
마지막 단계로서, 조립체(80) 각각은 그 후에 도 2i에 도시된 바와 같이, 반도체 장치(80)안으로 싱귤레이트(singulated)될 수 있다. 하나의 실시예에서, 최종 반도체 장치(80)는 볼(78)을 포함하는데, 이것은 반도체 장치(80)를 다른 구조체와 전기적으로 연결시킨다. 저부면 패드(72)는 관통-홀 연결부(54) 및 상부 전기 접촉 패드(52)에 접속된다. 반도체 다이(58)가 범프(60)를 사용하여 상부 전기 접촉 패드(52)에 연결되고, 언더필 재료(56)에 의해 앵커(anchored) 된다.
반도체 장치(80) 형성에 대한 하나의 예시적인 방법에서, 웨이퍼 상부내로 집적된 일련의 제 1전기적 접촉 패드를 갖는 웨이퍼가 먼저 구비될 수 있다. 이어서 제 1전기적 접촉 패드의 제 1표면으로부터 하방으로 연장되는 관통-홀 연결부가 형성될 수 있다. 이어서 다이가 전기적 접촉 패드 제 1표면에 부착될 수 있다. 그 웨이퍼는 절삭되어 채널부와 연결부를 형성한다. 캐슐화체가 이어서 다이 및 채널부 위에 배열될 수 있다. 다음으로 그 웨이퍼는 백그라인딩 공정을 거쳐서 연결부를 제거하고 관통-홀 연결부의 표면을 노출시킨다. 전기적 접촉 패드의 제 2시리즈가 관통-홀 연결부 표면위에 배열될 수 있다. 절연층이 제 2패드 측면을 따라서 배열될 수 있다. 볼이 이어서 제 2패드에 연결되어 전기적 접촉성을 제공할 수 있다.
도 3을 참조하면, 플립 칩 IC 반도체 다이(58)를 포함하는 반도체 장치(80)의 제 1예시적 실시예가 도시되었다. 반도체 장치(80)는 웨이퍼 레벨 집적 패키지 장치(80)을 의미할 수 있다. 그 반도체 장치(80)는 전기 접촉 패드(52), 언더필 재료(56), 범프(60), 캡슐화제(64), 패드(72), 절연층(74) 및 볼(78)과 같은 전술한 구조체를 포함한다.
전술한 구조체외에, 반도체 장치(80)는, 필터, 발룬(balun), 인덕터, 캐패시터, 레지스터 또는 유사한 전기적 장치(82)와 같은 패시브 부품(82)를 포함하는데, 그 부품은 도시된 바와 같이, 반도체 장치(80)내로 집적되고 전기 접촉 패드(52)의 일부를 통해서 반도체 장치에 전기적으로 연결된다. 내장된 패시브 부품들은 캐패시턴스, 인덕턴스, 래지스턴스 또는 그 기능들의 조합을 제공할 수 있다.
본 실시예에서 웨이퍼(50)는 더불-사이드(double-sided) 집적 회로(84)를 포함한다. 그 더불 사이드 집적 회로(84)는 액티브 집적 회로 장치이다. 그 장치는 로직, 메모리, 응용주문형집적회로(application specific integrated circuit, ASIC), 또는 내장 집적 패시브 장치(Integrated passive device, IPD)와 같은 그런 기능을 수행할 수 있다. 더블-사이드 집적 회로는, 웨이퍼가 추가적인 전자적 기능성을 제공하지 않고도 구조적 지지를 제공할 수 있다는 점에서 반도체 인터포저(interposer) 기능을 하지만, 소스로부터 데스틴에시션(destination) 까지 전기 신호의 디스트리뷰션을 제공하는 기능을 수행할 수 있다.
집적 회로 장치(84)는 그 장치의 상부 및 저부 표면에 신호 경로를 제공할 수 있다. 신호 경로는 X-Y 방향을 따라서 싱글 또는 멀티플 패드를 배열하는 것에 의해 제공될 수 있다. 일련의 관통-홀 연결부(54)가 Z 방향을 따라서 신호 경로를 제공한다.
집적 회로 장치(84)는 와이어, 범프 및 다음에 기술되는 다른 패시브 부품과 같은 신호 전달 매질을 수용하기 위하기 위해서 다양한 연결 패드를 포함할 수 있다. 집적 회로 장치(84)는, 전반적인 반도체 장치(80)에 포함되는 다른 재료에서와 같이, 실리콘(Si), 비화갈륨(GaAs) 또는 다른 적절한 반도체 재료 또는 그들의 조합을 포함할 수 있다.
더불 사이드 집적 회로(84)의 측벽은 화살표(86)로 표시된 바와 같이 캡슐화제(64)로 보호된다. 그 결과, 웨이퍼 레벨 집적 장치(80)는 특히 핸들링 단계에 보다 신뢰성 있고 보다 탄력성 있게 제조된다.
패키지/반도체 장치(80)와 같은 웨이퍼 레벨 집적 패키지는 더불 사이드 집적 회로 장치(84)의 상부 또는 저부측에 부착될 수 있다. IC 장치는 와이어 본딩(wire-bondable), 플립 칩, 패시브 부품 또는 그들의 조합일 수 있다. 그 IC 장치는 나란하게 또는 적층에 의해 배열될 수 있다. 다양한 구성이 더블 사이드 집적 회로 장치(84)의 상부 및 저부 양자 각각에 응용된다.
패키지/반도체 장치(80)는 이하에 기술되는 패키지-인-패키지 구성에 대한 내부 적층 모듈(inner stacking module, ISM)로서 사용될 수 있다. 그 패키지/반도체 장치(80)는 또한 통상적인 볼 그리드 어래이(BGA) 패키지(80)로서 사용되어, 패키지(80)가 다른 패키징 및/또는 테스팅을 위한 기판에 부착될 수 있다.
도 4를 참조하면, 웨이퍼 레벨 집적 패키지(88)의 예시적인 제 2실시예가 도시되었다. 그 패키지(88)는 전술한 패시브 장치(82)를 포함한다. 전술한 바와 같이 구성되고 형성된 절연층(74)은 패드(72)를 노출시키는 일련의 랜드(land, 90)를 의미한다. 그 랜드(90)는 특수한 응용에의 전기적 접속성을 제공하려는 목적이다. 그 랜드(90)는 다양한 구성으로 형성되어 필요한 각 패드(72) 일부의 많은 부분을 노출시키거나 또는 아무런 부분도 노출시키지 않을 수 있다.
도 5는 웨이퍼 레벨 집적 패키지(92)의 추가적인 제 3실시예를 도시하는데, 집적된 플립 칩 IC 반도체 다이(58)가 노출된 상부면(94)을 갖는다. 본 실시예에서, 플립 칩 IC 반도체 다이(58)의 상부면이 소형의 얇은 패키지(92)를 제공하는 것과 같은 특수한 응용을 위해 노출되는 방법으로 캡슐화제(64)가 형성된다. 그 캡슐화제(64)는, 표면(94)이 노출되거나 또는 표면(94)이 나중에 그라인딩 공정 또는 유사한 기계적 작동을 통해서 노출되어 캡슐화제(64)의 커버리지를 감소시키도록 증착될 수 있다.
다양한 노출 표면 패키지(92)가 열적으로 보강된 웨이퍼 레벨 집적 패키지(96)로서 도 6에 도시되었는데, 부착 재료(98)가 반도체 다이(58) 상부면위에 배열된다. 그 부착재료는 히트 스프래더(heat spreader, 100)를 반도체 다이(58) 상부면에 부착시키어 패키지 상부면에 걸쳐서 열을 소산시킨다. 그 히트 스프래더(100)는 또한 다른 열적 특성을 포함하여 어떤 조건에서 패키지(96)의 전반적인 성능들을 향상시킨다.
도 7은 전기적 시일드 구조체(106)를 포함하는 웨이퍼 레벨 패키지(102)를 도시하고 있다. 그 전기적 시일드 구조체(106)는 부착 구조체(104)를 이용하여 웨이퍼(50) 일부에 접속되고, 시일드 구조체(106) 내부에 내장되는 반도체 다이(58) 및/또는 다른 패시브 부품들과 같은 전기 부풀들을 감싸고 시일드한다. 시일드 구조체(106) 및 부착 구조체(104)는 캡슐화제(64)에 의해 둘러싸여 패키지(102)에 또 다른 구조적 지지를 제공한다. 시일드 구조체(106)는 캡슐화를 가능하게 하는 홀을 구비한 금속 캡으로 만들어 진다. 그 시일드 구조체는 패키지 외부뿐 아니라 패키지 내부에서 장치들 사이의 신호 간섭을 방지한다. 어떤 간섭도 신호 전달을 왜곡시킬 수 있는데, 이것은 RF응용에서 문제가 될 수 있다.
도 8은 와이어(112)에 의해 와이어 본딩 패드(114)에 연결되는 와이어 본딩 다이(110)를 포함하는 웨이퍼 레벨 집적 패키지(108)의 다른 실시예를 도시하고 있다. 와이어-본딩 패드(114)는 전기 접촉 패드(52)와 비슷한 방법으로 웨이퍼(50)의 상부에 집적된다. 전기 접촉 패드(52)는 변형되어 언급된 와이어-본딩을 수용할 수 있다. 와이어-본딩 다이(110) 및 와이어(112)는 캡슐화제(64)로 커버되어 구조적 지지를 제공한다.
다른 실시예에서, 도 9는 범프 기판 위에 배열되어 패키지-인-패키지(PiP)(118)구성을 형성하는 웨이퍼 레벨 집적 패키지(80)를 도시하고 있다. 그 패키지(80)는 PiP 구현을 위한 전술한 ISM으로서 작용한다.
다이 부착재(120)가 사용되어 웨이퍼 레벨 집적 패키지(80)를 범프 기판(122) 표면에 장착시킨다. 일련의 비어(128) 또는 유사한 구조체가 기판(122)을 통해서 전기 신호를 기판(122)의 저부면에 배열된 일련의 볼(78)로 운반한다.
추가적인 다이 또는 패키지(124)가 장치(80) 위에 배열된다. 다이 또는 패 키지(124)는 범프(130)를 이용하여 장치(80)에 전기적으로 연결된다. 범프 패드(72)는 와이어(112)위의 전기 신호를 범프 기판(122)의 전기 단자(126)에 운반한다.
제 2캡슐화제(132)가 도시된 바와 같이 패키지(80) 및 패키지(124) 또는 다이(124) 위에 배열되어 완전한 패키지-인-패키지 구성(118)을 형성한다. 다양한 다이 또는 패키지(124)가 장치(80)에 포함되어 특수한 응용에 적용될 수 있다.
본 발명의 하나 이상의 실시예가 상세히 기술되었지만, 당업자는 다음의 청구범위에 기술된 본 발명의 범위를 이탈하지 않는 한 그 들 실시예에 대한 다양한 변형 및 적용이 가능함을 이해할 수 있을 것이다.
도 1a는 예시적인 종래 반도체 장치를 도시하는 도면;
도 1b는 제 1의 예시적인 종래 기술의 반도체 장치 기판을 도시하는 도면;
도 1c는 제 2의 예시적인 종래 기술의 반도체 장치 기판을 도시하는 도면;
도 2a는 반도체 장치 형성의 예시적인 방법에서 제 1단계를 도시하는 도면;
도 2b는 도 2a에서 시작한 예시적인 방법의 제 2단계를 도시하는 도면;
도 2c는 도 2a에서 시작한 예시적인 방법의 제 3단계를 도시하는 도면;
도 2d는 도 2a에서 시작한 예시적인 방법의 제 4단계를 도시하는 도면;
도 2e는 도 2a에서 시작한 예시적인 방법의 제 5단계를 도시하는 도면;
도 2f는 도 2a에서 시작한 예시적인 방법의 제 6단계를 도시하는 도면;
도 2g는 도 2a에서 시작한 예시적인 방법의 제 7단계를 도시하는 도면;
도 2h는 도 2a에서 시작한 예시적인 방법의 제 8단계를 도시하는 도면;
도 2i는 도 2a에서 시작한 예시적인 방법의 제 9단계를 도시하는 도면;
도 3은 플립 침 집적 회로를 포함하는 반도체 장치에 대한 제 1의 예시적인 실시예를 도시하는 도면;
도 4는 다수 랜드(land)를 포함하는 반도체 장치에 대한 제 2의 예시적인 실시예를 도시하는 도면;
도 5는 집적 다이의 상부면이 노출된 경우의 반도체 장치에 대한 제 3의 실시예를 도시하는 도면;
도 6은 열 보강을 제공하는 히트 스프래더(heat spreader)를 포함하는 반도 체 장치에 대한 제 4실시예를 도시하는 도면;
도 7은 전기 시일드 구조체를 포함하는 반도체 장치에 대한 제 5실시예를 도시하는 도면;
도 8은 와이어 본디드 집적 회로를 포함하는 반도체 장치에 대한 제 6실시예를 도시하는 도면; 그리고
도 9는 패키지-인-패키지 기술을 이용하는 반도체 장치에 대한 제 7실시예를 도시하는 도면이다.
<도면의 주요 부호에 대한 간단한 설명>
10 : 반도체 장치 12 : 기판
18 : 캡 24 : 전기 부품
26, 50 : 웨이퍼 58 : 반도체 다이
60 : 범프 62 : 채널

Claims (37)

  1. 반도체 장치를 제조하는 방법에 있어서,
    웨이퍼 상부 내에 집적된 제 1전기 접촉 패드가 포함된 웨이퍼를 제공하는 단계;
    상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장되는 관통-홀 연결부를 형성하는 단계;
    상기 제 1전기 접촉 패드의 제 2면에 반도체 다이를 전기적으로 연결하는 단계;
    채널부와 연결부를 형성하기 위하여 상기 웨이퍼를 절삭하는 단계;
    상기 반도체 다이 및 채널부 상에 캡슐화제를 배열시키는 단계;
    상기 웨이퍼를 백그라인딩하여 상기 연결부를 제거하고 상기 관통-홀 연결부의 한 표면을 노출시키는 단계;
    저부면 패드를 상기 관통-홀 연결부의 저부면 위에 배열시키는 단계; 및
    상기 저부면 패드의 측면을 따라서 절연층을 배열시키는 단계를 포함하는 반도체 장치의 제조 방법.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    전기적 접촉성을 제공하기 위해서 솔더 볼과 상기 저부면 패드를 연결시키는 단계를 또한 포함하는 반도체 장치의 제조 방법.
  5. 제 4항에 있어서,
    상기 반도체 다이의 기능성을 테스트하는 단계를 또한 포함하는 반도체 장치의 제조 방법.
  6. 제 4항에 있어서,
    상기 웨이퍼를 반도체 다이를 포함하는 개개의 세그먼트내로 싱귤레이팅하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 1항에 있어서,
    패시브 부품을 상기 제 1전기 접촉 패드에 전기적으로 연결시키는 단계를 또한 포함하는 반도체 장치의 제조 방법.
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 반도체 장치를 제조하는 방법에 있어서,
    웨이퍼 상부내에 집적된 제 1전기 접촉 패드를 갖는 웨이퍼를 제공하는 단계;
    상기 제 1전기 접촉 패드의 제 1면에서 하방으로 연장되는 관통-홀 연결부를 제공하는 단계;
    상기 제 1전기 접촉 패드의 제 2면에 전기적으로 연결된 반도체 다이를 제공하는 단계;
    상기 관통-홀 연결부의 한 저부면위에 배열된 저부면 패드를 제공하는 단계; 및
    상기 저부면 패드의 측면을 따라 배열된 절연층을 제공하는 단계를 포함하되,
    상기 웨이퍼는 절삭되어 채널부 및 연결부를 형성하고, 캡슐화제가 상기 반도체 다이 및 채널부위에 배열되고, 그리고 상기 웨이퍼가 백그라인딩되어 연결부를 제거하고 관통-홀 연결부의 한 저부면을 노출시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  27. 삭제
  28. 제 26항에 있어서,
    구조적 지지를 제공하기 위해서 상기 반도체 다이와 제 1전기 접촉 패드 사이에 언더필 재료를 제공하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  29. 제 26항에 있어서,
    상기 다이는 플립 칩 반도체 장치, 와이어 본딩 다이, 패시브 부품 또는 그들의 조합을 포함하는 반도체 장치의 제조 방법.
  30. 제 26항에 있어서,
    상기 절연층은 반도체 장치의 저부면을 거쳐 연장하는 다수의 랜드를 형성하는 패턴으로 배열되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  31. 삭제
  32. 제 26항에 있어서,
    상기 캡슐화제가 반도체 다이 상부면이 노출되도록 배열되는 것을 특징으로 하는 반도체 장치의 제조 방법.
  33. 제 32항에 있어서,
    상기 반도체 다이 상부면에 배열된 부착재와, 열적으로 보강된 반도체 패키지를 형성하기 위한 부착재위에 배열된 히트 스프래더(heat spreader)를 제공하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  34. 반도체 장치에 있어서,
    액티브 표면 및 상기 액티브 표면 반대쪽에 제 2면을 갖는 양면 웨이퍼;
    상기 양면 웨이퍼를 통하여 상기 액티브 표면으로부터 상기 제 2면으로 연장되는 관통-홀 연결 구조체;
    상기 액티브 표면 위에 형성되고 상기 관통-홀 연결 구조체에 전기적으로 연결되는 전기 접촉 패드;
    상기 양면 웨이퍼의 액티브 표면에 장착되고 상기 전기 접촉 패드에 전기적으로 연결되는 반도체 다이;
    상기 반도체 다이 및 양면 웨이퍼 위에 증착되고, 상기 양면 웨이퍼의 측벽을 따라 상기 액티브 표면으로부터 상기 제 2면으로 연장되는 캡슐화제;
    상기 제 2면 위에 형성되고 상기 관통-홀 연결 구조체에 전기적으로 연결되는 저부면 패드; 및
    상기 저부면 패드를 감싸서 분리하면서 영역을 형성한 상기 제 2면 위에 형성된 유전층;을 포함하는 반도체 장치.
  35. 제 34항에 있어서,
    상기 반도체 다이는 플립칩 반도체 장치, 와이어 본딩 다이, 또는 패시브 부품을 포함하는 반도체 장치.
  36. 제 34항에 있어서,
    상기 반도체 다이 위에 배치되는 히트 스프레더를 더 포함하는 반도체 장치.
  37. 제 34항에 있어서,
    상기 반도체 다이 위에 배치되는 전기 인터퍼런스 쉴드를 더 포함하는 반도체 장치.
KR1020080057953A 2007-06-20 2008-06-19 반도체 장치 및 그 제조 방법 Active KR101522425B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/765,930 US7553752B2 (en) 2007-06-20 2007-06-20 Method of making a wafer level integration package
US11/765,930 2007-06-20

Publications (2)

Publication Number Publication Date
KR20080112152A KR20080112152A (ko) 2008-12-24
KR101522425B1 true KR101522425B1 (ko) 2015-05-21

Family

ID=40135608

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057953A Active KR101522425B1 (ko) 2007-06-20 2008-06-19 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7553752B2 (ko)
KR (1) KR101522425B1 (ko)
SG (1) SG148920A1 (ko)
TW (2) TWI527172B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210117138A (ko) * 2020-03-12 2021-09-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다이 적층 구조체 및 그 형성 방법
US12002799B2 (en) 2020-03-12 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Die stacking structure and method forming same

Families Citing this family (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123542A (ja) * 2003-10-20 2005-05-12 Genusion:Kk 半導体装置のパッケージ構造およびパッケージ化方法
US8193034B2 (en) 2006-11-10 2012-06-05 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure using stud bumps
US7964496B2 (en) * 2006-11-21 2011-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. Schemes for forming barrier layers for copper in interconnect structures
JP2009266979A (ja) * 2008-04-24 2009-11-12 Shinko Electric Ind Co Ltd 半導体装置
WO2009136495A1 (ja) 2008-05-09 2009-11-12 国立大学法人九州工業大学 チップサイズ両面接続パッケージ及びその製造方法
US8310051B2 (en) 2008-05-27 2012-11-13 Mediatek Inc. Package-on-package with fan-out WLCSP
TWI420640B (zh) 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7969009B2 (en) * 2008-06-30 2011-06-28 Qualcomm Incorporated Through silicon via bridge interconnect
US8014166B2 (en) * 2008-09-06 2011-09-06 Broadpak Corporation Stacking integrated circuits containing serializer and deserializer blocks using through silicon via
US8183087B2 (en) * 2008-09-09 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming a fan-out structure with integrated passive device and discrete component
US8803330B2 (en) * 2008-09-27 2014-08-12 Stats Chippac Ltd. Integrated circuit package system with mounting structure
US7838337B2 (en) * 2008-12-01 2010-11-23 Stats Chippac, Ltd. Semiconductor device and method of forming an interposer package with through silicon vias
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US9257356B2 (en) * 2008-12-10 2016-02-09 Stats Chippac, Ltd. Semiconductor device and method of forming an IPD beneath a semiconductor die with direct connection to external devices
US20100213589A1 (en) * 2009-02-20 2010-08-26 Tung-Hsien Hsieh Multi-chip package
CN102422414A (zh) * 2009-04-28 2012-04-18 株式会社藤仓 器件安装构造以及器件安装方法
US8067308B2 (en) 2009-06-08 2011-11-29 Stats Chippac, Ltd. Semiconductor device and method of forming an interconnect structure with TSV using encapsulant for structural support
US20100314730A1 (en) * 2009-06-16 2010-12-16 Broadcom Corporation Stacked hybrid interposer through silicon via (TSV) package
US8587129B2 (en) * 2009-07-31 2013-11-19 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via base and method of manufacture thereof
US8367470B2 (en) * 2009-08-07 2013-02-05 Stats Chippac, Ltd. Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die
US9230898B2 (en) * 2009-08-17 2016-01-05 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package and method of manufacture thereof
USRE48111E1 (en) 2009-08-21 2020-07-21 JCET Semiconductor (Shaoxing) Co. Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8383457B2 (en) 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
US8803332B2 (en) * 2009-09-11 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Delamination resistance of stacked dies in die saw
US7867821B1 (en) 2009-09-18 2011-01-11 Stats Chippac Ltd. Integrated circuit package system with through semiconductor vias and method of manufacture thereof
US9875911B2 (en) 2009-09-23 2018-01-23 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interposer with opening to contain semiconductor die
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8592973B2 (en) * 2009-10-16 2013-11-26 Stats Chippac Ltd. Integrated circuit packaging system with package-on-package stacking and method of manufacture thereof
WO2011048862A1 (ja) * 2009-10-23 2011-04-28 株式会社フジクラ デバイス実装構造およびデバイス実装方法
US9136144B2 (en) * 2009-11-13 2015-09-15 Stats Chippac, Ltd. Method of forming protective material between semiconductor die stacked on semiconductor wafer to reduce defects during singulation
FR2953063B1 (fr) * 2009-11-20 2012-08-24 St Microelectronics Tours Sas Procede d'encapsulation de composants electroniques sur tranche
TWI392069B (zh) * 2009-11-24 2013-04-01 日月光半導體製造股份有限公司 封裝結構及其封裝製程
TWI419302B (zh) * 2010-02-11 2013-12-11 日月光半導體製造股份有限公司 封裝製程
US8519537B2 (en) * 2010-02-26 2013-08-27 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9385095B2 (en) 2010-02-26 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. 3D semiconductor package interposer with die cavity
US9922955B2 (en) * 2010-03-04 2018-03-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming package-on-package structure electrically interconnected through TSV in WLCSP
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US8766459B2 (en) * 2010-05-03 2014-07-01 Georgia Tech Research Corporation CMUT devices and fabrication methods
US8541872B2 (en) 2010-06-02 2013-09-24 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
US8426961B2 (en) 2010-06-25 2013-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded 3D interposer structure
US8895440B2 (en) * 2010-08-06 2014-11-25 Stats Chippac, Ltd. Semiconductor die and method of forming Fo-WLCSP vertical interconnect using TSV and TMV
TWI446420B (zh) 2010-08-27 2014-07-21 日月光半導體製造股份有限公司 用於半導體製程之載體分離方法
TWI445152B (zh) 2010-08-30 2014-07-11 日月光半導體製造股份有限公司 半導體結構及其製作方法
DE102010040062B4 (de) * 2010-08-31 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
US9007273B2 (en) 2010-09-09 2015-04-14 Advances Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US9224647B2 (en) * 2010-09-24 2015-12-29 Stats Chippac, Ltd. Semiconductor device and method of forming TSV interposer with semiconductor die and build-up interconnect structure on opposing surfaces of the interposer
US8993377B2 (en) 2010-09-29 2015-03-31 Stats Chippac, Ltd. Semiconductor device and method of bonding different size semiconductor die at the wafer level
TWI434387B (zh) 2010-10-11 2014-04-11 日月光半導體製造股份有限公司 具有穿導孔之半導體裝置及具有穿導孔之半導體裝置之封裝結構及其製造方法
TWI527174B (zh) 2010-11-19 2016-03-21 日月光半導體製造股份有限公司 具有半導體元件之封裝結構
US8569861B2 (en) 2010-12-22 2013-10-29 Analog Devices, Inc. Vertically integrated systems
TWI472007B (zh) * 2010-12-28 2015-02-01 財團法人工業技術研究院 內埋式電子元件之封裝結構
TWI445155B (zh) 2011-01-06 2014-07-11 日月光半導體製造股份有限公司 堆疊式封裝結構及其製造方法
US8853819B2 (en) 2011-01-07 2014-10-07 Advanced Semiconductor Engineering, Inc. Semiconductor structure with passive element network and manufacturing method thereof
KR101719636B1 (ko) 2011-01-28 2017-04-05 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US8399306B2 (en) 2011-03-25 2013-03-19 Stats Chippac Ltd. Integrated circuit packaging system with transparent encapsulation and method of manufacture thereof
DE102011018295B4 (de) * 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
US9704766B2 (en) * 2011-04-28 2017-07-11 Taiwan Semiconductor Manufacturing Company, Ltd. Interposers of 3-dimensional integrated circuit package systems and methods of designing the same
US20120286416A1 (en) * 2011-05-11 2012-11-15 Tessera Research Llc Semiconductor chip package assembly and method for making same
US20130075892A1 (en) * 2011-09-27 2013-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for Three Dimensional Integrated Circuit Fabrication
US20130113084A1 (en) * 2011-11-04 2013-05-09 Roden R. Topacio Semiconductor substrate with molded support layer
US8541883B2 (en) 2011-11-29 2013-09-24 Advanced Semiconductor Engineering, Inc. Semiconductor device having shielded conductive vias
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
US8975157B2 (en) 2012-02-08 2015-03-10 Advanced Semiconductor Engineering, Inc. Carrier bonding and detaching processes for a semiconductor wafer
US8963316B2 (en) 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
US8786060B2 (en) 2012-05-04 2014-07-22 Advanced Semiconductor Engineering, Inc. Semiconductor package integrated with conformal shield and antenna
US8723309B2 (en) 2012-06-14 2014-05-13 Stats Chippac Ltd. Integrated circuit packaging system with through silicon via and method of manufacture thereof
US9153542B2 (en) 2012-08-01 2015-10-06 Advanced Semiconductor Engineering, Inc. Semiconductor package having an antenna and manufacturing method thereof
US10192796B2 (en) 2012-09-14 2019-01-29 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual-sided interconnect structures in FO-WLCSP
US9818734B2 (en) 2012-09-14 2017-11-14 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming build-up interconnect structures over a temporary substrate
US9245804B2 (en) * 2012-10-23 2016-01-26 Nxp B.V. Using a double-cut for mechanical protection of a wafer-level chip scale package (WLCSP)
US8937387B2 (en) 2012-11-07 2015-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor device with conductive vias
US8952542B2 (en) 2012-11-14 2015-02-10 Advanced Semiconductor Engineering, Inc. Method for dicing a semiconductor wafer having through silicon vias and resultant structures
US10714378B2 (en) 2012-11-15 2020-07-14 Amkor Technology, Inc. Semiconductor device package and manufacturing method thereof
US8796072B2 (en) * 2012-11-15 2014-08-05 Amkor Technology, Inc. Method and system for a semiconductor device package with a die-to-die first bond
US9136159B2 (en) 2012-11-15 2015-09-15 Amkor Technology, Inc. Method and system for a semiconductor for device package with a die-to-packaging substrate first bond
IL223414A (en) * 2012-12-04 2017-07-31 Elta Systems Ltd Integrated electronic device and method for creating it
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
US8841751B2 (en) 2013-01-23 2014-09-23 Advanced Semiconductor Engineering, Inc. Through silicon vias for semiconductor devices and manufacturing method thereof
KR102038488B1 (ko) * 2013-02-26 2019-10-30 삼성전자 주식회사 반도체 패키지의 제조 방법
US9978688B2 (en) 2013-02-28 2018-05-22 Advanced Semiconductor Engineering, Inc. Semiconductor package having a waveguide antenna and manufacturing method thereof
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US9799590B2 (en) 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package
US9089268B2 (en) 2013-03-13 2015-07-28 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US9173583B2 (en) 2013-03-15 2015-11-03 Advanced Semiconductor Engineering, Inc. Neural sensing device and method for making the same
US8987734B2 (en) 2013-03-15 2015-03-24 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor process and semiconductor package
TWI607534B (zh) * 2013-04-19 2017-12-01 精材科技股份有限公司 晶片封裝體及其製造方法
KR101540927B1 (ko) * 2013-09-11 2015-07-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
US9147667B2 (en) * 2013-10-25 2015-09-29 Bridge Semiconductor Corporation Semiconductor device with face-to-face chips on interposer and method of manufacturing the same
US9318411B2 (en) * 2013-11-13 2016-04-19 Brodge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
US9184139B2 (en) * 2013-12-17 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of reducing warpage using a silicon to encapsulant ratio
US9396300B2 (en) * 2014-01-16 2016-07-19 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices, packaged semiconductor devices, and design methods thereof
US9412662B2 (en) * 2014-01-28 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and approach to prevent thin wafer crack
US9768090B2 (en) 2014-02-14 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10056267B2 (en) 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US9653443B2 (en) 2014-02-14 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal performance structure for semiconductor packages and method of forming same
US9935090B2 (en) 2014-02-14 2018-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
US10026671B2 (en) 2014-02-14 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
CN104851812B (zh) * 2014-02-19 2017-10-20 钰桥半导体股份有限公司 半导体元件及其制作方法
TWI571977B (zh) * 2014-02-25 2017-02-21 矽品精密工業股份有限公司 半導體封裝件及其製法
KR101579673B1 (ko) * 2014-03-04 2015-12-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조 방법 및 이를 이용한 반도체 패키지
TWI548052B (zh) * 2014-04-22 2016-09-01 矽品精密工業股份有限公司 半導體中介板及封裝結構
US9184104B1 (en) * 2014-05-28 2015-11-10 Stats Chippac, Ltd. Semiconductor device and method of forming adhesive layer over insulating layer for bonding carrier to mixed surfaces of semiconductor die and encapsulant
US9786643B2 (en) 2014-07-08 2017-10-10 Micron Technology, Inc. Semiconductor devices comprising protected side surfaces and related methods
KR101676916B1 (ko) * 2014-08-20 2016-11-16 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US9824951B2 (en) 2014-09-12 2017-11-21 Qorvo Us, Inc. Printed circuit module having semiconductor device with a polymer substrate and methods of manufacturing the same
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US10121718B2 (en) 2014-11-03 2018-11-06 Qorvo Us, Inc. Printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9564416B2 (en) 2015-02-13 2017-02-07 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and methods of forming the same
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9893017B2 (en) 2015-04-09 2018-02-13 STATS ChipPAC Pte. Ltd. Double-sided semiconductor package and dual-mold method of making same
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
KR101659354B1 (ko) * 2015-06-03 2016-09-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 이의 제조 방법
US9443830B1 (en) 2015-06-09 2016-09-13 Apple Inc. Printed circuits with embedded semiconductor dies
US9455539B1 (en) 2015-06-26 2016-09-27 Apple Inc. Connector having printed circuit with embedded die
CN108140624A (zh) * 2015-08-07 2018-06-08 Qorvo美国公司 具有增强性质的倒装芯片模块
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US9761571B2 (en) 2015-09-17 2017-09-12 Deca Technologies Inc. Thermally enhanced fully molded fan-out module
US10147645B2 (en) 2015-09-22 2018-12-04 Nxp Usa, Inc. Wafer level chip scale package with encapsulant
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
EP4672306A2 (en) 2016-08-12 2025-12-31 Qorvo Us, Inc. METHOD FOR MANUFACTURING A SLICE-LEVEL CASE WITH IMPROVED PERFORMANCE
SG11201901193UA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
CN109716511A (zh) 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
WO2018098649A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10181447B2 (en) 2017-04-21 2019-01-15 Invensas Corporation 3D-interconnect
CN116124856B (zh) 2017-05-15 2025-11-04 亚德诺半导体国际无限责任公司 集成离子传感设备和方法
CN109148397B (zh) * 2017-06-16 2023-02-28 日月光半导体制造股份有限公司 半导体装置封装
US10490471B2 (en) 2017-07-06 2019-11-26 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
CN109300794B (zh) * 2017-07-25 2021-02-02 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10730743B2 (en) 2017-11-06 2020-08-04 Analog Devices Global Unlimited Company Gas sensor packages
TW201937673A (zh) * 2018-03-01 2019-09-16 鈺橋半導體股份有限公司 具有散熱特性之三維可堆疊式半導體組體
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
WO2019195428A1 (en) 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
US12046505B2 (en) 2018-04-20 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same utilizing localized SOI formation
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US12165951B2 (en) 2018-07-02 2024-12-10 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US11031345B2 (en) * 2018-08-14 2021-06-08 Medtronic, Inc. Integrated circuit package and method of forming same
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
KR20210104742A (ko) 2019-01-14 2021-08-25 인벤사스 본딩 테크놀로지스 인코포레이티드 접합 구조체
US12046570B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12057374B2 (en) 2019-01-23 2024-08-06 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12046483B2 (en) 2019-01-23 2024-07-23 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US12125825B2 (en) 2019-01-23 2024-10-22 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
EP3915134A1 (en) 2019-01-23 2021-12-01 Qorvo US, Inc. Rf semiconductor device and manufacturing method thereof
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
TWI694555B (zh) * 2019-02-28 2020-05-21 鴻海精密工業股份有限公司 晶片封裝結構及其製作方法
KR20200145387A (ko) * 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 인터포저를 포함하는 적층 반도체 패키지
US11296062B2 (en) * 2019-06-25 2022-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimension large system integration
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11587839B2 (en) 2019-06-27 2023-02-21 Analog Devices, Inc. Device with chemical reaction chamber
KR102551352B1 (ko) * 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
WO2021016547A1 (en) * 2019-07-25 2021-01-28 Samtec, Inc. Wirebondable interposer for flip chip packaged integrated circuit die
US12074086B2 (en) 2019-11-01 2024-08-27 Qorvo Us, Inc. RF devices with nanotube particles for enhanced performance and methods of forming the same
US12474290B2 (en) 2019-11-20 2025-11-18 Analog Devices International Unlimited Company Electrochemical device
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US12129168B2 (en) 2019-12-23 2024-10-29 Qorvo Us, Inc. Microelectronics package with vertically stacked MEMS device and controller device
TWI744869B (zh) * 2020-04-20 2021-11-01 力成科技股份有限公司 封裝結構及其製造方法
KR102786594B1 (ko) 2020-05-04 2025-03-26 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11264362B2 (en) * 2020-05-28 2022-03-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of fabricating the same
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
KR102840349B1 (ko) 2020-07-14 2025-07-30 삼성전자주식회사 반도체 패키지
US11854924B2 (en) * 2020-12-04 2023-12-26 Mediatek Inc. Semiconductor package with improved reliability
CN116583949A (zh) 2020-12-11 2023-08-11 Qorvo美国公司 多级3d堆叠式封装和其形成方法
JP2022094390A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 電子回路モジュール及びその製造方法
US12369258B2 (en) 2020-12-15 2025-07-22 Tdk Corporation Electronic circuit module
US11948871B2 (en) 2021-01-08 2024-04-02 Texas Instruments Incorporated Process for thin film capacitor integration
US12062571B2 (en) 2021-03-05 2024-08-13 Qorvo Us, Inc. Selective etching process for SiGe and doped epitaxial silicon
US12463123B2 (en) 2021-05-05 2025-11-04 Semiconductor Components Industries, Llc Multi-chip system-in-package
US12040284B2 (en) 2021-11-12 2024-07-16 Invensas Llc 3D-interconnect with electromagnetic interference (“EMI”) shield and/or antenna
US20230245985A1 (en) * 2022-02-01 2023-08-03 Skyworks Solutions, Inc. Shielded wafer level chip scale package with shield connected to ground via redistribution layers
TWI832571B (zh) * 2022-11-21 2024-02-11 矽品精密工業股份有限公司 電子封裝件及其製法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002832A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 멀티 칩 패키지
KR20040068169A (ko) * 2001-11-30 2004-07-30 허니웰 인터내셔널 인코포레이티드 볼 그리드 배열 패케이지
KR20060065821A (ko) * 2004-12-10 2006-06-14 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008070A (en) * 1998-05-21 1999-12-28 Micron Technology, Inc. Wafer level fabrication and assembly of chip scale packages
JP3670917B2 (ja) * 1999-12-16 2005-07-13 新光電気工業株式会社 半導体装置及びその製造方法
TW444368B (en) * 2000-06-02 2001-07-01 Advanced Semiconductor Eng Manufacturing method for wafer level semiconductor package
JP4056854B2 (ja) * 2002-11-05 2008-03-05 新光電気工業株式会社 半導体装置の製造方法
TWI235469B (en) * 2003-02-07 2005-07-01 Siliconware Precision Industries Co Ltd Thermally enhanced semiconductor package with EMI shielding
US7276787B2 (en) * 2003-12-05 2007-10-02 International Business Machines Corporation Silicon chip carrier with conductive through-vias and method for fabricating same
TWI249208B (en) * 2004-12-21 2006-02-11 Advanced Semiconductor Eng Wafer level packaging process and wafer level chip scale package structure
TW200644165A (en) 2005-05-04 2006-12-16 Icemos Technology Corp Silicon wafer having through-wafer vias

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030002832A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 멀티 칩 패키지
KR20040068169A (ko) * 2001-11-30 2004-07-30 허니웰 인터내셔널 인코포레이티드 볼 그리드 배열 패케이지
KR20060065821A (ko) * 2004-12-10 2006-06-14 삼성전자주식회사 반도체 칩 적층 패키지 및 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210117138A (ko) * 2020-03-12 2021-09-28 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다이 적층 구조체 및 그 형성 방법
US11521959B2 (en) 2020-03-12 2022-12-06 Taiwan Semiconductor Manufacturing Co., Ltd. Die stacking structure and method forming same
KR102491942B1 (ko) * 2020-03-12 2023-01-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 다이 적층 구조체 및 그 형성 방법
US12002799B2 (en) 2020-03-12 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Die stacking structure and method forming same

Also Published As

Publication number Publication date
SG148920A1 (en) 2009-01-29
US20090261460A1 (en) 2009-10-22
US7843042B2 (en) 2010-11-30
TWI421987B (zh) 2014-01-01
US7553752B2 (en) 2009-06-30
KR20080112152A (ko) 2008-12-24
US20080315372A1 (en) 2008-12-25
TWI527172B (zh) 2016-03-21
TW200901411A (en) 2009-01-01
TW201403771A (zh) 2014-01-16

Similar Documents

Publication Publication Date Title
KR101522425B1 (ko) 반도체 장치 및 그 제조 방법
US6558978B1 (en) Chip-over-chip integrated circuit package
KR102073443B1 (ko) 칩 장치, 칩 패키지 및 칩 장치 제조 방법
US8129221B2 (en) Semiconductor package and method of forming the same
US9281300B2 (en) Chip scale module package in BGA semiconductor package
US7429798B2 (en) Integrated circuit package-in-package system
US7259448B2 (en) Die-up ball grid array package with a heat spreader and method for making the same
CN102569214B (zh) 三维系统级封装堆栈式封装结构
KR101538539B1 (ko) 반도체 디바이스 및 그 제조 방법
US8125066B1 (en) Package on package configurations with embedded solder balls and interposal layer
US20200020643A1 (en) Semicondcutor packages with electromagnetic interference shielding layer and methods of forming the same
US11227814B2 (en) Three-dimensional semiconductor package with partially overlapping chips and manufacturing method thereof
US11764191B2 (en) Method for preparing semiconductor package having multiple voltage supply sources
WO2008135806A1 (en) Leaded stacked packages having integrated upper lead
US11699686B2 (en) Dual-die semiconductor package
US7919848B2 (en) Integrated circuit package system with multiple devices
US11469219B1 (en) Dual die semiconductor package and manufacturing method thereof
CN221327718U (zh) 半导体封装件
US20250259959A1 (en) Semiconductor package and method of fabricating the same
CN112992805B (zh) 半导体封装装置及其制造方法
KR20080020393A (ko) 멀티 칩 패키지
KR101472901B1 (ko) 재배선 기판을 구비하는 웨이퍼 레벨 칩 스케일 패키지 및그 제조방법
CN115938951A (zh) 半导体器件以及在衬底上形成用于散热器/屏蔽结构的接地连接的凸块焊盘阵列的方法

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

D12-X000 Request for substantive examination rejected

St.27 status event code: A-1-2-D10-D12-exm-X000

PE0801 Dismissal of amendment

St.27 status event code: A-2-2-P10-P12-nap-PE0801

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

D12-X000 Request for substantive examination rejected

St.27 status event code: A-1-2-D10-D12-exm-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

S20-X000 Security interest recorded

St.27 status event code: A-4-4-S10-S20-lic-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20190426

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

S22-X000 Recordation of security interest cancelled

St.27 status event code: A-4-4-S10-S22-lic-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000