KR101929888B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR101929888B1
KR101929888B1 KR1020110103174A KR20110103174A KR101929888B1 KR 101929888 B1 KR101929888 B1 KR 101929888B1 KR 1020110103174 A KR1020110103174 A KR 1020110103174A KR 20110103174 A KR20110103174 A KR 20110103174A KR 101929888 B1 KR101929888 B1 KR 101929888B1
Authority
KR
South Korea
Prior art keywords
light emitting
electrode
emitting structure
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020110103174A
Other languages
English (en)
Other versions
KR20130038680A (ko
Inventor
이동원
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110103174A priority Critical patent/KR101929888B1/ko
Publication of KR20130038680A publication Critical patent/KR20130038680A/ko
Application granted granted Critical
Publication of KR101929888B1 publication Critical patent/KR101929888B1/ko
Assigned to 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 reassignment 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 권리의 전부이전등록 Assignors: 엘지이노텍 주식회사
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations

Landscapes

  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 발광소자에 대한 것으로, 이 소자는 제1면, 상기 제1면과 반대되는 제2면 및 상기 제1면과 제2면 사이에 적어도 3개의 측면을 포함하는 기판, 상기 기판의 제1면 위에 제1 방향으로 성장 되는 제1 발광 구조물, 상기 기판의 제2면 위에 상기 제1 방향과 반대되는 제2 방향으로 성장되는 제2 발광 구조물, 상기 제1 발광 구조물과 전기적으로 연결되는 제1 전극 및 제2 전극, 그리고 상기 제2 발광 구조물과 전기적으로 연결되는 제3 전극 및 제4 전극을 포함하며, 상기 제1 내지 제4 전극은 상기 기판의 측면 중 적어도 하나의 측면에서 와이어 연결되는 발광 소자를 제안한다. 따라서, 하나의 성장 기판 위에 두 개의 발광 소자를 성장함으로써 발광량이 증가하고, 접착 면적이 줄어들어 소형화가 가능하다.

Description

발광 소자{LIGHT EMITTING DEVICE}
본 발명은 발광 소자에 관한 것이다.
발광 다이오드(LED: Light Emitting Diode)는 GaAs 계열, AlGaAs 계열, GaN 계열, InGaN 계열 및 InGaAlP 계열 등의 화합물 반도체 재료를 이용하여 발광 원을 구성할 수 있다.
이러한 발광 다이오드는 패키지화되어 다양한 색을 방출하는 발광소자 패키지로 이용되고 있으며, 발광소자 패키지는 칼라를 표시하는 점등 표시기, 문자 표시기 및 영상 표시기 등의 다양한 분야에 광원으로 사용되고 있다.
실시예는 효율 및 신뢰성을 향상할 수 있는 발광 소자를 제공하고자 한다.
실시예는 제1면, 상기 제1면과 반대되는 제2면 및 상기 제1면과 제2면 사이에 적어도 3개의 측면을 포함하는 기판, 상기 기판의 제1면 위에 제1 방향으로 성장 되는 제1 발광 구조물, 상기 기판의 제2면 위에 상기 제1 방향과 반대되는 제2 방향으로 성장되는 제2 발광 구조물, 상기 제1 발광 구조물과 전기적으로 연결되는 제1 전극 및 제2 전극, 그리고 상기 제2 발광 구조물과 전기적으로 연결되는 제3 전극 및 제4 전극을 포함하며, 상기 제1 내지 제4 전극은 상기 기판의 측면 중 적어도 하나의 측면에서 와이어 연결되는 발광 소자를 제안한다.
실시예에 따르면, 하나의 성장 기판 위에 두 개의 발광 소자를 성장함으로써 발광량이 증가하고, 접착 면적이 줄어들어 소형화가 가능하다.
또한 동시에 양 면에 성장함으로써 공정 단계를 줄일 수 있어 경제적이다.
도 1은 제1 실시예에 따른 발광 소자의 사시도이다.
도 2는 제2 실시예에 따른 발광 소자의 상면도이다.
도 3은 제3 실시예에 따른 발광 소자의 상면도이다.
도 4는 제4 실시예에 따른 발광 소자의 상면도이다.
도 5는 제5 실시예에 따른 발광 소자의 사시도이다.
도 6는 실시예에 따른 발광소자 패키지의 단면도이다.
도 7은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다.
도 8은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다.
실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "상/위(on)"에 또는 "하/아래(under)" 형성된다는 기재는, 직접(directly) 또는 다른 층을 개재하여 형성되는 것을 모두 포함한다. 각 층의 상/위 또는 하/아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각 층(막), 영역, 패턴 또는 구조물들의 두께나 크기는 설명의 명확성 및 편의를 위하여 변형될 수 있으므로, 실제 크기를 전적으로 반영하는 것은 아니다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 상세하게 설명하면 다음과 같다.
도 1은 일 실시예에 따른 발광 소자의 사시도이다.
도 1을 참조하면, 실시예에 따른 발광 소자(100)는, 기판(110), 이 기판(110)의 제1면(110a)에 배치되는 제1 발광 구조물(200), 상기 제1면(110a)과 반대되는 제2면(110b)에 배치되는 제2 발광 구조물(300)을 포함한다.
상기 기판(110)은 제1면(110a)과 제2면(110b) 사이에 와이어가 본딩되는 제1 측면(110c) 및 상기 제1 측면(110c)으로부터 수직으로 절곡되는 제2 측면(110d)을 가진다.
상기 기판(110)은 버퍼층(210, 310) 및/또는 제1, 제2 발광 구조물(200, 300)을 구성하는 반도체층이 성장되는 성장 기판이 될 수 있다. 이때, 기판(110)의 제1면(110a) 및 제2면(110b)에는 복수의 볼록부가 형성되어, 수평으로 빠져나가는 광이 수직 방향으로 추출되도록 하여 광 추출 효율을 향상하도록 할 수 있다.
기판(110)은 사파이어(Al2O3), Si, SiC, GaAs, GaN, ZnO, MgO, GaP, InP, Ge 중 적어도 하나를 포함할 수 있다. 일례로, 볼록부가 형성된 기판(110)으로 패턴을 가지는 사파이어 기판(patterned sapphire substrate, PSS)을 사용할 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 다양한 물질로 구성된 기판(110)을 사용할 수 있음은 물론이다.
기판(110)의 제1면(110a)에 형성되어 있는 제1 발광 구조물(200)을 설명한다.
상기 기판(110)의 제1면(110a)과 상기 제1 발광 구조물(200) 사이에 반도체로 구성되는 버퍼층(210)이 형성될 수 있다. 이러한 버퍼층(210)은 기판(110)과 발광 구조물(200)의 격자 상수 차이를 완화하기 위한 층이다. 이러한 버퍼층(210)은, 일례로 AlInN/GaN 적층 구조, InxGa1-xN/GaN 적층 구조, InxAlyGa1-x-yN/InxGa1-xN/GaN의 적층 구조 중 어느 하나로 형성될 수 있다. 여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1일 수 있다. 또는 버퍼층(210)이 AlN 등의 물질을 포함하는 단일층으로 형성될 수도 있다.
또한, 버퍼층(210)은 언도프트 반도체층을 포함할 수 있다. 언도프트 반도체층은 의도적으로 불순물을 주입하지는 않았으나, 이 위에 위치하는 제1 도전형 반도체층(220)과 동일한 제1 도전형을 가질 수 있는 질화물층일 수 있다. 예를 들어, 언도프트 반도체층은 GaN계 반도체층일 수 있다.
버퍼층(210) 위에 형성되는 발광 구조물(200)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있다. 이때, 제1 도전형 반도체층(220)이 버퍼층(210) 상에 위치하고, 활성층(230)이 제1 도전형 반도체층(220) 상에 위치하고, 제2 도전형 반도체층(240)이 활성층(230) 상에 위치할 수 있다.
제1 도전형 반도체층(220)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체층(220)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 제1 도전형 반도체층(220)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(230)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(230)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 활성층(230)이 다중 양자 우물 구조로 형성된 경우, 활성층(230)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(230)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
이러한 활성층(230)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다.
제2 도전형 반도체층(240)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제2 도전형 반도체층(240)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 제2 도전형 반도체층(240)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 설명에서는 제1 도전형 반도체층(220)이 n형 반도체층을 포함하고 제2 도전형 반도체층(240)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(220)이 p형 반도체층을 포함하고 제2 도전형 반도체층(240)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(240) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제1 발광 구조물(200)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(220) 및 제2 도전형 반도체층(240) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 제1 발광 구조물(200)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.
제2 도전형 반도체층(240) 위에 투광성 전도층(250)이 위치한다. 투광성 전도층(250)은 일례로, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, RuOx, TiOx, 또는 IrOx 중 적어도 어느 하나로 형성될 수 있다.
활성층(230) 및 제2 도전형 반도체층(240)이 제거된 영역에서, 제1 도전형 반도체층(220) 위에 제1 전극(290)이 형성된다. 그리고 투광성 전도층(250) 위에 제2 전극(280)이 형성된다.
제1 전극(290) 및/또는 제2 전극(280)은 전도성이 우수한 금속, 일례로, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 제1 전극(290) 및/또는 제2 전극(280)은 발광 구조물(135)과의 오믹 컨택을 위하여 제1 발광 구조물(200)에 접하여 형성되는 오믹층과, 이 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다.
상기 제1 발광 구조물(200)의 측면에는 측면 절연층(도시하지 않음)이 형성되어 있을 수 있다. 상기 측면 절연층은 투광성 절연 물질로 형성되며, 바람직하게는 SiO2 등과 같은 세라믹재로 형성될 수 있다.
이때, 상기 제1 전극(290) 및 제2 전극(280)은 상기 제1 도전형 반도체층(220) 및 투광성 도전층(250)의 상면으로부터 제1 발광 구조물(200)의 측면을 따라 상기 기판(110)의 제1 측면(110c)까지 연장되어 있다.
상기 제1 전극(290) 및 제2 전극(280)은 상기 제1 발광 구조물(200)의 측면에서 상기 측면 절연층 위로 형성되어 전기적인 쇼트를 방지할 수 있으며, 기판(110)의 제1 측면(110c)의 일부 영역에만 형성되어 있다.
기판(110)의 제1 측면(110c)의 제1 전극(290) 및 제2 전극(280)은 와이어 본딩 영역(291, 281)으로 정의되는 영역이 형성되어 있다.
한편, 제2 발광 구조물(300)의 경우, 기판의 제2면(110b) 위에 형성되는 버퍼층(310), 제1 도전형 반도체층(320), 활성층(330), 제2 도전형 반도체층(340) 및 투광성 도전층(350)을 포함한다.
이러한 버퍼층(310)은 기판(110)과 발광 구조물(300)의 격자 상수 차이를 완화하기 위한 층이다. 이러한 버퍼층(310)은, 일례로 AlInN/GaN 적층 구조, InxGa1-xN/GaN 적층 구조, InxAlyGa1-x-yN/InxGa1-xN/GaN의 적층 구조 중 어느 하나로 형성될 수 있다. 여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1일 수 있다. 또는 버퍼층(310)이 AlN 등의 물질을 포함하는 단일층으로 형성될 수도 있다.
또한, 버퍼층(310)은 언도프트 반도체층을 포함할 수 있다. 언도프트 반도체층은 의도적으로 불순물을 주입하지는 않았으나, 이 위에 위치하는 제1 도전형 반도체층(320)과 동일한 제1 도전형을 가질 수 있는 질화물층일 수 있다. 예를 들어, 언도프트 반도체층은 GaN계 반도체층일 수 있다.
버퍼층(310) 위에 형성되는 발광 구조물(300)은 복수의 Ⅲ족-Ⅴ족 원소의 화합물 반도체층을 포함할 수 있다. 이때, 제1 도전형 반도체층(320)이 버퍼층 상에 위치하고, 활성층(330)이 제1 도전형 반도체층(320) 상에 위치하고, 제2 도전형 반도체층(340)이 활성층(330) 상에 위치할 수 있다.
제1 도전형 반도체층(320)은 제1 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제1 도전형 반도체층(320)은 n형 반도체층을 포함할 수 있다. 이러한 n형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 n형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Si, Ge, Sn, Se, Te 등의 n형 도펀트가 포함되어 형성될 수 있다. 제1 도전형 반도체층(320)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
활성층(330)은 단일 양자 우물 구조, 다중 양자 우물 구조(multi quantum well, MQW), 양자점 구조 또는 양자선 구조 중 어느 하나로 형성될 수 있으나, 이에 한정되는 것은 아니다.
활성층(330)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료로 형성될 수 있다. 활성층(330)이 다중 양자 우물 구조로 형성된 경우, 활성층(330)은 복수의 우물층과 복수의 장벽층이 적층되어 형성될 수 있다. 일례로, 활성층(330)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 상기 우물층은 상기 장벽층의 밴드 갭보다 낮은 밴드 갭을 갖는 물질로 형성될 수 있다.
이러한 활성층(330)의 위 및/또는 아래에는 n형 또는 p형 도펀트가 도핑된 클래드층(미도시)이 형성될 수도 있으며, 이 클래드층은 AlGaN층 또는 InAlGaN층을 포함할 수 있다.
제2 도전형 반도체층(340)은 제2 도전형 도펀트가 도핑된 Ⅲ족-Ⅴ족 원소의 화합물 반도체를 포함할 수 있다. 일례로, 제2 도전형 반도체층(340)은 p형 반도체층을 포함할 수 있다. 이러한 p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0 ≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료에 p형 도펀트가 도핑되어 형성될 수 있다. 예를 들어, GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 등에 Mg, Zn, Ca, Sr, Br 등의 p형 도펀트가 포함되어 형성될 수 있다. 제2 도전형 반도체층(340)은 단층 또는 다층으로 형성될 수 있으며, 이에 대해 한정하지는 않는다.
상술한 설명에서는 제1 도전형 반도체층(320)이 n형 반도체층을 포함하고 제2 도전형 반도체층(340)이 p형 반도체층을 포함하는 것을 예시하였다. 그러나 실시예가 이에 한정되는 것은 아니다. 따라서, 제1 도전형 반도체층(320)이 p형 반도체층을 포함하고 제2 도전형 반도체층(340)이 n형 반도체층을 포함할 수도 있다. 또한, 제2 도전형 반도체층(340) 아래에 또 다른 n형 또는 p형 반도체층(미도시)이 형성될 수도 있다. 이에 따라, 제1 발광 구조물(200)은, np, pn, npn, pnp 접합 구조 중 적어도 어느 하나를 가질 수 있다. 또한, 제1 도전형 반도체층(320) 및 제2 도전형 반도체층(340) 내의 도펀트의 도핑 농도는 균일할 수도 있고, 불균일할 수도 있다. 즉, 제2 발광 구조물(300)의 구조는 다양하게 변형될 수 있으며, 실시예가 이에 한정되는 것은 아니다.
제2 도전형 반도체층(340) 위에 투광성 전도층(350)이 위치한다. 투광성 전도층(350)은 일례로, ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), ZnO, RuOx, TiOx, 또는 IrOx 중 적어도 어느 하나로 형성될 수 있다.
활성층(330) 및 제2 도전형 반도체층(340)이 제거된 영역에서, 제1 도전형 반도체층(320) 위에 제1 전극(390)이 형성된다. 그리고 투광성 전도층(350) 위에 제2 전극(380)이 형성된다.
제1 전극(390) 및/또는 제2 전극(380)은 전도성이 우수한 금속, 일례로, Au, Pd, Pt, Ru, Re, Mg, Zn, Hf, Ta, Rh, Ir, W, Ti, Ag, Cr, Mo, Nb, Al, Ni, Cu, WTi, V 또는 이들의 합금 중 적어도 하나를 포함할 수 있다.
일례로, 제1 전극(390) 및/또는 제2 전극(380)은 발광 구조물(135)과의 오믹 컨택을 위하여 제2 발광 구조물(300)에 접하여 형성되는 오믹층과, 이 오믹층 위에 형성된 전극층을 포함하여 형성될 수 있다. 일례로, 오믹층은 Cr, Al, V, Ti 등을 포함할 수 있다. 전극층은, Ni, Al 등을 포함하는 배리어층, Cu 등을 포함하는 메탈층, Ni, Al 등을 포함하는 배리어층과, Au 등을 포함하는 와이어 본딩층이 차례로 적층되어 형성될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니며 전극층이 W층, WTi층, Ti층, Al층, 또는 Ag층 과 같은 단일층으로 이루어지는 것도 가능함은 물론이다.
상기 제2 발광 구조물(300)의 측면에는 측면 절연층(도시하지 않음)이 형성되어 있을 수 있다. 상기 측면 절연층은 투광성 절연 물질로 형성되며, 바람직하게는 SiO2 등과 같은 세라믹재로 형성될 수 있다.
이때, 상기 제1 전극(390) 및 제2 전극(380)은 상기 제1 도전형 반도체층(320) 및 투광성 도전층(350)의 상면으로부터 제2 발광 구조물(300)의 측면을 따라 상기 기판(110)의 제1 측면(110c)까지 연장되어 있다.
상기 제1 전극(390) 및 제2 전극(380)은 상기 제2 발광 구조물(300)의 측면에서 상기 측면 절연층 위로 형성되어 전기적인 쇼트를 방지할 수 있으며, 기판(110)의 제1 측면(110c)의 일부 영역에만 형성되어 있다.
상기 기판(110)의 제1 측면(110c)에는 4개의 전극(280, 290, 380, 390)이 배치되어 있으며, 각각의 전극(280, 290, 380, 390)에는 각각의 와이어 본딩을 위한 영역(281, 291, 381, 391)이 정의되어 있다.
도 1과 같이 두 개의 제1 전극(290, 390)이 서로 마주보고, 두 개의 제2 전극(280, 380)이 서로 마주도록 배치될 수 있으며, 이와 달리 제1 전극(290, 390)과 제2 전극(280, 380)이 마주보도록 발광구조물(200, 300)의 식각이 진행될 수도 있다.
이와 같이 하나의 성장 기판(110)의 양 면에 동시에 발광 구조물(200, 300)을 형성함으로써 공정 단계를 줄일 수 있으며, 양 면에서 빛이 방출되어 발광 양이 증가한다.
이하에서는 도 2 내지 도 5를 참고하여 본 발명의 다른 실시예를 설명한다.
도 2를 참고하면, 제2 실시예에 따른 발광 소자(100A)는 기판의 제1면(110a)에 제1 발광 구조물(200), 제2면(110b)에 제2 발광 구조물(300)이 형성되어 있는 것은 도 1의 발광 소자(100)와 동일하므로 구조에 한 설명은 생략한다.
상기 제1 발광 구조물(200)과 제2 발광 구조물(300)의 제1 전극(290A,390A)은 제1 도전형 반도체층(220, 320)의 측면에서 전기적으로 접착된다. 따라서 도 1과 같이 제1 도전형 반도체층(220, 320)의 일부를 노출하는 식각을 수행하지 않으므로 발광 면적을 넓힐 수 있다.
이때, 제2 전극(280A, 380A)은 투광성 도전층(250, 350) 위에 형성될 수 있으며 전기적 쇼트를 방지하기 위하여 측면에는 절연층이 형성되어 있다.
도 3을 참고하면, 제3 실시예에 따른 발광 소자(100B)는 기판의 제1면(110a)에 제1 발광 구조물(200), 제2면(110b)에 제2 발광 구조물(300)이 형성되어 있는 것은 도 1의 발광 소자(100)와 동일하므로 구조에 한 설명은 생략한다.
제3 실시예의 발광 소자(100B)는 제1 발광 구조물(200)과 제2 발광 구조물(300)이 서로 병렬 연결되어 있다.
이를 위하여, 상기 제1 및 제2 발광 구조물(200, 300)의 제1 도전형 반도체층(220, 320)에 형성되는 제1 전극(390B)이 서로 연결되어 있으며, 기판(110)의 제1 측면(110c)에서 와이어 본딩을 위한 하나의 영역(392)이 정의되어 있다.
또한, 상기 제1 및 제2 발광 구조물(200, 300)의 투광성 도전층(250, 350)에 형성되는 제2 전극(280B, 380B)이 서로 연결되어 있으며 기판(110)의 제1 측면(110c)에서 와이어 본딩을 위한 하나의 영역(382)이 정의되어 있다.
이와 같이 제1 측면(110c)에 두 개의 패드만이 형성됨으로 와이어의 수를 줄일 수 있다.
이때, 하나의 전극으로 두 개의 발광 구조물(200, 300)을 병렬 연결하기 위하여 하나의 전극으로 연결되는 영역이 동일한 방향으로 형성되어 있다. 즉 상기 제1 도전형 반도체층(220, 320)이 노출되는 영역이 동일한 방향으로 식각되어 최단 거리를 갖도록 제1 전극(290B, 390B)이 형성될 수 있다.
도 4를 참고하면, 제4 실시예에 따른 발광 소자(100C)는 기판의 제1면(110a)에 제1 발광 구조물(200), 제2면(110b)에 제2 발광 구조물(300)이 형성되어 있는 것은 도 1의 발광 소자(100)와 동일하므로 구조에 한 설명은 생략한다.
제4 실시예의 발광 소자(100C)는 제1 발광 구조물(200)과 제2 발광 구조물(300)이 서로 직렬 연결되어 있다.
이를 위하여, 상기 제1 발광 구조물(200)의 제1 도전형 반도체층(220)에 형성되는 전극과 제2 발광 구조물(300)의 투광성 도전층(350) 위에 형성되는 전극이 서로 연결되어 제1 공통 전극(393)을 이룬다. 또한 상기 제2 발광 구조물(300)의 제1 도전형 반도체층(320)에 형성되는 전극과 제1 발광 구조물(200)의 투광성 도전층 (250)위에 형성되는 전극이 서로 연결되어 제2 공통 전극(383)을 이룬다.
제1 및 제2 공통 전극(393, 383)의 거리를 줄이기 위하여 제1 발광 구조물(200)과 제2 발광 구조물(300)의 상기 제1 도전형 반도체층(220, 320)을 노출하는 식각 방향이 서로 어긋나도록 형성될 수 있다.
상기 기판(110)의 제1 측면(110c)에는 제1 공통 전극(393) 및 제2 공통 전극(383)이 각각 지나가며 와이어 본딩을 위한 영역(392, 382)이 정의되어 있다.
도 5를 참고하면, 제5 실시예에 따른 발광 소자(100D)는 기판(110)의 제1면(110a)에 제1 발광 구조물(200), 제2면(110b)에 제2 발광 구조물(300)이 형성되어 있는 것은 도 1의 발광 소자(100)와 동일하므로 구조에 한 설명은 생략한다.
제5 실시예의 발광 소자(100D)는 도 3과 같이 제1 발광 구조물(200)과 제2 발광 구조물(300)이 서로 병렬 연결되어 있다.
이를 위하여, 상기 제1 및 제2 발광 구조물(300)의 제1 도전형 반도체층(220, 320)에 형성되는 제1 전극(386)이 서로 연결되어 있으며, 기판(110)의 제1 측면(110c)에서 와이어 본딩을 위한 하나의 영역이 정의되어 있다.
또한, 상기 제1 및 제2 발광 구조물(200, 300)의 투광성 도전층(250, 350)에 형성되는 제2 전극이 서로 연결되어 있으며 기판(110)의 제1 측면(110c)에서 와이어 본딩을 위한 하나의 영역이 정의되어 있다.
이때, 상기 제1 전극(386)과 제2 전극은 상기 기판(110)의 제2 측면(110d)을 지나도록 형성되어 있으며, 제1 측면(110c)과 평행한 영역의 발광 구조물 위를 지나지 않는다.
상기 제1 전극(386)과 제2 전극이 기판(110)의 제2 측면(110d)을 지나도록 형성되며, 상기 제2 측면(110d)의 제1 전극(386) 및 제2 전극으로부터 상기 제1 측면(110c)을 향하여 돌출되어 있는 패드부(385, 395)가 형성된다.
즉, 제1 전극(386)과 제2 전극은 각각의 제1 도전형 반도체층(220, 320) 위 및 상기 투광정 도전층(250, 350) 위에 형성되는 연결부(387, 397)로부터 상기 기판(110)의 제2 측면(110d)을 지나 상기 패드부(385, 395)까지 연장된다.
따라서, 상기 발광 소자(100D)의 상면에 노출되는 제1 전극(386) 및 제2 전극의 면적을 줄임으로써 발광량을 늘릴 수 있다.
이하, 본 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지를 도 6을 참조하여 설명한다. 도 6은 실시예에 따른 발광 소자를 포함하는 발광 소자 패키지의 단면도이다.
도 6을 참조하면, 실시예에 따른 발광 소자 패키지는 패키지 몸체(410)와, 이 패키지 몸체(410)에 설치된 제1 전극층(431) 및 제2 전극층(432)과, 이 패키지 몸체(410)에 설치되어 제1 및 제2 전극층(431, 432)과 전기적으로 연결되는 발광 소자(100)와, 이 발광 소자(100)를 포위하는 몰딩 부재(460)를 포함한다.
패키지 몸체(410)는 폴리프탈아미드(polyphthal amide, PPA), 액정고분자(liquid crystal polymer, LCP), 폴리아미드9T(polyamid9T, PA9T) 등과 같은 수지, 금속, 감광성 유리(photo sensitive glass), 사파이어(Al2O3), 세라믹, 인쇄회로기판(PCB) 등을 포함할 수 있다. 그러나 본 실시예가 이러한 물질에 한정되는 것은 아니다.
패키지 몸체(410)에는 상부가 개방되는 캐비티(415)가 형성된다. 캐비티(415)의 측면은 캐비티(415)의 바닥면에 수직하거나 경사질 수 있다.
이러한 패키지 몸체(410)에는 발광 소자(100)에 전기적으로 연결되는 제1 전극층(431) 및 제2 전극층(432)이 배치된다. 이러한 제1 전극층(431) 및 제2 전극층(432)은 소정 두께를 가지는 금속 플레이트로 형성될 수 있으며, 이 표면에 다른 금속층이 도금될 수도 있다. 제1 전극층(431) 및 제2 전극층(432)은 전도성이 우수한 금속으로 구성될 수 있다. 이러한 금속으로는 티타늄(Ti), 구리(Cu), 니켈(Ni), 금(Au), 크롬(Cr), 탄탈늄(Ta), 백금(Pt), 주석(Sn), 은(Ag) 등이 있다.
이러한 제1 및 제2 전극층(431, 432)은 발광 소자(100)에 전원을 제공한다. 또한, 제1 및 제2 전극층(431, 432)은 발광 소자(100)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수 있으며, 발광 소자(100)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
캐비티(415) 내에는 제1 전극층(431) 및 제2 전극층(432)과 전기적으로 연결되면서 발광 소자(100)가 위치한다. 발광 소자(100)는 제1 전극층(431) 및 제2 전극층(432)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 실시예에서는 발광 소자(100)가 상기 제1, 제2 전극층(431, 432)과 와이어를 통해 전기적으로 연결된 것이 예시되어 있다.
본 실시예에서는 패키지 몸체(410)의 캐비티(415) 내에 발광 소자(100)가 위치한 것을 예시하였으나, 실시예가 이에 한정되는 것이 아니다. 따라서, 패키지 몸체(410)가 캐비티(415)를 구비하지 않고, 발광 소자(100)가 몸체(410)의 상면에 위치하는 것 등도 가능하다.
이 발광 소자(100)를 포위하면서 몰딩 부재(460)가 형성되어 발광 소자(100)를 보호할 수 있다. 또한, 이 몰딩 부재(460)에는 형광체가 포함되어 발광 소자(100)에서 방출된 광의 파장을 변화시킬 수 있다.
그러나 실시예가 이에 한정되는 것은 아니며, 형광체가 몰딩 부재(460)에 위치한 코팅층 내에 위치하거나 발광 소자(100)를 감싸는 코팅층 내에 위치하는 것도 가능하다. 또는, 몰딩 부재(460) 상에 위치한 렌즈(도시하지 않음) 내에 형광체가 위치하는 것도 가능하다.
형광체로는 가넷(garnet)계 형광체, 실리케이트(silicate)계 형광체, 나이트라이드(nitride)계 형광체, 옥시나이트라이드(oxynitride)계 형광체 등의 다양한 물질이 사용될 수 있다. 또한, 형광체로는 단일의 형광체를 사용하거나, 복수의 형광체 혼합하여 사용할 수 있다.
도면 및 상술한 설명에서는 도 1의 발광 소자(100)가 적용된 것을 예시로 하였으나, 실시예가 이에 한정되는 것은 아니며, 도 2 내지 도 5의 발광 소자가 적용될 수 있다.
상술한 실시예의 발광 소자 패키지는 백라이트 유닛, 지시 장치, 램프, 가로등과 같은 조명 시스템으로 기능할 수 있다. 이를 도 7 및 도 8을 참조하여 설명한다.
도 7은 실시예에 따른 발광 소자 패키지를 포함하는 백라이트 유닛을 설명하는 도면이다. 다만, 도 7의 백라이트 유닛(1100)은 조명 시스템의 한 예이며, 이에 한정되지 않는다.
도 7을 참조하면, 백라이트 유닛(1100)은, 바텀 커버(1140), 이 바텀 커버(1140) 내에 배치된 광 가이드 부재(1230), 이 광가이드 부재(1230)의 적어도 일 측면 또는 하면에 배치된 발광 모듈(1110)을 포함할 수 있다. 또한, 광가이드 부재(1230) 아래에는 반사 시트(1240)가 배치될 수 있다.
바텀 커버(1140)는 광가이드 부재(1230), 발광 모듈(1100) 및 반사 시트(1240)가 수납될 수 있도록 상면이 개구된 박스(box) 형상으로 형성될 수 있으며, 금속 또는 수지로 형성될 수 있다. 그러나 이에 한정되는 것은 아니다.
발광 모듈(1110)은, 기판(700)에 탑재된 복수의 발광 소자 패키지(600)를 포함할 수 있다. 복수의 발광 소자 패키지(600)는 광가이드 부재(1230)에 빛을 제공한다.
도시된 것처럼, 발광 모듈(1110)은 바텀 커버(1140)의 내측면들 중 적어도 어느 하나에 배치될 수 있으며, 이에 따라 광가이드 부재(1230)의 적어도 하나의 측면을 향해 빛을 제공할 수 있다.
다만, 발광 모듈(1110)은 바텀 커버(1140) 내에서 광가이드 부재(1230)의 아래에 배치되어, 광가이드 부재(1230)의 밑면을 향해 빛을 제공할 수도 있다. 이는 백라이트 유닛(1100)의 설계에 따라 다양하게 변형 가능하다.
광가이드 부재(1230)는 바텀 커버(1140) 내에 배치될 수 있다. 광가이드 부재(1230)는 발광 모듈(1110)으로부터 제공받은 빛을 면광원화하여, 표시 패널(미도시)로 가이드할 수 있다.
이러한 광가이드 부재(1230)는, 예를 들어, 도광판(light guide panel, LGP) 일 수 있다. 이 도광판을 예를 들어, 폴리메틸메타아크릴레이트(polymethyl metaacrylate, PMMA)와 같은 아크릴 수지, 폴리에틸렌테레프탈레이트(polyethylene terephthalate, PET), 고리형 올레핀 공중합체(COC), 폴리카보네이트(poly carbonate, PC), 폴리에틸렌 나프탈레이트(polyethylene naphthalate) 수지 중 하나로 형성될 수 있다.
이 광가이드 부재(1230)의 상측에 광학 시트(1150)이 배치될 수 있다.
이 광학 시트(1150)는, 예를 들어, 확산 시트, 집광 시트, 휘도 상승 시트 및 형광 시트 중 적어도 하나를 포함할 수 있다. 예를 들어, 광학 시트(1150)이 확산 시트, 집광 시트, 휘도 상승 시트, 형광 시트가 적층되어 형성될 수 있다. 이 경우, 확산 시트(1150)는 발광 모듈(1110)에서 출사된 광을 고르게 확산시켜주고, 이 확산된 광이 집광 시트에 의해 표시 패널(미도시)로 집광될 수 있다. 이때, 집광 시트로부터 출사되는 광은 랜덤하게 편광된 광이다. 휘도 상승 시트는 집광 시트로부터 출사된 광의 편광도를 증가시킬 수 있다. 집광 시트는, 예를 들어, 수평 또는/및 수직 프리즘 시트일 수 있다. 그리고 휘도 상승 시트는, 예를 들어, 조도 강화 필름(dual brightness enhancement film) 일 수 있다. 또한, 형광 시트는 형광체가 푸함된 투광성 플레이트 또는 필름일 수 있다.
광가이드 부재(1230)의 아래에는 반사 시트(1240)가 배치될 수 있다. 반사 시트(1240)는 광가이드 부재(1230)의 하면을 통해 방출되는 빛을 광가이드 부재(1230)의 출사면을 향해 반사할 수 있다. 이 반사 시트(1240)는 반사율이 좋은 수지, 예를 들어, PET, PC, 폴리비닐클로라이드(poly vinyl chloride), 레진 등으로 형성될 수 있으나, 이에 한정되는 것은 아니다.
도 8은 실시예에 따른 발광 소자 패키지를 포함하는 조명 유닛을 설명하는 도면이다. 다만, 도 8의 조명 유닛(2300)은 조명 시스템의 한 예이며, 이에 대해 한정하지는 않는다.
도 8을 참조하면, 조명 유닛(2300)은, 케이스 몸체(1310), 이 케이스 몸체(1310)에 설치된 발광 모듈(1230), 케이스 몸체(1310)에 설치되며 외부 전원으로부터 전원을 제공받는 연결 단자(1320)를 포함할 수 있다.
케이스 몸체(1310)는 방열 특성이 양호한 물질로 형성되는 것이 바람직하며, 예를 들어 금속 또는 수지로 형성될 수 있다.
발광 모듈(1230)은, 기판(700) 및 이 기판(700)에 탑재되는 적어도 하나의 발광 소자 패키지(600)를 포함할 수 있다.
상기 기판(700)은 절연체에 회로 패턴이 인쇄된 것일 수 있으며, 예를 들어, 일반 인쇄회로기판(printed circuit board, PCB), 메탈 코아(metal core) PCB, 연성(flexible) PCB, 세라믹 PCB 등을 포함할 수 있다.
또한, 기판(700)은 빛을 효율적으로 반사하는 물질로 형성되거나, 표면이 빛이 효율적으로 반사되는 컬러, 예를 들어 백색, 은색 등으로 형성될 수 있다.
기판(700) 상에는 적어도 하나의 발광 소자 패키지(600)가 탑재될 수 있다.
발광 소자 패키지(600)는 각각 적어도 하나의 발광 소자(LED: Light Emitting Diode)를 포함할 수 있다. 발광 소자는 적색, 녹색, 청색 또는 백색의 유색 빛을 각각 발광하는 유색 발광 소자 및 자외선(UV, UltraViolet)을 발광하는 UV 발광 소자를 포함할 수 있다.
발광 모듈(1230)은 색감 및 휘도를 얻기 위해 다양한 발광 소자의 조합을 가지도록 배치될 수 있다. 예를 들어, 고 연색성(CRI)을 확보하기 위해 백색 발광 소자, 적색 발광 소자 및 녹색 발광 소자를 조합하여 배치할 수 있다. 또한, 발광 모듈(1230)에서 방출되는 광의 진행 경로 상에는 형광 시트가 더 배치될 수 있으며, 형광 시트는 상기 발광 모듈(1230)에서 방출되는 광의 파장을 변화시킨다. 예를 들어, 발광 모듈(1230)에서 방출되는 광이 청색 파장대를 갖는 경우 형광 시트에는 황색 형광체가 포함될 수 있으며, 발광 모듈(1230)에서 방출된 광은 상기 형광 시트를 지나 최종적으로 백색광으로 보여지게 된다.
연결 단자(1320)는 발광 모듈(1230)와 전기적으로 연결되어 전원을 공급할 수 있다. 도 8에 도시된 것에 따르면, 연결 단자(1320)는 소켓 방식으로 외부 전원에 돌려 끼워져 결합되지만, 이에 대해 한정하지는 않는다. 예를 들어, 연결 단자(1320)는 핀(pin) 형태로 형성되어 외부 전원에 삽입되거나, 배선에 의해 외부 전원에 연결될 수도 있는 것이다.
상술한 바와 같은 조명 시스템은 상기 발광 모듈에서 방출되는 광의 진행 경로 상에 광가이드 부재, 확산 시트, 집광 시트, 휘도상승 시트 및 형광 시트 중 적어도 어느 하나가 배치되어, 원하는 광학적 효과를 얻을 수 있다.
이상에서 설명한 바와 같이, 조명 시스템은 신뢰성이 우수한 발광 소자 패키지를 포함함으로써, 우수한 신뢰성을 가질 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
발광 소자 100, 100A, 100B, 100C, 100D
제1 발광 구조물 200
제2 발광 구조물 300
발광소자 패키지 400

Claims (11)

  1. 제1면, 상기 제1면과 반대되는 제2면 및 상기 제1면과 상기 제2면 사이에 적어도 3개의 측면을 포함하는 기판;
    상기 기판의 제1면 위에 제1 방향으로 성장 되는 제1 발광 구조물;
    상기 기판의 제2면 위에 상기 제1 방향과 반대되는 제2 방향으로 성장되는 제2 발광 구조물;
    상기 제1 발광 구조물과 전기적으로 연결되는 제1 전극 및 제2 전극; 및
    상기 제2 발광 구조물과 전기적으로 연결되는 제3 전극 및 제4 전극을 포함하며,
    상기 제1 전극 및 상기 제2전극은 상기 제1 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되며,
    상기 제3전극 및 상기 제4전극은 상기 제2 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되는 발광 소자.
  2. 제1항에 있어서,
    상기 제1 발광 구조물과 상기 제2 발광 구조물은 상기 기판 위에 각각 제1 도전형 반도체층, 활성층 그리고 제2 도전형 반도체층을 포함하는 발광 소자.
  3. 제2항에 있어서,
    상기 제1 전극 및 상기 제3 전극은 상기 제1 발광 구조물 및 상기 제2 발광 구조물의 제1 도전형 반도체층과 전기적으로 연결되고, 상기 제2 전극 및 상기 제4 전극은 상기 제1 발광 구조물 및 상기 제2 발광 구조물의 상기 제2 도전형 반도체층과 전기적으로 연결되는 발광 소자.
  4. 제3항에 있어서,
    상기 기판의 제1측면에 배치된 상기 제1 전극 및 상기 제2 전극의 일부 영역은 와이어 본딩 영역이고,
    상기 기판의 제1측면에 배치된 상기 제3 전극 및 상기 제4 전극의 일부 영역은 와이어 본딩 영역인 발광 소자.
  5. 제1항에 있어서,
    상기 제1 발광 구조물 및 상기 제2 발광 구조물은 측면에 절연층을 더 포함하고,
    상기 제1 전극 및 상기 제2 전극은 상기 제1 발광 구조물의 측면에서 상기 절연층 위에 형성되는 발광 소자.
  6. 제1면, 상기 제1면과 반대되는 제2면 및 상기 제1면과 상기 제2면 사이의 적어도 3개의 측면을 포함하는 기판;
    상기 기판의 제1면 위에 제1도전형 제1반도체층, 제1활성층, 제2도전형 제2반도체층을 포함하는 제1 발광 구조물;
    상기 기판의 제2면 위에 제1도전형 제3반도체층, 제2활성층 및 제2도전형 제4반도체층을 포함하는 제2 발광 구조물;
    상기 제1도전형 제1반도체층과 상기 제1도전형 제3반도체층을 연결하는 제1전극; 및
    상기 제2도전형 제2반도체층과 상기 제2도전형 제4반도체층을 연결하는 제2전극을 포함하며,
    상기 제1 전극은 상기 제1 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되고 상기 기판의 제1측면에서 연장되어 상기 제2 발광 구조물의 측면까지 배치되고,
    상기 제2 전극은 상기 제1 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되고 상기 기판의 제1측면에서 연장되어 상기 제2 발광 구조물의 측면까지 배치되는 발광 소자.
  7. 제1면, 상기 제1면과 반대되는 제2면 및 상기 제1면과 상기 제2면 사이의 적어도 3개의 측면을 포함하는 기판;
    상기 기판의 제1면 위에 제1도전형 제1반도체층, 제1활성층, 제2도전형 제2반도체층을 포함하는 제1 발광 구조물;
    상기 기판의 제2면 위에 제1도전형 제3반도체층, 제2활성층 및 제2도전형 제4반도체층을 포함하는 제2 발광 구조물;
    상기 제1도전형 제1반도체층과 상기 제2도전형 제4반도체층을 연결하는 제1전극; 및
    상기 제2도전형 제2반도체층과 상기 제1도전형 제3반도체층을 연결하는 제2전극을 포함하며,
    상기 제1 전극은 상기 제1 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되고 상기 기판의 제1측면에서 연장되어 상기 제2 발광 구조물의 측면까지 배치되고,
    상기 제2 전극은 상기 제1 발광 구조물의 측면을 따라 상기 기판의 제1측면까지 연장되고 상기 기판의 제1측면에서 연장되어 상기 제2 발광 구조물의 측면까지 배치되는 발광 소자.
  8. 제6항 또는 제7항에 있어서,
    상기 기판의 제1측면에 배치된 상기 제1 전극 및 상기 제2 전극의 일부 영역은 와이어 본딩 영역인 발광 소자.
  9. 몸체,
    상기 몸체 위에 복수의 전극부, 그리고
    상기 전극부와 전기적으로 연결되는 제1항 내지 제7항 중 어느 한 항의 발광 소자
    를 포함하는 발광소자 패키지.
  10. 삭제
  11. 삭제
KR1020110103174A 2011-10-10 2011-10-10 발광 소자 Expired - Fee Related KR101929888B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110103174A KR101929888B1 (ko) 2011-10-10 2011-10-10 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110103174A KR101929888B1 (ko) 2011-10-10 2011-10-10 발광 소자

Publications (2)

Publication Number Publication Date
KR20130038680A KR20130038680A (ko) 2013-04-18
KR101929888B1 true KR101929888B1 (ko) 2018-12-17

Family

ID=48439155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110103174A Expired - Fee Related KR101929888B1 (ko) 2011-10-10 2011-10-10 발광 소자

Country Status (1)

Country Link
KR (1) KR101929888B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347677A (ja) 2004-06-07 2005-12-15 Toppoly Optoelectronics Corp 発光ダイオード構造

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347677A (ja) 2004-06-07 2005-12-15 Toppoly Optoelectronics Corp 発光ダイオード構造

Also Published As

Publication number Publication date
KR20130038680A (ko) 2013-04-18

Similar Documents

Publication Publication Date Title
US8471241B2 (en) Light emitting device, light emitting device package, and lighting system
JP5963798B2 (ja) 発光素子パッケージ及び照明システム
EP2378573B1 (en) Light emitting diode and light emitting diode package
KR101072193B1 (ko) 발광소자, 발광소자 제조방법, 및 발광소자 패키지
EP2372764A2 (en) Inter-chip distance in a multi-chip LED package
EP2434545A1 (en) Light emitting device
CN109390451B (zh) 发光器件封装件
EP2341563A2 (en) Light emitting device package and lighting system
US8916899B2 (en) Light emitting apparatus and lighting system
US20170077365A9 (en) Light emitting device and light emitting device package
CN102044623B (zh) 发光器件、发光器件封装和照明系统
CN102074632B (zh) 发光器件，发光器件封装以及照明系统
KR20120130914A (ko) 발광 소자
KR20120048413A (ko) 발광 소자 및 발광 소자 패키지
KR101929873B1 (ko) 발광소자 패키지, 라이트 유닛 및 표시장치
CN102044612B (zh) 发光器件及其制造方法、发光器件封装和照明系统
JP2011146707A (ja) 発光素子チップ、発光素子パッケージ
KR101929888B1 (ko) 발광 소자
KR20120087035A (ko) 발광 소자 및 발광 소자 패키지
KR101781217B1 (ko) 발광 소자 및 발광 소자 패키지
KR20120057670A (ko) 발광 소자, 발광 소자 제조방법, 발광 소자 패키지 및 조명 시스템
KR20120087036A (ko) 발광 소자 및 발광 소자 패키지
KR20120058350A (ko) 발광 소자
KR20120047184A (ko) 발광 소자 및 이의 제조 방법
KR20120020599A (ko) 발광 소자 및 발광 소자 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20231212

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20231212

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000