KR102000954B1 - Manufacturing method of circuit module and film formation apparatus - Google Patents

Manufacturing method of circuit module and film formation apparatus Download PDF

Info

Publication number
KR102000954B1
KR102000954B1 KR1020170067434A KR20170067434A KR102000954B1 KR 102000954 B1 KR102000954 B1 KR 102000954B1 KR 1020170067434 A KR1020170067434 A KR 1020170067434A KR 20170067434 A KR20170067434 A KR 20170067434A KR 102000954 B1 KR102000954 B1 KR 102000954B1
Authority
KR
South Korea
Prior art keywords
circuit module
material layer
covering material
metal film
holder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170067434A
Other languages
Korean (ko)
Other versions
KR20180007662A (en
Inventor
타다시 노무라
히데키 신카이
히데오 나카고시
마사히로 이노우에
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20180007662A publication Critical patent/KR20180007662A/en
Application granted granted Critical
Publication of KR102000954B1 publication Critical patent/KR102000954B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H01L23/485
    • H01L21/2855
    • H01L24/27
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44Physical vapour deposition [PVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/013Manufacture or treatment of die-attach connectors

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(과제) 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성한다.
(해결수단) 실장면(10a), 윗면(10b) 및 측면(10c)을 갖는 회로 모듈(10)에 실드가 되는 금속막(18)을 형성하는 회로 모듈(10)의 제조 방법으로서, 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하는 피복재층 형성 공정과, 점착부(22)를 갖는 홀더(21)의 점착부(22)에, 회로 모듈(10)에 형성된 피복재층(25)을 접촉하고, 윗면(10b) 및 측면(10c)을 노출시킨 상태에서 회로 모듈(10)을 유지하는 유지 공정과, 회로 모듈(10)의 윗면(10b)측으로부터 성막을 행함으로써 윗면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정과, 회로 모듈(10)로부터 피복재층(25)을 분리하는 분리 공정을 포함한다.
A metal film to be shielded is formed on the circuit module with high accuracy.
A method of manufacturing a circuit module (10) for forming a shielding metal film (18) on a circuit module (10) having a mounting surface (10a), a top surface (10b) and a side surface A step of forming a cover material layer 25 on the mounting surface 10a of the circuit module 10 and a step of forming a cover material layer 25 on the mounting surface 22 of the holder 21 having the adhesive portion 22, A holding step of holding the circuit module 10 in a state in which the covering material layer 25 is contacted and the top face 10b and the side face 10c are exposed and the film forming process is performed from the side of the top face 10b of the circuit module 10 A metal film forming process for forming a metal film 18 on the upper surface 10b and the side surface 10c and a separating process for separating the covering material layer 25 from the circuit module 10. [

Description

회로 모듈의 제조 방법 및 성막 장치{MANUFACTURING METHOD OF CIRCUIT MODULE AND FILM FORMATION APPARATUS}TECHNICAL FIELD [0001] The present invention relates to a method of manufacturing a circuit module,

본 발명은 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법 및 성막 장치에 관한 것이다. The present invention relates to a method of manufacturing a circuit module for forming a metal film to be shielded in a circuit module and a film forming apparatus.

종래, 기판과, 기판의 주면에 탑재된 복수의 전자 부품과, 복수의 전자 부품을 덮도록 기판의 주면에 형성된 수지 밀봉부를 구비하는 회로 모듈이 알려져 있다. 회로 모듈은 직육면체 형상이며, 실장면, 윗면 및 측면을 갖고, 윗면 및 측면에는 실드가 되는 금속막이 형성된다.2. Description of the Related Art Conventionally, there is known a circuit module having a substrate, a plurality of electronic parts mounted on the main surface of the substrate, and a resin sealing part formed on the main surface of the substrate so as to cover the plurality of electronic parts. The circuit module has a rectangular parallelepiped shape, and has a metal film which has a mounting surface, an upper surface and a side surface, and a shielding film on the upper surface and the side surface.

디바이스의 표면에 금속막을 형성하는 예로서 특허문헌 1에는 반도체 디바이스를 접착제를 사용하여 홀더(지지체)에 부착한 후, 스퍼터링에 의해 반도체 디바이스에 금속막을 형성하는 방법이 개시되어 있다.As an example of forming a metal film on the surface of a device, Patent Document 1 discloses a method of attaching a semiconductor device to a holder (support) using an adhesive and then forming a metal film on the semiconductor device by sputtering.

일본특허공개 2014-41923호 공보Japanese Patent Application Laid-Open No. 2014-41923

그러나, 특허문헌 1에 나타내어지는 바와 같이 접착제를 사용하여 반도체 디바이스를 홀더에 부착하고, 스퍼터링을 행하는 방법에서는 반도체 디바이스의 표면에 금속막을 고정밀도로 형성하는 것이 곤란하다. 이 문제는 반도체 디바이스에 한정되지 않고 회로 모듈을 접착제를 사용하여 홀더에 부착한 후, 스퍼터링에 의해 금속막(실드막)을 형성하는 경우이어도 마찬가지로 일어날 수 있다.However, as shown in Patent Document 1, it is difficult to form a metal film on the surface of a semiconductor device with high accuracy in a method of attaching a semiconductor device to a holder using an adhesive and performing sputtering. This problem is not limited to the semiconductor device but can also occur when a metal film (shield film) is formed by sputtering after attaching a circuit module to a holder using an adhesive.

그래서, 본 발명은 이러한 문제점을 감안하여 이루어진 것이며, 회로 모듈에실드가 되는 금속막을 고정밀도로 형성하는 회로 모듈의 제조 방법 등을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and it is an object of the present invention to provide a method of manufacturing a circuit module which forms a shielding metal film on a circuit module with high accuracy.

상기 목적을 달성하기 위해 본 발명의 일형태에 의한 회로 모듈의 제조 방법은 실장면, 윗면 및 측면을 갖는 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법으로서, 상기 회로 모듈의 상기 실장면에 피복재층을 형성하는 피복재층 형성 공정과, 점착부를 갖는 홀더의 상기 점착부에 상기 회로 모듈에 형성된 상기 피복재층을 접촉시키고, 상기 윗면 및 상기 측면을 노출시킨 상태에서 상기 회로 모듈을 유지하는 유지 공정과, 상기 회로 모듈의 상기 윗면측으로부터 성막을 행함으로써 상기 윗면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과, 상기 회로 모듈로부터 상기 피복재층을 분리하는 분리 공정을 포함한다.According to an aspect of the present invention, there is provided a method of manufacturing a circuit module for forming a metal film as a shield on a circuit module having a mounting surface, a top surface, and a side surface, A step of forming a covering material layer for forming a covering material layer on a scene; a step of holding the circuit module in a state in which the covering material layer formed on the circuit module is brought into contact with the adhesive portion of the holder having the adhesive portion, A metal film forming step of forming the metal film on the upper surface and the side surface by performing film formation from the upper surface side of the circuit module; and a separating step of separating the covering material layer from the circuit module.

이것에 의하면 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다. According to this, the metal film to be shielded in the circuit module can be formed with high accuracy.

또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 회로 모듈과 상기 피복재의 밀착력을 저하시키는 공정을 포함하고 있어도 좋다. The method may further include a step of reducing the adhesion between the circuit module and the covering material between the metal film forming step and the separating step.

이렇게 밀착력을 저하시킴으로써 회로 모듈과 피복재층을 용이하게 분리할 수 있어 회로 모듈의 측면 및 피복재층의 측면에 형성되는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.By lowering the adhesion, the circuit module and the covering material layer can be easily separated, and the metal film formed on the side surfaces of the circuit module and the side of the covering material layer can be precisely divided. This makes it possible to form a metal film on the circuit module with high accuracy.

또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층을 연화시키는 공정을 포함하고 있어도 좋다. The method may further include a step of softening the covering material layer between the metal film forming step and the separating step.

이렇게 피복재층을 연화시킴으로써 회로 모듈과 피복재층을 용이하게 분리할 수 있어 회로 모듈의 측면 및 피복재층의 측면에 형성되는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.By softening the covering material layer in this way, the circuit module and the covering material layer can be easily separated, and the metal film formed on the sides of the circuit module and on the side of the covering material layer can be precisely divided. This makes it possible to form a metal film on the circuit module with high accuracy.

또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층의 체적을 변화시키는 공정을 포함하고 있어도 좋다. The method may further include a step of changing the volume of the covering material layer between the metal film forming step and the separation step.

이렇게 피복재층의 체적을 변화시킴으로써 회로 모듈의 측면 및 피복재층의 측면에 형성되어 있는 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다. By changing the volume of the covering material layer in this manner, the metal film formed on the side surfaces of the circuit module and the side surface of the covering material layer can be accurately segmented. This makes it possible to form a metal film on the circuit module with high accuracy.

또한, 상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 홀더의 상기 점착부로부터 상기 피복재층을 갖는 상기 회로 모듈을 떼어내는 공정을 포함하고 있어도 좋다. The method may further include a step of removing the circuit module having the covering material layer from the adhesive portion of the holder between the metal film forming step and the separating step.

이렇게 분리 공정 전에 피복재층을 갖는 회로 모듈을 떼어냄으로써 분리 공정을 용이하게 행할 수 있다. 이것에 의해 분리 공정에 따르는 금속막의 절단을 용이하게 행할 수 있고, 금속막을 고정밀도로 형성할 수 있다.Thus, the separation process can be easily performed by removing the circuit module having the covering material layer before the separation process. As a result, the metal film can be easily cut by the separation step, and the metal film can be formed with high accuracy.

또한, 상기 점착부는 한쪽의 면에 제 1 점착부 및 다른 쪽의 면에 제 2 점착부를 갖는 양면 점착 시트에 의해 구성되고, 상기 홀더에 상기 제 2 점착부를 통해 상기 양면 점착 시트가 부착되고, 표면에 노출된 상기 제 1 점착부에 상기 피복재층이 부착되어 있어도 좋다. The adhesive portion is constituted by a double-sided adhesive sheet having a first adhesive portion on one surface and a second adhesive portion on the other surface, the double-sided adhesive sheet is attached to the holder through the second adhesive portion, The covering material layer may be attached to the first adhesive portion exposed to the first adhesive portion.

이것에 의하면 피복재층을 갖는 회로 모듈을 정확하게 유지할 수 있고, 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.According to this, the circuit module having the covering material layer can be accurately held, and the metal film can be formed on the circuit module with high accuracy.

또한, 상기 양면 점착 시트는 가열에 의해 상기 제 1 점착부의 점착력이 저하는 시트이며, 상기 피복재층을 갖는 상기 회로 모듈은 상기 양면 점착 시트를 가열함으로써 상기 제 1 점착부로부터 떼어내어도 좋다. The double-sided pressure-sensitive adhesive sheet may be a sheet in which the adhesive force of the first pressure-sensitive adhesive portion is reduced by heating, and the circuit module having the covering material layer may be detached from the first pressure-sensitive adhesive portion by heating the double-

이것에 의하면 피복재층을 갖는 회로 모듈의 유지, 떼어냄을 용이하게 행할 수 있어 회로 모듈에 주는 데미지를 저감할 수 있다. According to this, the circuit module having the covering material layer can be easily held and removed, and damage to the circuit module can be reduced.

또한, 상기 홀더는 평면 형상의 주면을 갖고, 상기 양면 점착 시트는 상기 홀더의 상기 주면보다 면적이 커서 상기 홀더의 상기 주면의 전체를 덮도록 홀더에 부착되어 있어도 좋다. The holder may have a planar main surface, and the double-sided pressure-sensitive adhesive sheet may be attached to the holder so as to cover the entire main surface of the holder with a larger area than the main surface of the holder.

이것에 의하면 홀더의 주면에 금속막이 형성되는 것을 억제할 수 있다. 그 때문에 사용에 의한 홀더의 열화를 억제할 수 있다. 또한, 홀더로부터 양면 점착 시트를 용이하게 박리할 수 있다. According to this, formation of the metal film on the main surface of the holder can be suppressed. Therefore, deterioration of the holder due to use can be suppressed. Further, the double-sided pressure-sensitive adhesive sheet can be easily peeled off from the holder.

또한, 상기 회로 모듈의 상기 실장면에는 외부 단자가 노출되고, 상기 회로 모듈의 상기 측면에는 그라운드 전극이 노출되고, 상기 금속막은 상기 실장면에 형성되지 않고 상기 측면에 노출된 상기 그라운드 전극에 접속하도록 형성되어 있어도 좋다.In the circuit module, the external terminal is exposed, the ground electrode is exposed on the side surface of the circuit module, and the metal film is not formed on the mounting surface but connected to the ground electrode exposed on the side surface May be formed.

이것에 의하면 회로 모듈의 실드 효과를 향상시킬 수 있다.According to this, the shielding effect of the circuit module can be improved.

또한, 상기 피복재층 형성 공정은 복수의 상기 회로 모듈의 집합체인 친기판(親基板)에 상기 피복재층을 형성하는 공정이며, 또한 상기 피복재층 형성 공정과 상기 유지 공정 사이에 상기 친기판을 개편화하여 상기 피복재층을 갖는 상기 회로 모듈을 복수 형성하는 개편화 공정을 포함하고 있어도 좋다. Further, the coating material layer forming step is a step of forming the covering material layer on a parent substrate (parent substrate) which is an aggregate of a plurality of the circuit modules, and the parent substrate is divided into pieces between the covering material layer forming step and the holding step And forming a plurality of the circuit modules each having the covering material layer thereon.

이것에 의하면 회로 모듈의 생산 효율을 향상시킬 수 있다.According to this, the production efficiency of the circuit module can be improved.

또한, 상기 개편화 공정과 상기 유지 공정 사이에 상기 피복재층을 변형시키는 공정을 포함하고 있어도 좋다. The method may further include a step of deforming the covering material layer between the separating step and the holding step.

이렇게 유지 공정 전에 피복재층을 변형시킴으로써 미리 금속막으로 분단되기 쉬운 개소가 형성되어 금속막을 정밀도 좋게 분단시킬 수 있다. 이것에 의해 회로 모듈에 금속막을 고정밀도로 형성할 수 있다.By thus deforming the covering material layer before the holding step, portions which are likely to be previously divided by the metal film are formed, and the metal film can be accurately divided. This makes it possible to form a metal film on the circuit module with high accuracy.

또한, 본 발명의 일형태에 의한 성막 장치는 실장면, 윗면 및 측면을 갖는 회로 모듈에 실트가 되는 금속막을 형성하는 성막 장치로서, 쳄버와, 상기 쳄버 내에 형성된 성막용 금속 재료부와, 상기 쳄버 내에 형성되어 상기 회로 모듈의 상기 윗면이 상기 성막용 금속 재료부에 대향하도록 상기 회로 모듈을 유지하는 홀더를 구비하고, 상기 회로 모듈의 상기 실장면에는 피복재층이 형성되어 있고, 상기 홀더는 점착부를 갖고, 상기 피복재층이 상기 점착부에 접촉된 상태에서 상기 회로 모듈을 유지하는 구성으로 되어 있다.According to another aspect of the present invention, there is provided a film forming apparatus for forming a metal film to be wound on a circuit module having a mounting surface, a top surface, and a side surface, the film forming apparatus including a chamber, a metal material for film formation formed in the chamber, And a holder for holding the circuit module so that the upper surface of the circuit module is opposed to the film forming metal material portion, wherein a coating material layer is formed on the mounting surface of the circuit module, And the circuit module is held in a state in which the covering material layer is in contact with the adhesive portion.

이 성막 장치를 사용함으로써 회로 모듈에 금속막을 고정밀도로 형성할 수 있다. By using this film forming apparatus, a metal film can be formed on the circuit module with high accuracy.

(발명의 효과)(Effects of the Invention)

본 발명은 회로 모듈에 실드가 되는 금속막을 고정밀도로 형성할 수 있다.The present invention can form a metal film to be shielded on a circuit module with high accuracy.

도 1은 실시형태 1에 의한 제조 방법으로 제작되는 회로 모듈을 모식적으로 나타내는 단면도이다.
도 2는 비교예에 있어서의 회로 모듈의 제조 방법을 나타내는 도면이다.
도 3a는 비교예에 있어서의 회로 모듈의 제조 방법의 과제의 일례를 나타내는 도면이다.
도 3b는 비교예에 있어서의 회로 모듈의 제조 방법의 다른 과제를 나타내는 도면이다.
도 3c는 비교예에 있어서의 회로 모듈의 제조 방법의 또 다른 과제를 나타내는 도면이다.
도 4는 실시형태 1에 의한 회로 모듈의 제조 방법을 나타내는 플로우 차트이다.
도 5a는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 형성 공정을 나타내는 도면이다.
도 5b는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 개편화 공정을 나타내는 도면이다.
도 5c는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 공정을 나타내는 도면이다. 도 5c의 (b)는 (a)의 일부 확대도이다.
도 5d는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 금속막 형성 공정을 나타내는 도면이다.
도 6은 실시형태 1의 금속막 형성 공정에서 사용되는 성막 장치를 모식적으로 나타내는 도면이다.
도 7a는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 해제 공정을 나타내는 도면이다.
도 7b는 실시형태 1에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 분리 공정을 나타내는 도면이다. (a)는 분리 전의 준비 공정, (b)는 분리 공정을 나타내는 도면이며, (c)는 (b)의 일부 확대도이다.
도 7c는 도 7b의 다음 공정이며, 제 1 박리용 시트로부터 회로 모듈을 떼어내는 모양을 나타내는 도면이다.
도 8은 실시형태 1의 변형예에 의한 회로 모듈의 제조 방법이며, 금속막 형성 공정과 피복재층 분리 공정 사이에 행해지는 열 수축 공정을 나타내는 도면이다.
도 9a는 실시형태 2에 의한 회로 모듈의 제조 방법이며, 개편화 공정과 회로 모듈 유지 공정 사이에 행해지는 피복재층의 변형 공정의 일례를 나타내는 도면이다.
도 9b는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 공정을 나타내는 도면이다.
도 9c는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 금속막 형성 공정을 나타내는 도면이다. 도 9c의 (b)는 (a)의 일부 확대도이다.
도 9d는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 회로 모듈 유지 해제 공정을 나타내는 도면이다.
도 9e는 실시형태 2에 의한 회로 모듈의 제조 방법에 있어서의 피복재층 분리 공정을 나타내는 도면이다.
도 10a는 실시형태 2의 변형예 1에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 10b는 실시형태 2의 변형예 2에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 10c는 실시형태 2의 변형예 3에 의한 피복재층의 변형 공정을 나타내는 도면이다.
도 11은 회로 모듈의 다른 형태를 모식적으로 나타내는 단면도이다.
1 is a cross-sectional view schematically showing a circuit module manufactured by the manufacturing method according to the first embodiment.
2 is a view showing a method of manufacturing a circuit module in a comparative example.
Fig. 3A is a view showing an example of a problem of a manufacturing method of a circuit module in a comparative example. Fig.
Fig. 3B is a diagram showing another problem of the method of manufacturing the circuit module in the comparative example.
Fig. 3C is a view showing another problem of the method of manufacturing the circuit module in the comparative example.
4 is a flowchart showing a method for manufacturing a circuit module according to the first embodiment.
5A is a view showing a step of forming a covering material layer in the method of manufacturing a circuit module according to the first embodiment.
Fig. 5B is a view showing an individualizing step in the method of manufacturing a circuit module according to the first embodiment. Fig.
Fig. 5C is a view showing a circuit module holding step in the method for manufacturing a circuit module according to the first embodiment. Fig. FIG. 5C is a partially enlarged view of (a). FIG.
5D is a view showing a metal film forming process in the method of manufacturing a circuit module according to the first embodiment.
6 is a diagram schematically showing a film forming apparatus used in the metal film forming step of the first embodiment.
7A is a diagram showing a circuit module holding and releasing step in the method of manufacturing a circuit module according to the first embodiment.
Fig. 7B is a view showing a covering material layer separating step in the method of manufacturing a circuit module according to the first embodiment. Fig. (a) is a preparation step before separation, (b) is a drawing showing a separation step, and (c) is a partial enlarged view of (b).
Fig. 7C is a diagram showing a state in which the circuit module is detached from the first peeling sheet, which is the next step of Fig. 7B. Fig.
8 is a view showing a heat shrinking process performed between a metal film forming process and a covering material layer separating process according to a modification of the first embodiment.
9A is a view showing an example of a deformation process of a covering material layer carried out between a discretization process and a circuit module holding process according to a second embodiment of the present invention.
Fig. 9B is a view showing a circuit module holding step in the method for manufacturing a circuit module according to the second embodiment. Fig.
9C is a view showing a metal film forming step in the method of manufacturing a circuit module according to the second embodiment. FIG. 9C is a partially enlarged view of (a).
Fig. 9D is a view showing a circuit module holding and releasing step in the method of manufacturing a circuit module according to the second embodiment. Fig.
FIG. 9E is a view showing a covering material layer separating step in the method of manufacturing a circuit module according to the second embodiment. FIG.
10A is a view showing a step of deforming the covering material layer according to the first modification of the second embodiment.
10B is a view showing a deformation process of the covering material layer according to the second modification of the second embodiment.
10C is a view showing a deformation process of the covering material layer according to the third modification of the second embodiment.
11 is a cross-sectional view schematically showing another form of a circuit module.

(실시형태 1)(Embodiment 1)

[1-1. 회로 모듈의 구성][1-1. Configuration of Circuit Module]

우선, 실시형태 1에 의한 제조 방법으로 제작되는 회로 모듈(10)의 구성에 대해서 설명한다. 도 1은 회로 모듈(10)을 모식적으로 나타내는 단면도이다.First, the configuration of the circuit module 10 manufactured by the manufacturing method according to the first embodiment will be described. 1 is a cross-sectional view schematically showing a circuit module 10.

회로 모듈(10)은 예를 들면 이동체 통신 단말에 내장되는 고주파 모듈이다. 회로 모듈(10)은 기판(11)과, 기판(11)의 주면(11m)에 탑재된 복수의 전자 부품(12)과, 복수의 전자 부품(12)을 덮도록 기판(11)의 주면(11m)에 형성된 밀봉부(17)를 구비하고 있다. 또한, 회로 모듈(10)은 예를 들면, 직육면체 형상이며, 실장면(10a), 윗면(10b) 및 측면(10c)을 갖고 있다. 회로 모듈(10)의 실장면(10a)에는 금속막(18)이 형성되어 있지 않고 윗면(10b) 및 측면(10c)에 실드가 되는 금속막(18)이 형성되어 있다. The circuit module 10 is, for example, a high frequency module embedded in a mobile communication terminal. The circuit module 10 includes a substrate 11, a plurality of electronic components 12 mounted on the main surface 11m of the substrate 11, and a plurality of electronic components 12 mounted on the main surface And a sealing portion 17 formed on the base portion 11m. The circuit module 10 has, for example, a rectangular parallelepiped shape and has a mounting surface 10a, an upper surface 10b, and a side surface 10c. The metal film 18 is not formed on the mounting surface 10a of the circuit module 10 and the metal film 18 to be shielded on the upper surface 10b and the side surface 10c is formed.

또한, 회로 모듈(10)의 실장면(10a)이란 회로 모듈(10)이 땜납 등을 통해 프린트 배선판의 주면에 실장될 때의 프린트 배선판의 주면과 대향하는 면이다. The mounting surface 10a of the circuit module 10 is a surface facing the main surface of the printed wiring board when the circuit module 10 is mounted on the main surface of the printed wiring board through solder or the like.

회로 모듈(10)의 기판(11)으로서는 세라믹 기판 또는 유리 에폭시 기판 등이 사용된다. 기판(11)은 복수의 기재층에 의해 형성되는 다층 기판이며, 그 두께는 예를 들면 1㎜이다. 기판(11)의 주면(11m) 또는 내부에는 복수의 전자 부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 도체 패턴(14)의 재료로서는 예를 들면, Cu 등이 사용된다. 복수의 전자 부품(12)의 예로서는 탄성파 소자, IC 소자, 칩 형상 콘덴서, 칩 형상 인덕터 등을 들 수 있다. 밀봉부(17)는 주제인 에폭시 수지 등의 열 경화성 수지 재료와, 이 수지 재료 내에 분산된 필러를 포함한다. 밀봉부(17)의 두께는 예를 들면 1㎜이다. 금속막(18)은 스퍼터링 등에 의해 형성되는 실드막이며, 그 두께는 예를 들면 0.01㎜이다. 금속막(18)의 재료로서는 예를 들면, Cu, Ag, Ni 등이 사용된다. 복수 종류의 금속막을 적층함으로써 금속막(18)을 형성해도 좋다.As the substrate 11 of the circuit module 10, a ceramic substrate, a glass epoxy substrate, or the like is used. The substrate 11 is a multilayer substrate formed of a plurality of base layers, and the thickness thereof is, for example, 1 mm. A conductor pattern 14 connected to each of the plurality of electronic components 12 is formed in the main surface 11m or inside of the substrate 11. [ As the material of the conductor pattern 14, for example, Cu or the like is used. Examples of the plurality of electronic components 12 include elastic wave elements, IC elements, chip-shaped capacitors, chip-shaped inductors, and the like. The sealing portion 17 includes a thermosetting resin material such as an epoxy resin, and a filler dispersed in the resin material. The thickness of the sealing portion 17 is, for example, 1 mm. The metal film 18 is a shield film formed by sputtering or the like, and its thickness is, for example, 0.01 mm. As the material of the metal film 18, for example, Cu, Ag, Ni or the like is used. The metal film 18 may be formed by laminating a plurality of kinds of metal films.

회로 모듈(10)의 실장면(10a)에는 외부 단자(13a, 13b)가 설치되어 있다. 외부 단자(13a, 13b)는 땜납 범프 또는 도전성 수지이며, 그 두께(높이 치수)는 예를 들면, 0.1㎜이다. 한쪽의 외부 단자(13a)는 비아 도체(16)를 통해 기판(11)의 주면(11m)의 도체 패턴(14)에 접속되어 있다. 다른 쪽의 외부 단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로 모듈(10)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 금속막(18)을 그라운드 전극(15)을 통해 접지함으로써 회로 모듈(10)과 외부 기기의 전자파 간섭을 억제할 수 있다. 또한, 외부 단자(13a, 13b)는 LGA(Land grid array)와 같은 전극이어도 좋다. External terminals 13a and 13b are provided on the mounting surface 10a of the circuit module 10. [ The external terminals 13a and 13b are solder bumps or conductive resin, and their thickness (height dimension) is, for example, 0.1 mm. One of the external terminals 13a is connected to the conductor pattern 14 of the main surface 11m of the substrate 11 via the via conductor 16. And the other external terminal 13b is connected to the ground electrode 15 via the via conductor 16. The ground electrode 15 is exposed on the side surface 10c of the circuit module 10 and connected to the metal film 18. [ The grounding of the metal film 18 through the ground electrode 15 makes it possible to suppress electromagnetic wave interference between the circuit module 10 and external equipment. The external terminals 13a and 13b may be electrodes such as an LGA (Land Grid Array).

[1-2. 비교예에 있어서의 회로 모듈의 제조 방법의 과제][1-2. Problems of Manufacturing Method of Circuit Module in Comparative Example]

이어서, 비교예에 있어서의 회로 모듈의 제조 방법의 과제에 대해 설명한다.도 2는 비교예에 있어서의 회로 모듈(110)의 제조 방법을 나타내는 도면이다.Next, the problems of the method of manufacturing the circuit module in the comparative example will be described. Fig. 2 is a view showing a manufacturing method of the circuit module 110 in the comparative example.

비교예에 있어서의 회로 모듈(110)은 기판(111)과, 복수의 전자 부품(112)과, 밀봉부(117)를 구비하고 있다. 또한, 회로 모듈(110)은 실장면(110a), 윗면(110b) 및 측면(110c)을 갖고 있다.The circuit module 110 in the comparative example includes a substrate 111, a plurality of electronic components 112, and a sealing portion 117. In addition, the circuit module 110 has a mounting surface 110a, an upper surface 110b, and a side surface 110c.

비교예에 있어서의 제조 방법에서는 우선 도 2의 (a)에 나타내는 바와 같이 접착제(122)가 도포된 홀더(121)를 사용하여 회로 모듈(110)을 유지한다. 구체적으로는 홀더(121)의 표면에 도포된 접착제(122)에 회로 모듈(110)의 실장면(110a)을 접촉시키고, 회로 모듈(110)을 부착시킨다. In the manufacturing method in the comparative example, the circuit module 110 is held using the holder 121 coated with the adhesive 122 as shown in Fig. 2 (a). More specifically, the mounting surface 110a of the circuit module 110 is brought into contact with the adhesive 122 applied to the surface of the holder 121, and the circuit module 110 is attached.

이어서, 도 2의 (b)에 나타내는 바와 같이 회로 모듈(110)의 윗면(110b) 및 측면(110c)에 금속막(118)을 형성한다. 이 금속막(118)은 스퍼터링 등에 의해 형성된다. 또한, 금속막(118)을 형성할 때에 회로 모듈(110)의 배치 영역 이외의 접착제(122) 상에도 금속막(118)이 형성된다.Then, a metal film 118 is formed on the upper surface 110b and the side surface 110c of the circuit module 110 as shown in FIG. 2 (b). The metal film 118 is formed by sputtering or the like. The metal film 118 is also formed on the adhesive 122 other than the area where the circuit module 110 is disposed when the metal film 118 is formed.

이어서, 도 2의 (c)에 나타내는 바와 같이 회로 모듈(110)을 홀더(121)의 접착제(122)로부터 떼어낸다. 이들의 공정에 의해 윗면(110b) 및 측면(110c)에 실드가 되는 금속막(118)이 형성된 회로 모듈(110)이 제작된다.Then, the circuit module 110 is removed from the adhesive 122 of the holder 121 as shown in Fig. 2 (c). The circuit module 110 having the metal film 118 to be shielded is formed on the upper surface 110b and the side surface 110c by these processes.

그러나, 상기와 같은 비교예에 의한 회로 모듈(110)의 제조 방법에서는 이하에 나타내는 바와 같은 문제가 일어날 수 있다. However, in the manufacturing method of the circuit module 110 according to the comparative example as described above, the following problems may occur.

예를 들면, 금속막(118)을 형성한 후, 도 3a에 나타내는 바와 같이 회로 모듈(110)을 홀더(121)로부터 떼어낼 때에 횡방향의 힘을 가하면 회로 모듈(110)의 측면(110c)보다 외측에서 금속막(118)이 분단되는 경우가 있다. 이것에 의해 회로 모듈(110)의 금속막(118)에 버부(118a)가 형성되어 외관 불량이 되는 경우가 있다. 3A, when the lateral direction force is applied to the circuit module 110 when the circuit module 110 is removed from the holder 121, the side surface 110c of the circuit module 110, The metal film 118 may be further divided from the outside. As a result, the metal film 118 of the circuit module 110 may have a burr 118a formed therein, which may result in defective appearance.

또한, 회로 모듈(110)을 홀더(121)에 고정할 때에 도 3b에 나타내는 바와 같이 회로 모듈(110)의 자세가 기울고, 실장면(110a)의 단부가 뜬 상태에서 유지되는 경우가 있다. 이 상태에서 성막을 행하면 실장면(110a)의 단부에도 금속막(118)이 형성되어 회로 모듈(110)의 신호용의 외부 단자에 접촉하여 쇼트 불량이 되는 경우가 있다. When fixing the circuit module 110 to the holder 121, the posture of the circuit module 110 may be inclined as shown in Fig. 3B, and the end of the mounting surface 110a may be held in a floating state. If the film formation is performed in this state, the metal film 118 may be formed at the end of the mounting surface 110a to contact the signal external terminal of the circuit module 110, resulting in a short failure.

또한, 회로 모듈(110)을 홀더(121)에 고정할 때에 접착제(122)에 강하게 압박하면 도 3c의 (a)에 나타내는 바와 같이 접착제(122)의 일부가 회로 모듈(110)의 측면(110c)으로 기어올라 부착되는 경우가 있다. 이 상태에서 성막을 행하면 접착제(122)가 부착된 영역의 측면(110c)에 금속막(118)이 형성되지 않아 실드 효과가 저감하는 경우가 있다. When the circuit module 110 is strongly pressed against the adhesive 122 when the circuit module 110 is fixed to the holder 121, a part of the adhesive 122 is adhered to the side surface 110c of the circuit module 110 And the like. If the film formation is performed in this state, the metal film 118 is not formed on the side surface 110c of the region where the adhesive 122 is adhered, and the shielding effect may be reduced.

이렇게, 비교예에 의한 금속막(118)의 형성 방법에서는 금속막(118)에 버부(118a)가 형성되거나, 실장면(110a)에도 금속막(118)이 형성되거나, 측면(110c)에 금속막(118)이 형성되지 않았거나 해서 회로 모듈(110)에 금속막(118)을 고정밀도로 형성하는 것이 곤란하다.In this way, in the method of forming the metal film 118 according to the comparative example, the metal film 118 may be formed with the burr 118a, the metal film 118 may be formed on the mounting surface 110a, It is difficult to form the metal film 118 on the circuit module 110 with high precision because the film 118 is not formed.

본 발명의 회로 모듈의 제조 방법은 이하의 공정을 포함함으로써 회로 모듈에 금속막(실드막)을 고정밀도로 형성할 수 있다.The method of manufacturing a circuit module of the present invention includes the following steps, so that a metal film (shield film) can be formed on a circuit module with high accuracy.

[1-3. 회로 모듈의 제조 방법][1-3. Method of manufacturing circuit module]

이하, 본 발명의 실시형태에 의한 회로 모듈의 제조 방법에 대해서 도면을 이용하여 상세히 설명한다. 또한, 이하에서 설명하는 실시형태는 모두 본 발명의 바람직한 일구체예를 나타내는 것이다. 이하의 실시형태에서 나타내어지는 수치, 형상, 재료, 구성요소, 구성요소의 배치 위치 및 접속 형태, 스텝, 스텝의 순서 등은 일례이며, 본 발명을 한정하는 주지는 아니다. 또한, 이하의 실시형태에 있어서의 구성요소 중 본 발명의 최상위 개념을 나타내는 독립 청구항에 기재되어 있지 않은 구성요소에 대해서는 보다 바람직한 형태를 구성하는 임의의 구성요소로서 설명된다. Hereinafter, a method of manufacturing a circuit module according to an embodiment of the present invention will be described in detail with reference to the drawings. In addition, all of the embodiments described below represent one preferred embodiment of the present invention. The numerical values, shapes, materials, constituent elements, arrangement positions and connection forms of the constituent elements, steps, and steps shown in the following embodiments are merely examples and do not limit the present invention. In addition, among the constituent elements in the following embodiments, constituent elements which are not described in the independent claims that represent the highest concept of the present invention are described as arbitrary constituent elements constituting a more preferable form.

도 4는 회로 모듈(10)의 제조 방법을 나타내는 플로우 차트이다.Fig. 4 is a flowchart showing a method of manufacturing the circuit module 10. Fig.

실시형태 1에 의한 회로 모듈(10)의 제조 방법은 회로 모듈(10)에 피복재층(25)을 형성하는 피복재층 형성 공정(S11)과, 개편화 공정(S12)과, 유지 공정(S13)과, 회로 모듈(10)에 금속막(18)을 형성하는 금속막 형성 공정(S14)과, 유지 해제 공정(S15)과, 피복재층(25)을 분리하는 분리 공정(S16)을 포함한다.The method of manufacturing the circuit module 10 according to the first embodiment includes a covering material layer forming step S11 for forming a covering material layer 25 on the circuit module 10, a discretization step S12, a holding step S13, A metal film forming step (S14) for forming a metal film (18) on the circuit module (10), a holding releasing step (S15), and a separating step (S16) for separating the covering material layer (25).

도 5a~도 5d, 도 6 및 도 7a~도 7c는 회로 모듈(10)의 제조 방법에 있어서의 각 공정 등을 나타내는 도면이다. 또한, 일부 도면에 있어서 회로 모듈(10)의 도체 패턴(14), 그라운드 전극(15), 비아 도체(16) 및 외부 단자(13a, 13b)의 기재를 생략하고 있다. Figs. 5A to 5D, Figs. 6 and 7A to 7C are diagrams showing respective steps and the like in the method of manufacturing the circuit module 10. Fig. In some drawings, the description of the conductor pattern 14, the ground electrode 15, the via conductor 16, and the external terminals 13a and 13b of the circuit module 10 is omitted.

우선, 도 5a에 나타내는 바와 같이 복수의 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성한다(S11).First, as shown in Fig. 5A, a cover material layer 25 is formed on a mounting surface 10a of a plurality of circuit modules 10 (S11).

공정(S11)에 있어서, 복수의 회로 모듈(10)은 개편화하기 전의 상태, 즉 복수의 회로 모듈(10)의 집합체인 친기판(MB)으로 이루어진다.In the step S11, the plurality of circuit modules 10 are in a state before being separated, that is, a parent substrate MB which is an aggregate of the plurality of circuit modules 10. [

피복재층(25)은 유연성을 갖는 수지이며, 그 두께는 외부 단자(13a, 13b)의 두께보다 두껍고, 회로 모듈의 두께(기판(11) 및 밀봉부(17)의 합계 두께)보다 얇다. 피복재층(25)으로서 예를 들면, 겔 형상 수지를 사용해도 좋다. 또한, 그것에 한정되지 않고 피복재층(25)으로서 열 처리 등으로 연화되는 열 가소성 수지, 또는 열 처리 등으로 밀착력이 저하하는 수지 시트(예를 들면, 감온성 점착 시트: NITTA Corporation 제작)를 사용해도 좋다. 또는, 자외선을 조사함으로써 밀착력이 저하하는 시트를 사용해도 좋다. The covering material layer 25 is a flexible resin and its thickness is thicker than the thickness of the external terminals 13a and 13b and thinner than the thickness of the circuit module (the total thickness of the substrate 11 and the sealing portion 17). As the covering material layer 25, for example, a gel resin may be used. Alternatively, a thermoplastic resin softened by heat treatment or the like or a resin sheet (for example, a thermosensitive pressure-sensitive adhesive sheet manufactured by NITTA Corporation) whose adhesiveness is lowered by heat treatment or the like may be used as the covering material layer 25 . Alternatively, a sheet whose adhesion is lowered by irradiating ultraviolet rays may be used.

또한, 피복재층(25)은 금속막 형성 시에 받는 열의 방열성을 향상시키기 때문에 열 전도율이 높은 재료에 의해 형성되는 것이 바람직하다. 열 전도율을 높이기 위해서 피복재층(25)을 형성하는 재료에 금속 필러를 혼입시켜도 좋다. Further, it is preferable that the covering material layer 25 is formed of a material having a high thermal conductivity to improve heat dissipation property of the heat received when forming the metal film. A metal filler may be mixed into the material for forming the covering material layer 25 in order to increase the thermal conductivity.

이어서, 도 5b에 나타내는 바와 같이 친기판(MB)을 다이싱 블레이드(31)로 절단하여 개편화한다. 이것에 의해 피복재층(25)을 갖는 회로 모듈(10)을 복수 형성한다(S12).Subsequently, as shown in Fig. 5B, the parent substrate MB is cut into dicing blades 31 and separated. Thereby, a plurality of circuit modules 10 having the covering material layer 25 are formed (S12).

절단할 때는 회로 모듈(10)의 윗면(10b)(친기판(MB)의 피복재층 형성면과 반대의 면)에 다이서 테이프가 부착된 상테에서 절단된다. 다이싱에 한정되지 않고 레이저 조사 등으로 친기판(MB)을 절단해도 좋다. 또한, 복수의 절단 방법을 병용해도 좋다. 레이저 조사의 경우는 회로 모듈(10)의 평면 형상은 정사각형이나 직사각형 형상에 한정되지 않고 곡선을 포함하는 좌우 비대칭인 도형이어도 좋다.When cutting, the upper surface 10b of the circuit module 10 (the surface opposite to the coating material layer forming surface of the parent substrate MB) is cut at the top with the dicer tape attached. The dicing is not limited to this, and the substrate MB may be cut by laser irradiation or the like. A plurality of cutting methods may be used in combination. In the case of laser irradiation, the planar shape of the circuit module 10 is not limited to a square or rectangular shape but may be a left-right asymmetric figure including a curved line.

이어서, 도 5c에 나타내는 바와 같이 홀더(21)를 사용하여 피복재층(25)을 갖는 복수의 회로 모듈(10)의 각각을 유지한다(S13).Next, as shown in FIG. 5C, each of the plurality of circuit modules 10 having the covering material layer 25 is held using the holder 21 (S13).

홀더(21)는 평면 형상의 주면(21a)을 갖는 스테인리스판 등의 금속판이다. 홀더(21)에는 개편화된 회로 모듈(10)을 부착 유지하기 위한 점착부(22)가 형성되어 있다. The holder 21 is a metal plate such as a stainless steel plate having a planar main surface 21a. The holder 21 is provided with an adhesive portion 22 for attaching and holding the individual circuit module 10.

회로 모듈(10)의 각각은 피복재층(25)이 점착부(22)에 접촉한 상태에서, 또한 윗면(10b) 및 측면(10c)이 노출된 상태에서 홀더(21)에 유지된다. 또한, 회로 모듈(10)의 각각은 금속막 형성 공정(S14)에 있어서, 측면(10c)에 충분한 두께의 금속막(18)이 형성되도록 회로 모듈(10)의 두께 치수보다 간격을 띄워 배치된다.Each of the circuit modules 10 is held in the holder 21 in a state in which the covering layer 25 is in contact with the adhesive 22 and the upper surface 10b and the side surface 10c are exposed. Each of the circuit modules 10 is disposed spaced apart from the thickness dimension of the circuit module 10 such that a metal film 18 having a sufficient thickness is formed on the side surface 10c in the metal film forming step S14 .

점착부(22)는 구체적으로는 홀더(21)의 주면(21a)에 부착된 양면 접착 시트이다. 점착부(22)(양면 점착 시트(22))는 기재 시트와, 기재 시트의 한쪽의 면에 형성된 제 1 점착부(22a)와, 기재 시트의 다른 쪽의 면에 형성된 제 2 점착부(22b)에 의해 구성된다. 점착부(양면 점착 시트)(22)는 제 2 점착부(22b)를 통해 홀더(21)에 부착된다. 점착부(양면 점착 시트)(22)의 제 1 점착부(22a)는 표면에 노출되어 있고, 회로 모듈(10)에 형성된 피복재층(25)이 부착된다. 이것에 의해 회로 모듈(10)이 점착부(22)를 통해 홀더(21)에 고정된다. 이하, 점착부(22)를 양면 점착 시트(22)라고 부르는 경우가 있다. The adhesive portion 22 is specifically a double-faced adhesive sheet attached to the main surface 21a of the holder 21. [ The adhesive portion 22 (double-sided adhesive sheet 22) includes a base sheet, a first adhesive portion 22a formed on one side of the base sheet, and a second adhesive portion 22b formed on the other side of the base sheet ). The adhesive portion (double-sided adhesive sheet) 22 is attached to the holder 21 through the second adhesive portion 22b. The first adhesive portion 22a of the adhesive portion (double-faced adhesive sheet) 22 is exposed on the surface, and the covering material layer 25 formed on the circuit module 10 is attached. Thereby, the circuit module 10 is fixed to the holder 21 through the adhesive portion 22. Hereinafter, the adhesive portion 22 may be referred to as a double-sided adhesive sheet 22 in some cases.

양면 점착 시트(22)는 예를 들면, 가열에 의해 점착력이 저하하는 시트(열 박리 시트: NITTO DENKO CORPORATION 제작)이다. 제 1 점착부(22a) 및 제 2 점착부(22b) 각각의 접착력 저하 온도는 금속막 형성 시의 온도보다 높고, 제 1 점착부(22a)의 점착력 저하 온도는 제 2 점착부(22b)의 점착력 저하 온도보다 낮다. 또한, 제 1 점착부(22a)의 점착력 저하 온도란 제 1 점착부(22a)에 회로 모듈(10)을 유지할 수 없게 되는 온도이다. 제 2 점착부(22b)의 점착력 저하 온도란 제 2 점착부(22b)가 홀더(21)에 부착되지 않게 되는 온도이다. The double-sided pressure-sensitive adhesive sheet 22 is, for example, a sheet (heat-release sheet: manufactured by NITTO DENKO CORPORATION) whose adhesive force is decreased by heating. The lowering of the adhesive strength of the first adhesive section 22a and the second adhesive section 22b is higher than the temperature of forming the metal film and the lowering of the adhesive force of the first adhesive section 22a is the temperature of the second adhesive section 22b It is lower than the adhesive strength lowering temperature. In addition, the temperature at which the adhesive force of the first adhesive portion 22a is lowered is the temperature at which the circuit module 10 can not be held by the first adhesive portion 22a. The temperature of the second adhesive portion 22b is the temperature at which the second adhesive portion 22b does not adhere to the holder 21.

또한, 양면 점착 시트(22)는 홀더(21)의 주면(21a)의 전체를 덮도록 홀더(21)에 부착된다. 구체적으로는 양면 점착 시트(22)의 면적은 홀더(21)의 주면 (21a)의 면적보다 크고, 양면 점착 시트(22)의 외주 단부는 홀더(21)의 외주 단부보다 밖으로 밀려나와 있다. The double-sided adhesive sheet 22 is attached to the holder 21 so as to cover the entire main surface 21a of the holder 21. Specifically, the area of the double-sided adhesive sheet 22 is larger than the area of the main surface 21a of the holder 21, and the outer peripheral end of the double-sided adhesive sheet 22 is pushed out of the outer peripheral end of the holder 21.

또한, 양면 점착 시트(22)는 금속막 형성 시에 받는 열의 방열성을 향상시키기 때문에 열 전도율이 높은 재료에 의해 형성되는 것이 바람직하다. 열 전도율을 높이기 위해서 양면 점착 시트(22)를 형성하는 재료에 금속 필러를 혼입시켜도 좋다. Further, the double-sided pressure-sensitive adhesive sheet 22 is preferably formed of a material having a high thermal conductivity to improve the heat dissipation property of the heat received when forming the metal film. The metal filler may be mixed into the material for forming the double-sided pressure-sensitive adhesive sheet 22 in order to increase the thermal conductivity.

이어서, 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 금속막(18)을 형성한다 (S14).Next, a metal film 18 is formed on the upper surface 10b and the side surface 10c of the circuit module 10 (S14).

구체적으로는 스퍼터 장치 등의 성막 장치를 사용하여 복수의 회로 모듈(10)의 각각에 금속막(18)을 형성한다.Specifically, a metal film 18 is formed on each of the plurality of circuit modules 10 by using a film forming apparatus such as a sputtering apparatus.

도 6은 성막 장치(50)를 나타내는 모식도이다. 성막 장치(50)는 쳄버(51)와, 쳄버(51) 내에 형성된 성막용 금속 재료부(52)와, 회로 모듈(10)을 유지하는 홀더(21)를 구비하고 있다.6 is a schematic view showing the film forming apparatus 50. Fig. The film forming apparatus 50 includes a chamber 51, a metal material portion 52 for forming a film formed in the chamber 51, and a holder 21 for holding the circuit module 10.

쳄버(51) 내는 도시하지 않은 감압 펌프에 의해 배기되고, 예를 들면 10-4 Pa 정도의 진공도로 유지되어 있다. 쳄버(51) 내에는 아르곤 가스 등의 불활성 가스가 도입된다. The inside of the chamber 51 is evacuated by a depressurization pump (not shown), and is maintained at a vacuum degree of, for example, about 10 -4 Pa. An inert gas such as argon gas is introduced into the chamber 51.

성막용 금속 재료부(52)는 Cu, Ag 또는 Ni 등의 금속 재료를 포함하는 타깃이다. 성막용 금속 재료부(52)의 하측에는 전극판(53)이 설치된다. 성막용 금속 재료부(52)는 전극판(53) 상에 착탈가능하게 부착된다.The film-forming metal material portion 52 is a target containing a metal material such as Cu, Ag or Ni. An electrode plate (53) is provided below the metal material for film formation (52). The metal material for film formation 52 is detachably attached to the electrode plate 53.

쳄버(51)의 상부에는 회로 모듈(10)을 유지하고 있는 홀더(21)가 배치된다. 홀더(21)의 상측에는 홀더 부착부(54)가 설치된다. 홀더(21)는 회로 모듈(10)의 윗면(10b)이 성막용 금속 재료부(52)에 대향하도록 홀더 부착부(54)에 유지된다. 홀더(21)는 홀더 부착부(54)에 대하여 착탈가능하다.On the upper part of the chamber 51, a holder 21 holding the circuit module 10 is disposed. On the upper side of the holder 21, a holder attaching portion 54 is provided. The holder 21 is held in the holder attaching portion 54 so that the upper surface 10b of the circuit module 10 is opposed to the metal material portion 52 for film formation. The holder 21 is detachable from the holder attaching portion 54.

홀더(21)와 전극판(53) 사이에는 전원(55)이 설치된다. 전원(55)은 전극판(53) 및 성막용 금속 재료부(52)측이 음극이 되도록 접속된다. 홀더(21)측은 양극이며, 접지된다. A power supply 55 is provided between the holder 21 and the electrode plate 53. The power source 55 is connected so that the electrode plate 53 and the metallic material portion 52 for film formation are cathodes. The holder 21 side is an anode and is grounded.

홀더(21)와 전극판(53) 사이에 고전압을 인가함으로써 음극측이 되는 성막용 금속 재료부(타깃)(52)에 플라즈마 중의 이온이 충돌하여 성막용 금속 재료부(52)의 원자가 떨어져 나간다. 이것에 의해 떨어져 나간 원자가 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 부착되고, 금속막(18)이 형성된다. 이것에 의해 금속막(18)이 측면(10c)에 노출된 그라운드 전극(15)에 접속된다. 또한, 금속막(18)은 회로 모듈(10)이 배치되어 있는 영역 이외의 점착부(22)에도 형성된다.By applying a high voltage between the holder 21 and the electrode plate 53, ions in the plasma collide with the metal film forming material (target) 52, which becomes the cathode side, and the atoms of the metal forming material 52 are separated . The metal layer 18 is formed by attaching to the upper surface 10b and the side surface 10c of the valence circuit module 10 which is separated by this. The metal film 18 is connected to the ground electrode 15 exposed on the side surface 10c. The metal film 18 is also formed in the adhesive portion 22 other than the region where the circuit module 10 is disposed.

금속막 형성 공정(S14)이 종료된 후, 홀더(21)에 의한 회로 모듈(10)의 유지를 해제하고, 피복재층(25)을 갖는 회로 모듈(10)을 떼어낸다(S15).After the metal film forming step S14 is completed, the holding of the circuit module 10 by the holder 21 is released and the circuit module 10 having the covering material layer 25 is removed (S15).

구체적으로는 양면 점착 시트(22)로부터 피복재층(25)을 갖는 회로 모듈(10)을 떼어낸다. 점착부(22)로서 가열에 의해 점착력이 저하하는 양면 점착 시트를 사용한 경우는 열 처리를 행함으로써(예를 들면, 100℃) 제 1 점착부(22a)의 점착력을 저하시킨다. 이 열 처리에 의해 회로 모듈(10)을 양면 점착 시트(22)로부터 떼어낸다. 온도를 더 높여 열 처리를 행함으로써(예를 들면, 120℃) 제 2 점착부(22b)의 점착력을 저하시키고, 양면 점착 시트(22)를 홀더(21)로부터 박리한다.Specifically, the circuit module 10 having the covering material layer 25 is removed from the double-faced pressure-sensitive adhesive sheet 22. In the case of using the double-sided pressure-sensitive adhesive sheet whose adhesive strength is lowered by heating as the adhesive portion 22, the adhesive strength of the first adhesive portion 22a is lowered by performing heat treatment (for example, 100 deg. The circuit module 10 is removed from the double-sided adhesive sheet 22 by this heat treatment. The adhesive strength of the second adhesive portion 22b is lowered and the adhesive sheet 22 is peeled from the holder 21 by performing a heat treatment at a higher temperature (for example, 120 DEG C).

이어서, 회로 모듈(10)로부터 피복재층(25)을 분리한다. 우선, 피복재층(25)을 분리하기 위한 준비로서 도 7b의 (a)에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b)측에 제 1 박리용 시트(27)를 붙이고, 피복재층(25)에 제 2 박리용 시트(28)를 붙인다. 제 1 박리용 시트(27) 및 제 2 박리용 시트(28)는 각각 점착면을 갖고 있다.Then, the cover material layer 25 is separated from the circuit module 10. First, as a preparation for separating the covering material layer 25, a first peeling sheet 27 is attached to the upper surface 10b side of the circuit module 10 as shown in Fig. 7B (a), and the covering material layer 25 The second peeling sheet 28 is attached. The first peeling sheet 27 and the second peeling sheet 28 each have an adhesive surface.

보텀측 시트인 제 1 박리용 시트(27)에는 예를 들면, 가열에 의해 점착력이 저하하는 열 박리 시트를 사용할 수 있다. 탑측 시트인 제 2 박리용 시트(28)에는 일반 편면 점착 테이프를 사용할 수 있다. 각각의 제 1 박리용 시트(27), 제 2 박리용 시트(28)의 점착력은 제 1 박리용 시트(27)와 회로 모듈(10)의 밀착력이 제 2 박리용 시트(28)와 피복재층(25)의 밀착력보다 커지도록 적당히 선택된다. 또한, 제 2 박리용 시트(28)와 피복재층(25)의 밀착력이 피복재층(25)과 회로 모듈(10)의 밀착력보다 커지도록 적당히 선택된다. As the first peelable sheet 27 which is the bottom side sheet, for example, a heat peelable sheet whose adhesive strength is lowered by heating can be used. A general single-sided adhesive tape can be used for the second peeling sheet 28 as the top side sheet. The adhesive force between the first peeling sheet 27 and the second peeling sheet 28 is such that the adhesive strength between the first peeling sheet 27 and the circuit module 10 is lower than the adhesive force between the second peeling sheet 28 and the covering material layer 28. [ (25). The adhesion between the second peeling sheet 28 and the covering material layer 25 is appropriately selected so as to be greater than the adhesion between the covering material layer 25 and the circuit module 10. [

이어서, 도 7b의 (b)에 나타내는 바와 같이 제 1 박리용 시트(27)를 고정한 상태에서 제 2 박리용 시트(28)를 단부로부터 벗겨서 박리한다. 이것에 의해 회로 모듈(10)과 피복재층(25)을 분리한다(S16).Subsequently, as shown in Fig. 7B (b), the second peeling sheet 28 is peeled off from the end portion in a state in which the first peeling sheet 27 is fixed. Thereby, the circuit module 10 and the covering material layer 25 are separated (S16).

그 때, 회로 모듈(10)에 형성된 금속막(18)은 측면(10c)에 밀착한 상태이며, 피복재층(25)에 형성된 금속막(18)은 피복재층(25)의 측면에 밀착한 상태이므로 도 7b의 (c)에 나타내는 바와 같이 금속막(18)은 피복재층(25)과 회로 모듈(10)의 경계면을 따라 분단된다. The metal film 18 formed on the circuit module 10 is in close contact with the side surface 10c and the metal film 18 formed on the covering material layer 25 is in close contact with the side surface of the covering material layer 25 The metal film 18 is divided along the interface between the covering material layer 25 and the circuit module 10 as shown in Fig. 7B (c).

또한, 상술한 바와 같이 피복재층(25)으로서 열 처리 등으로 연화되는 열 가소성 수지를 사용한 경우에는 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에, 피복재층(25)에 열 처리를 실시하여 회로 모듈(10)과 피복재층(25)의 밀착력을 저하시켜도 좋다. 또한, 피복재층(25)으로서 열 처리 또는 자외선 조사에 의해 밀착력이 저하하는 수지 시트를 사용한 경우에는 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에 피복재층(25)에 열 처리를 실시하거나, 또는 자외선을 조사함으로써 회로 모듈(10)과 피복재층(25)의 밀착력을 저하시켜도 좋다. 이들 열 처리 또는 자외선 조사를 행하여 피복재층(25)을 개질시킴으로써 피복재층(25)을 용이하게 박리할 수 있다.When a thermoplastic resin softened by heat treatment or the like is used as the coating material layer 25 as described above, the coating material layer 25 is formed before the covering material layer separation step (S16) (between the step (S14) and the step (S16) The adhesive force between the circuit module 10 and the covering material layer 25 may be lowered by subjecting the insulating layer 25 to heat treatment. When a resin sheet whose adhesion strength is lowered by heat treatment or ultraviolet ray irradiation is used as the covering material layer 25, the covering material layer (before the covering material layer separation step (S16)) (between the steps S14 and S16) 25 may be subjected to heat treatment or may be irradiated with ultraviolet rays to lower the adhesion between the circuit module 10 and the covering material layer 25. [ By applying these heat treatment or ultraviolet ray irradiation to modify the covering material layer 25, the covering material layer 25 can be easily peeled off.

이어서, 도 7c에 나타내는 바와 같이 보텀측 시트인 제 1 박리용 시트(27)에 열 처리 등을 실시하여 회로 모듈(10)에 대한 밀착력을 저하시키고, 회로 모듈(10)을 제 1 박리용 시트(27)로부터 떼어낸다. 이들의 공정에 의해 실드가 되는 금속막(18)이 형성된 회로 모듈(10)을 제작할 수 있다.Next, as shown in FIG. 7C, the first peeling sheet 27, which is the bottom side sheet, is subjected to heat treatment or the like to lower the adhesion to the circuit module 10, and the circuit module 10 is peeled off from the first peeling sheet (27). By these steps, the circuit module 10 having the metal film 18 to be shielded can be manufactured.

[1-4. 효과 등][1-4. Effect, etc.]

본 실시형태에 의한 회로 모듈(10)의 제조 방법은 실장면(10a), 윗면(10b) 및 측면(10c)을 갖는 회로 모듈(10)에 실드가 되는 금속막(18)을 형성하는 방법으로서, 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하는 피복재층 형성 공정(S11)과, 점착부(22)를 갖는 홀더(21)의 점착부(22)에, 회로 모듈(10)에 형성된 `피복재층(25)을 접촉하고, 윗면(10b) 및 측면(10c)을 노출시킨 상태에서 회로 모듈(10)을 유지하는 유지 공정(S13)과, 회로 모듈(10)의 윗면(10b)측으로부터 성막을 행함으로써 윗면(10b) 및 측면(10c)에 금속막(18)을 형성하는 금속막 형성 공정(S14)과, 회로 모듈(10)로부터 피복재층(25)을 분리하는 분리 공정(S16)을 포함한다.The method of manufacturing the circuit module 10 according to the present embodiment is a method of forming a shielding metal film 18 on the circuit module 10 having the mounting surface 10a, the top surface 10b and the side surface 10c A covering material layer forming step S11 for forming a covering material layer 25 on the mounting surface 10a of the circuit module 10 and a step for forming a covering material layer 25 on the adhesive portion 22 of the holder 21 having the adhesive portion 22, A holding step S13 for holding the circuit module 10 in a state in which the covering layer 25 formed on the module 10 is contacted and the top face 10b and the side face 10c are exposed; A metal film forming step S14 for forming a metal film 18 on the upper surface 10b and the side surface 10c by performing film formation from the upper surface 10b side of the circuit module 10, (S16).

이것에 의해 회로 모듈(10)에 실드가 되는 금속막(18)을 고정밀도로 형성할 수 있다.As a result, the metal film 18 to be shielded can be formed on the circuit module 10 with high accuracy.

예를 들면, 본 실시형태에서는 회로 모듈(10)이 피복재층(25)을 통해 홀더(21)에 부착되어 있으므로 회로 모듈(10)을 홀더(21)로부터 떼어낼 때에 금속막(18)에 버부가 형성된 경우이어도 회로 모듈(10)로부터 피복재층(25)을 분리함으로써 발생한 버를 제거할 수 있다. 이것에 의해 회로 모듈(10)에 금속막(18)의 버가 형성되는 것을 억제할 수 있다. For example, in the present embodiment, since the circuit module 10 is attached to the holder 21 via the covering material layer 25, the circuit module 10 is detached from the holder 21, It is possible to remove burrs generated by separating the covering material layer 25 from the circuit module 10 even in the case of forming the additional part. As a result, formation of burrs of the metal film 18 in the circuit module 10 can be suppressed.

또한, 회로 모듈(10)이 피복재층(25)을 통해 홀더(21)에 부착되어 있으므로 홀더(21)에 대한 회로 모듈(10) 및 피복재층(25)의 들뜸을 억제할 수 있다. 들뜸을 억제하고, 피복재층(25)과 홀더(21)(점착부(22))를 밀착시킴으로써 금속막 형성 시에 받는 열을 효율적으로 방열할 수 있다. 또한, 만약 들뜸이 발생한 경우이어도 금속막(18)이 피복재층(25)의 저면에 형성되므로 회로 모듈(10)의 실장면(10a)에 금속막(18)이 형성되는 것을 억제할 수 있다.In addition, since the circuit module 10 is attached to the holder 21 through the covering material layer 25, lifting of the circuit module 10 and the covering material layer 25 relative to the holder 21 can be suppressed. It is possible to effectively dissipate the heat that is received during the formation of the metal film by suppressing lifting and bringing the cover material layer 25 and the holder 21 (the adhesive portion 22) into close contact with each other. In addition, since the metal film 18 is formed on the bottom surface of the covering material layer 25 even when lifting occurs, formation of the metal film 18 on the mounting surface 10a of the circuit module 10 can be suppressed.

또한, 회로 모듈(10)을 점착부(22)에 압박하여 점착부(22)의 일부가 기어올라간 경우이어도 그 점착부(22)의 일부는 피복재층(25)의 측면에 부착되어 회로 모듈(10)의 측면(10c)에는 도달하기 어려워진다. 이것에 의해 회로 모듈(10)의 측면(10c)의 전체면에 있어서 금속막(18)을 형성할 수 있다.Even when a part of the adhesive portion 22 is raised by pressing the circuit module 10 against the adhesive portion 22, a part of the adhesive portion 22 is attached to the side surface of the covering material layer 25, 10). As a result, the metal film 18 can be formed on the entire surface of the side surface 10c of the circuit module 10.

또한, 본 실시형태에 의한 피복재층 형성 공정(S11)은 복수의 회로 모듈(10)의 집합체인 친기판(MB)에 피복재층(25)을 형성하는 공정이며, 또한 피복재층 형성 공정(S11)과 유지 공정(S13) 사이에 친기판(MB)을 개편화하여 피복재층(25)을 갖는 회로 모듈을 복수 형성하는 개편화 공정(S12)을 포함하고 있어도 좋다. The covering material layer forming step S11 according to the present embodiment is a step of forming a covering material layer 25 on a parent substrate MB which is an aggregate of a plurality of circuit modules 10 and a covering material layer forming step S11, And an individualizing step (S12) of forming a plurality of circuit modules having the covering material layer (25) by separating the parent substrate (MB) between the holding step (S13) and the holding step (S13).

이것에 의해 회로 모듈(10)의 생산 효율을 향상시킬 수 있다.Thus, the production efficiency of the circuit module 10 can be improved.

또한, 본 실시형태에 의한 성막 장치(50)는 쳄버(51)와, 쳄버(51) 내에 형성된 성막용 금속 재료부(52)와, 쳄버(51) 내에 형성되어 회로 모듈(10)의 윗면(10b)이 성막용 금속 재료부(52)에 대향하도록 회로 모듈(10)을 유지하는 홀더(21)를 구비하고, 회로 모듈(10)의 실장면(10a)에는 피복재층(25)이 형성되어 있고, 홀더(21)는 점착부(22)를 갖고, 피복재층(25)이 점착부(22)에 접촉된 상태에서 회로 모듈(10)을 유지한다. The film forming apparatus 50 according to the present embodiment includes a chamber 51, a metallic material portion 52 for forming a film formed in the chamber 51, And a holder 21 for holding the circuit module 10 so as to face the metallic material portion 52 for film formation so that a cover material layer 25 is formed on the mounting surface 10a of the circuit module 10 The holder 21 has an adhesive portion 22 and holds the circuit module 10 in a state in which the cover material layer 25 is in contact with the adhesive portion 22. [

이 성막 장치(50)를 사용함으로써 회로 모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다. By using the film forming apparatus 50, the metal film 18 can be formed on the circuit module 10 with high accuracy.

[1-5. 변형예][1-5. Modifications]

이어서, 실시형태 1의 변형예에 의한 회로 모듈(10)의 제조 방법에 대하여 설명한다. Next, a manufacturing method of the circuit module 10 according to the modification of the first embodiment will be described.

변형예에 의한 회로 모듈(10)의 제조 방법은 피복재층 분리 공정(S16)의 전(공정(S14)과 공정(S16) 사이)에 피복재층(25)의 체적을 변화시키는 공정을 포함한다. 변형예에 의한 제조 방법에서는 피복재층(25)의 측면에 형성된 금속막(18)을, 피복재층(25)의 체적을 변화시킴으로써 제거하고 있다. The method of manufacturing the circuit module 10 according to the modification includes a step of changing the volume of the covering material layer 25 before (step S14) and step (S16) before the covering material layer separation step S16. In the manufacturing method according to the modified example, the metal film 18 formed on the side surface of the covering material layer 25 is removed by changing the volume of the covering material layer 25.

도 8은 체적을 변화시키는 공정의 일례인 열 수축 공정을 나타내는 도면이다.8 is a view showing a heat shrinking process as an example of a process of changing the volume.

우선, 본 변형예에서는 피복재층 형성 공정(S11)에 있어서의 피복재층(25)의 재료로서 가열에 의해 수축하는 재료를 사용한다. 그리고, 개편화 공정(S12)~금속막형성 공정(S14) 및 회로 모듈 유지 해제 공정(S15)을 마친 후, 도 8의 (a)에 나타내는 바와 같이 피복재층(25)을 갖는 회로 모듈(10)을 히터(핫플레이트)(32)에 적재해서 가열한다. 회로 모듈(10)의 방향은 상하 어느 방향이어도 좋지만 본 변형예에서는 피복재층(25)에 열이 전해지기 쉽도록 히터(32)에 피복재층(25)을 접촉시킨다.First, in this modified example, a material that shrinks by heating is used as a material of the covering material layer 25 in the covering material layer forming step (S11). 8 (a), after the discretization step (S12) to the metal film forming step (S14) and the circuit module holding releasing step (S15), the circuit module 10 having the covering material layer 25 Is loaded on a heater (hot plate) 32 and heated. The direction of the circuit module 10 may be either up or down direction. In this modification, the cover material layer 25 is brought into contact with the heater 32 so that heat is easily transmitted to the cover material layer 25.

가열된 피복재층(25)은 도 8의 (b)에 나타내는 바와 같이 회로 모듈(10)과 피복재층(25)의 경계면을 따르는 방향(수평방향)으로 수축한다. 회로 모듈(10) 자신의 열 변형량은 피복재층(25)의 수축량보다 작기 때문에 수축방향으로 잡아당겨진 피복재층(25)의 측면의 금속막 제거부(18b)는 회로 모듈(10)의 측면(10c)과 실장면(10a)의 능선에서 소정의 각을 경계로 분단되어 회로 모듈(10)로부터 제거된다.The heated covering material layer 25 shrinks in the direction (horizontal direction) along the interface between the circuit module 10 and the covering material layer 25 as shown in Fig. 8 (b). The metal film removing portion 18b on the side of the covering material layer 25 stretched in the shrinking direction has a side wall 10c of the circuit module 10 because the thermal deformation amount of the circuit module 10 itself is smaller than the shrinkage amount of the covering material layer 25. [ ) And the ridgeline of the mount 10a are separated from each other by a predetermined angle and removed from the circuit module 10.

또한, 상기 변형예에서는 피복재층(25)을 수축하는 예를 나타냈지만, 그것에 한정되지 않고 피복재층(25)을 팽창시켜 피복재층(25)의 측면의 금속막(18)을 제거하는 것도 가능하다.In the above modification, the cover material layer 25 is shrunk, but the present invention is not limited thereto. It is also possible to remove the metal film 18 on the side surface of the cover material layer 25 by expanding the cover material layer 25 .

이렇게 상기 변형예에 의한 회로 모듈(10)의 제조 방법은 금속막 형성 공정(S14)과 피복재층 분리 공정(S16) 사이에 피복재층(25)의 체적을 변화시키는 공정을 포함하고 있다. 이것에 의해 회로 모듈(10) 및 피복재층(25)의 측면의 금속막(18)을 회로 모듈(10)과 피복재층(25)의 경계면을 따라 분단시킬 수 있고, 회로 모듈(10)에 금속막(18)을 고정밀도로 형성할 수 있다.The method of manufacturing the circuit module 10 according to the modification includes a step of changing the volume of the covering material layer 25 between the metal film forming step S14 and the covering material layer separating step S16. The metal film 18 on the side surfaces of the circuit module 10 and the covering material layer 25 can be divided along the interface between the circuit module 10 and the covering material layer 25, The film 18 can be formed with high precision.

(실시형태 2)(Embodiment 2)

[2-1. 회로 모듈의 제조 방법][2-1. Method of manufacturing circuit module]

실시형태 2에 의한 회로 모듈(10)의 제조 방법은 회로 모듈 유지 공정(S13)의 전(개편화 공정(S12)과 회로 모듈 유지 공정(S13) 사이)에 피복재층(25)을 변형시키는 변형 공정을 포함한다. 실시형태 2에 의한 제조 방법에서는 성막 전에 피복재층(25)을 변형시킴으로써 성막 후의 금속막(18)으로 분단되기 쉬운 개소를 형성하고 있다. The manufacturing method of the circuit module 10 according to the second embodiment is a modification of the method for deforming the covering material layer 25 before the circuit module holding step S13 (between the separating step S12 and the circuit module holding step S13) Process. In the manufacturing method according to the second embodiment, the covering material layer 25 is deformed before the film formation to form a portion which is likely to be divided by the metal film 18 after the film formation.

도 9a는 피복재층(25)의 변형 공정의 일례를 나타내는 도면이다.9A is a diagram showing an example of a deformation process of the covering material layer 25. Fig.

우선, 본 변형예에서는 피복재층 형성 공정(S11)에 있어서의 피복재층(25)의 재료로서 가열에 의해 수축하는 재료를 사용한다. 그리고, 피복재층 형성 공정(S11) 및 개편화 공정(S12)을 마친 후, 도 9a의 (a)에 나타내는 바와 같이 피복재층(25)을 갖는 회로 모듈(10)을 히터(핫플레이트)(42)로 가열한다. 가열된 피복재층(25)은 도 9a의 (b)에 나타내는 바와 같이 회로 모듈(10)과 피복재층(25)의 경계면을 따르는 방향(수평방향)으로 수축한다. 이것에 의해 피복재층(25)의 측면이 회로 모듈(10)의 측면(10c)보다 내측에 위치하는 상태가 되어 단차가 생길 수 있다.First, in this modified example, a material that shrinks by heating is used as a material of the covering material layer 25 in the covering material layer forming step (S11). 9A, after the covering material layer forming step S11 and the separating step S12 are completed, the circuit module 10 having the covering material layer 25 is heated by a heater (hot plate) 42 ). The heated covering material layer 25 shrinks in the direction (horizontal direction) along the interface between the circuit module 10 and the covering material layer 25 as shown in Fig. 9A (b). As a result, the side surface of the covering material layer 25 is positioned inside the side surface 10c of the circuit module 10, and a step may be generated.

이어서, 도 9b에 나타내는 바와 같이 홀더(21)로 피복재층(25)을 갖는 회로 모듈(10)의 각각을 유지한다(S13).Next, as shown in Fig. 9B, each of the circuit modules 10 having the covering material layer 25 is held by the holder 21 (S13).

이어서, 도 9c에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b) 및 측면(10c)에 금속막(18)을 형성한다(S14). 그 때, 피복재층(25)의 측면 증 회로 모듈(10)에 근접하는 영역이 회로 모듈(10)의 음이 되기 때문에 이 음이 된 영역에 있어서 금속막(18)이 얇게 형성된다. 이것에 의해 피복재층(25)의 회로 모듈(10)에 근접하는 영역에 있어서 분단되기 쉬운 금속막(18)이 형성된다.Next, as shown in Fig. 9C, a metal film 18 is formed on the upper surface 10b and the side surface 10c of the circuit module 10 (S14). At this time, since the area of the covering material layer 25 close to the side enhancement circuit module 10 is the sound of the circuit module 10, the metal film 18 is formed thinly in this negative area. As a result, the metal film 18 which is likely to be divided in the region of the covering material layer 25 close to the circuit module 10 is formed.

이어서, 도 9d에 나타내는 바와 같이 회로 모듈(10)의 유지를 해제한다(S15). 이것에 의해 홀더(21)로부터 회로 모듈(10) 및 피복재층(25)을 떼어낸다.Then, the holding of the circuit module 10 is released as shown in Fig. 9D (S15). Thereby, the circuit module 10 and the covering material layer 25 are separated from the holder 21.

이어서, 피복재층(25)을 분리하기 위한 준비로서 도 9e의 (a)에 나타내는 바와 같이 회로 모듈(10)의 윗면(10b)에 제 1 박리용 시트(27)를 붙이고, 피복재층(25)에 제 2 박리용 시트(28)를 붙인다. 그리고, 도 9e의 (b)에 나타내는 바와 같이 제 1 박리용 시트(27)를 고정한 상태에서 제 2 박리용 시트(28)를 단부로부터 벗겨서 박리한다. 이것에 의해 회로 모듈(10)과 피복재층(25)을 분리한다(S16). 본 실시형태에서는 미리 금속막(18)으로 분단되기 쉬운 개소가 형성되므로 금속막(18)을 정밀도 좋게 분단시킬 수 있고, 금속막(18)을 고정밀도로 형성할 수 있다.Next, as a preparation for separating the covering material layer 25, a first peeling sheet 27 is attached to the upper surface 10b of the circuit module 10 as shown in Fig. 9 (a) The second peeling sheet 28 is adhered to the second peeling sheet 28. Then, as shown in FIG. 9 (b), the second peeling sheet 28 is peeled off from the end portion while the first peeling sheet 27 is fixed. Thereby, the circuit module 10 and the covering material layer 25 are separated (S16). In this embodiment, the metal film 18 can be precisely segmented and the metal film 18 can be formed with high precision because a portion that is easily divided by the metal film 18 is formed in advance.

이어서, 제 1 박리용 시트(27)에 대하여 열 처리 등을 실시하여 회로 모듈(10)에 대한 밀착력을 저하시켜 제 1 박리용 시트(27)로부터 회로 모듈(10)을 떼어낸다. 이들의 공정에 의해 금속막(18)이 형성된 회로 모듈(10)을 제작할 수 있다.Then, the first peeling sheet 27 is subjected to heat treatment or the like to lower the adhesion to the circuit module 10, and the circuit module 10 is detached from the first peeling sheet 27. The circuit module 10 in which the metal film 18 is formed can be manufactured by these processes.

[2-2. 변형예][2-2. Modifications]

이어서, 실시형태 2의 변형예 1, 2 및 3에 의한 회로 모듈(10)의 제조 방법에 대해서 설명한다. 변형예 1, 2 및 3에 의한 제조 방법은 실시형태 2의 피복재층(25)의 변형 공정에 있어서의 피복재층(25)의 변형 형상이 다르다.Next, a manufacturing method of the circuit module 10 according to Modifications 1, 2 and 3 of the second embodiment will be described. In the manufacturing method according to Modifications 1, 2 and 3, the deformation shape of the covering material layer 25 in the deformation step of the covering material layer 25 in the second embodiment is different.

변형예 1에서는 피복재층(25)으로서 두께방향의 중앙부보다 상하 단부의 열 수축률이 높은 것을 사용한다. 이것에 의해 도 10a에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 상하 단부가 둥그스름한 형상이 된다.In Modification Example 1, a coating material layer 25 having a higher heat shrinkage ratio at the upper and lower ends than the central portion in the thickness direction is used. As a result, as shown in Fig. 10A, the cross-sectional shape of the covering material layer 25 after shrinkage deformation becomes a rounded shape at the upper and lower ends.

변형예 2에서는 피복재층(25)으로서 두께방향의 상하 단부보다 중앙부의 열 수축률이 높은 것을 사용한다. 이것에 의해 도 10b에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 중앙부가 잘록해진 형상이 된다.In the modified example 2, a coating material layer 25 having a higher heat shrinkage rate at the central portion than the upper and lower ends in the thickness direction is used. As a result, as shown in Fig. 10B, the cross-sectional shape of the covering material layer 25 after shrinkage deformation becomes a shape in which the central portion is constricted.

변형예 3에서는 피복재층(25)을 다층 구조(변형예 3에서는 2층 구조)로 하고, 하층부(25b)보다 상층부(25a)의 열 수축률이 높은 구조로 한다. 이것에 의해 도 10c에 나타내는 바와 같이 피복재층(25)의 수축 변형 후의 단면 형상은 단차를 갖는 형상이 된다.In the modified example 3, the covering material layer 25 has a multilayer structure (a two-layer structure in the modified example 3), and the upper layer 25a has a higher heat shrinkage rate than the lower layer part 25b. As a result, as shown in Fig. 10C, the cross-sectional shape of the covering material layer 25 after shrinkage deformation becomes a shape having step differences.

이들의 변형예 1, 2 및 3에 있어서도 미리 금속막(18)으로 분단되기 쉬운 개소가 형성되므로 금속막(18)을 정밀도 좋게 분단시킬 수 있고, 금속막(18)을 고정밀도로 형성할 수 있다.In these Modification Examples 1, 2 and 3, since the portions easily previously divided by the metal film 18 are formed, the metal film 18 can be precisely divided and the metal film 18 can be formed with high accuracy .

(다른 형태)(Other forms)

이상, 본 발명에 의한 회로 모듈(10)의 제조 방법 등에 대하여 실시형태 1, 2 및 변형예에 의거하여 설명했지만, 본 발명은 이들의 실시형태 1, 2 및 변형예에 한정되지 않는다. 본 발명의 주지를 일탈하지 않는 한, 당업자가 생각해 낸 각종 변형을 실시형태 및 변형예에 실시한 것이나, 실시형태 1, 2 및 변형예에 있어서의 일부의 구성요소를 조합하여 구축되는 별도의 형태도 본 발명의 범위 내에 포함된다.The method of manufacturing the circuit module 10 according to the present invention has been described above with reference to the first, second, and modified embodiments. However, the present invention is not limited to these first, second, and modified embodiments. It is to be understood that various changes and modifications may be made without departing from the spirit of the present invention as set forth in the appended claims and any variations thereof, Are included within the scope of the present invention.

예를 들면, 다른 형태에 의한 회로 모듈(10A)은 도 11에 나타내는 형태이어도 좋다. 이 회로 모듈(10A)은 기판(11)과, 기판(11)의 주면(11m, 11n)에 탑재된 복수의 전자 부품(12)과, 복수의 전자 부품(12)을 덮도록 기판(11)의 주면(11m, 11n)의 각각에 형성된 밀봉부(17)를 구비하고 있다. 회로 모듈(10A)의 실장면(10a)(주면(11n)측의 밀봉부(17))에는 금속막(18)이 형성되어 있지 않지만, 윗면(10b) 및 측면(10c)에는 실드가 되는 금속막(18)이 형성되어 있다.For example, another form of the circuit module 10A may be the one shown in Fig. The circuit module 10A includes a substrate 11, a plurality of electronic components 12 mounted on the main surfaces 11m and 11n of the substrate 11, and a plurality of electronic components 12, And a sealing portion 17 formed on each of the main surfaces 11m and 11n. The metal film 18 is not formed on the mounting surface 10a of the circuit module 10A (the sealing portion 17 on the side of the main surface 11n), but on the top surface 10b and the side surface 10c, A film 18 is formed.

기판(11)의 주면(11m, 11n) 또는 내부에는 복수의 전자 부품(12)의 각각과 접속하는 도체 패턴(14)이 형성되어 있다. 회로 모듈(10A)의 실장면(10a)에는 외부부 단자(13a, 13b)가 설치되어 있다. 한쪽의 외부 단자(13a)는 비아 도체(16)를 통해 기판(11)의 주면(11m, 11n)의 도체 패턴(14)에 접속된다. 다른 쪽의 외부 단자(13b)는 비아 도체(16)를 통해 그라운드 전극(15)에 접속되어 있다. 그라운드 전극(15)은 회로 모듈(10A)의 측면(10c)에 노출되고, 금속막(18)에 접속되어 있다. 이러한 회로 모듈(10A)을 제조하는 경우이어도 상기 제조 방법을 사용함으로써 실시형태와 마찬가지의 효과를 얻을 수 있다. A conductor pattern 14 connected to each of the plurality of electronic components 12 is formed on the main surfaces 11m and 11n of the substrate 11 or inside thereof. External terminals 13a and 13b are provided on the mounting surface 10a of the circuit module 10A. One of the external terminals 13a is connected to the conductor pattern 14 of the main surfaces 11m and 11n of the substrate 11 via the via conductor 16. And the other external terminal 13b is connected to the ground electrode 15 via the via conductor 16. The ground electrode 15 is exposed on the side surface 10c of the circuit module 10A and is connected to the metal film 18. [ Even in the case of manufacturing such a circuit module 10A, the same effects as those of the embodiment can be obtained by using the above manufacturing method.

또한, 실시형태 1에서는 회로 모듈 유지 해제 공정(S15)에 있어서, 홀더(21)로부터 양면 점착 시트(22), 및 피복재층(25)을 갖는 회로 모듈(10)의 각각을 떼어낸 후, 피복재층(25)과 회로 모듈(10)을 분리하고 있지만, 그것에 한정되지 않는다. 예를 들면, 금속막 형성 후인 도 5d의 상태에 있어서, 앞서 양면 점착 시트(22)를 홀더(21)로부터 떼어내고, 그 후, 회로 모듈(10)로부터 피복재층(25) 및 양면 점착 시트(22)를 동시에 박리함으로써 피복재층 분리 공정(S16)을 실행해도 좋다. 또한, 금속막 형성 후인 도 5d의 상태로부터 회로 모듈(10)만을 픽업하여 피복재층(25)과 회로 모듈(10)을 분리해도 좋다.In the first embodiment, the circuit module 10 having the double-sided adhesive sheet 22 and the covering material layer 25 is removed from the holder 21 in the circuit module holding and releasing step (S15) The layer 25 and the circuit module 10 are separated, but it is not limited thereto. For example, in the state of Fig. 5D after the formation of the metal film, the double-sided adhesive sheet 22 is removed from the holder 21, and then the covering material layer 25 and the double- 22 may be peeled at the same time to perform the coating material layer separation step (S16). 5D after the metal film is formed, the cover material layer 25 and the circuit module 10 may be separated from each other.

또한, 점착부(22)는 양면 점착 시트에 한정되지 않고 홀더(21)에 접착제를 도포함으로써 형성해도 좋다. 점착부(22)를 접착제로 형성한 경우이어도 본 실시형태에서는 회로 모듈(10)의 실장면(10a)에 피복재층(25)을 형성하고 있으므로 비교예에 나타내는 문제가 발생하는 것을 억제할 수 있다. 즉, 분리할 때에 금속막(18)에 버가 형성되거나, 금속막 형성 시에 실장면(10a)에 금속막(18)이 형성되거나, 회로 모듈(10)의 측면(10c)에 금속막(18)이 형성되지 않았거나 하는 것을 억제할 수 있다. 또한, 이 경우, 접착제로서 열 처리 또는 자외선 조사에 의해 점착력이 저하하는 재료를 사용해도 좋다. The adhesive portion 22 is not limited to the double-sided adhesive sheet but may be formed by applying an adhesive to the holder 21. Even in the case where the adhesive portion 22 is formed of an adhesive agent, since the covering material layer 25 is formed on the mounting surface 10a of the circuit module 10 in this embodiment, it is possible to suppress the occurrence of the problems in the comparative example . That is, a burr may be formed on the metal film 18 at the time of separation, a metal film 18 may be formed at the mounting surface 10a at the time of metal film formation, or a metal film 18 may be formed at the side surface 10c of the circuit module 10 18 can be prevented from being formed. In this case, as the adhesive, a material whose adhesive force is lowered by heat treatment or ultraviolet ray irradiation may be used.

또한, 성막 장치(50)는 2극 스퍼터, 마그네트론 스퍼터, 고주파 스퍼터, 반응성 스퍼터 등의 스퍼터 장치이어도 좋고, 증발원인 성막용 금속 재료부를 갖는 증착 장치이어도 좋다.The film forming apparatus 50 may be a sputtering device such as a bipolar sputtering device, a magnetron sputtering device, a high frequency sputtering device, or a reactive sputtering device, or may be a vapor deposition device having a metal material for vapor deposition.

본 발명의 회로 모듈의 제조 방법은 예를 들면, 이동체 통신 단말의 통신 모듈을 구성하는 회로 모듈을 제조할 때에 이용할 수 있다. 또한, 본 발명의 성막 장치는 회로 모듈에 실드되는 금속막을 형성하는 성막 장치로서 이용할 수 있다.The method of manufacturing a circuit module of the present invention can be used, for example, in manufacturing a circuit module constituting a communication module of a mobile communication terminal. Further, the film forming apparatus of the present invention can be used as a film forming apparatus for forming a metal film shielded by a circuit module.

10, 10A 회로 모듈 10a 실장면
10b 윗면 10c 측면
11 기판 11m, 11n 기판의 주면
12 전자 부품 13a, 13b 외부 단자
14 도체 패턴 15 그라운드 전극
16 비아 도체 17 밀봉부
18 금속막(실드막) 18a 버부
18b 금속막 제거부 21 홀더
21a 홀더의 주면 22 점착부(양면 점착 시트)
22a 제 1 점착부 22b 제 2 점착부
25 피복재층 27 제 1 박리용 시트
28 제 2 박리용 시트 31 다이싱 블레이드
32, 42 히터 50 성막 장치
51 쳄버 52 성막용 금속 재료부
53 전극판 54 홀더 부착부
55 전원 MB 친기판
10, 10A circuit module 10a room scene
10b Top surface 10c side
11 Substrate 11m, 11n The main surface of the substrate
12 Electronic component 13a, 13b External terminal
14 conductor pattern 15 ground electrode
16 via conductor 17 sealing part
18 metal film (shield film) 18a burr
18b Metal membrane removal 21 holder
21a Main surface of holder 22 Adhesive part (double-faced adhesive sheet)
22a first adhesive portion 22b second adhesive portion
25 Cover material layer 27 First peel sheet
28 second peeling sheet 31 dicing blade
32, 42 Heater 50 Deposition device
51 chamber 52 Metal material part for film formation
53 Electrode plate 54 Holder attaching part
55 Power MB substrate

Claims (12)

실장면, 윗면 및 측면을 갖는 회로 모듈에 실드가 되는 금속막을 형성하는 회로 모듈의 제조 방법으로서,
상기 회로 모듈의 상기 실장면에 피복재층을 형성하는 피복재층 형성 공정과,
점착부를 갖는 홀더의 상기 점착부에, 상기 회로 모듈에 형성된 상기 피복재층을 접촉하고, 상기 윗면 및 상기 측면을 노출시킨 상태에서 상기 회로 모듈을 유지하는 유지 공정과,
상기 회로 모듈의 상기 윗면측으로부터 성막을 행함으로써 상기 윗면 및 상기 측면에 상기 금속막을 형성하는 금속막 형성 공정과,
상기 회로 모듈로부터 상기 피복재층을 분리하는 분리 공정을 포함하고,
상기 피복재층 형성 공정은 복수의 상기 회로 모듈의 집합체인 친기판에 상기 피복재층을 형성하는 공정이며,
상기 피복재층 형성 공정과 상기 유지 공정 사이에 상기 친기판을 개편화하여 상기 피복재층을 갖는 상기 회로 모듈을 복수 형성하는 개편화 공정을 더 포함하는 회로 모듈의 제조 방법.
A method of manufacturing a circuit module for forming a shielding metal film on a circuit module having a mounting surface, a top surface, and a side surface,
A covering material layer forming step of forming a covering material layer on the mounting surface of the circuit module;
A holding step of holding the circuit module in a state in which the covering material layer formed on the circuit module is brought into contact with the adhesive portion of the holder having the adhesive portion and the upper surface and the side surface are exposed;
A metal film forming step of forming the metal film on the upper surface and the side surface by performing film formation from the upper surface side of the circuit module;
And a separating step of separating the covering material layer from the circuit module,
Wherein the covering material layer forming step is a step of forming the covering material layer on a parent substrate which is an aggregate of a plurality of the circuit modules,
Further comprising an individualizing step of forming a plurality of the circuit modules having the covering material layer by separating the parent substrate between the covering material layer forming step and the holding step.
제 1 항에 있어서,
상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 회로 모듈과 상기 피복재층의 밀착력을 저하시키는 공정을 포함하는 회로 모듈의 제조 방법.
The method according to claim 1,
And a step of lowering the adhesion between the circuit module and the covering material layer between the metal film forming step and the separating step.
제 1 항 또는 제 2 항에 있어서,
상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층을 연화시키는 공정을 포함하는 회로 모듈의 제조 방법.
3. The method according to claim 1 or 2,
And softening the covering material layer between the metal film forming step and the separating step.
제 1 항 또는 제 2 항에 있어서,
상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 피복재층의 체적을 변화시키는 공정을 포함하는 회로 모듈의 제조 방법.
3. The method according to claim 1 or 2,
And changing the volume of the covering material layer between the metal film forming step and the separating step.
제 1 항 또는 제 2 항에 있어서,
상기 금속막 형성 공정과 상기 분리 공정 사이에 상기 홀더의 상기 점착부로부터 상기 피복재층을 갖는 상기 회로 모듈을 떼어내는 공정을 포함하는 회로 모듈의 제조 방법.
3. The method according to claim 1 or 2,
And separating the circuit module having the covering material layer from the adhesive portion of the holder between the metal film forming step and the separating step.
제 1 항 또는 제 2 항에 있어서,
상기 점착부는 한쪽의 면에 제 1 점착부 및 다른 쪽의 면에 제 2 점착부를 갖는 양면 점착 시트에 의해 구성되고,
상기 홀더에 상기 제 2 점착부를 통해 상기 양면 점착 시트가 부착되고,
표면에 노출된 상기 제 1 점착부에 상기 피복재층이 부착되는 회로 모듈의 제조 방법.
3. The method according to claim 1 or 2,
Wherein the adhesive portion comprises a double-sided adhesive sheet having a first adhesive portion on one side and a second adhesive portion on the other side,
Wherein the double-sided adhesive sheet is attached to the holder through the second adhesive portion,
Wherein the covering layer is attached to the first adhesive portion exposed on the surface.
제 6 항에 있어서,
상기 양면 점착 시트는 가열에 의해 상기 제 1 점착부의 점착력이 저하하는 시트이며,
상기 피복재층을 갖는 상기 회로 모듈은 상기 양면 점착 시트를 가열함으로써 상기 제 1 점착부로부터 떼어내어지는 회로 모듈의 제조 방법.
The method according to claim 6,
Wherein the double-sided pressure-sensitive adhesive sheet is a sheet in which the adhesive force of the first pressure-sensitive adhesive portion is lowered by heating,
Wherein the circuit module having the covering material layer is detached from the first adhesive portion by heating the double-faced adhesive sheet.
제 6 항에 있어서,
상기 홀더는 평면 형상의 주면을 갖고,
상기 양면 점착 시트는 상기 홀더의 상기 주면보다 면적이 커서 상기 홀더의 상기 주면의 전체를 덮도록 홀더에 부착되는 회로 모듈의 제조 방법.
The method according to claim 6,
Wherein the holder has a planar main surface,
Wherein the double-sided pressure-sensitive adhesive sheet is adhered to the holder so as to cover the entire main surface of the holder with an area larger than the major surface of the holder.
제 1 항 또는 제 2 항에 있어서,
상기 회로 모듈의 상기 실장면에는 외부 단자가 노출되고, 상기 회로 모듈의 상기 측면에는 그라운드 전극이 노출되고,
상기 금속막은 상기 실장면에 형성되지 않고 상기 측면에 노출된 상기 그라운드 전극에 접속하도록 형성되는 회로 모듈의 제조 방법.
3. The method according to claim 1 or 2,
The external terminal is exposed on the mounting surface of the circuit module, the ground electrode is exposed on the side surface of the circuit module,
Wherein the metal film is formed so as not to be formed on the mounting surface but to be connected to the ground electrode exposed on the side surface.
삭제delete 제 1 항에 있어서,
상기 개편화 공정과 상기 유지 공정 사이에 상기 피복재층을 변형시키는 공정을 포함하는 회로 모듈의 제조 방법.
The method according to claim 1,
And deforming the covering material layer between the separating step and the holding step.
삭제delete
KR1020170067434A 2016-07-13 2017-05-31 Manufacturing method of circuit module and film formation apparatus Active KR102000954B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-138634 2016-07-13
JP2016138634A JP2018010964A (en) 2016-07-13 2016-07-13 Circuit module manufacturing method and film forming apparatus

Publications (2)

Publication Number Publication Date
KR20180007662A KR20180007662A (en) 2018-01-23
KR102000954B1 true KR102000954B1 (en) 2019-07-17

Family

ID=60995784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170067434A Active KR102000954B1 (en) 2016-07-13 2017-05-31 Manufacturing method of circuit module and film formation apparatus

Country Status (3)

Country Link
JP (1) JP2018010964A (en)
KR (1) KR102000954B1 (en)
CN (1) CN207266393U (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018159590A1 (en) 2017-02-28 2018-09-07 三菱マテリアル株式会社 Copper/ceramic joined body insulated circuit board, method for producing copper/ceramic joined body, and method for producing insulated circuit board
CN113195223A (en) * 2018-12-20 2021-07-30 琳得科株式会社 Double-sided tape for terminal protection and method for manufacturing semiconductor device with electromagnetic wave shielding film
JP7447493B2 (en) * 2020-01-07 2024-03-12 株式会社レゾナック Resin composition for temporary fixing, resin film, and method for manufacturing semiconductor device
US11434561B2 (en) * 2020-03-27 2022-09-06 STATS ChipPAC Pte. Ltd. Cooling device and process for cooling double-sided SiP devices during sputtering

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151372A (en) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd Method for manufacturing electronic component module, and electronic component module
JP2012033636A (en) * 2010-07-29 2012-02-16 Nitto Denko Corp Thermal peeling sheet integrated film for semiconductor rear face, method of collecting semiconductor element, and method of manufacturing semiconductor device
KR101590593B1 (en) * 2015-12-03 2016-02-02 제너셈(주) A sputtering method of semiconductor package

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014041923A (en) 2012-08-22 2014-03-06 Ps4 Luxco S A R L Manufacturing method and manufacturing apparatus of semiconductor device
KR101704164B1 (en) * 2014-09-23 2017-02-07 명지대학교 산학협력단 Up and down device, method and apparatus for forming an EMI-shielding layer using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011151372A (en) * 2009-12-25 2011-08-04 Murata Mfg Co Ltd Method for manufacturing electronic component module, and electronic component module
JP2012033636A (en) * 2010-07-29 2012-02-16 Nitto Denko Corp Thermal peeling sheet integrated film for semiconductor rear face, method of collecting semiconductor element, and method of manufacturing semiconductor device
KR101590593B1 (en) * 2015-12-03 2016-02-02 제너셈(주) A sputtering method of semiconductor package

Also Published As

Publication number Publication date
JP2018010964A (en) 2018-01-18
KR20180007662A (en) 2018-01-23
CN207266393U (en) 2018-04-20

Similar Documents

Publication Publication Date Title
JP6527640B2 (en) Carrier ultra thin substrate
KR102000954B1 (en) Manufacturing method of circuit module and film formation apparatus
JP7334169B2 (en) How to shield system-in-package assemblies from electromagnetic interference
CN110010587B (en) Method for manufacturing semiconductor device and semiconductor device
US20150016066A1 (en) Circuit module and method of producing the same
TW201017835A (en) Chip package and manufacturing method thereof
US20160111375A1 (en) Temporary bonding of packages to carrier for depositing metal layer for shielding
JP5951863B2 (en) Electronic component module and manufacturing method thereof
CA1210520A (en) Process for manufacturing printed circuits with an individual rigid conductive metallic support
JP2011151372A (en) Method for manufacturing electronic component module, and electronic component module
JP6815880B2 (en) Manufacturing method of semiconductor package
US20160268213A1 (en) On Package Floating Metal/Stiffener Grounding to Mitigate RFI and SI Risks
CN102387656A (en) Circuit board with grounding shield structure and manufacturing method thereof
US10051740B2 (en) Wiring substrate and method for manufacturing same
JP6887326B2 (en) How to form a semiconductor package
CN207820325U (en) The manufacturing device and film formation device of circuit module
JP2007123506A (en) Circuit module manufacturing method
CN113471175A (en) Conformal shielding structure and preparation method thereof
KR20210093490A (en) Method for manufacturing shielding film for sputtering for semiconductor package, shielding film thereof and method for sputtering for semiconductor package using the same
JP2016207761A (en) Mounting board and manufacturing method thereof
KR20140102144A (en) Support substrate for manufacturing multilayer wiring substrate, manufacturing method of multilayer wiring substrate
WO2018123932A1 (en) Wiring substrate singulating method and substrate for package
KR102044235B1 (en) Method for manufacturing electronic component and film forming apparatus
JP6890008B2 (en) Multi-piece wiring board
CN114899110B (en) Method and structure for setting shielding film on chip

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PX0901 Re-examination

St.27 status event code: A-2-3-E10-E12-rex-PX0901

PX0701 Decision of registration after re-examination

St.27 status event code: A-3-4-F10-F13-rex-PX0701

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000