KR102352182B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102352182B1
KR102352182B1 KR1020150011562A KR20150011562A KR102352182B1 KR 102352182 B1 KR102352182 B1 KR 102352182B1 KR 1020150011562 A KR1020150011562 A KR 1020150011562A KR 20150011562 A KR20150011562 A KR 20150011562A KR 102352182 B1 KR102352182 B1 KR 102352182B1
Authority
KR
South Korea
Prior art keywords
auxiliary
line
opening
signal
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150011562A
Other languages
English (en)
Other versions
KR20160091525A (ko
Inventor
김득종
이탁영
이원규
이해연
공지혜
김현태
박용성
양용호
이동범
최덕영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150011562A priority Critical patent/KR102352182B1/ko
Priority to US14/789,435 priority patent/US9691822B2/en
Publication of KR20160091525A publication Critical patent/KR20160091525A/ko
Application granted granted Critical
Publication of KR102352182B1 publication Critical patent/KR102352182B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H01L27/3276—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H01L27/3262—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 제1 방향으로 뻗어있는 복수개의 제1 신호선, 상기 기판 및 상기 복수개의 제1 신호선을 덮고 있는 제1 절연막, 상기 제1 절연막 위에 상기 복수개의 제1 신호선과 중첩하여 형성되어 있는 복수개의 보조 신호선, 상기 복수개의 보조 신호선을 덮고 있는 제2 절연막, 상기 제2 절연막 위에 상기 복수개의 보조 신호선의 일부와 중첩하여 형성되어 있는 복수개의 제1 신호선 연결 부재, 상기 복수개의 제1 신호선과 교차하고 있는 복수개의 제2 신호선, 상기 복수개의 제1 신호선 및 복수개의 제2 신호선에 연결되어 있는 복수개의 스위칭 트랜지스터 및 복수개의 구동 트랜지스터, 상기 복수개의 구동 트랜지스터와 전기적으로 연결되어 있는 복수개의 유기 발광 다이오드를 포함하고, 상기 제1 신호선 연결 부재는 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있을 수 있다.

Description

유기 발광 표시 장치 및 그 제조 방법{ORGANIC LIGHT EMITTING DIODE DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 두 개의 전극과 그 사이에 위치하는 유기 발광층을 포함하며, 하나의 전극인 캐소드(cathode)로부터 주입된 전자(electron)와 다른 전극인 애노드(anode)로부터 주입된 정공(hole)이 유기 발광층에서 결합하여 여기자(exciton)를 형성하고, 여기자가 에너지를 방출하면서 발광한다.
유기 발광 표시 장치는 캐소드, 애노드 및 유기 발광층으로 이루어진 유기 발광 다이오드를 포함하는 복수개의 화소를 포함하며, 각 화소에는 유기 발광 다이오드를 구동하기 위한 복수개의 트랜지스터 및 커패시터(Capacitor)가 형성되어 있다. 그리고, 이러한 복수개의 트랜지스터 및 커패시터에 신호를 인가하기 위한 복수개의 신호선이 형성되어 있다.
고해상도 구조를 구현하기 위해서는 복수개의 신호선의 저항을 낮추어야 하며, 복수개의 신호선 중 하나인 스캔선을 몰리브덴(Mo)으로 형성하는 경우 고해상도 구조에서는 스캔선의 폭이 좁아 스캔선의 저항이 높아진다. 이 경우 스캔 완전 스윙(Scan full swing)이 어려우므로 가로줄 무늬 또는 랜덤 얼룩이 증가하게 된다.
이를 방지하기 위해 스캔선을 알루미늄(Al)과 같은 저저항 물질로 형성할 수있으나, 이 경우에는 스캔선이 열처리 공정에 취약하므로 스캔선을 마스크로 하여 도핑 공정을 진행한 후 도펀트 활성화 공정을 진행할 수 없게 된다. 이와 같이, 주변 공정과의 문제로 되어 제조 공정을 개발하는 것이 쉽지 않다.
본 발명은 전술한 배경 기술의 문제점을 해결하기 위한 것으로서, 별도의 마스크 추가 없이 신호선의 저항을 낮춰 고해상도 구조를 구현할 수 있는 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시예에 따른 유기 발광 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 제1 방향으로 뻗어있는 복수개의 제1 신호선, 상기 기판 및 상기 복수개의 제1 신호선을 덮고 있는 제1 절연막, 상기 제1 절연막 위에 상기 복수개의 제1 신호선과 중첩하여 형성되어 있는 복수개의 보조 신호선, 상기 복수개의 보조 신호선을 덮고 있는 제2 절연막, 상기 제2 절연막 위에 상기 복수개의 보조 신호선의 일부와 중첩하여 형성되어 있는 복수개의 제1 신호선 연결 부재, 상기 복수개의 제1 신호선과 교차하고 있는 복수개의 제2 신호선, 상기 복수개의 제1 신호선 및 복수개의 제2 신호선에 연결되어 있는 복수개의 스위칭 트랜지스터 및 복수개의 구동 트랜지스터, 상기 복수개의 구동 트랜지스터와 전기적으로 연결되어 있는 복수개의 유기 발광 다이오드를 포함하고, 상기 제1 신호선 연결 부재는 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있을 수 있다.
상기 보조 신호선은 상기 제1 신호선 연결 부재와 중첩하는 보조 개구부를 가지고, 상기 제1 절연막은 상기 제1 신호선의 일부를 노출하는 제1 개구부를 가지며, 상기 제2 절연막은 상기 보조 신호선의 일부와 상기 보조 개구부를 노출하는 제2 개구부를 가지고, 상기 제1 신호선 연결 부재는 상기 제1 개구부, 보조 개구부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있을 수 있다.
상기 제1 개구부의 경계선은 상기 보조 개구부의 경계선과 일치할 수 있다.
상기 제2 개구부의 직경은 상기 제1 개구부의 직경보다 클 수 있다.
상기 제2 개구부는 상기 보조 개구부를 모두 노출하고 있을 수 있다.
상기 제1 신호선과 상기 보조 신호선은 동일한 방향으로 길게 뻗어 있을 수있다.
상기 구동 트랜지스터는 상기 기판 위에 형성되어 있는 구동 채널, 상기 구동 채널 위에 형성되어 있으며 상기 구동 채널과 중첩하고 있는 구동 게이트 전극, 상기 구동 채널의 양 옆에 위치하고 있는 구동 소스 전극 및 구동 드레인 전극을 포함하고, 상기 구동 채널은 평면상 굴곡되어 있을 수 있다.
상기 제1 신호선과 동일한 층에 형성되어 있는 제1 스토리지 전극, 상기 제1 스토리지 전극과 중첩하고 있으며 상기 제1 절연막 위에 형성되어 있는 제2 스토리지 전극을 포함하는 스토리지 커패시터를 더 포함하고, 상기 제1 스토리지 전극은 상기 구동 게이트 전극일 수 있다.
상기 제1 신호선은 상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선, 상기 스캔선과 평행하게 배치되어 전단 스캔 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 전단 스캔선, 상기 스캔선과 평행하게 배치되어 발광 제어 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 발광 제어선, 상기 스캔선과 평행하게 배치되어 바이패스 제어 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 바이패스 제어선을 포함하고, 상기 보조 신호선은 상기 제1 절연막 위에 상기 스캔선과 중첩하여 형성되어 있는 보조 스캔선, 상기 제1 절연막 위에 상기 전단 스캔선과 중첩하여 형성되어 있는 보조 전단 스캔선, 상기 제1 절연막 위에 상기 발광 제어선과 중첩하여 형성되어 있는 보조 발광 제어선, 상기 제1 절연막 위에 상기 바이패스 제어선과 중첩하여 형성되어 있는 보조 바이패스 제어선을 포함할 수 있다.
상기 제1 신호선 연결 부재는 상기 제2 절연막 위에 상기 보조 스캔선의 일부와 중첩하여 형성되어 있는 스캔 연결 부재, 상기 제2 절연막 위에 상기 보조 전단 스캔선의 일부와 중첩하여 형성되어 있는 전단 스캔 연결 부재, 상기 제2 절연막 위에 상기 보조 발광 제어선의 일부와 중첩하여 형성되어 있는 발광 제어 연결 부재, 상기 제2 절연막 위에 상기 보조 바이패스 제어선의 일부와 중첩하여 형성되어 있는 바이패스 제어 연결 부재를 포함하고, 상기 보조 개구부는 상기 보조 스캔선에 형성되어 있는 보조 스캔 개구부, 상기 보조 전단 스캔선에 형성되어 있는 보조 전단 스캔 개구부, 상기 보조 발광 제어선에 형성되어 있는 보조 발광 제어 개구부, 상기 보조 바이패스 제어선에 형성되어 있는 보조 바이패스 제어 개구부를 포함할 수 있다.
상기 제1 개구부는 상기 스캔선의 일부를 노출하는 제1 스캔 개구부, 상기 전단 스캔선의 일부를 노출하는 제1 전단 스캔 개구부, 상기 발광 제어선의 일부를 노출하는 제1 발광 제어 개구부, 상기 바이패스 제어선의 일부를 노출하는 제1 바이패스 제어 개구부를 포함하고, 상기 제2 개구부는 상기 보조 스캔 개구부를 노출하는 제2 스캔 개구부, 상기 보조 전단 스캔 개구부를 노출하는 제2 전단 스캔 개구부, 상기 보조 발광 제어 개구부를 노출하는 제2 발광 제어 개구부, 상기 보조 바이패스 제어 개구부를 노출하는 제2 바이패스 개구부를 포함할 수 있다.
상기 보조 신호선은 이격부에 의해 서로 분리된 제1 보조 신호선 및 제2 보조 신호선을 포함하고, 상기 제1 절연막은 상기 제1 신호선의 일부를 노출하는 제1 개구부를 가지며, 상기 제2 절연막은 제1 보조 신호선의 단부와 제2 보조 신호선의 단부사이의 상기 이격부를 노출하는 제2 개구부를 가지고, 상기 제1 신호선 연결 부재는 상기 제1 개구부, 이격부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있을 수 있다.
또한, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법은 기판 위에 복수개의 제1 신호선을 형성하는 단계, 상기 기판 및 복수개의 제1 신호선을 덮는 제1 절연막을 형성하는 단계, 상기 제1 절연막 위에 상기 복수개의 제1 신호선과 중첩하며 보조 개구부를 가지는 복수개의 보조 신호선을 형성하는 단계, 상기 복수개의 보조 신호선을 덮는 제2 절연막을 형성하는 단계, 상기 보조 개구부를 이용하여 상기 제1 절연막 및 제2 절연막을 동시에 식각하여 상기 제1 절연막에 제1 개구부를 형성하고, 상기 제2 절연막에 제2 개구부를 형성하는 단계, 상기 제2 절연막 위에 상기 복수개의 보조 신호선의 일부와 중첩하는 복수개의 제1 신호선 연결 부재를 형성하는 단계, 상기 복수개의 제1 신호선과 교차하는 복수개의 제2 신호선을 형성하는 단계, 상기 복수개의 제1 신호선 및 복수개의 제2 신호선과 전기적으로 연결되는 유기 발광 다이오드를 형성하는 단계를 포함할 수 있다.
상기 제1 신호선 연결 부재는 상기 제1 개구부, 보조 개구부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결할 수 있다.
상기 제1 개구부는 상기 제1 신호선의 일부를 노출하고, 상기 제2 개구부는 상기 보조 신호선의 일부와 상기 보조 개구부를 노출할 수 있다.
상기 제1 개구부의 경계선은 상기 보조 개구부의 경계선과 일치할 수 있다.
상기 복수개의 제2 신호선은 상기 제1 신호선 연결 부재와 동일한 층에 형성할 수 있다.
본 발명에 따르면, 제1 신호선과 중첩하는 보조 신호선을 형성하고, 제1 신호선 연결 부재를 이용하여 제1 신호선과 보조 신호선을 서로 연결함으로써 제1 신호선의 저항을 낮출 수 있다. 따라서, 고해상도 구조를 용이하게 구현할 수 있다.
또한, 보조 신호선에 제1 신호선 연결 부재 및 신호선과 중첩하는 보조 개구부를 형성함으로써 제1 절연막과 제2 절연막을 동시에 식각하여 제1 개구부와 제2 개구부를 동시에 형성할 수 있다. 따라서, 별도의 마스크를 추가하지 않고도 제1 개구부, 보조 개구부 및 제2 개구부를 통하여 제1 신호선과 보조 신호선을 서로 연결하여 제1 신호선의 저항을 낮출 수 있다.
또한, 보조 신호선을 이격부에 의해 제1 보조 신호선 및 제2 보조 신호선으로 분리하고, 이격부가 제1 신호선 연결 부재 및 제1 신호선과 중첩하도록 함으로써, 제1 절연막과 제2 절연막을 동시에 식각하여 제1 개구부와 제2 개구부를 동시에 형성할 수 있다. 따라서, 별도의 마스크를 추가하지 않고도 제1 개구부, 이격부 및 제2 개구부를 통하여 제1 신호선과 보조 신호선을 서로 연결하여 제1 신호선의 저항을 낮출 수 있다.
또한, 제1 신호선, 보조 신호선 및 제1 신호선 연결 부재가 모두 중첩되게 형성함으로써, 제1 신호선과 보조 신호선이 서로 연결되기 위해 필요한 공간을 최소화할 수 있으므로 고해상도 구조를 구현하기 용이하다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소의 등가 회로도이다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 인가되는 신호의 타이밍도이다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이다.
도 4는 도 3의 구체적인 배치도이다.
도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 자른 단면도이다.
도 6은 도 4의 유기 발광 표시 장치를 VI-VI선을 따라 자른 단면도이다.
도 7은 도 6의 A 부분의 확대 단면도이다.
도 8, 도 11, 도 14는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이다.
도 9는 도 8의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면도이다.
도 10은 도 8의 유기 발광 표시 장치를 X-X선을 따라 자른 단면도이다.
도 12는 도 11의 유기 발광 표시 장치를 XII-XII선을 따라 자른 단면도이다.
도 13은 도 11의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이다.
도 15는 도 14의 유기 발광 표시 장치를 XV-XV선을 따라 자른 단면도이다.
도 16은 도 14의 유기 발광 표시 장치를 XVI-XVI선을 따라 자른 단면도이다.
도 17은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, "~ 상에" 또는 "~ 위에"라 함은 대상 부분의 위 또는 아래에 위치하는 것을 의미하며, 반드시 중력 방향을 기준으로 상측에 위치하는 것을 의미하지 않는다.
또한, 첨부 도면에서 도시된 갯수의 박막 트랜지스터(thin film transistor, TFT)와 커패시터(capacitor)에 한정되지 않으며, 유기 발광 표시 장치는 하나의 화소에 복수개의 트랜지스터와 하나 이상의 커패시터를 구비할 수 있으며, 별도의 배선이 더 형성되거나 기존의 배선이 생략되어 다양한 구조를 갖도록 형성할 수도 있다. 여기서, 화소는 화상을 표시하는 최소 단위를 말하며, 유기 발광 표시 장치는 복수의 화소들을 통해 화상을 표시한다.
또한, 명세서 전체에서, "평면상"이라 할 때, 이는 대상 부분을 위에서 보았을 때를 의미하며, "단면상"이라 할 때, 이는 대상 부분을 수직으로 자른 단면을 옆에서 보았을 때를 의미한다.
그러면 본 발명의 일 실시예에 따른 유기 발광 표시 장치에 대하여 도면을 참고로 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 등가 회로도이다.
도 1에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치는 복수개의 신호선(151, 152, 153, 158, 171, 172, 178), 복수개의 신호선에 연결되어 있으며 대략 행렬(matrix)의 형태로 배열된 복수개의 화소(PX)를 포함한다.
하나의 화소(PX)는 복수개의 신호선(151, 152, 153, 158, 171, 172, 178)에 연결되어 있는 복수개의 트랜지스터(T1, T2, T3, T4, T5, T6, T7), 스토리지 커패시터(storage capacitor, Cst) 및 유기 발광 다이오드(organic light emitting diode, OLD)를 포함한다.
트랜지스터(T1, T2, T3, T4, T5, T6, T7)는 구동 트랜지스터(driving transistor)(T1), 스위칭 트랜지스터(switching transistor)(T2), 보상 트랜지스터(compensation transistor)(T3), 초기화 트랜지스터(initialization transistor)(T4), 동작 제어 트랜지스터(operation control transistor)(T5), 발광 제어 트랜지스터(light emission control transistor)(T6) 및 바이패스 트랜지스터(bypass transistor)(T7)를 포함한다.
신호선(151, 152, 153, 158, 171, 172, 178)은 제1 방향인 행 방향으로 길게 뻗어 있는 제1 신호선(151, 152, 153, 158), 제1 신호선과 교차하며 제2 방향인 열 방향으로 길게 뻗어 있는 제2 신호선(171, 172, 178)을 포함한다. 제1 신호선(151, 152, 153, 158)은 스캔 신호(Sn)를 전달하는 스캔선(151), 초기화 트랜지스터(T4)에 전단 스캔 신호(Sn-1)를 전달하는 전단 스캔선(152), 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)에 발광 제어 신호(EM)를 전달하는 발광 제어선(153), 바이패스 트랜지스터(T7)에 바이패스 신호(BP)를 전달하는 바이패스 제어선(158)을 포함한다. 제2 신호선(171, 172, 178)은 스캔선(151)과 교차하며 데이터 신호(Dm)를 전달하는 데이터선(171), 구동 전압(ELVDD)을 전달하며 데이터선(171)과 거의 평행하게 형성되어 있는 구동 전압선(172), 구동 트랜지스터(T1)를 초기화하는 초기화 전압(Vint)을 전달하는 초기화 전압선(178)을 포함한다.
구동 트랜지스터(T1)의 게이트 전극(G1)은 스토리지 커패시터(Cst)의 일단(Cst1)과 연결되어 있고, 구동 트랜지스터(T1)의 소스 전극(S1)은 동작 제어 트랜지스터(T5)를 경유하여 구동 전압선(172)과 연결되어 있으며, 구동 트랜지스터(T1)의 드레인 전극(D1)은 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 구동 트랜지스터(T1)는 스위칭 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호(Dm)를 전달받아 유기 발광 다이오드(OLD)에 구동 전류(Id)를 공급한다.
스위칭 트랜지스터(T2)의 게이트 전극(G2)은 스캔선(151)과 연결되어 있고, 스위칭 트랜지스터(T2)의 소스 전극(S2)은 데이터선(171)과 연결되어 있으며, 스위칭 트랜지스터(T2)의 드레인 전극(D2)은 구동 트랜지스터(T1)의 소스 전극(S1)과 연결되어 있으면서 동작 제어 트랜지스터(T5)을 경유하여 구동 전압선(172)과 연결되어 있다. 이러한 스위칭 트랜지스터(T2)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 데이터선(171)으로 전달된 데이터 신호(Dm)을 구동 트랜지스터(T1)의 소스 전극(S1)으로 전달하는 스위칭 동작을 수행한다.
보상 트랜지스터(T3)의 게이트 전극(G3)은 스캔선(151)에 연결되어 있고, 보상 트랜지스터(T3)의 소스 전극(S3)은 구동 트랜지스터(T1)의 드레인 전극(D1)과 연결되어 있으면서 발광 제어 트랜지스터(T6)를 경유하여 유기 발광 다이오드(OLD)의 애노드(anode)와 연결되어 있으며, 보상 트랜지스터(T3)의 드레인 전극(D3)은 초기화 트랜지스터(T4)의 드레인 전극(D4), 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 보상 트랜지스터(T3)는 스캔선(151)을 통해 전달받은 스캔 신호(Sn)에 따라 턴 온되어 구동 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)을 서로 연결하여 구동 트랜지스터(T1)를 다이오드 연결시킨다.
초기화 트랜지스터(T4)의 게이트 전극(G4)은 전단 스캔선(152)과 연결되어 있고, 초기화 트랜지스터(T4)의 소스 전극(S4)은 초기화 전압선(178)과 연결되어 있으며, 초기화 트랜지스터(T4)의 드레인 전극(D4)은 보상 트랜지스터(T3)의 드레인 전극(D3)을 거쳐 스토리지 커패시터(Cst)의 일단(Cst1) 및 구동 트랜지스터(T1)의 게이트 전극(G1)에 함께 연결되어 있다. 이러한 초기화 트랜지스터(T4)는 전단 스캔선(152)을 통해 전달받은 전단 스캔 신호(Sn-1)에 따라 턴 온되어 초기화 전압(Vint)을 구동 트랜지스터(T1)의 게이트 전극(G1)에 전달하여 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)을 초기화시키는 초기화 동작을 수행한다.
동작 제어 트랜지스터(T5)의 게이트 전극(G5)은 발광 제어선(153)과 연결되어 있으며, 동작 제어 트랜지스터(T5)의 소스 전극(S5)은 구동 전압선(172)와 연결되어 있고, 동작 제어 트랜지스터(T5)의 드레인 전극(D5)은 구동 트랜지스터(T1)의 소스 전극(S1) 및 스위칭 트랜지스터(T2)의 드레인 전극(D2)에 연결되어 있다.
발광 제어 트랜지스터(T6)의 게이트 전극(G6)은 발광 제어선(153)과 연결되어 있으며, 발광 제어 트랜지스터(T6)의 소스 전극(S6)은 구동 트랜지스터(T1)의 드레인 전극(D1) 및 보상 트랜지스터(T3)의 소스 전극(S3)과 연결되어 있고, 발광 제어 트랜지스터(T6)의 드레인 전극(D6)은 유기 발광 다이오드(OLD)의 애노드(anode)와 전기적으로 연결되어 있다. 이러한 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)는 발광 제어선(153)을 통해 전달받은 발광 제어 신호(EM)에 따라 동시에 턴 온되고 이를 통해 구동 전압(ELVDD)이 다이오드 연결된 구동 트랜지스터(T1)를 통해 보상되어 유기 발광 다이오드(OLD)에 전달된다.
바이패스 트랜지스터(T7)의 게이트 전극(G7)은 바이패스 제어선(158)과 연결되어 있고, 바이패스 트랜지스터(T7)의 소스 전극(S7)은 발광 제어 트랜지스터(T6)의 드레인 전극(D6) 및 유기 발광 다이오드(OLD)의 애노드에 함께 연결되어 있고, 바이패스 트랜지스터(T7)의 드레인 전극(D7)은 초기화 전압선(178) 및 초기화 박막 트랜지스터(T4)의 소스 전극(S4)에 함께 연결되어 있다. 여기서, 바이패스 제어선(158)은 전단 스캔선(152)에 연결되어 있으므로, 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하다.
스토리지 커패시터(Cst)의 타단(Cst2)은 구동 전압선(172)과 연결되어 있으며, 유기 발광 다이오드(OLD)의 캐소드(cathode)는 공통 전압(ELVSS)을 전달하는 공통 전압선(741)과 연결되어 있다.
한편, 본 발명의 일 실시예에서는 바이패스 트랜지스터(T7)를 포함하는 7 트랜지스터 1 커패시터 구조를 도시하고 있지만, 본 발명이 이에 한정되는 것은 아니며 트랜지스터의 수와 커패시터의 수는 다양하게 변형 가능하다.
이하에서 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 한 화소의 구체적인 동작 과정을 도 2를 참고하여 상세히 설명한다.
도 2는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 하나의 화소에 인가되는 신호의 타이밍도이다.
도 2에 도시한 바와 같이, 우선, 초기화 기간 동안 전단 스캔선(152)을 통해 로우 레벨(low level)의 전단 스캔 신호(Sn-1)가 공급된다. 그러면, 로우 레벨의 전단 스캔 신호(Sn-1)에 대응하여 초기화 트랜지스터(T4)가 턴 온(Turn on)되며, 초기화 전압선(178)으로부터 초기화 트랜지스터(T4)를 통해 초기화 전압(Vint)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 연결되고, 초기화 전압(Vint)에 의해 구동 트랜지스터(T1)가 초기화된다.
이 후, 데이터 프로그래밍 기간 중 스캔선(151)을 통해 로우 레벨의 스캔 신호(Sn)가 공급된다. 그러면, 로우 레벨의 스캔 신호(Sn)에 대응하여 스위칭 트랜지스터(T2) 및 보상 트랜지스터(T3)가 턴 온된다. 이 때, 구동 트랜지스터(T1)는 턴 온된 보상 트랜지스터(T3)에 의해 다이오드 연결되고, 순방향으로 바이어스 된다.
그러면, 데이터선(171)으로부터 공급된 데이터 신호(Dm)에서 구동 트랜지스터(T1)의 문턱 전압(Threshold voltage, Vth)만큼 감소한 보상 전압(Dm+Vth, Vth는 (-)의 값)이 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된다. 즉, 구동 트랜지스터(T1)의 게이트 전극(G1)에 인가된 게이트 전압(Vg)은 보상 전압(Dm+Vth)이 된다. 스토리지 커패시터(Cst)의 양단에는 구동 전압(ELVDD)과 보상 전압(Dm+Vth)이 인가되고, 스토리지 커패시터(Cst)에는 양단 전압 차에 대응하는 전하가 저장된다.
이 후, 발광 기간 동안 발광 제어선(153)으로부터 공급되는 발광 제어 신호(EM)가 하이 레벨에서 로우 레벨로 변경된다. 그러면, 발광 기간 동안 로우 레벨의 발광 제어 신호(EM)에 의해 동작 제어 트랜지스터(T5) 및 발광 제어 트랜지스터(T6)가 턴 온된다.
그러면, 구동 트랜지스터(T1)의 게이트 전극(G1)의 게이트 전압(Vg)과 구동 전압(ELVDD) 간의 전압차에 따르는 구동 전류(Id)가 발생하고, 발광 제어 트랜지스터(T6)를 통해 구동 전류(Id)가 유기 발광 다이오드(OLD)에 공급된다. 발광 기간동안 스토리지 커패시터(Cst)에 의해 구동 트랜지스터(T1)의 구동 게이트-소스 전압(Vgs)은 '(Dm+Vth)-ELVDD'으로 유지되고, 구동 트랜지스터(T1)의 전류-전압 관계에 따르면, 구동 전류(Id)는 구동 게이트-소스 전압(Vgs)에서 문턱 전압(Vth)을 차감한 값의 제곱 '(Dm-ELVDD)2'에 비례한다. 따라서 구동 전류(Id)는 구동 트랜지스터(T1)의 문턱 전압(Vth)에 관계 없이 결정된다.
이 때, 바이패스 트랜지스터(T7)는 바이패스 제어선(158)으로부터 바이패스 신호(BP)를 전달받는다. 바이패스 신호(BP)는 바이패스 트랜지스터(T7)를 항상 오프시킬 수 있는 소정 레벨의 전압으로서, 바이패스 트랜지스터(T7)는 트랜지스터 오프 레벨의 전압을 게이트 전극(G7)에 전달받게 됨으로써, 바이패스 트랜지스터(T7)가 항상 오프되고, 오프된 상태에서 구동 전류(Id)의 일부는 바이패스 전류(Ibp)로 바이패스 트랜지스터(T7)를 통해 빠져나가게 한다.
블랙 영상을 표시하는 구동 트랜지스터(T1)의 최소 전류가 구동 전류로 흐를 경우에도 유기 발광 다이오드(OLD)가 발광하게 된다면 제대로 블랙 영상이 표시되지 않는다. 따라서, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 바이패스 트랜지스터(T7)는 구동 트랜지스터(T1)의 최소 전류의 일부를 바이패스 전류(Ibp)로서 유기 발광 다이오드 쪽의 전류 경로 외의 다른 전류 경로로 분산시킬 수 있다. 여기서 구동 트랜지스터(T1)의 최소 전류란 구동 트랜지스터(T1)의 게이트-소스 전압(Vgs)이 문턱 전압(Vth)보다 작아서 구동 트랜지스터(T1)가 오프되는 조건에서의 전류를 의미한다. 이렇게 구동 트랜지스터(T1)를 오프시키는 조건에서의 최소 구동 전류(예를 들어 10pA 이하의 전류)가 유기 발광 다이오드(OLD)에 전달되어 블랙 휘도의 영상으로 표현된다. 블랙 영상을 표시하는 최소 구동 전류가 흐르는 경우 바이패스 전류(Ibp)의 우회 전달의 영향이 큰 반면, 일반 영상 또는 화이트 영상과 같은 영상을 표시하는 큰 구동 전류가 흐를 경우에는 바이패스 전류(Ibp)의 영향이 거의 없다고 할 수 있다. 따라서, 블랙 영상을 표시하는 구동 전류가 흐를 경우에 구동 전류(Id)로부터 바이패스 트랜지스터(T7)를 통해 빠져나온 바이패스 전류(Ibp)의 전류량만큼 감소된 유기 발광 다이오드(OLD)의 발광 전류(Iold)는 블랙 영상을 확실하게 표현할 수 있는 수준으로 최소의 전류량을 가지게 된다. 따라서, 바이패스 트랜지스터(T7)를 이용하여 정확한 블랙 휘도 영상을 구현하여 콘트라스트비를 향상시킬 수 있다. 도 1에서는 바이패스 신호(BP)는 전단 스캔 신호(Sn-1)와 동일하나, 반드시 이에 한정되는 것은 아니다.
이하에서, 이러한 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 상세 구조에 대하여 도 3, 도 4, 도 5, 도 6 및 도 7을 참고하여 상세하게 설명한다.
도 3은 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 복수개의 트랜지스터 및 커패시터를 개략적으로 도시한 도면이고, 도 4는 도 3의 구체적인 배치도이며, 도 5는 도 4의 유기 발광 표시 장치를 V-V선을 따라 자른 단면도이고, 도 6은 도 4의 유기 발광 표시 장치를 VI-VI선을 따라 자른 단면도이고, 도 7은 도 6의 A 부분의 확대 단면도이다.
이하에서 도 3 및 도 4를 참고하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 구체적인 평면상 구조에 대해 우선 상세히 설명하고, 도 5, 도 6 및 도 7을 참고하여 구체적인 단면상 구조에 대해 상세히 설명한다.
우선, 도 3에 도시한 바와 같이, 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제1 신호선(151, 152, 153, 158)은 스캔 신호(Sn), 전단 스캔 신호(Sn-1), 발광 제어 신호(EM) 및 바이패스 신호(BP)를 각각 인가하며 행 방향을 따라 형성되어 있는 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)을 포함한다. 이 때, 스캔선(151)과 평행하게 리페어를 위한 리페어선(159)이 배치되어 있다.
그리고, 제1 신호선(151, 152, 153, 158)과 중첩하는 보조 신호선(511, 521, 531, 581)을 포함한다. 보조 신호선(511, 521, 531, 581)은 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)과 각각 중첩하는 보조 스캔선(511), 보조 전단 스캔선(521), 보조 발광 제어선(531) 및 보조 바이패스 제어선(581)을 포함한다. 보조 스캔선(511)은 스캔선(151)의 연장 방향과 동일한 방향인 행 방향을 따라 길게 뻗어 있으며, 보조 전단 스캔선(521)은 전단 스캔선(152)의 연장 방향과 동일한 방향인 행 방향을 따라 길게 뻗어 있고, 보조 발광 제어선(531)은 발광 제어선(153)의 연장 방향과 동일한 방향인 행 방향을 따라 길게 뻗어 있으며, 보조 바이패스 제어선(581)은 바이패스 제어선(158)의 연장 방향과 동일한 방향인 행 방향을 따라 길게 뻗어 있다. 보조 스캔선(511)은 보조 스캔 개구부(511a)를 가지고 있고, 보조 전단 스캔선(521)은 보조 전단 스캔 개구부(521a)를 가지고 있으며, 보조 발광 제어선(531)은 보조 발광 제어 개구부(531a)를 가지고 있고, 보조 바이패스 제어선(581)은 보조 바이패스 제어 개구부(581a)를 가지고 있다.
그리고, 스캔선(151), 전단 스캔선(152), 발광 제어선(153) 및 바이패스 제어선(158)과 교차하고 있으며 화소(PX)에 데이터 신호(Dm), 구동 전압(ELVDD) 및 초기화 전압(Vint)을 각각 인가하는 데이터선(171), 구동 전압선(172) 및 초기화 전압선(178)을 포함한다. 이 때, 초기화 전압(Vint)은 초기화 전압선(178)에서 초기화 트랜지스터(T4)를 경유하여 보상 트랜지스터(T3)로 전달된다.
또한, 화소(PX)에는 구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6), 바이패스 트랜지스터(T7), 스토리지 커패시터(Cst), 그리고 유기 발광 다이오드(OLD)가 형성되어 있다. 유기 발광 다이오드(OLD)는 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)으로 이루어진다. 이 때, 보상 트랜지스터(T3)와 초기화 트랜지스터(T4)는 누설 전류를 차단하기 위해 듀얼 게이트(dual gate) 구조의 트랜지스터로 구성되어 있다.
구동 트랜지스터(T1), 스위칭 트랜지스터(T2), 보상 트랜지스터(T3), 초기화 트랜지스터(T4), 동작 제어 트랜지스터(T5), 발광 제어 트랜지스터(T6) 및 바이패스 트랜지스터(T7)의 각각의 채널(channel)은 연결되어 있는 하나의 반도체(130)의 내부에 형성되어 있으며, 반도체(130)는 다양한 형상으로 굴곡되어 형성될 수 있다. 이러한 반도체(130)는 다결정 규소 또는 산화물 반도체로 이루어질 수 있다. 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 인듐―갈륨―아연 산화물(InGaZnO4), 인듐―아연 산화물(Zn―In―O), 아연―주석 산화물(Zn―Sn―O) 인듐―갈륨 산화물 (In―Ga―O), 인듐―주석 산화물(In―Sn―O), 인듐―지르코늄 산화물(In―Zr―O), 인듐―지르코늄―아연 산화물(In―Zr―Zn―O), 인듐―지르코늄―주석 산화물(In―Zr―Sn―O), 인듐―지르코늄―갈륨 산화물(In―Zr―Ga―O), 인듐―알루미늄 산화물(In―Al―O), 인듐―아연―알루미늄 산화물(In―Zn―Al―O), 인듐―주석―알루미늄 산화물(In―Sn―Al―O), 인듐―알루미늄―갈륨 산화물(In―Al―Ga―O), 인듐―탄탈륨 산화물(In―Ta―O), 인듐―탄탈륨―아연 산화물(In―Ta―Zn―O), 인듐―탄탈륨―주석 산화물(In―Ta―Sn―O), 인듐―탄탈륨―갈륨 산화물(In―Ta―Ga―O), 인듐―게르마늄 산화물(In―Ge―O), 인듐―게르마늄―아연 산화물(In―Ge―Zn―O), 인듐―게르마늄―주석 산화물(In―Ge―Sn―O), 인듐―게르마늄―갈륨 산화물(In―Ge―Ga―O), 티타늄―인듐―아연 산화물(Ti―In―Zn―O), 하프늄―인듐―아연 산화물(Hf―In―Zn―O) 중 어느 하나를 포함할 수 있다. 반도체(130)가 산화물 반도체로 이루어지는 경우에는 고온 등의 외부 환경에 취약한 산화물 반도체를 보호하기 위해 별도의 보호층이 추가될 수 있다.
반도체(130)는 N형 불순물 또는 P형 불순물로 채널 도핑이 되어 있는 채널 (channel)과, 채널의 양 옆에 형성되어 있으며 채널에 도핑된 도핑 불순물보다 도핑 농도가 높은 소스 도핑 영역 및 드레인 도핑 영역을 포함한다. 본 실시예에서 소스 도핑 영역 및 드레인 도핑 영역은 각각 소스 전극 및 드레인 전극에 해당한다. 반도체(130)에 형성되어 있는 소스 전극 및 드레인 전극은 해당 영역만 도핑하여 형성할 수 있다. 또한, 반도체(130)에서 서로 다른 트랜지스터의 소스 전극과 드레인 전극의 사이 영역도 도핑되어 소스 전극과 드레인 전극이 전기적으로 연결될 수 있다.
도 4에 도시한 바와 같이, 반도체(130)에 형성되는 채널(131)은 구동 트랜지스터(T1)에 형성되는 구동 채널(131a), 스위칭 트랜지스터(T2)에 형성되는 스위칭 채널(131b), 보상 트랜지스터(T3)에 형성되는 보상 채널(131c), 초기화 트랜지스터(T4)에 형성되는 초기화 채널(131d), 동작 제어 트랜지스터(T5)에 형성되는 동작 제어 채널(131e), 발광 제어 트랜지스터(T6)에 형성되는 발광 제어 채널(131f) 및 바이패스 트랜지스터(T7)에 형성되는 바이패스 채널(131g)을 포함한다.
구동 트랜지스터(T1)는 구동 채널(131a), 구동 게이트 전극(155a), 구동 소스 전극(136a) 및 구동 드레인 전극(137a)을 포함한다. 구동 채널(131a)은 굴곡되어 있으며, 사행 형상 또는 지그재그 형상을 가질 수 있다. 이와 같이, 굴곡된 형상의 구동 채널(131a)을 형성함으로써, 좁은 공간 내에 길게 구동 채널(131a)을 형성할 수 있다. 따라서, 길게 형성된 구동 채널(131a)에 의해 구동 게이트 전극(155a)과 구동 소스 전극(136a) 간의 구동 게이트-소스 전압(Vgs)의 구동 범위(driving range)는 넓어지게 된다. 구동 게이트-소스 전압(Vgs)의 구동 범위가 넓으므로 구동 게이트 전극(155a)에 인가되는 게이트 전압(Vg)의 크기를 변화시켜 유기 발광 다이오드(OLD)에서 방출되는 빛의 계조를 보다 세밀하게 제어할 수 있으며, 그 결과 유기 발광 표시 장치의 해상도를 높이고 표시 품질을 향상시킬 수 있다. 이러한 구동 채널(131a)의 형상을 다양하게 변형하여 '역S', 'S', 'M', 'W' 등의 다양한 실시예가 가능하다.
구동 게이트 전극(155a)은 구동 채널(131a)과 중첩하고 있으며, 구동 소스 전극(136a) 및 구동 드레인 전극(137a)은 구동 채널(131a)의 양 옆에 인접하여 각각 형성되어 있다. 구동 게이트 전극(155a)은 접촉 구멍(61)을 통해 구동 연결 부재(174)와 연결되어 있다.
스위칭 트랜지스터(T2)는 스위칭 채널(131b), 스위칭 게이트 전극(155b), 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)을 포함한다. 스캔선(151)에서 아래쪽으로 확장된 일부인 스위칭 게이트 전극(155b)은 스위칭 채널(131b)과 중첩하고 있으며, 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)은 스위칭 채널(131b)의 양 옆에 인접하여 각각 형성되어 있다. 스위칭 소스 전극(136b)은 접촉 구멍(62)을 통해 데이터선(171)과 연결되어 있다.
보상 트랜지스터(T3)는 보상 채널(131c), 보상 게이트 전극(155c), 보상 소스 전극(136c) 및 보상 드레인 전극(137c)을 포함한다.
보상 게이트 전극(155c)은 누설 전류 방지를 위해 2개가 형성되어 있으며, 2개의 보상 게이트 전극(155c)은 각각 스캔선(151)의 일부 및 스캔선(151)에서 위쪽으로 연장된 돌출부일 수 있다. 보상 게이트 전극(155c)은 보상 채널(131c)과 중첩하고 있으며, 보상 소스 전극(136c) 및 보상 드레인 전극(137c)은 보상 채널(131c)의 양 옆에 인접하여 각각 형성되어 있다. 보상 드레인 전극(137c)은 접촉 구멍(63)을 통해 구동 연결 부재(174)와 연결되어 있다.
초기화 트랜지스터(T4)는 초기화 채널(131d), 초기화 게이트 전극(155d), 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)을 포함한다. 초기화 게이트 전극(155d)은 누설 전류 방지를 위해 2개가 형성되어 있으며, 2개의 초기화 게이트 전극(155d)은 각각 전단 스캔선(152)의 일부 및 전단 스캔선(152)에서 아래쪽으로 연장된 돌출부일 수 있다. 초기화 게이트 전극(155d)은 초기화 채널(131d)과 중첩하고 있으며, 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)은 초기화 채널(131d)의 양 옆에 인접하여 각각 형성되어 있다. 초기화 소스 전극(136d)은 접촉 구멍(64)을 통해 초기화 전압선(178)과 연결되어 있으며, 초기화 드레인 전극(137d)은 접촉 구멍(63)을 통해 구동 연결 부재(174)와 연결되어 있다.
동작 제어 트랜지스터(T5)는 동작 제어 채널(131e), 동작 제어 게이트 전극(155e), 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)을 포함한다. 발광 제어선(153)의 일부인 동작 제어 게이트 전극(155e)은 동작 제어 채널(131e)과 중첩하고 있으며, 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)은 동작 제어 채널(131e)의 양 옆에 인접하여 각각 형성되어 있다. 동작 제어 소스 전극(136e)은 접촉 구멍(65)을 통해 구동 전압선(172)의 일부와 연결되어 있다.
발광 제어 트랜지스터(T6)는 발광 제어 채널(131f), 발광 제어 게이트 전극(155f), 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)을 포함한다. 발광 제어선(153)의 일부인 발광 제어 게이트 전극(155f)은 발광 제어 채널(131f)과 중첩하고 있으며, 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)은 발광 제어 채널(131f)의 양 옆에 인접하여 각각 형성되어 있다. 발광 제어 드레인 전극(137f)은 접촉 구멍(66)을 통해 발광 제어 연결 부재(179)와 연결되어 있다.
바이패스 트랜지스터(T7)는 바이패스 채널(131g), 바이패스 게이트 전극(155g), 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)을 포함한다. 바이패스 제어선(158)의 일부인 바이패스 게이트 전극(155g)은 바이패스 채널(131g)과 중첩하고 있으며, 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)은 바이패스 채널(131g)의 양 옆에 인접하여 각각 형성되어 있다. 바이패스 소스 전극(136g)은 접촉 구멍(81)을 통해 발광 제어 연결 부재(179)와 연결되어 있고, 바이패스 드레인 전극(137g)은 초기화 소스 전극(136d)과 직접 연결되어 있다.
구동 트랜지스터(T1)의 구동 채널(131a)의 일단은 스위칭 드레인 전극(137b) 및 동작 제어 드레인 전극(137e)과 연결되어 있으며, 구동 채널(131a)의 타단은 보상 소스 전극(136c) 및 발광 제어 소스 전극(136f)과 연결되어 있다.
스토리지 커패시터(Cst)는 제2 게이트 절연막(142)을 사이에 두고 배치되는 제1 스토리지 전극(155a)과 제2 스토리지 전극(156)을 포함한다. 제1 스토리지 전극(155a)은 구동 게이트 전극(155a)에 해당하고, 제2 스토리지 전극(156)은 스토리지선(154)에서 확장된 부분으로서, 구동 게이트 전극(155a)보다 넓은 면적을 차지하며 구동 게이트 전극(155a)을 전부 덮고 있다. 여기서, 제2 게이트 절연막(142)은 유전체가 되며, 스토리지 커패시터(Cst)에서 축전된 전하와 양 전극(155a, 156) 사이의 전압에 의해 스토리지 커패시턴스(Storage Capacitance)가 결정된다. 이와 같이, 구동 게이트 전극(155a)을 제1 스토리지 전극(155a)으로 사용함으로써, 화소 내에서 큰 면적을 차지하는 구동 채널(131a)에 의해 좁아진 공간에서 스토리지 커패시터를 형성할 수 있는 공간을 확보할 수 있다.
구동 게이트 전극(155a)인 제1 스토리지 전극(155a)은 접촉 구멍(61) 및 스토리지 개구부(51)를 통하여 구동 연결 부재(174)의 일단과 연결되어 있다. 스토리지 개구부(51)은 제2 스토리지 전극(156)에 형성된 개구부이다.
구동 연결 부재(174)는 데이터선(171)과 거의 평행하게 동일한 층에 형성되어 있으며 구동 연결 부재(174)의 타단은 접촉 구멍(63)을 통해 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)과 연결되어 있다. 따라서, 구동 연결 부재(174)는 구동 게이트 전극(155a)과 보상 트랜지스터(T3)의 보상 드레인 전극(137c) 및 초기화 트랜지스터(T4)의 초기화 드레인 전극(137d)을 서로 연결하고 있다.
제2 스토리지 전극(156)은 접촉 구멍(69)을 통해 구동 전압선(172)과 연결되어 있다.
따라서, 스토리지 커패시터(Cst)는 구동 전압선(172)을 통해 제2 스토리지 전극(156)에 전달된 구동 전압(ELVDD)과 구동 게이트 전극(155a)의 구동 게이트 전압(Vg)간의 차에 대응하는 스토리지 커패시턴스를 저장한다.
데이터선(171)과 평행하게 뻗어 있는 초기화 전압선(178)은 접촉 구멍(64)을 통해 초기화 소스 전극(176d)과 연결되어 있고, 사각 형상의 발광 제어 연결 부재(179)는 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있다.
제1 신호선(151, 152, 153, 158) 및 보조 신호선(511, 521,531, 581)의 일부와 중첩하는 위치에 제1 신호선(151, 152, 153, 158)과 보조 신호선(511, 521,531, 581)을 서로 연결하는 제1 신호선 연결 부재(71, 72, 73, 78)가 형성되어 있다. 이에 대해 아래에서 구체적으로 설명한다.
사각 형상의 스캔 연결 부재(71)는 스캔선(151) 및 보조 스캔선(511)의 일부와 중첩하고 있으며, 특히 보조 스캔선(511)의 보조 스캔 개구부(511a)와 중첩하고 있다. 스캔 연결 부재(71)는 보조 스캔 개구부(511a)를 통하여 스캔선(151)과 보조 스캔선(511)을 서로 연결하고 있다. 전단 스캔 연결 부재(72)는 전단 스캔선(152) 및 보조 전단 스캔선(521)의 일부와 중첩하고 있으며, 특히 보조 전단 스캔선(521)의 보조 전단 스캔 개구부(521a)와 중첩하고 있다. 전단 스캔 연결 부재(72)는 보조 전단 스캔 개구부(521a)를 통하여 전단 스캔선(152)과 보조 전단 스캔선(521)을 서로 연결하고 있다. 이와 유사하게 발광 제어 연결 부재(73)는 발광 제어선(153) 및 보조 발광 제어선(531)의 보조 발광 제어 개구부(531a)와 중첩하고 있으므로, 발광 제어 연결 부재(73)는 보조 발광 제어 개구부(531a)를 통하여 발광 제어선(153)과 보조 발광 제어선(531)을 서로 연결하고 있고, 바이패스 제어 연결 부재(78)는 바이패스 제어선(158) 및 보조 바이패스 제어선(581)의 보조 바이패스 제어 개구부(581a)와 중첩하고 있으므로, 바이패스 제어 연결 부재(78)는 보조 바이패스 제어 개구부(581a)를 통하여 바이패스 제어선(158)과 보조 바이패스 제어선(581)을 서로 연결하고 있다.
이와 같이, 제1 신호선(151, 152, 153, 158)과 중첩하는 보조 신호선(511, 521,531, 581)을 형성하고, 이들을 제1 신호선 연결 부재(71, 72, 73, 78)를 이용하여 연결함으로써, 제1 신호선(151, 152, 153, 158)의 저항을 낮출 수 있다. 따라서, 고해상도 구조를 용이하게 구현할 수 있다.
이하, 도 5, 도 6 및 도 7을 참고하여 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 단면상 구조에 대해 적층 순서에 따라 구체적으로 설명한다.
이 때, 동작 제어 트랜지스터(T5)는 발광 제어 트랜지스터(T6)의 적층 구조와 대부분 동일하므로 상세한 설명은 생략한다.
기판(100) 위에는 버퍼층(120)이 형성되어 있다. 기판(100)은 유리, 석영, 세라믹, 플라스틱 등으로 이루어진 절연성 기판으로 형성될 수 있고, 버퍼층(120)은 다결정 규소를 형성하기 위한 결정화 공정 시 기판(100)으로부터 불순물을 차단하여 다결정 규소의 특성을 향상시키고, 기판(100)이 받는 스트레스를 줄이는 역할을 할 수 있다.
버퍼층(120) 위에는 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)을 포함하는 반도체(130)가 형성되어 있다. 반도체(130) 중 구동 채널(131a)의 양 옆에는 구동 소스 전극(136a) 및 구동 드레인 전극(137a)이 형성되어 있고, 스위칭 채널(131b)의 양 옆에는 스위칭 소스 전극(136b) 및 스위칭 드레인 전극(137b)이 형성되어 있다. 그리고, 보상 채널(131c)의 양 옆에는 보상 소스 전극(136c) 및 보상 드레인 전극(137c)이 형성되어 있고, 초기화 채널(131d)의 양 옆에는 초기화 소스 전극(136d) 및 초기화 드레인 전극(137d)이 형성되어 있다. 그리고, 동작 제어 채널(131e)의 양 옆에는 동작 제어 소스 전극(136e) 및 동작 제어 드레인 전극(137e)이 형성되어 있고, 발광 제어 채널(131f)의 양 옆에는 발광 제어 소스 전극(136f) 및 발광 제어 드레인 전극(137f)이 형성되어 있다. 그리고, 바이패스 채널(131g)의 양 옆에는 바이패스 소스 전극(136g) 및 바이패스 드레인 전극(137g)이 형성되어 있다.
반도체(130) 위에는 이를 덮는 제1 게이트 절연막(141)이 형성되어 있다. 제1 게이트 절연막(141) 위에는 스위칭 게이트 전극(155b) 및 보상 게이트 전극(155c)을 포함하는 스캔선(151), 초기화 게이트 전극(155d)을 포함하는 전단 스캔선(152), 동작 제어 게이트 전극(155e) 및 발광 제어 게이트 전극(155f)을 포함하는 발광 제어선(153), 바이패스 게이트 전극(155g)을 포함하는 바이패스 제어선(158), 그리고 구동 게이트 전극(제1 스토리지 전극)(155a)을 포함하는 제1 게이트 배선(151, 152, 153, 155a, 158)이 형성되어 있다.
제1 게이트 배선(151, 152, 153, 155a, 158)은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다.
제1 게이트 배선(151, 152, 153, 155a, 158) 및 제1 게이트 절연막(141) 위에는 이를 덮는 제1 절연막인 제2 게이트 절연막(142)이 형성되어 있다. 제2 게이트 절연막(142)에는 스캔선(151)의 일부를 노출하는 제1 스캔 개구부(40a), 전단 스캔선(152)의 일부를 노출하는 제1 전단 스캔 개구부(40b), 발광 제어선(153)의 일부를 노출하는 제1 발광 제어 개구부(40c), 바이패스 제어선(158)의 일부를 노출하는 제1 바이패스 제어 개구부(40d)를 포함하는 제1 개구부(40a, 40b, 40c, 40d)가 형성되어 있다. 제1 게이트 절연막(141) 및 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
제2 게이트 절연막(142) 위에는 스캔선(151)과 중첩하는 보조 스캔선(511), 전단 스캔선(152)과 중첩하는 보조 전단 스캔선(521), 발광 제어선(153)과 중첩하는 보조 발광 제어선(531) 및 바이패스 제어선(158)과 중첩하는 보조 바이패스 제어선(581), 스캔선(151)과 평행하게 배치되어 있는 스토리지선(154), 스토리지선(154)에서 확장된 부분인 제2 스토리지 전극(156), 그리고 스캔선(151)과 평행하게 배치되어 있는 리페어선(159)을 포함하는 제2 게이트 배선(511, 521, 531, 581, 154, 156, 159)이 형성되어 있다.
보조 신호선(511, 521, 531, 581)은 보조 개구부(511a, 521a, 531a, 581a)를 가지고 있다. 즉, 보조 스캔선(511)은 스캔 연결 부재(71)와 중첩하는 위치에 보조 스캔 개구부(511a)를 가지고 있고, 보조 전단 스캔선(521)은 전단 스캔 연결 부재(72)와 중첩하는 위치에 보조 전단 스캔 개구부(521a)를 가지고 있으며, 보조 발광 제어선(531)은 발광 제어 연결 부재(73)와 중첩하는 위치에 보조 발광 제어 개구부(531a)를 가지고 있고, 보조 바이패스 제어선(581)은 바이패스 제어 연결 부재(78)와 중첩하는 위치에 보조 바이패스 제어 개구부(581a)를 가지고 있다.
이 때, 제1 스캔 개구부(40a)의 경계선은 보조 스캔 개구부(511a)의 경계선과 일치하고, 제1 전단 스캔 개구부(40b)의 경계선은 보조 전단 스캔 개구부(521a)의 경계선과 일치하며, 제1 발광 제어 개구부(40c)의 경계선은 보조 발광 제어 개구부(531a)의 경계선과 일치하고, 제1 바이패스 제어 개구부(40d)의 경계선은 보조 바이패스 제어 개구부(581a)의 경계선과 일치한다. 이는 제1 개구부(40a, 40b, 40c, 40d)가 보조 개구부(511a, 521a, 531a, 581a)와 동일한 식각 공정에서 동시에 형성되기 때문이다.
제2 게이트 절연막(142) 및 제2 게이트 배선(511, 521, 531, 581, 154, 156, 159) 위에는 제2 절연막인 층간 절연막(160)이 형성되어 있다.
층간 절연막(160)에는 접촉 구멍(61, 62, 63, 64, 65, 66, 69)과 제2 개구부(60a, 60b, 60c, 60d)가 형성되어 있다. 즉, 층간 절연막(160)에는 보조 스캔선(511)의 일부와 보조 스캔 개구부(511a) 모두를 노출하는 제2 스캔 개구부(60a), 보조 전단 스캔선(521)의 일부와 보조 전단 스캔 개구부(521a) 모두를 노출하는 제2 전단 스캔 개구부(60b), 보조 발광 제어선(531)의 일부와 보조 발광 제어 개구부(531a) 모두를 노출하는 제2 발광 제어 개구부(60c), 보조 바이패스 제어선(581)의 일부와 보조 바이패스 제어 개구부(581a) 모두를 노출하는 제2 바이패스 제어 개구부(60d)를 포함하는 제2 개구부(60a, 60b, 60c, 60d)가 형성되어 있다.
제2 개구부(60a, 60b, 60c, 60d)의 직경은 제1 개구부(60a, 60b, 60c, 60d)의 직경보다 클 수 있다. 즉, 제2 스캔 개구부(60a)의 직경은 제1 스캔 개구부(40a)의 직경보다 크고, 제2 전단 스캔 개구부(60b)의 직경은 제1 전단 스캔 개구부(40b)의 직경보다 크며, 제2 발광 제어 개구부(60c)의 직경은 제1 발광 제어 개구부(40c)의 직경보다 크고, 제2 바이패스 제어 개구부(60d)의 직경은 제1 바이패스 제어 개구부(40d)의 직경보다 크다.
층간 절연막(160)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위로 형성될 수 있다.
층간 절연막(160) 위에는 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 전압선(178), 발광 제어 연결 부재(179), 그리고 제1 신호선 연결 부재(71, 72, 73, 78)를 포함하는 데이터 배선(171, 172, 174, 178, 179, 71, 72, 73, 78)이 형성되어 있다.
데이터선(171)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 동일한 경계선을 가지며 형성된 접촉 구멍(62)을 통해 스위칭 소스 전극(136b)와 연결되어 있으며, 구동 연결 부재(174)의 일단은 제2 게이트 절연막(142) 및 층간 절연막(160)에 동일한 경계선을 가지며 형성된 접촉 구멍(61)을 통하여 제1 스토리지 전극(155a)과 연결되어 있고, 구동 연결 부재(174)의 타단은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 동일한 경계선을 가지며 형성된 접촉 구멍(63)을 통해 보상 드레인 전극(137c) 및 초기화 드레인 전극(137d)과 연결되어 있다.
초기화 전압선(178)은 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 함께 형성된 접촉 구멍(64)을 통해 초기화 소스 전극(136d)과 연결되어 있다.
그리고, 발광 제어 연결 부재(179)는 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)에 함께 형성된 접촉 구멍(66)을 통해 발광 제어 드레인 전극(137f)과 연결되어 있다.
제1 신호선 연결 부재(71, 72, 73, 78)는 층간 절연막(160)에 형성된 제2 개구부(60a, 60b, 60c, 60d), 보조 신호선(511a, 521a, 531a, 581a)에 형성된 보조 개구부(511a, 521a, 531a, 581a), 그리고 제2 게이트 절연막(142)에 형성된 제1 개구부(40a, 40b, 40c, 40d)를 통해 제1 신호선(151, 152, 153, 158)과 보조 신호선(511, 521,531, 581)을 서로 연결하고 있다. 이 때, 제2 개구부(60a, 60b, 60c, 60d)의 직경(d2)은 제1 개구부(40a, 40b, 40c, 40d)의 직경(d1)보다 크고, 보조 개구부(511a, 521a, 531a, 581a)의 경계선은 제1 개구부(40a, 40b, 40c, 40d)의 경계선과 서로 일치하므로 제1 신호선 연결 부재(71, 72, 73, 78)는 계단 형상으로 형성되어 우수한 스텝 커버리지를 가지게 된다.
데이터 배선(171, 172, 174, 178, 179)은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막 등으로 형성될 수 있다.
데이터 배선(171, 172, 174, 178, 179) 및 층간 절연막(160) 위에는 이를 덮는 보호막(180)이 형성되어 있다. 보호막(180)은 유기막으로 형성될 수 있다.
보호막(180) 위에는 화소 전극(191)이 형성되어 있다. 발광 제어 연결 부재(179)는 보호막(180)에 형성된 접촉 구멍(81)을 통해 화소 전극(191)과 연결되어 있다.
보호막(180) 및 화소 전극(191)의 가장자리 위에는 이를 덮는 화소 정의막(Pixel Defined Layer, PDL)(350)이 형성되어 있고, 화소 정의막(350)은 화소 전극(191)을 드러내는 화소 개구부(351)를 가진다. 화소 정의막(350)은 폴리아크릴계 수지(polyacrylates resin), 폴리이미드계 수지(polyimides resin) 등의 유기물 또는 실리카 계열의 무기물 등으로 만들 수 있다.
화소 개구부(351)에 의해 노출된 화소 전극(191) 위에는 유기 발광층(370)이 형성되고, 유기 발광층(370) 상에는 공통 전극(270)이 형성된다. 공통 전극(270)은 화소 정의막(350) 위에도 형성되어 복수의 화소에 걸쳐 형성된다. 이와 같이, 화소 전극(191), 유기 발광층(370) 및 공통 전극(270)을 포함하는 유기 발광 다이오드(OLD)가 형성된다.
여기서, 화소 전극(191)은 정공 주입 전극인 애노드이며, 공통 전극(270)은 전자 주입 전극인 캐소드가 된다. 그러나 본 발명에 따른 일 실시예는 반드시 이에 한정되는 것은 아니며, 유기 발광 표시 장치의 구동 방법에 따라 화소 전극(191)이 캐소드가 되고, 공통 전극(270)이 애노드가 될 수도 있다. 화소 전극(191) 및 공통 전극(270)으로부터 각각 정공과 전자가 유기 발광층(370) 내부로 주입되고, 주입된 정공과 전자가 결합한 엑시톤(exiton)이 여기상태로부터 기저상태로 떨어질 때 발광이 이루어진다.
유기 발광층(370)은 저분자 유기물 또는 PEDOT(Poly 3,4-ethylenedioxythiophene) 등의 고분자 유기물로 이루어진다. 또한, 유기 발광층(370)은 발광층과, 정공 주입층(hole injection layer, HIL), 정공 수송층(hole transporting layer, HTL), 전자 수송층(electron transporting layer, ETL), 및 전자 주입층(electron injection layer, EIL) 중 하나 이상을 포함하는 다중막으로 형성될 수 있다. 이들 모두를 포함할 경우, 정공 주입층이 양극인 화소 전극(191) 상에 배치되고, 그 위로 정공 수송층, 발광층, 전자 수송층, 전자 주입층이 차례로 적층된다.
유기 발광층(370)은 적색을 발광하는 적색 유기 발광층, 녹색을 발광하는 녹색 유기 발광층 및 청색을 발광하는 청색 유기 발광층을 포함할 수 있으며, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층은 각각 적색 화소, 녹색 화소 및 청색 화소에 형성되어 컬러 화상을 구현하게 된다.
또한, 유기 발광층(370)은 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소에 모두 함께 적층하고, 각 화소별로 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수 있다. 다른 예로, 백색을 발광하는 백색 유기 발광층을 적색 화소, 녹색 화소 및 청색 화소 모두에 형성하고, 각 화소별로 각각 적색 색필터, 녹색 색필터 및 청색 색필터를 형성하여 컬러 화상을 구현할 수도 있다. 백색 유기 발광층과 색필터를 이용하여 컬러 화상을 구현하는 경우, 적색 유기 발광층, 녹색 유기 발광층 및 청색 유기 발광층을 각각의 개별 화소 즉, 적색 화소, 녹색 화소 및 청색 화소에 증착하기 위한 증착 마스크를 사용하지 않아도 된다.
다른 예에서 설명한 백색 유기 발광층은 하나의 유기 발광층으로 형성될 수 있음은 물론이고, 복수 개의 유기 발광층을 적층하여 백색을 발광할 수 있도록 한 구성까지 포함한다. 예로, 적어도 하나의 옐로우 유기 발광층과 적어도 하나의 청색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 시안 유기 발광층과 적어도 하나의 적색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성, 적어도 하나의 마젠타 유기 발광층과 적어도 하나의 녹색 유기 발광층을 조합하여 백색 발광을 가능하게 한 구성 등도 포함할 수 있다.
공통 전극(270) 상에는 유기 발광 다이오드(OLD)를 보호하는 봉지 부재(도시하지 않음)가 형성될 수 있으며, 봉지 부재는 실런트에 의해 기판(100)에 밀봉될 수 있으며, 유리, 석영, 세라믹, 플라스틱, 및 금속 등 다양한 소재로 형성될 수 있다. 한편, 실런트를 사용하지 않고 공통 전극(270) 상에 무기막과 유기막을 증착하여 박막 봉지층을 형성할 수도 있다.
상기 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법에 대해 이하에서 도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15 및 도 16을 참고로 상세히 설명한다.
도 8, 도 11, 도 14는 본 발명의 일 실시예에 따른 유기 발광 표시 장치의 제조 방법을 순서대로 도시한 배치도이고, 도 9는 도 8의 유기 발광 표시 장치를 IX-IX선을 따라 자른 단면도이며, 도 10은 도 8의 유기 발광 표시 장치를 X-X선을 따라 자른 단면도이고, 도 12는 도 11의 유기 발광 표시 장치를 XII-XII선을 따라 자른 단면도이며, 도 13은 도 11의 유기 발광 표시 장치를 XIII-XIII선을 따라 자른 단면도이고, 도 15는 도 14의 유기 발광 표시 장치를 XV-XV선을 따라 자른 단면도이며, 도 16은 도 14의 유기 발광 표시 장치를 XVI-XVI선을 따라 자른 단면도이다.
우선, 도 8, 도 9 및 도 10에 도시한 바와 같이, 기판(100) 위에 버퍼층(120)을 형성한다. 버퍼층(120)은 질화규소의 단일막 또는 질화규소와 산화규소의 적층막으로 형성될 수 있으며, 플라즈마 화학기상증착(PECVD) 등의 방법으로 기판(100) 위에 전면 증착된다. 그리고, 버퍼층(120) 위에 반도체층을 형성한다. 반도체층은 다결정 규소층 또는 산화물 반도체층으로 형성할 수 있으며, 다결정 규소층은 비정질 규소층을 형성한 후 이를 결정화하는 방법으로 형성할 수 있다. 결정화 방법으로는 공지된 다양한 방법이 적용될 수 있으며, 예를 들어 열, 레이저, 주울(Joule)열, 전기장, 또는 촉매 금속 등을 이용하여 비정질 규소층을 결정화할 수 있다. 이 때의 반도체층은 불순물이 도핑되지 않은 진성 반도체(intrinsic semiconductor) 상태이다. 그리고, 반도체층 위에 제1 마스크를 사용하여 사진 식각 공정을 진행함으로써, 반도체층을 도 7에서 도시하고 있는 형태의 반도체(130)로 패터닝한다. 이 때, 반도체(130)는 도핑되지 않아서 각 트랜지스터를 구성하는 채널, 소스 전극 및 드레인 전극으로 구분되어 있지 않다. 그리고, 반도체(130)에 도핑 농도가 낮은 채널 도핑을 진행하여 반도체(130)를 불순물 반도체(impurity semiconductor) 상태로 만든다.
그리고, 버퍼층(120) 및 반도체(130) 위에 이를 덮는 제1 게이트 절연막(141)을 형성한다. 제1 게이트 절연막(141)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 제1 게이트 절연막(141) 위에 제1 게이트 금속층을 형성한다. 제1 게이트 금속층은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 그리고, 제2 마스크를 이용하여 제1 게이트 금속층을 사진 식각 공정으로 패터닝한다. 그 결과 스캔선(151), 전단 스캔선(152), 발광 제어선(153), 바이패스 제어선(158), 그리고 구동 게이트 전극인 제1 스토리지 전극(155a)를 포함하는 제1 게이트 배선(151, 152, 153, 155a, 158)이 형성된다.
그리고, 반도체(130)에 채널 도핑보다 도핑 농도가 높은 소스 및 드레인 도핑을 진행한다. 반도체(130)는 스위칭 게이트 전극(155b), 보상 게이트 전극(155c), 초기화 게이트 전극(155d), 동작 제어 게이트 전극(155e), 발광 제어 게이트 전극(155f), 바이패스 게이트 전극(155g) 및 구동 게이트 전극(155a)에 의하여 각각 가려진 부분을 제외하고 노출된 영역에 소스 및 드레인 도핑된다. 그 결과 각 트랜지스터의 소스 전극과 드레인 전극이 형성된다. 반도체(130)에 가려져 도핑되지 않은 영역에는 각 트랜지스터의 채널(131)이 형성된다. 즉, 구동 채널(131a), 스위칭 채널(131b), 보상 채널(131c), 초기화 채널(131d), 동작 제어 채널(131e), 발광 제어 채널(131f) 및 바이패스 채널(131g)를 동시에 형성한다. 이와 같이, 반도체(130)에 소스 및 드레인 도핑시에는 별도의 마스크가 필요하지 않다.
그리고, 제1 게이트 절연막(141) 및 제1 게이트 배선(151, 152, 153, 155a, 158) 위에 이를 덮는 제2 게이트 절연막(142)을 형성한다. 제2 게이트 절연막(142)은 질화 규소(SiNx) 또는 산화 규소(SiO2) 따위를 플라즈마 화학기상증착(PECVD) 등의 방법으로 전면 증착하여 형성한다. 그리고, 도펀트 활성화(Dopant activation) 공정을 진행하여 반도체(130)에 도핑된 불순물이 제대로 자리잡게 하고, 반도체(130)와 제1 게이트 절연막(141)간의 경계면의 손상을 제거한다.
그리고, 제2 게이트 절연막(142) 위에 제2 게이트 금속층을 형성한다. 제2 게이트 금속층은 구리(Cu), 구리 합금, 알루미늄(Al), 알루미늄 합금, 몰리브덴(Mo), 및 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 그리고 제3 마스크를 이용하여 제2 게이트 금속층을 사진 식각 공정으로 패터닝한다. 그 결과 보조 스캔 개구부(511a)를 가지는 보조 스캔선(511), 보조 전단 스캔 개구부(521a)를 가지는 보조 전단 스캔선(521), 보조 발광 제어 개구부(531a)를 가지는 보조 발광 제어선(531), 보조 바이패스 개구부를 가지는 보조 바이패스 제어선(581), 스토리지선(154), 제2 스토리지 전극(156), 그리고 리페어선(159)를 포함하는 제2 게이트 배선(511, 521, 531, 581, 154, 156, 159)이 형성된다.
다음으로, 도 11, 도 12 및 도 13에 도시한 바와 같이, 제2 게이트 절연막(142) 및 제2 게이트 배선(511, 521, 531, 581, 154, 156, 159) 위에 이를 덮는 층간 절연막을 형성한다. 그리고, 제4 마스크를 이용한 사진 식각 공정으로 제1 게이트 절연막(141), 제2 게이트 절연막(142) 및 층간 절연막(160)을 동시에 패터닝하여 복수개의 접촉 구멍(61, 62, 63, 64, 65, 66, 69), 제2 개구부(60a, 60b, 60c, 60d) 및 제1 개구부(40a, 40b, 40c, 40d)를 동시에 형성한다. 이 때, 보조 개구부(511a, 521a, 531a, 581a)가 식각 방지막 역할을 하므로 보조 신호선(511, 521,531, 581) 아래에 형성된 제2 게이트 절연막(142)에 형성되는 제1 개구부(40a, 40b, 40c, 40d)의 경계선은 보조 개구부(511a, 521a, 531a, 581a)의 경계선과 동일하게 된다.
이와 같이, 제4 마스크를 이용한 사진 식각 공정으로 제1 개구부(40a, 40b, 40c, 40d)와 제2 개구부(60a, 60b, 60c, 60d)를 동시에 형성할 수 있으므로 제1 개구부를 형성하기 위한 별도의 마스크가 필요하지 않아 제조 공정이 단축되고 제조 비용이 절감된다.
다음으로, 도 14, 도 15 및 도 16에 도시한 바와 같이, 층간 절연막(160) 위에 데이터 금속층을 형성한다. 데이터 금속층은 구리, 구리 합금, 알루미늄, 알루미늄 합금, 몰리브덴, 몰리브덴 합금 중 어느 하나를 포함하는 금속막이 적층된 다중막으로 형성될 수 있다. 예를 들어, 데이터 금속층은 티타늄/알루미늄/티타늄(Ti/Al/Ti)의 3중막, 몰리브덴/알루미늄/몰리브덴(Mo/Al/Mo) 또는 몰리브덴/구리/몰리브덴(Mo/Cu/Mo)의 3중막으로 형성될 수 있다.
그리고, 제5 마스크를 이용하여 데이터 금속층을 사진 식각 공정으로 패터닝한다. 이로써 층간 절연막(160) 위에 데이터선(171), 구동 전압선(172), 구동 연결 부재(174), 초기화 전압선(178), 발광 제어 연결 부재(179), 그리고 제1 신호선 연결 부재(71, 72, 73, 78)를 포함하는 데이터 배선(171, 172, 174, 178, 179, 71, 72, 73, 78)을 형성한다.
제1 신호선 연결 부재(71, 72, 73, 78)는 제2 개구부(60a, 60b, 60c, 60d), 보조 개구부(511a, 521a, 531a, 581a) 및 제1 개구부(40a, 40b, 40c, 40d)에 함께 형성되어 제1 신호선(151, 152, 153, 158)과 보조 신호선(511, 521,531, 581)을 서로 연결한다.
다음으로, 도 1, 도 2, 도 3, 도 4, 도 5, 도 6 및 도 7에 도시한 바와 같이, 층간 절연막(160) 및 데이터 배선(171, 172, 174, 178, 179, 71, 72, 73, 78) 위에 이를 덮는 보호막(180)을 형성하고, 제6 마스크를 이용하여 사진 식각 공정으로 보호막(180)에 접촉 구멍(81)을 형성한다. 그리고, 보호막(180) 위에는 화소 전극층을 형성하고, 제7 마스크를 이용하여 사진 식각 공정으로 화소 전극층을 패터닝한다. 이로써 보호막(180) 위에 접촉 구멍(81)을 통해 발광 제어 연결 부재(179)와 연결되는 화소 전극(191)을 형성한다. 그리고, 보호막(180) 위에 화소 전극(191)을 덮는 화소 정의막(350)을 형성하고, 제8 마스크를 이용하여 화소 정의막(350)에 화소 전극(191)의 일부를 드러내는 화소 개구부(351)를 형성한다. 그리고, 화소 정의막(350)의 화소 개구부(351)를 통해 드러난 화소 전극(191) 위에 유기 발광층(370)을 형성한다. 그리고 유기 발광층(370) 위에 공통 전극(270)을 형성하여 유기 발광 다이오드(OLD)를 완성한다. 공통 전극(270)은 화소 정의막(350) 위를 포함하여 전 영역에 걸쳐 형성되므로 별도의 마스크를 사용하지 않는다. 이와 같이 총 8개의 마스크로 반도체(130)부터 공통 전극(270)까지 형성하는 제조 방법을 8 마스크 공정이라고 하며, 8 마스크 공정에 의해 제조된 유기 발광 표시 장치의 구조를 8 마스크 구조라 한다.
한편, 상기 일 실시예에서는 보조 신호선에 보조 개구부를 형성하였으나,보조 신호선을 이격부에 의해 제1 서브 보조 신호선 및 제2 서브 보조 신호선으로 분리하는 다른 실시예도 가능하다.
도 17은 본 발명의 다른 실시예에 따른 유기 발광 표시 장치의 배치도이다.
도 17에 도시된 다른 실시예는 도 1, 도 2, 도 3, 도 4, 도 5, 도 6 및 도7에 도시된 일 실시예와 비교하여 보조 신호선을 이격부에 의해 제1 서브 보조 신호선 및 제2 서브 보조 신호선으로 분리하는 것만을 제외하고 실질적으로 동일한 바 반복되는 설명은 생략한다.
도 17에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 유기 발광 표시 장치는 제1 신호선(151, 152, 153, 158)과 중첩하는 보조 신호선(511, 521, 531, 581)을 포함한다. 보조 신호선(511, 521, 531, 581)은 이격부(w1, w2, w3, w4)에 의해 제1 보조 신호선(511l, 521l, 531l, 581l) 및 제2 보조 신호선(511r, 521r, 531r, 581r)으로 분리되어 있다. 즉, 보조 스캔선(511)은 스캔 이격부(w1)에 의해 제1 보조 스캔선(511l) 및 제2 보조 스캔선(511r)으로 분리되어 있고, 보조 전단 스캔선(521)은 전단 스캔 이격부(w2)에 의해 제1 보조 전단 스캔선(521l) 및 제2 보조 전단 스캔선(521r)으로 분리되어 있으며, 보조 발광 제어선(531)은 발광 제어 이격부(w3)에 의해 제1 보조 발광 제어선(531l) 및 제2 보조 발광 제어선(531r)으로 분리되어 있으며, 보조 바이패스 제어선(581)은 바이패스 제어 이격부(w4)에 의해 제1 보조 바이패스 제어선(581l) 및 제2 보조 바이패스 제어선(581r)으로 분리되어 있다.
그리고, 이격부(w1, w2, w3, w4)는 제1 신호선 연결 부재(71, 72, 73, 78) 및 제1 신호선(151, 152, 153, 158)과 중첩하고 있다. 따라서, 제1 신호선 연결 부재(71, 72, 73, 78)은 층간 절연막(160)에 형성된 제2 개구부(60a, 60b, 60c, 60d), 이격부(w1, w2, w3, w4), 그리고 제2 게이트 절연막(142)에 형성된 제1 개구부(40a, 40b, 40c, 40d)를 통해 제1 신호선(151, 152, 153, 158)과 보조 신호선(511, 521,531, 581)을 서로 연결하고 있으므로, 제1 신호선(151, 152, 153, 158)의 저항을 낮춰 고해상도 구조를 용이하게 구현할 수 있다.
본 발명을 앞서 기재한 바에 따라 바람직한 실시예를 통해 설명하였지만, 본 발명은 이에 한정되지 않으며 다음에 기재하는 특허청구범위의 개념과 범위를 벗어나지 않는 한, 다양한 수정 및 변형이 가능하다는 것을 본 발명이 속하는 기술 분야에 종사하는 자들은 쉽게 이해할 것이다.
141: 제1 게이트 절연막 142: 제2 게이트 절연막
151: 스캔선 155a: 구동 게이트 전극
155b: 스위칭 게이트 전극 160: 층간 절연막
171: 데이터선 172: 구동 전압선
174: 구동 연결 부재 179: 발광 제어 연결 부재
511, 521, 531, 581: 보조 신호선
71, 72, 73, 78: 제1 신호선 연결 부재
40a, 40b, 40c, 40d: 제1 개구부
511a, 521a, 531a, 581a: 보조 개구부
60a, 60b, 60c, 60d: 제2 개구부
w1, w2, w3, w4: 이격부

Claims (17)

  1. 기판,
    상기 기판 위에 형성되어 있으며 제1 방향으로 뻗어있는 복수개의 제1 신호선,
    상기 기판 및 상기 복수개의 제1 신호선을 덮고 있는 제1 절연막,
    상기 제1 절연막 위에 상기 복수개의 제1 신호선과 중첩하여 형성되어 있는 복수개의 보조 신호선,
    상기 복수개의 보조 신호선을 덮고 있는 제2 절연막,
    상기 제2 절연막 위에 상기 복수개의 보조 신호선의 일부와 중첩하여 형성되어 있는 복수개의 제1 신호선 연결 부재,
    상기 복수개의 제1 신호선과 교차하고 있는 복수개의 제2 신호선,
    상기 복수개의 제1 신호선 및 복수개의 제2 신호선에 연결되어 있는 복수개의 스위칭 트랜지스터 및 복수개의 구동 트랜지스터,
    상기 복수개의 구동 트랜지스터와 전기적으로 연결되어 있는 복수개의 유기 발광 다이오드
    를 포함하고,
    상기 제1 신호선 연결 부재는 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있는 유기 발광 표시 장치.
  2. 제1항에서,
    상기 보조 신호선은 상기 제1 신호선 연결 부재와 중첩하는 보조 개구부를 가지고,
    상기 제1 절연막은 상기 제1 신호선의 일부를 노출하는 제1 개구부를 가지며,
    상기 제2 절연막은 상기 보조 신호선의 일부와 상기 보조 개구부를 노출하는 제2 개구부를 가지고,
    상기 제1 신호선 연결 부재는 상기 제1 개구부, 보조 개구부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있는 유기 발광 표시 장치.
  3. 제2항에서,
    상기 제1 개구부의 경계선은 상기 보조 개구부의 경계선과 일치하는 유기 발광 표시 장치.
  4. 제2항에서,
    상기 제2 개구부의 직경은 상기 제1 개구부의 직경보다 큰 유기 발광 표시 장치.
  5. 제2항에서,
    상기 제2 개구부는 상기 보조 개구부를 모두 노출하고 있는 유기 발광 표시 장치.
  6. 제2항에서,
    상기 제1 신호선과 상기 보조 신호선은 동일한 방향으로 길게 뻗어 있는 유기 발광 표시 장치.
  7. 제2항에서,
    상기 구동 트랜지스터는
    상기 기판 위에 형성되어 있는 구동 채널,
    상기 구동 채널 위에 형성되어 있으며 상기 구동 채널과 중첩하고 있는 구동 게이트 전극,
    상기 구동 채널의 양 옆에 위치하고 있는 구동 소스 전극 및 구동 드레인 전극을 포함하고,
    상기 구동 채널은 평면상 굴곡되어 있는 유기 발광 표시 장치.
  8. 제7항에서,
    상기 제1 신호선과 동일한 층에 형성되어 있는 제1 스토리지 전극,
    상기 제1 스토리지 전극과 중첩하고 있으며 상기 제1 절연막 위에 형성되어 있는 제2 스토리지 전극
    을 포함하는 스토리지 커패시터를 더 포함하고,
    상기 제1 스토리지 전극은 상기 구동 게이트 전극인 유기 발광 표시 장치.
  9. 제2항에서,
    상기 제1 신호선은
    상기 기판 위에 형성되어 있으며 스캔 신호를 전달하는 스캔선, 상기 스캔선과 평행하게 배치되어 전단 스캔 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 전단 스캔선, 상기 스캔선과 평행하게 배치되어 발광 제어 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 발광 제어선, 상기 스캔선과 평행하게 배치되어 바이패스 제어 신호를 전달하며 상기 스캔선과 동일한 층에 형성되어 있는 바이패스 제어선을 포함하고,
    상기 보조 신호선은
    상기 제1 절연막 위에 상기 스캔선과 중첩하여 형성되어 있는 보조 스캔선, 상기 제1 절연막 위에 상기 전단 스캔선과 중첩하여 형성되어 있는 보조 전단 스캔선, 상기 제1 절연막 위에 상기 발광 제어선과 중첩하여 형성되어 있는 보조 발광 제어선, 상기 제1 절연막 위에 상기 바이패스 제어선과 중첩하여 형성되어 있는 보조 바이패스 제어선을 포함하는 유기 발광 표시 장치.
  10. 제9항에서,
    상기 제1 신호선 연결 부재는
    상기 제2 절연막 위에 상기 보조 스캔선의 일부와 중첩하여 형성되어 있는 스캔 연결 부재, 상기 제2 절연막 위에 상기 보조 전단 스캔선의 일부와 중첩하여 형성되어 있는 전단 스캔 연결 부재, 상기 제2 절연막 위에 상기 보조 발광 제어선의 일부와 중첩하여 형성되어 있는 발광 제어 연결 부재, 상기 제2 절연막 위에 상기 보조 바이패스 제어선의 일부와 중첩하여 형성되어 있는 바이패스 제어 연결 부재를 포함하고,
    상기 보조 개구부는 상기 보조 스캔선에 형성되어 있는 보조 스캔 개구부, 상기 보조 전단 스캔선에 형성되어 있는 보조 전단 스캔 개구부, 상기 보조 발광 제어선에 형성되어 있는 보조 발광 제어 개구부, 상기 보조 바이패스 제어선에 형성되어 있는 보조 바이패스 제어 개구부를 포함하는 유기 발광 표시 장치.
  11. 제10항에서,
    상기 제1 개구부는 상기 스캔선의 일부를 노출하는 제1 스캔 개구부, 상기 전단 스캔선의 일부를 노출하는 제1 전단 스캔 개구부, 상기 발광 제어선의 일부를 노출하는 제1 발광 제어 개구부, 상기 바이패스 제어선의 일부를 노출하는 제1 바이패스 제어 개구부를 포함하고,
    상기 제2 개구부는 상기 보조 스캔 개구부를 노출하는 제2 스캔 개구부, 상기 보조 전단 스캔 개구부를 노출하는 제2 전단 스캔 개구부, 상기 보조 발광 제어 개구부를 노출하는 제2 발광 제어 개구부, 상기 보조 바이패스 제어 개구부를 노출하는 제2 바이패스 개구부
    를 포함하는 유기 발광 표시 장치.
  12. 제1항에서,
    상기 보조 신호선은 이격부에 의해 서로 분리된 제1 보조 신호선 및 제2 보조 신호선을 포함하고,
    상기 제1 절연막은 상기 제1 신호선의 일부를 노출하는 제1 개구부를 가지며,
    상기 제2 절연막은 제1 보조 신호선의 단부와 제2 보조 신호선의 단부사이의 상기 이격부를 노출하는 제2 개구부를 가지고,
    상기 제1 신호선 연결 부재는 상기 제1 개구부, 이격부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결하고 있는 유기 발광 표시 장치.
  13. 기판 위에 복수개의 제1 신호선을 형성하는 단계,
    상기 기판 및 복수개의 제1 신호선을 덮는 제1 절연막을 형성하는 단계,
    상기 제1 절연막 위에 상기 복수개의 제1 신호선과 중첩하며 보조 개구부를 가지는 복수개의 보조 신호선을 형성하는 단계,
    상기 복수개의 보조 신호선을 덮는 제2 절연막을 형성하는 단계,
    상기 보조 개구부를 이용하여 상기 제1 절연막 및 제2 절연막을 동시에 식각하여 상기 제1 절연막에 제1 개구부를 형성하고, 상기 제2 절연막에 제2 개구부를 형성하는 단계,
    상기 제2 절연막 위에 상기 복수개의 보조 신호선의 일부와 중첩하는 복수개의 제1 신호선 연결 부재를 형성하는 단계,
    상기 복수개의 제1 신호선과 교차하는 복수개의 제2 신호선을 형성하는 단계,
    상기 복수개의 제1 신호선 및 복수개의 제2 신호선과 전기적으로 연결되는 유기 발광 다이오드를 형성하는 단계
    를 포함하는 유기 발광 표시 장치의 제조 방법.
  14. 제13항에서,
    상기 제1 신호선 연결 부재는 상기 제1 개구부, 보조 개구부 및 제2 개구부를 통해 상기 제1 신호선과 상기 보조 신호선을 서로 연결하는 유기 발광 표시 장치의 제조 방법.
  15. 제13항에서,
    상기 제1 개구부는 상기 제1 신호선의 일부를 노출하고, 상기 제2 개구부는 상기 보조 신호선의 일부와 상기 보조 개구부를 노출하는 유기 발광 표시 장치의 제조 방법.
  16. 제13항에서,
    상기 제1 개구부의 경계선은 상기 보조 개구부의 경계선과 일치하는 유기 발광 표시 장치의 제조 방법.
  17. 제16항에서,
    상기 복수개의 제2 신호선은 상기 제1 신호선 연결 부재와 동일한 층에 형성하는 유기 발광 표시 장치의 제조 방법.
KR1020150011562A 2015-01-23 2015-01-23 유기 발광 표시 장치 및 그 제조 방법 Active KR102352182B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150011562A KR102352182B1 (ko) 2015-01-23 2015-01-23 유기 발광 표시 장치 및 그 제조 방법
US14/789,435 US9691822B2 (en) 2015-01-23 2015-07-01 Organic light emitting diode display and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150011562A KR102352182B1 (ko) 2015-01-23 2015-01-23 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160091525A KR20160091525A (ko) 2016-08-03
KR102352182B1 true KR102352182B1 (ko) 2022-01-17

Family

ID=56434500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150011562A Active KR102352182B1 (ko) 2015-01-23 2015-01-23 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9691822B2 (ko)
KR (1) KR102352182B1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102631257B1 (ko) * 2016-11-18 2024-01-31 삼성디스플레이 주식회사 디스플레이 장치
CN106910765B (zh) * 2017-05-04 2020-02-18 京东方科技集团股份有限公司 一种电致发光显示面板、其制作方法及显示装置
KR102655693B1 (ko) * 2018-12-18 2024-04-08 삼성디스플레이 주식회사 표시 장치
KR102814506B1 (ko) * 2019-09-02 2025-05-29 삼성디스플레이 주식회사 표시 장치
KR102918959B1 (ko) * 2019-10-14 2026-01-28 삼성디스플레이 주식회사 표시 장치
KR102851627B1 (ko) 2020-02-25 2025-08-28 삼성디스플레이 주식회사 표시 장치
KR102940961B1 (ko) 2020-05-14 2026-03-18 삼성디스플레이 주식회사 표시 장치
CN112002636A (zh) * 2020-08-06 2020-11-27 武汉华星光电半导体显示技术有限公司 阵列基板、其制备方法以及显示面板
CN112102782A (zh) 2020-09-25 2020-12-18 云谷（固安）科技有限公司 像素驱动电路、显示面板和显示装置
CN116210368B (zh) * 2021-07-29 2025-03-18 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN116034645A (zh) * 2021-08-25 2023-04-28 京东方科技集团股份有限公司 显示基板和显示装置
KR20240007851A (ko) * 2022-07-08 2024-01-17 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR20240122656A (ko) * 2023-02-03 2024-08-13 삼성디스플레이 주식회사 표시 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253771A1 (en) 1998-09-04 2004-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having semiconductor circuit formed by semiconductor elements and method for manufacturing the same
US20060049407A1 (en) 2004-09-03 2006-03-09 Samsung Electronics Co., Ltd. Thin film transistor array panel
US20070008445A1 (en) 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20090256150A1 (en) 2008-04-14 2009-10-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20150069391A1 (en) 2013-03-18 2015-03-12 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR200309911Y1 (ko) 1997-07-25 2003-05-17 주식회사 하이닉스반도체 다층 배선
KR100796803B1 (ko) 2001-05-29 2008-01-22 삼성전자주식회사 반사형 모드의 액정 표시 장치용 박막 트랜지스터 기판
KR20040070914A (ko) * 2003-02-05 2004-08-11 삼성전자주식회사 액정 표시 장치
KR101061850B1 (ko) * 2004-09-08 2011-09-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조방법
KR100696584B1 (ko) 2005-06-15 2007-03-20 엘지전자 주식회사 유기 전계 발광 소자
JP2008233399A (ja) * 2007-03-19 2008-10-02 Sony Corp 画素回路および表示装置、並びに表示装置の製造方法
KR101404551B1 (ko) * 2008-05-09 2014-06-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101486038B1 (ko) 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101947019B1 (ko) 2012-10-26 2019-02-13 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101985298B1 (ko) 2012-10-26 2019-06-04 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040253771A1 (en) 1998-09-04 2004-12-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having semiconductor circuit formed by semiconductor elements and method for manufacturing the same
US20060049407A1 (en) 2004-09-03 2006-03-09 Samsung Electronics Co., Ltd. Thin film transistor array panel
US20070008445A1 (en) 2005-07-07 2007-01-11 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20090256150A1 (en) 2008-04-14 2009-10-15 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same
US20150069391A1 (en) 2013-03-18 2015-03-12 Panasonic Corporation Thin-film semiconductor substrate, light-emitting panel, and method of manufacturing the thin-film semiconductor substrate

Also Published As

Publication number Publication date
KR20160091525A (ko) 2016-08-03
US20160217743A1 (en) 2016-07-28
US9691822B2 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
KR102430877B1 (ko) 유기 발광 표시 장치
KR102417807B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102392673B1 (ko) 유기 발광 표시 장치
KR102419611B1 (ko) 유기 발광 표시 장치
KR102352182B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102199359B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102289838B1 (ko) 유기 발광 표시 장치
KR102017764B1 (ko) 유기 발광 표시 장치
KR102422108B1 (ko) 유기 발광 표시 장치
KR102372774B1 (ko) 유기 발광 표시 장치
KR102426691B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102420115B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102491117B1 (ko) 유기 발광 표시 장치
KR20220099520A (ko) 유기 발광 표시 장치
KR102300884B1 (ko) 유기 발광 표시 장치
KR102372775B1 (ko) 유기 발광 표시 장치
KR102240760B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102175811B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102351667B1 (ko) 유기 발광 표시 장치
KR102351507B1 (ko) 유기 발광 표시 장치
KR102433316B1 (ko) 유기 발광 표시 장치
KR102409500B1 (ko) 유기 발광 표시 장치
KR102434370B1 (ko) 표시 장치 및 그 제조 방법
KR102326313B1 (ko) 유기 발광 표시 장치
KR102384087B1 (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000