KR102389618B1 - 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널 - Google Patents

편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널 Download PDF

Info

Publication number
KR102389618B1
KR102389618B1 KR1020150032887A KR20150032887A KR102389618B1 KR 102389618 B1 KR102389618 B1 KR 102389618B1 KR 1020150032887 A KR1020150032887 A KR 1020150032887A KR 20150032887 A KR20150032887 A KR 20150032887A KR 102389618 B1 KR102389618 B1 KR 102389618B1
Authority
KR
South Korea
Prior art keywords
layer
pattern
barrier rib
block
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150032887A
Other languages
English (en)
Other versions
KR20160110631A (ko
Inventor
조성원
손정하
배수빈
여윤종
이주형
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150032887A priority Critical patent/KR102389618B1/ko
Priority to US14/846,471 priority patent/US10048418B2/en
Publication of KR20160110631A publication Critical patent/KR20160110631A/ko
Application granted granted Critical
Publication of KR102389618B1 publication Critical patent/KR102389618B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B5/00—Optical elements other than lenses
    • G02B5/30—Polarising elements
    • G02B5/3025—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state
    • G02B5/3058—Polarisers, i.e. arrangements capable of producing a definite output polarisation state from an unpolarised input state comprising electrically conductive elements, e.g. wire grids, conductive particles
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147—Film patterning
    • B81C2201/0149—Forming nanoscale microstructures using auto-arranging or self-assembling material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133528—Polarisers
    • G02F1/133548—Wire-grid polarisers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0041—Photosensitive materials providing an etching agent upon exposure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
    • H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
    • H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
    • H10P50/696—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H10P95/066—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching the removal being a selective chemical etching step, e.g. selective dry etching through a mask

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Polarising Elements (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

편광 소자의 제조 방법은, 베이스 기판 상에 제1 층을 형성하는 단계, 상기 제1 층 상에 제1 격벽층을 형성하는 단계, 상기 제1 격벽층 상에 제2 격벽층을 형성하는 단계, 상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 제1 격벽층-패턴 및 상기 제1 격벽층-패턴 상에 배치되는 제2 격벽층-패턴을 형성하는 단계, 상기 제1 격벽층-패턴이 형성된 상기 제1 층 상에 블록 공중합체층을 형성하는 단계, 상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계, 및 상기 미세 패턴 및 상기 제1 및 제2 격벽층-패턴들을 마스크로 이용하여, 상기 제1 층을 패터닝 하는 단계를 포함한다.

Description

편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널{POLARIZER, METHOD OF MANUFACTURING THE POLARIZER AND DISPLAY PANEL HAVING THE POLARIZER}
본 발명은 편광 소자, 상기 편광 소자의 제조 방법 및 상기 편광 소자를 포함하는 표시 패널을 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 액정 표시 장치용 와이어 그리드 편광 소자, 상기 와이어 그리드 편광 소자의 제조 방법, 및 상기 와이어 그리드 편광 소자를 포함하는 표시 패널에 관한 것이다.
최근 들어, 기술의 발전에 힘입어 소형, 경량화 되면서 성능은 더욱 뛰어난 디스플레이 제품들이 생산되고 있다. 지금까지 디스플레이 장치에는 기존 브라운관 텔레비전(cathode ray tube: CRT)이 성능이나 가격 면에서 많은 장점을 가지고 널리 사용되었으나, 소형화 또는 휴대성의 측면에서 CRT의 단점을 극복하고, 소형화, 경량화 및 저전력 소비 등의 장점을 갖는 액정 표시 장치가 주목을 받고 있다.
상기 액정 표시 장치는 액정의 특정한 분자 배열에 전압을 인가하여 분자 배열을 변환시키고, 이러한 분자 배열의 변환에 의해 발광하는 액정셀의 복굴절성, 선광성, 2색성 및 광산란 특성 등의 광학적 성질의 변화를 시각 변화로 변환하여 영상을 표시하는 디스플레이 장치이다.
상기 액정 표시 장치는 상기 액정의 분자 배열을 제어하기 위한 편광판, 표시 패널, 광학시트 및 백라이트 어셈블리를 포함한다. 최근, 상기 편광판이 상기 패널 내부에 배치되는 구조(in-cell polarizer)가 사용되는데, 예를 들면 와이어 그리드 편광 소자(wire grid polarizer) 가 사용될 수 있다. 그러나, 상기 와이어 그리드 편광 소자를 형성하는데 있어서, 균일한 패턴을 얻지 못해 개구율이 감소하는 문제가 있었다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 정전기의 유입을 차단하는 편광 소자를 제공하는 것이다.
본 발명의 다른 목적은 상기 편광 소자의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 편광 소자를 포함하는 표시 패널을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 편광 소자는 베이스 기판, 상기 베이스 기판 상에 서로 이격되어 배치된 격벽 패턴들, 및 상기 베이스 기판 상에 배치되고, 이웃하는 상기 격벽 패턴들 사이에 배치된 와이어 그리드 패턴을 포함한다. 상기 와이어 그리드 패턴은 복수의 와이어 그리드(wire grid)들을 포함한다. 각각의 상기 격벽 패턴의 폭은 하나의 상기 와이어 그리드의 폭보다 크다.
본 발명의 일 실시예에 있어서, 상기 격벽 패턴과 상기 와이어 그리드 패턴은 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 인접하는 두개의 상기 격벽 패턴들 사이의 이격거리는 2um(마이크로 미터) 내지 4um일 수 있다.
본 발명의 일 실시예에 있어서, 상기 격벽 패턴의 제1 폭은 1.25um 내지 2.5um 일 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 편광 소자의 제조 방법은, 베이스 기판 상에 제1 층을 형성하는 단계, 상기 제1 층 상에 제1 격벽층을 형성하는 단계, 상기 제1 격벽층 상에 제2 격벽층을 형성하는 단계, 상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 제1 격벽층-패턴 및 상기 제1 격벽층-패턴 상에 배치되는 제2 격벽층-패턴을 형성하는 단계, 상기 제1 격벽층-패턴이 형성된 상기 제1 층 상에 블록 공중합체층을 형성하는 단계, 상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계, 및 상기 미세 패턴 및 상기 제1 및 제2 격벽층-패턴들을 마스크로 이용하여, 상기 제1 층을 패터닝 하는 단계를 포함한다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층의 식각 선택비가 상기 제2 격벽층의 식각 선택비 보다 높을 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층은 실리콘 질화물(SiNx)로 이루어지고, 상기 제2 격벽층은 실리콘 산화물(SiOx)로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 공중합체층은 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체로 이루어질 수 있다.
본 발명의 일 실시예에 있어서, 상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계는, 상분리를 통해 상기 블록 공중합체층의 성분들을 재배열시켜 서로 다른 성분의 모노머 유니트로 이루어지는 복수의 제1 블록 및 복수의 제2 블록을 포함하는 미세 패턴층을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제2 격벽층-패턴의 폭은 상기 제1 격벽층-패턴의 폭 보다 2배 이상 클 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층-패턴의 폭은 0.5 내지 1 um 이고, 상기 제2 격벽층-패턴의 폭은 1.25 내지 2.5 um 일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제조 방법은 상기 제1 격벽층을 형성하는 단계 전에 상기 제1 층 상에 제2 층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 층을 패터닝 하는 단계는, 상기 미세 패턴에 대응하는 와이어 그리드 패턴 및 상기 제1 및 제2 격벽층-패턴들에 대응하는 격벽 패턴을 형성할 수 있다.
본 발명의 일 실시예에 있어서, 상기 격벽 패턴의 폭은 상기 제2 격벽층-패턴의 폭과 동일할 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴의 단면은 상변이 하변보다 긴 사다리꼴 형태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴의 단면은 상변이 하변보다 길고 측변이 곡선인 형태일 수 있다.
본 발명의 일 실시예에 있어서, 상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴을 형성하는 단계는 상기 제2 격벽층 상에 제3 층을 형성하는 단계, 상기 제3 층 상에 제5 층을 형성하는 단계, 상기 제5 층 상에 포토레지스트 패턴을 형성하는 단계, 상기 포토 레지스트 패턴을 마스크로 이용하여 제5 층을 식각하여 제5 층-패턴을 형성하는 단계, 상기 제5 층-패턴 및 상기 제3층 상에 제 6층을 형성하는 단계, 상기 제6 층을 식각하여 제6 층-패턴을 형성하는 단계, 상기 제5 층-패턴을 제거하는 단계, 상기 제6 층-패턴을 마스크로 하여 상기 제3 층을 식각하여 제3 층-패턴을 형성하는 단계, 및 상기 제 3층-패턴을 마스크로 하여 상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴을 형성하는 단계를 포함할 수 있다.
상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 패널은 베이스 기판 및 상기 베이스 기판 상에 배치되는 편광 소자를 포함하는 제1 기판, 상기 제1 기판과 대향하는 제2 기판, 및 상기 제1 기판 및 상기 제2 기판 사이에 배치된 액정층을 포함한다. 상기 편광 소자는 상기 베이스 기판 상에 서로 이격되어 배치된 격벽 패턴들, 및 상기 베이스 기판 상에 배치되고, 이웃하는 상기 격벽 패턴들 사이에 배치된 와이어 그리드 패턴을 포함한다. 상기 와이어 그리드 패턴은 복수의 와이어 그리드(wire grid)들을 포함한다. 각각의 상기 격벽 패턴의 폭은 하나의 상기 와이어 그리드의 폭보다 크다.
본 발명의 일 실시예에 있어서, 상기 격벽 패턴과 상기 와이어 그리드 패턴은 동일한 층으로부터 형성될 수 있다.
본 발명의 일 실시예에 있어서, 인접하는 두개의 상기 격벽 패턴들 사이의 이격거리는 2um(마이크로 미터) 내지 4um일 수 있다. 상기 격벽 패턴의 제1 폭은 1.25um 내지 2.5um 일 수 있다.
본 발명의 실시예에 따르면, 편광 소자는 제1 폭을 갖는 복수의 격벽 패턴들을 포함한다. 인접하는 상기 격벽 패턴들 사이에는 균일하게 형성되는 와이어 그리드 패턴이 배치된다.
본 발명의 실시예에 따른 상기 편광 소자의 제조 방법에 따르면, 제1 격벽층-패턴의 제1 폭이 제2 격벽층-패턴의 제2 폭보다 작고, 상기 제1 격벽층-패턴의 제1 높이가 블록 공중합체층의 제1 및 제2 블록들의 높이보다 2배 이상 클 수 있다. 이에 따라, 상기 제1 격벽층-패턴의 주변에서 상기 제1 및 제2 블록들이 서로 뭉쳐져서 균일한 패턴을 형성하지 못한 부분은 상기 제2 격벽층-패턴에 의해 커버되므로, 상기 제2 격벽층-패턴들 사이의 영역에 대응하여 균일한 와이어 그리드 패턴을 형성할 수 있다.
도 1은 본 발명의 일 실시예에 따른 편광 소자의 단면도이다.
도 2a 내지 2o 는 도 1의 편광 소자의 제조 방법을 설명하기 위한 단면도들이다.
도 3은 2m 의 A 부분의 확대도이다.
도 4는 본 발명의 일 실시예에 따른 편광 소자의 제조 방법을 설명하기 위한 부분 확대도이다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 편광 소자의 단면도이다.
도 1을 참조하면, 편광 소자는 베이스 기판(110), 격벽 패턴(120a), 와이어 그리드 패턴(120b)을 포함한다.
상기 편광 소자는 상기 격벽 패턴(120a) 및 상기 와이어 그리드 패턴(120b) 상에 배치되는 금속 패턴(130a, 130b)을 더 포함할 수 있다.
상기 베이스 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 기판(100)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 격벽 패턴(120a)이 상기 베이스 기판(110) 상에 배치된다. 상기 격벽 패턴(120a)은 상기 편광 소자의 일 단면 상에서 소정거리 이격되도록 복수개가 배치될 수 있다. 상기 격벽 패턴(120a)은 높이(H) 및 제1 폭(W1)을 갖는다. 상기 격벽 패턴(120a)은 후술할 상기 와이어 그리드 패턴(120b)의 와이어 그리드들의 연장방향과 동일한 방향으로 연장될 수 있다.
예를 들면, 상기 높이(H)는 약 80nm(나노미터) 내지 약 200nm일 수 있다. 상기 제1 폭(W1)은 약 1.25um(마이크로 미터) 내지 약 2.5um일 수 있다.
상기 격벽 패턴(120a)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
예를 들면, 이웃하는 두개의 상기 격벽 패턴(120a)은 약 2 um 내지 약 4 um이격되어 배치될 수 있다. 즉, 이웃하는 두개의 상기 격벽 패턴(120a) 사이의 이격거리(D)는 약 2 um 내지 약 4 um일 수 있다.
상기 격벽 패턴(120a) 상에는 상기 금속 패턴(130a)이 더 배치될 수 있다. 상기 금속 패턴(130a)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다. 상기 금속 패턴(130a)의 두께는 약 10 내지 20nm 일 수 있다.
상기 와이어 그리드 패턴(120b)은 상기 베이스 기판(110) 상에 상기 격벽 패턴(120a)들 사이에 배치된다. 상기 와이어 그리드 패턴(120b)은 일방향으로 연장된 복수의 와이어 그리드(wire grid)들을 형성한다. 상기 와이어 그리드는 높이(H) 및 폭(L)을 갖는다. 이웃하는 상기 와이어 그리드들은 간격(S)만큼 이격되어 배치된다. 따라서, 상기 금속 패턴(120)은 상기 높이(H), 상기 폭(L) 및 피치(P; L+S)를 갖는 와이어 그리드를 형성한다.
상기 와이어 그리드 패턴(120b)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
상기 피치(P)는 상기 폭(L) 및 상기 간격(S)의 합이다. 상기 와이어 그리드의 상기 높이(H), 상기 폭(L) 및 상기 간격(S)은 상기 와이어 그리드 패턴(120b)의 재질에 따라 최적 범위를 가질 수 있다. 예를 들면, 상기 폭(L)은 약 45nm 내지 약 65nm 이고, 상기 간격(S)은 약 45nm 내지 약 65nm 이고, 상기 높이(H)는 약 80nm 내지 약 200nm 일 수 있다.
상기 와이어 그리드 패턴(120b) 상에는 상기 금속 패턴(130b)이 더 배치될 수 있다. 상기 금속 패턴(130b)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다. 상기 금속 패턴(130b)의 두께는 약 10 내지 20nm 일 수 있다.
도 2a 내지 2o 는 도 1의 편광 소자의 제조 방법을 설명하기 위한 단면도들이다. 도 3은 2m 의 A 부분의 확대도이다.
도 2a를 참조하면, 제1 층(120)이 베이스 기판(110) 상에 형성된다. 상기 베이스 기판(110) 은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 제1 층(120)은 상기 베이스 기판(110) 상에 증착되어 형성될 수 있다. 예를 들면 상기 제1 층(120)은 스퍼터링(sputtering) 방법, 화학 기상 증착(chemical vapor deposition) 방법 등에 의해 상기 베이스 기판(110) 상에 형성될 수 있다. 상기 제1 층(120)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들면, 상기 제1 층(120)은 알루미늄(Al)을 포함할 수 있다.
상기 제1 층(120)은 약 80nm(나노미터) 내지 약 200nm의 두께를 가질 수 있다.
도 2b를 참조하면, 제2 층(130)이 상기 제1 층(120) 상에 형성된다. 상기 제2 층(130)은 상기 제1 층(120) 상에 증착되어 형성될 수 있다. 상기 제2 층(130)의 두께는 약 10 내지 20nm 일 수 있다. 예를 들면 상기 제2 층(130)은 프린팅(printing) 공정, 스퍼터링(sputtering) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정, 펄스 레이저 증착(pulsed laser deposition PLD) 공정, 진공 증착(vacuum evaporation) 공정, 원자층 적층(atomic layer deposition ALD) 공정 등을 이용하여 상기 제1 층(120) 상에 형성될 수 있다. 상기 제2 층(130)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다. 예를 들면, 상기 제2 층(130)은 티타늄을 포함할 수 있다.
도 2c를 참조하면, 상기 제2 층(130) 상에 제1 격벽층(140)을 형성한다. 상기 제1 격벽층(140)은 약 0.5nm 내지 1nm 의 두께를 가질 수 있다. 상기 제1 격벽층(140)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제1 격벽층(140)은 후술할 제2 격벽층(150)에 비해 식각 선택비가 상대적으로 높은 물질을 포함할 수 있다. 예를 들면, 상기 제1 격벽층(140)은 상기 제2 격벽층(150)보다 높은 건식 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제1 격벽층(140)은 실리콘 질화물(SiNx)를 포함하고, 상기 제2 격벽층(150)은 실리콘 산화물(SiOx)를 포함할 수 있다.
도 2d를 참조하면, 상기 제1 격벽층(140) 상에 제2 격벽층(150)을 형성한다. 상기 제2 격벽층(150)은 약 0.5nm 내지 1nm 의 두께를 가질 수 있다. 상기 제2 격벽층(150)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제2 격벽층(150)은 상기 제1 격벽층(140)에 비해 식각 선택비가 상대적으로 낮은 물질을 포함할 수 있다. 예를 들면, 상기 제2 격벽층(140)은 상기 제1 격벽층(150)보다 낮은 건식 식각 선택비를 갖는 물질을 포함할 수 있다. 예를 들면, 상기 제1 격벽층(140)은 실리콘 질화물(SiNx)를 포함하고, 상기 제2 격벽층(150)은 실리콘 산화물(SiOx)를 포함할 수 있다.
도 2e를 참조하면, 상기 제2 격벽층(150) 상에 제3 층(160)을 형성한다. 상기 제3 층(160)은 상기 제2 격벽층(150) 상에 증착되어 형성될 수 있다. 예를 들면 상기 제3 층(160)은 프린팅(printing) 공정, 스퍼터링(sputtering) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정, 펄스 레이저 증착(pulsed laser deposition PLD) 공정, 진공 증착(vacuum evaporation) 공정, 원자층 적층(atomic layer deposition ALD) 공정 등을 이용하여 상기 베이스 기판(110) 상에 형성될 수 있다. 상기 제3 층(160)은 구리(Cu), 은(Ag), 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 티타늄(Ti), 망간(Mn), 또는 이들의 합금을 포함하는 단일층 구조 또는 서로 다른 물질을 포함하는 복수의 금속층을 포함하는 다층구조를 가질 수 있다. 예를 들면, 상기 제3 층(160)은 알루미늄(Al)을 포함할 수 있다.
상기 제3 층(160) 상에 제4 층(170)을 형성한다. 상기 제4 층(170)은 상기 제3 층(160) 상에 증착되어 형성될 수 있다. 예를 들면 상기 제2 층(130)은 프린팅(printing) 공정, 스퍼터링(sputtering) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정, 펄스 레이저 증착(pulsed laser deposition PLD) 공정, 진공 증착(vacuum evaporation) 공정, 원자층 적층(atomic layer deposition ALD) 공정 등을 이용하여 상기 제1 층(120) 상에 형성될 수 있다. 상기 제2 층(130)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다. 예를 들면, 상기 제2 층(130)은 티타늄을 포함할 수 있다.
도 2f 및 2g 를 참조하면, 상기 제4 층(170) 상에 제5 층(180)을 형성한다. 예를 들면, 상기 제5 층(180)은 스핀 코팅 공정, 화학 기상 증착 공정, 플라즈마 증대 화학 기상 증착 공정, 고밀도 플라즈마-화학 기상 증착 공정 등을 이용하여 형성될 수 있다.
상기 제5 층(180)은 후술할 제6 층(185)과 다른 물질을 포함할 수 있다. 예를 들면, 상기 제5 층(180)은 실리콘 질화물(SiNx)를 포함하고, 상기 제6 층(185)은 실리콘 산화물(SiOx)을 포함할 수 있다.
도 2g를 참조하면, 상기 제5층(180)상에 포토레지스트 패턴(190a)을 형성한다. 상기 포토레지스트 패턴(190a)은 상기 제5 층(180) 상에 포토레지스트층(미도시)을 형성한 후, 상기 포토레지스트층을 패터닝하여 형성될 수 있다. 예를 들면, 상기 포토레지스트 패턴(190a)은 포토리소그래피(photolithography) 공정, 소프트 리소그래피(soft lithography) 공정, 나노 임프린트(nano imprint) 공정 또는 스캐닝 프로브 리소그래피(scanning probelithography) 공정 등을 이용하여 형성될 수 있다.
도 2h를 참조하면, 상기 포토레지스트 패턴(190a)을 마스크로 이용하여 상기 제5 층(180)을 패터닝하여 제5 층-패턴(180a)를 형성한다. 상기 제5 층-패턴(180a)은 상기 포토레지스트 패턴(190a)과 실질적으로 동일한 패턴 형상을 가질 수 있다. 이후, 상기 포토레지스트 패턴(190a)을 제거 한다.
도 2i를 참조하면, 상기 제5 층-패턴(180a) 및 상기 제4 층(170) 상에 제6 층(185)을 형성한다. 상기 제6 층(185)은 상기 제5 층-패턴(180a)의 상면과 측면, 상기 제5 층-패턴(180a)이 커버하지 않는 상기 제4 층(170)의 상면을 모두 커버하도록 형성된다.
상기 제6 층(185)은 상기 제5 층-패턴(180a)과 다른 물질을 포함할 수 있다. 예를 들면, 상기 제5 층-패턴(180a)은 실리콘 질화물(SiNx)를 포함하고, 상기 제6 층(185)은 실리콘 산화물(SiOx)을 포함할 수 있다.
도 2j를 참조하면, 상기 제6 층(185)를 식각하여 제6 층-패턴(185a)를 형성한다. 상기 제 6층(185)은 식각되어 단면도 상에서 세로 방향으로 연장되는 격벽 형태로 남아 상기 제6 층-패턴(185a)을 형성한다. 따라서, 상기 제6 층-패턴(185a)이 격벽을 이루고 그 내부 공간에 상기 제5 층-패턴(180a)이 채워진 형태를 갖는다.
이후, 상기 제5 층-패턴(180a)을 제거 할 수 있다. 예를 들면 상기 제5 층-패턴(180a)은 스트리핑(stripping) 공정에 의해 제거될 수 있다.
이때, 상기 제6 층-패턴(185a)은 서로 일정 간격 이격된 복수의 격벽들 일 수 있다. 상기 제6 층-패턴(185a)의 상기 격벽들은 서로 약 2um 내지 약 4um 이격되어 형성될 수 있다. 상기 제6 층-패턴(185a)의 상기 격벽은 각각 약 1.25nm 내지 2.5nm 의 폭을 가질 수 있다.
상기 제6 층-패턴(185a)의 상기 격벽들이 서로 이격된 거리는 후술할 제2 격벽층-패턴(150a)들 사이의 이격 거리와 실질적으로 동일할 수 있다. 또한, 상기 제6 층-패턴(185a)의 상기 격벽의 상기 폭은 상기 제2 격벽층-패턴(150a)의 폭과 실질적으로 동일할 수 있다.
도 2k를 참조하면, 상기 제6 층-패턴(185a)을 마스크로 이용하여 상기 제4 층(170) 및 상기 제3 층(160)을 패터닝하여 제4 층-패턴(170a) 및 제3 층-패턴(160a)을 형성한다. 예를 들면, 상기 제6 층-패턴(185a)을 마스크로 이용하여 상기 제5 층(170) 및 상기 제4 층(160)을 건식 식각(dry etch)하여, 상기 제5 층-패턴(170a) 및 제4 층-패턴(160a)을 형성할 수 있다.
이후, 상기 제6 층-패턴(185a)을 제거할 수 있다.
도 2l를 참조하면, 상기 제5 층-패턴(170a) 및 상기 제4 층-패턴(160a)을 마스크로 이용하여, 상기 제2 격벽층(150) 및 상기 제1 격벽층(140)을 패터닝 하여 제2 격벽층-패턴(150a) 및 제1 격벽층-패턴(140a)을 형성한다.
상기 제1 격벽층-패턴(140a)은 상기 제2 격벽층-패턴(150a) 보다 식각 선택비가 높은 물질을 포함하므로, 상기 제1 격벽층-패턴(140a)의 폭은 상기 제2 격벽층-패턴(150a)의 폭 보다 크다. 즉, 상기 제1 격벽층-패턴(140a)과 상기 제2 격벽층-패턴(150a)이 이루는 단면은 T 자 형태일 수 있다.
예를 들면, 상기 제1 격벽층-패턴(140a)은 상기 제2 격벽층-패턴(150a) 보다 건식 식각(dry etch) 선택비가 높은 물질을 포함하고, 플루오르 계열 가스를 사용하여 상기 제1 및 제2 격벽층들(140, 150)을 건식 식각할 수 있다.
예를 들면, 상기 제2 격벽층(150) 및 상기 제1 격벽층(140)이 패터닝될 때, 상기 제1 격벽층(140)은 상기 제2 격벽층(150) 보다 건식 식각 선택비가 높은 물질을 포함하므로, 상기 제2 격벽층-패턴(150a)의 폭은 상기 제1 격벽층-패턴(140a)의 폭 보다 작게 형성할 수 있다. 즉, 상기 제1 격벽층-패턴(140a)과 상기 제2 격벽층-패턴(150a)이 이루는 단면은 T 자 형태일 수 있다.
도시하지 않았으나, 상기 제1 및 제2 격벽층-패턴들(140a, 150a) 사이에 상기 제2 층(130) 상에 후술할 블록 공중합체층(135)을 형성하기 전에, 상기 제2 층(130) 상에 중성층을 형성할 수 있다.
상기 중성층은 친수성 또는 소수성도 갖지 않는 화학적으로 중성을 나타낸다. 상기 중성층은 자기조립 단분자층(Self-assembled Monolayer: SAM), 폴리머 브러쉬(Polymer Brush) 및 MAT(cross-linked random copolymer mat) 또는 MAT(cross-linked random copolymer mat) 등을 포함하는 유기 단분자층을 포함한다.
상기 자기조립 단분자층을 형성하는 물질의 구체적인 예로서는, 펜틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 토일트리클로로실란(Tolyltrichlorosilane: TTCS), 2-[(트리메톡시실일)에틸]-2-피리딘(2-[(trimethoxysilyl)ethl]-2-pyridine: PYRTMS)), 4-바이페닐일트리메톡시실란(4-biphenylyltrimethowysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-NACThthyltrimehtoxysilane: NACTTMS), 1-[(트리메톡시실일)메틸]나프탈렌(1-[(trimethoxysilyl)methyl]nACThthalene: MNATMS), (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS} 등을 들 수 있다.
상기 폴리머 브러쉬의 구체적인 예로서는, 폴리스티렌-랜덤-폴리(메틸메타크릴레이트) [polystyrene-randompoly(methylmethacrylate), PS-random-PMMA]를 들 수 있다.
상기 MAT의 구체적인 예로서는, 벤조사이클로부텐-기능화 폴리스티렌-랜덤-폴리(메타크릴레이트) 코폴리머 [Benzocyclobutene-functionalized polystyrene-r-poly(methacrylate) copolymer, P(s-r-BCB-r-MMA)]를 들 수 있다.
예를 들면, 상기 중성층은 PS-랜덤-PMMA를 포함한다.
도면으로 도시하지 않았으나, 상기 중성층을 형성하기 이전에 상기 제2 층(130) 상에 산성 용액을 이용하여 상기 제2 층(130)의 표면을 전처리할 수 있다. 상기 전처리에 의해서, 상기 제2 층(130)과 상기 중성층의 친화력을 향상시킬 수 있다. 상기 산성 용액의 예로서는, 불산(Hydrofluoric acid, HF)을 들 수 있다.
도 2m 및 도 3을 참조하면, 상기 제1 및 제2 격벽층-패턴들(140a, 150a) 사이에 상기 제2 층(130) 상에 블록 공중합체층(135)을 형성한다.
상기 블록 공중합체층(135)은 2 개의 폴리머 블록으로 이루어지는 블록 공중합체(block copolymer)를 포함할 수 있다. 예를 들면, 상기 블록 공중합체는 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체로 이루어질 수 있다. 또한, 상기 블록 공중합체는 2 종류의 블록 공중합체 (A, B)로 이루어지는 2중(AB) 공중합체, 2 종류의 블록 공중합체(A, B)로 이루어지는 3중(ABA) 공중합체, 3 종류의 블록 공중합체(A,B,C)로 이루어지는 3중(ABC) 공중합체, 또는 다중 공중합체 (multi-component block copolymer)로 이루어질 수 있다. 상기 블록 공중합체는 약 3,000 ∼ 2,000,000 g/mol의 분자량을 가지는 선형 또는 분기형 고분자로 이루어질 수 있다.
상기 블록 공중합체의 예로는 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-blockpolymethylmethacrylate), 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-blockpolybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산(polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트(polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘(polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘(polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-blockpolyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트 (polyisoprene-blockpolymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-blockpolyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-blockpolybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-blockpolymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-blockpolybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtylene-blockpolydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylmethacrylate-blockpolybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트 (polyethylethylene-blockpolymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트 (polystyrene-blockpolybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-block-polyisoprene), 폴리스티렌-블록-폴리디메틸실록산(polystyrene-blockpolydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘(polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘
(polyethylene-block-polyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridineblock-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-blockpolyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌 옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트(polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산 (polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-blockpolyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-blockpolymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔 (polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔 (polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-blockpolybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-blockpolybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-blockpolyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌(polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 polyisobutylene-blockpolybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부 틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-blockpolyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-blockpolydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-blockpolymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌(polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌 (polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌 (polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-blockpolyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxideblock-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylateblock-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)등을 들 수 있다.
또한, 상기 블록 공중합체층(135)은 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체와, 상기 제1 폴리머 블록과 동일한 반복 단위를 가지는 제1 호모폴리머와, 상기 제2 폴리머 블록과 동일한 반복 단위를 가지는 제2 호모폴리머를 포함할 수 있다. 예를들면, 상기 블록 공중합체층(135) 내의 블록 공중합체가 폴리스티렌(PS)-폴리메틸메타크릴레이트(PMMA) 블록 공중합체인 경우, 상기 물질층(110)은 제1 호모폴리머로서 PS와, 상기 제2 호모폴리머로서 PMMA를 각각 더 포함할 수 있다. 상기 블록 공중합체층(135) 내에서 상기 제1 호모폴리머 와 제2 호모폴리머의 첨가량을 동일하게 할 수 있다. 상기 제1 호모폴리머 및 제2 호모폴리머는 각각 상기 블록공중합체의 중량을 기준으로 0 ∼ 60 중량%의 양으로 첨가될 수 있다.
상기 블록 공중합체층(135)의 상분리를 통해 상기 블록 공중합체층(135)의 성분들을 재배열시켜 서로 다른 성분의 모노머 유니트로 이루어지는 복수의 제1 블록(135a) 및 복수의 제2 블록(135b)을 포함하는 미세 패턴층을 형성한다. 상기 복수의 제1 블록(135a) 및 복수의 제2 블록(135b)은 이들을 구성하는 폴리머의 반복 단위의 구조에 따라 극성이 서로 다르다.
상기 블록 공중합체층(135)에서 상분리된 블록 공중합체의 각각의 폴리머 블록들은 그들이 포함하고 있는 친수성기에 따라 서로 다른 극성을 가지고 있다. 상기 제1 블록(135a) 및 상기 제2 블록(135b)은 상기 제2 층(130) 상에 교대로 반복 배치된다. 상기 블록 공중합체층(135)의 상분리를 통해 상기 블록 공중합체층(135)의 성분들을 재배열시키기 위하여, 상기 블록 공중합체층(135) 내의 블록 공중합체의 유리전이온도(Tg_BC) 이상이면서 상기 블록 공중합체가 열분해되지 않는 온도 이하 범위에서 상기 블록 공중합체층(135)을 어닐링한다. 예를 들면, 상기 블록 공중합체층(135)을 상분리하기 위하여 약 100 ∼ 190 ℃의 범위 내에서 선택되는 온도하에서 약 1 ∼ 24 시간 동안 상기 블록 공중합체층(135)을 어닐링할 수 있다. 예를 들어 PS-b-PMMA의 경우, 약 100℃ 이상에서 자기 조립이 가능하나, 저온에서는 자기 조립이 완성되는데 오랜 시간이 걸리게 된다. 따라서 산소를 배제한 약 250℃의 고진공 분위기에서 열처리를 할 수 있으며, 이 경우 분자의 유동 흐름이 원활해 짧은 시간에 규칙적인 자기 조립을 완성할 수 있다.
열처리 이전의 상기 블록 공중합체의 상기 제1 블록과 상기 제2 블록은 특정 패턴을 형성하지 않고 무질서하게 분포하고 있다가, 열처리를 진행하면 분자의 유동이 생기면서 일정한 패턴을 형성하게 된다. 즉, 상기 제1 블록들이 모여 일정한 패턴을 형성하고, 상기 제2 블록들이 모여 일정한 패턴을 형성한다. 상기 블록 공중합체의 상기 제1 블록과 상기 제2 블록은 라멜라 구조를 형성한다.
상기 각각의 제1 블록 및 제2 블록의 폭 및 높이는 필요에 따라 적절하게 선택될 수 있다. 예를 들면, 상기 각각의 제1 블록 및 제2 블록의 폭은 약 45nm 내지 약 65nm 이고, 높이는 약 80nm 내지 약 200nm 일 수 있다.
도 3을 다시 참조하면, 상기 제1 격벽층-패턴(140a)의 폭 및 높이는 필요에 따라 적절하게 선택될 수 있다. 예를 들면, 상기 제1 격벽층-패턴(140a)의 제1 폭(Wa)은 약 0.5um 내지 약 1um 일 수 있다.
상기 제1 격벽층-패턴(140a)의 높이는 상기 각각의 제1 블록 및 제2 블록의 높이보다 2배 이상 클 수 있다. 예를 들면, 상기 제1 격벽층-패턴(140a)의 제1 높이(Ha)는 약 0.5 내지 1um 일 수 있다.
상기 제2 격벽층-패턴(150a)의 폭 및 높이는 필요에 따라 적절하게 선택될 수 있다. 상기 제2 격벽층-패턴(150a)의 제2 폭(Wb)는 상기 제1 격벽층-패턴(140a)의 상기 제1 폭(Wa)의 약 2.5배이고, 상기 제2 격벽층-패턴(150a)의 제2 높이(Hb)는 상기 제1 격벽층-패턴(140a)의 상기 제1 높이(Ha)와 실질적으로 동일할 수 있다. 예를 들면, 상기 제2 격벽층-패턴(150a)의 제1 폭(Wb)은 약 1.25um 내지 약 2.5um 일 수 있다. 상기 제2 격벽층-패턴(150a)의 상기 제2 높이(Hb)는 약 0.5 내지 1um 일 수 있다.
도 2n를 참조하면, 상기 제2 층(130) 상에 상기 블록 공중합체층(135)으로부터 미세 패턴(136)을 형성한다. 상기 미세 패턴층에서 상기 복수의 제1 블록(135a) 및 복수의 제2 블록(135b) 중 어느 하나를 제거하여 미세 패턴(136)를 형성한다. 예를 들면 상기 복수의 제2 블록(135b)을 제거할 수 있다. 그러나, 본 발명은 이에 한정되는 것은 아니며, 상기 복수의 제1 블록(135a)을 제거하여 상기 미세 패턴 마스크를 형성할 수도 있다.
상기 제1 블록(135a) 및 상기 제2 블록(135b) 중 어느 하나를 제거하기 위하여, 상기 제1 블록(135a) 또는 상기 제2 블록(135b)은 습식 식각(dry etching) 또는 건식 식각(wet etching)으로 제거될 수 있다. 상기 블록 공중합체가 PS-b-PMMA인 경우, 자외선오존 처리(UV-ozone Treatment: UVO) 후 아세틱 에시드 용액을 이용하여 습식 식각할 수 있고, 건식 식각인 산소플라즈마 식각을 이용하여 PMMA 블록만 선택적으로 제거할 수 있다.
도 2o를 참조하면, 상기 미세 패턴(136)을 마스크로 이용하여, 상기 제1 층(120) 및 상기 제2 층(130)을 패터닝하여, 격벽 패턴(120a)과 와이어 그리드 패턴(120b) 및 금속 패턴(130a, 130b)을 형성한다. 예를 들면, 상기 미세 패턴(136)을 마스크로 이용하여, 상기 제1 층(120) 및 상기 제2 층(130)을 건식 식각하여, 상기 격벽 패턴(120a)과 상기 와이어 그리드 패턴(120b) 및 상기 금속 패턴(130a, 130b)을 형성할 수 있다. 이에 따라, 편광 소자를 형성할 수 있다.
이때, 상기 제1 격벽층-패턴(140a)의 상기 제1 폭(Wa)이 상기 제2 격벽층-패턴(150a)의 상기 제2 폭(Wb)보다 작고, 상기 제1 격벽층-패턴(140a)의 상기 제1 높이(Ha)가 상기 블록 공중합체층(135)의 상기 제1 및 제2 블록들의 높이보다 2배 이상 클 수 있다. 이에 따라, 상기 제1 격벽층-패턴(140a)의 주변에서 상기 제1 및 제2 블록들이 서로 뭉쳐져서 균일한 패턴을 형성하지 못한 부분은 상기 제2 격벽층-패턴(150a)에 의해 커버되므로, 상기 제2 격벽층-패턴(150a)들 사이의 영역에 대응하여 균일한 와이어 그리드 패턴을 형성할 수 있다.
또한, 상기 제2 격벽층(150) 및 상기 제1 격벽층(140)이 패터닝될 때, 상기 제1 격벽층(140)은 상기 제2 격벽층(150) 보다 건식 식각 선택비가 높은 물질을 포함하므로, 상기 제2 격벽층-패턴(150a)의 폭은 상기 제1 격벽층-패턴(140a)의 폭 보다 작게 형성할 수 있다.
도 2o 및 도 1을 다시 참조하면, 상기 편광 소자는 상기 베이스 기판(110), 상기 격벽 패턴(120a), 상기 와이어 그리드 패턴(120b) 및 상기 금속 패턴(130a, 130b)을 포함한다.
상기 격벽 패턴(120a)이 상기 베이스 기판(110) 상에 배치된다. 상기 격벽 패턴(120a)은 상기 편광 소자의 일 단면 상에서 소정거리 이격되도록 복수개가 배치될 수 있다. 상기 격벽 패턴(120a)은 높이(H) 및 제1 폭(W1)을 갖는다. 상기 격벽 패턴(120a)은 후술할 상기 와이어 그리드 패턴(120b)의 와이어 그리드들의 연장방향과 동일한 방향으로 연장될 수 있다.
예를 들면, 상기 높이(H)는 약 80nm(나노미터) 내지 약 200nm일 수 있다. 상기 제1 폭(W1)은 약 1.25um(마이크로 미터) 내지 약 2.5um일 수 있다.
예를 들면, 이웃하는 두개의 상기 격벽 패턴(120a)은 약 2 um 내지 약 4 um이격되어 배치될 수 있다. 즉, 이웃하는 두개의 상기 격벽 패턴(120a) 사이의 이격거리(D)는 약 2 um 내지 약 4 um일 수 있다.
상기 와이어 그리드 패턴(120b)은 상기 베이스 기판(110) 상에 상기 격벽 패턴(120a)들 사이에 배치된다. 상기 와이어 그리드 패턴(120b)은 일방향으로 연장된 복수의 와이어 그리드(wire grid)들을 형성한다. 상기 와이어 그리드는 높이(H) 및 폭(L)을 갖는다. 이웃하는 상기 와이어 그리드들은 간격(S)만큼 이격되어 배치된다. 따라서, 상기 금속 패턴(120)은 상기 높이(H), 상기 폭(L) 및 피치(P; L+S)를 갖는 와이어 그리드를 형성한다.
상기 피치(P)는 상기 폭(L) 및 상기 간격(S)의 합이다. 상기 와이어 그리드의 상기 높이(H), 상기 폭(L) 및 상기 간격(S)은 상기 와이어 그리드 패턴(120b)의 재질에 따라 최적 범위를 가질 수 있다. 예를 들면, 상기 폭(L)은 약 45nm 내지 약 65nm 이고, 상기 간격(S)은 약 45nm 내지 약 65nm 이고, 상기 높이(H)는 약 80nm 내지 약 200nm 일 수 있다.
상기 와이어 그리드 패턴(120b)의 크기는 상기 제1 층(120)의 두께 및 상기 블록 공중합체의 상기 제1 블록(135a) 및 상기 제2 블록(135b)을 적절히 조절하여 조절될 수 있다.
상기 와이어 그리드 패턴(120b) 상에는 상기 금속 패턴(130b)이 더 배치될 수 있다. 상기 금속 패턴(130b)의 두께는 약 10 내지 20nm 일 수 있다.
도 4는 본 발명의 일 실시예에 따른 편광 소자의 제조 방법을 설명하기 위한 부분 확대도이다.
도 2l 내지 2m 및 도4를 참조하면, 상기 제5 층-패턴(170a) 및 상기 제4 층-패턴(160a)을 마스크로 이용하여, 상기 제2 격벽층(150) 및 상기 제1 격벽층(140)을 패터닝 하여 제2 격벽층-패턴(150a) 및 제1 격벽층-패턴(140a)을 형성한다.
상기 제1 격벽층-패턴(140a)은 상기 제2 격벽층-패턴(150a) 보다 식각 선택비가 높은 물질을 포함하므로, 상기 제1 격벽층-패턴(140a)의 폭은 상기 제2 격벽층-패턴(150a)의 폭 보다 크다. 즉, 상기 제1 격벽층-패턴(140a)과 상기 제2 격벽층-패턴(150a)이 이루는 단면은 상변이 하변 보다 긴 사다리꼴 형태일 수 있다. 또는, 상변이 하변 보다 길고, 측면이 곡선인 형태일 수 있다.
예를 들면, 상기 제1 격벽층-패턴(140a)은 상기 제2 격벽층-패턴(150a) 보다 건식 식각(dry etch) 선택비가 높은 물질을 포함하고, 플루오르 계열 가스를 사용하여 상기 제1 및 제2 격벽층들(140, 150)을 건식 식각할 수 있다.
예를 들면, 상기 제2 격벽층(150) 및 상기 제1 격벽층(140)을 패터닝될 때, 상기 제1 격벽층(140)은 상기 제2 격벽층(150) 보다 건식 식각 선택비가 높은 물질을 포함하므로, 상기 제1 격벽층-패턴(140a)의 폭은 상기 제2 격벽층-패턴(150a)의 폭 보다 크다. 즉, 상기 제1 격벽층-패턴(140a)과 상기 제2 격벽층-패턴(150a)이 이루는 단면은 상변이 하변 보다 긴 사다리꼴 형태일 수 있다.
예를 들면, 상기 단면이 사다리꼴 형태인 경우(도면 상 점선으로 표시됨), 상기 제2 격벽층-패턴(150a)의 상변(Wb)은 약 1.25nm 내지 약 2.5 nm 이고, 상기 제1 격벽층-패턴(140a)의 하변(Wa)은 약 0.5nm 내지 약 1nm이고, 상기 제1 격벽층-패턴(140a)의 제1 높이(Hb)는 약 0.5nm 내지 약 1nm이고, 상기 제2 격벽층-패턴(150a)의 제2 높이(Hb)는 약 0.5nm 내지 약 1nm일 수 있다.
또한, 상기 단면은 측변이 곡선을 갖는 형태일 수 있다. (도면 상 실선으로 표시됨) 이때, 상기 제2 격벽층-패턴(150a)의 상변(Wb)은 약 1.25nm 내지 약 2.5 nm 이고, 상기 제1 격벽층-패턴(140a)의 하변(Wa)은 약 0.5nm 내지 약 1nm이고, 상기 제1 격벽층-패턴(140a)의 제1 높이(Hb)는 약 0.5nm 내지 약 1nm이고, 상기 제2 격벽층-패턴(150a)의 제2 높이(Hb)는 약 0.5nm 내지 약 1nm일 수 있다.
도시하지 않았으나, 상기 제1 및 제2 격벽층-패턴들(140a, 150a) 사이에 상기 제2 층(130) 상에 후술할 블록 공중합체층(135)을 형성하기 전에, 상기 제2 층(130) 상에 중성층을 형성할 수 있다.
상기 중성층은 친수성 또는 소수성도 갖지 않는 화학적으로 중성을 나타낸다. 상기 중성층은 자기조립 단분자층(Self-assembled Monolayer: SAM), 폴리머 브러쉬(Polymer Brush) 및 MAT(cross-linked random copolymer mat) 또는 MAT(cross-linked random copolymer mat) 등을 포함하는 유기 단분자층을 포함한다.
상기 자기조립 단분자층을 형성하는 물질의 구체적인 예로서는, 펜틸트리클로로실란(Phenethyltrichlorosilane: PETCS), 페닐트리클로로실란(Phenyltrichlorosilane: PTCS), 벤질트리클로로실란(Benzyltrichlorosilane: BZTCS), 토일트리클로로실란(Tolyltrichlorosilane: TTCS), 2-[(트리메톡시실일)에틸]-2-피리딘(2-[(trimethoxysilyl)ethl]-2-pyridine: PYRTMS)), 4-바이페닐일트리메톡시실란(4-biphenylyltrimethowysilane: BPTMS), 옥타데실트리클로로실란(Octadecyltrichlorosilane: OTS), 1-나프틸트리메톡시실란(1-NACThthyltrimehtoxysilane: NACTTMS), 1-[(트리메톡시실일)메틸]나프탈렌(1-[(trimethoxysilyl)methyl]nACThthalene: MNATMS), (9-메틸안트라세닐)트리메톡시실란{(9-methylanthracenyl)trimethoxysilane: MANTMS} 등을 들 수 있다.
상기 폴리머 브러쉬의 구체적인 예로서는, 폴리스티렌-랜덤-폴리(메틸메타크릴레이트) [polystyrene-randompoly(methylmethacrylate), PS-random-PMMA]를 들 수 있다.
상기 MAT의 구체적인 예로서는, 벤조사이클로부텐-기능화 폴리스티렌-랜덤-폴리(메타크릴레이트) 코폴리머 [Benzocyclobutene-functionalized polystyrene-r-poly(methacrylate) copolymer, P(s-r-BCB-r-MMA)]를 들 수 있다.
예를 들면, 상기 중성층은 PS-랜덤-PMMA를 포함한다.
도면으로 도시하지 않았으나, 상기 중성층을 형성하기 이전에 상기 제2 층(130) 상에 산성 용액을 이용하여 상기 제2 층(130)의 표면을 전처리할 수 있다. 상기 전처리에 의해서, 상기 제2 층(130)과 상기 중성층의 친화력을 향상시킬 수 있다. 상기 산성 용액의 예로서는, 불산(Hydrofluoric acid, HF)을 들 수 있다.
도 2m 및 도 4 를 다시 참조하면, 상기 제1 및 제2 격벽층-패턴들(140a, 150a) 사이에 상기 제2 층(130) 상에 블록 공중합체층(135)을 형성한다. 상기 블록 공중합체층(135)은 2 개의 폴리머 블록으로 이루어지는 블록 공중합체(block copolymer)를 포함할 수 있다. 예를 들면, 상기 블록 공중합체는 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체로 이루어질 수 있다. 또한, 상기 블록 공중합체는 2 종류의 블록 공중합체 (A, B)로 이루어지는 2중(AB) 공중합체, 2 종류의 블록 공중합체(A, B)로 이루어지는 3중(ABA) 공중합체, 3 종류의 블록 공중합체(A,B,C)로 이루어지는 3중(ABC) 공중합체, 또는 다중 공중합체 (multi-component block copolymer)로 이루어질 수 있다. 상기 블록 공중합체는 약 3,000 ∼ 2,000,000 g/mol의 분자량을 가지는 선형 또는 분기형 고분자로 이루어질 수 있다.
상기 블록 공중합체의 예로는 폴리스티렌-블록-폴리메틸메타크릴레이트 (polystyrene-blockpolymethylmethacrylate), 폴리부타디엔-폴리부틸메타크릴레이트 (polybutadiene-blockpolybutylmethacrylate), 폴리부타디엔-블록-폴리디메틸실록산(polybutadiene-block-polydimethylsiloxane), 폴리부타디엔-블록-폴리메틸메타크릴레이트(polybutadiene-block-polymethylmethacrylate), 폴리부타디엔-블록-폴리비닐피리딘(polybutadiene-block-polyvinylpyridine), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트 (polybutylacrylate-block-polymethylmethacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘(polybutylacrylate-block-polyvinylpyridine), 폴리이소프렌-블록-폴리비닐피리딘 (polyisoprene-blockpolyvinylpyridine), 폴리이소프렌-블록-폴리메틸메타크릴레이트(polyisoprene-blockpolymethylmethacrylate), 폴리헥실아클리레이트-블록-폴리비닐피리딘(polyhexylacrylate-blockpolyvinylpyridine), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-blockpolybutylmethacrylate), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트(polyisobutylene-blockpolymethylmethacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트(polyisobutylene-blockpolybutylmethacrylate), 폴리이소부틸렌-블록-폴리디메틸실록산 (polyisobtylene-blockpolydimethylsiloxane), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트(polybutylmethacrylate-blockpolybutylacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트(polyethylethylene-blockpolymethylmethacrylate), 폴리스티렌-블록-폴리부틸메타크릴레이트(polystyrene-blockpolybutylmethacrylate), 폴리스티렌-블록-폴리부타디엔 (polystyrene-block-polybutadiene), 폴리스티렌-블록-폴리이소프렌 (polystyrene-block-polyisoprene), 폴리스티렌-블록-폴리디메틸실록산(polystyrene-blockpolydimethylsiloxane), 폴리스티렌-블록-폴리비닐피리딘 (polystyrene-block-polyvinylpyridine), 폴리에틸에틸렌-블록-폴리비닐피리딘(polyethylethylene-block-polyvinylpyridine), 폴리에틸렌-블록-폴리비닐피리딘
(polyethylene-block-polyvinylpyridine), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트 (polyvinylpyridineblock-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리이소프렌 (polyethyleneoxide-blockpolyisoprene), 폴리에틸렌옥사이드-블록-폴리부타디엔 (polyethyleneoxide-block-polybutadiene), 폴리에틸렌 옥사이드-블록-폴리스티렌 (polyethyleneoxide-block-polystyrene), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트(polyethyleneoxide-block-polymethylmethacrylate), 폴리에틸렌옥사이드-블록-폴리디메틸실록산 (polyethyleneoxide-block-polydimethylsiloxane), 폴리스티렌-블록-폴리에틸렌옥사이드 (polystyrene-blockpolyethyleneoxide), 폴리스티렌-블록-폴리메틸메타크릴레이트-블록-폴리스티렌 (polystyrene-blockpolymethylmethacrylate-block-polystyrene), 폴리부타디엔-블록-폴리부틸메타크릴레이트-블록-폴리부타디엔(polybutadiene-block-polybutylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리디메틸실록산-블록-폴리부타디엔(polybutadiene-block-polydimethylsiloxane-block-polybutadiene), 폴리부타디엔-블록-폴리메틸메타크릴레이트-블록-폴리부타디엔(polybutadiene-block-polymethylmethacrylate-block-polybutadiene), 폴리부타디엔-블록-폴리비닐피리딘-블록-폴리부타디엔 (polybutadiene-block-polyvinylpyridine-blockpolybutadiene), 폴리부틸아크릴레이트-블록-폴리메틸메타크릴레이트-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polymethylmethacrylate-block-polybutylacrylate), 폴리부틸아크릴레이트-블록-폴리비닐피리딘-블록-폴리부틸아크릴레이트 (polybutylacrylate-block-polyvinylpyridine-blockpolybutylacrylate), 폴리이소프렌-블록-폴리비닐피리딘-블록-폴리이소프렌 (polyisoprene-blockpolyvinylpyridine-block-polyisoprene), 폴리이소프렌-블록-폴리메틸메타크릴레이트-블록-폴리이소프렌(polyisoprene-block-polymethylmethacrylate-block-polyisoprene), 폴리헥실아크릴레이트-블록-폴리비닐피리딘-블록-폴리헥실아크릴레이트 (polyhexylacrylate-block-polyvinylpyridine-block-polyhexylacrylate), 폴리이소부틸렌-블록-폴리부틸메타크릴레이트-블록-폴리이소부틸렌 polyisobutylene-blockpolybutylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리메틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polymethylmethacrylate-block-polyisobutylene), 폴리이소부틸렌-블록-폴리부 틸메타크릴레이트-블록-폴리이소부틸렌 (polyisobutylene-block-polybutylmethacrylate-blockpolyisobutylene), 폴리이소부틸렌-블록-폴리디메틸실록산-블록-폴리이소부틸렌 (polyisobutylene-blockpolydimethylsiloxane-block-polyisobutylene), 폴리부틸메타크릴레이트-블록-폴리부틸아크릴레이트-블록-폴리부틸메타크릴레이트 (polybutylmethacrylate-block-polybutylacrylate-block-polybutylmethacrylate), 폴리에틸에틸렌-블록-폴리메틸메타크릴레이트-블록-폴리에틸에틸렌 (polyethylethylene-blockpolymethylmethacrylate-block-polyethylethylene), 폴리스티렌-블록-폴리부틸메타크릴레이트-블록-폴리스티렌(polystyrene-block-polybutylmethacrylate-block-polystyrene), 폴리스티렌-블록-폴리부타디엔-블록-폴리스티렌 (polystyrene-block-polybutadiene-block-polystyrene), 폴리스티렌-블록-폴리이소프렌-블록-폴리스티렌 (polystyrene-block-polyisoprene-block-polystyrene), 폴리스티렌-블록-폴리디메틸실록산-블록-폴리스티렌 (polystyrene-block-polydimethylsiloxane-block-polystyrene), 폴리스티렌-블록-폴리비닐피리딘-블록-폴리스티렌 (polystyrene-block-polyvinylpyridine-block-polystyrene), 폴리에틸에틸렌-블록-폴리비닐피리딘-블록-폴리에틸에틸렌 (polyethylethylene-block-polyvinylpyridine-block-polyethylethylene), 폴리에틸렌-블록-폴리비닐피리딘-블록-폴리에틸렌 (polyethylene-block-polyvinylpyridine-block-polyethylene), 폴리비닐피리딘-블록-폴리메틸메타크릴레이트-블록-폴리비닐피리딘 (polyvinylpyridine-block-polymethylmethacrylate-blockpolyvinylpyridine), 폴리에틸렌옥사이드-블록-폴리이소프렌-블록-폴리에틸렌옥사이드 (polyethyleneoxideblock-polyisoprene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리부타디엔-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polybutadiene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리스티렌-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polystyrene-block-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리메틸메타크릴레이트-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polymethylmethacrylateblock-polyethyleneoxide), 폴리에틸렌옥사이드-블록-폴리디메틸실록산-블록-폴리에틸렌옥사이드 (polyethyleneoxide-block-polydimethylsiloxane-block-polyethyleneoxide), 및 폴리스티렌-블록-폴리에틸렌옥사이드-블록-폴리스티렌 (polystyrene-block-polyethyleneoxide-block-polystyrene)등을 들 수 있다.
또한, 상기 블록 공중합체층(135)은 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체와, 상기 제1 폴리머 블록과 동일한 반복 단위를 가지는 제1 호모폴리머와, 상기 제2 폴리머 블록과 동일한 반복 단위를 가지는 제2 호모폴리머를 포함할 수 있다. 예를들면, 상기 블록 공중합체층(135) 내의 블록 공중합체가 폴리스티렌(PS)-폴리메틸메타크릴레이트(PMMA) 블록 공중합체인 경우, 상기 물질층(110)은 제1 호모폴리머로서 PS와, 상기 제2 호모폴리머로서 PMMA를 각각 더 포함할 수 있다. 상기 블록 공중합체층(135) 내에서 상기 제1 호모폴리머 와 제2 호모폴리머의 첨가량을 동일하게 할 수 있다. 상기 제1 호모폴리머 및 제2 호모폴리머는 각각 상기 블록공중합체의 중량을 기준으로 0 ∼ 60 중량%의 양으로 첨가될 수 있다.
상기 블록 공중합체층(135)의 상분리를 통해 상기 블록 공중합체층(135)의 성분들을 재배열시켜 서로 다른 성분의 모노머 유니트로 이루어지는 복수의 제1 블록(135a) 및 복수의 제2 블록(135b)을 포함하는 미세 패턴층을 형성한다. 상기 복수의 제1 블록(135a) 및 복수의 제2 블록(135b)은 이들을 구성하는 폴리머의 반복 단위의 구조에 따라 극성이 서로 다르다.
상기 블록 공중합체층(135)에서 상분리된 블록 공중합체의 각각의 폴리머 블록들은 그들이 포함하고 있는 친수성기에 따라 서로 다른 극성을 가지고 있다. 상기 제1 블록(135a) 및 상기 제2 블록(135b)은 상기 제2 층(130) 상에 교대로 반복 배치된다. 상기 블록 공중합체층(135)의 상분리를 통해 상기 블록 공중합체층(135)의 성분들을 재배열시키기 위하여, 상기 블록 공중합체층(135) 내의 블록 공중합체의 유리전이온도(Tg_BC) 이상이면서 상기 블록 공중합체가 열분해되지 않는 온도 이하 범위에서 상기 블록 공중합체층(135)을 어닐링한다. 예를 들면, 상기 블록 공중합체층(135)을 상분리하기 위하여 약 100 ∼ 190 ℃의 범위 내에서 선택되는 온도하에서 약 1 ∼ 24 시간 동안 상기 블록 공중합체층(135)을 어닐링할 수 있다. 예를 들어 PS-b-PMMA의 경우, 약 100℃ 이상에서 자기 조립이 가능하나, 저온에서는 자기 조립이 완성되는데 오랜 시간이 걸리게 된다. 따라서 산소를 배제한 약 250℃의 고진공 분위기에서 열처리를 할 수 있으며, 이 경우 분자의 유동 흐름이 원활해 짧은 시간에 규칙적인 자기 조립을 완성할 수 있다.
열처리 이전의 상기 블록 공중합체의 상기 제1 블록과 상기 제2 블록은 특정 패턴을 형성하지 않고 무질서하게 분포하고 있다가, 열처리를 진행하면 분자의 유동이 생기면서 일정한 패턴을 형성하게 된다. 즉, 상기 제1 블록들이 모여 일정한 패턴을 형성하고, 상기 제2 블록들이 모여 일정한 패턴을 형성한다. 상기 블록 공중합체의 상기 제1 블록과 상기 제2 블록은 라멜라 구조를 형성한다.
도 5는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 5를 참조하면, 표시 패널은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함한다.
상기 제1 기판(100)은 제1 베이스 기판(110), 제1 편광 소자, 제1 절연층(131), 게이트 패턴, 제2 절연층(132), 액티브 패턴(A), 데이터 패턴, 제3 절연층(133) 및 제1 전극(EL1)을 포함할 수 있다.
상기 제1 베이스 기판(110)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제1 베이스 기판(110)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 제1 편광 소자는 상기 제1 베이스 기판(110) 상에 배치된다. 상기 제1 편광 소자는 편광 영역과 주변 영역을 포함한다. 상기 편광 영역은 영상을 표시하기 위한 광이 투과되는 영역이고, 상기 주변 영역은 상기 편광 영역에 인접하고 상기 광이 투과되지 않는 영역이다.
상기 제1 편광 소자는 상기 편광 영역에 배치되는 복수의 격벽 패턴(120a) 과 와이어 그리드 패턴(120b), 및 상기 주변 영역에 배치되는 판형 패턴(120c)을 포함한다.
상기 격벽 패턴(120a)은 상기 제1 베이스 기판(110) 상에 배치된다. 상기 격벽 패턴(120a)은 상기 편광 소자의 일 단면 상에서 소정거리 이격되도록 복수개가 배치될 수 있다. 상기 격벽 패턴(120a)은 높이(H) 및 제1 폭(W1)을 갖는다. 상기 격벽 패턴(120a)은 후술할 상기 와이어 그리드 패턴(120b)의 와이어 그리드들의 연장방향과 동일한 방향으로 연장될 수 있다.
예를 들면, 상기 높이(H)는 약 80nm(나노미터) 내지 약 200nm일 수 있다. 상기 제1 폭(W1)은 약 1.25um(마이크로 미터) 내지 약 2.5um일 수 있다.
상기 격벽 패턴(120a)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
예를 들면, 이웃하는 두개의 상기 격벽 패턴(120a)은 약 2 um 내지 약 4 um이격되어 배치될 수 있다. 즉, 이웃하는 두개의 상기 격벽 패턴(120a) 사이의 이격거리(D)는 약 2 um 내지 약 4 um일 수 있다.
상기 격벽 패턴(120a) 상에는 상기 금속 패턴(130a)이 더 배치될 수 있다. 상기 금속 패턴(130a)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다.
상기 와이어 그리드 패턴(120b)은 상기 베이스 기판(110) 상에 상기 격벽 패턴(120a)들 사이에 배치된다. 상기 와이어 그리드 패턴(120b)은 일방향으로 연장된 복수의 와이어 그리드(wire grid)들을 형성한다. 상기 와이어 그리드는 높이(H) 및 폭(L)을 갖는다. 이웃하는 상기 와이어 그리드들은 간격(S)만큼 이격되어 배치된다. 따라서, 상기 와이어 그리드 패턴(120b)은 상기 높이(H), 상기 폭(L) 및 피치(P; L+S)를 갖는 와이어 그리드를 형성한다.
상기 와이어 그리드 패턴(120b)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
상기 피치(P)는 상기 폭(L) 및 상기 간격(S)의 합이다. 상기 와이어 그리드의 상기 높이(H), 상기 폭(L) 및 상기 간격(S)은 상기 와이어 그리드 패턴(120b)의 재질에 따라 최적 범위를 가질 수 있다. 예를 들면, 상기 폭(L)은 약 45nm 내지 약 65nm 이고, 상기 간격(S)은 약 45nm 내지 약 65nm 이고, 상기 높이(H)는 약 80nm 내지 약 200nm 일 수 있다.
상기 와이어 그리드 패턴(120b) 상에는 상기 금속 패턴(130b)이 더 배치될 수 있다. 상기 금속 패턴(130b)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다.
상기 판형 패턴(120c)은 상기 베이스 기판(110) 상에 배치된다. 상기 판형 패턴(120c)은 후술할 박막 트랜지스터(TFT)와 중첩되게 배치되어 광이 상기 박막 트랜지스터(TFT)를 통과하는 것을 차단한다.
상기 판형 패턴(120c)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
상기 판형 패턴(120c) 상에는 상기 금속 패턴(130c)이 더 배치될 수 있다. 상기 금속 패턴(130c)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다.
상기 제1 절연층(131)은 상기 격벽 패턴(120a), 상기 와이어 그리드 패턴(120a), 상기 판형 패턴(120c) 및 상기 금속 패턴(130a,b,c)이 형성된 상기 베이스 기판(110) 상에 배치된다. 상기 제1 절연층(131)은 실리콘 산화물(SiOx)를 포함할 수 있다.
상기 게이트 패턴은 상기 제1 절연층(131) 상에 배치된다. 상기 게이트 패턴은 게이트 전극(G)을 포함할 수 있다. 상기 게이트 전극(G)은 상기 판형 패턴(120c)과 중첩하게 배치된다.
상기 게이트 전극(G)이 배치된 상기 제1 절연층(131) 상에 상기 제2 절연층(132)이 배치된다. 상기 제2 절연층(132)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질을 포함할 수 있다.
상기 제2 절연층(132) 상에 상기 액티브 패턴(A)이 배치된다. 상기 액티브 패턴(A)은 비정질 실리콘(a-Si:H)으로 이루어진 반도체층 및 n+ 비정질 실리콘(n+ a-Si:H)으로 이루어진 저항성 접촉층을 포함할 수 있다. 또한, 상기 액티브 패턴(A)은 산화물 반도체를 포함할 수 있다. 상기 산화물 반도체는 인듐(indium: In), 아연(zinc: Zn), 갈륨(gallium: Ga), 주석(tin: Sn) 또는 하프늄(hafnium: Hf) 중 적어도 하나를 포함하는 비정질 산화물로 이루어질 수 있다. 보다 구체적으로는, 인듐(In), 아연(Zn) 및 갈륨(Ga)을 포함하는 비정질 산화물, 또는 인듐(In), 아연(Zn) 및 하프늄(Hf)을 포함하는 비정질 산화물로 이루어질 수 있다. 상기 산화물 반도체에 산화인듐아연(InZnO), 산화인듐갈륨(InGaO), 산화인듐주석(InSnO), 산화아연주석(ZnSnO), 산화갈륨주석(GaSnO) 및 산화갈륨아연(GaZnO) 등의 산화물이 포함될 수 있다.
상기 액티브 패턴(A)은 소스 영역, 채널 영역 및 드레인 영역을 포함한다. 상기 채널 영역은 상기 게이트 전극(G)과 중첩하게 배치된다. 상기 소스 영역은 상기 채널 영역과 연결된다. 상기 드레인 영역은 상기 채널 영역과 연결된다.
상기 데이터 패턴이 상기 액티브 패턴(A) 상에 배치된다. 상기 데이터 패턴은 소스 전극(S) 및 드레인 전극(D)을 포함한다. 상기 소스 전극(S)은 상기 액티브 패턴(A)의 상기 소스 영역과 전기적으로 연결된다. 상기 드레인 전극(D)은 상기 액티브 패턴(A)의 상기 드레인 영역과 전기적으로 연결된다.
상기 게이트 전극(G), 상기 소스 전극(S), 상기 드레인 전극(D) 및 상기 액티브 패턴(A)은 상기 박막 트랜지스터(TFT)를 구성한다. 상기 박막 트랜지스터(TFT)를 구성한다.
상기 제3 절연층(133)은 상기 박막 트랜지스터(TFT)가 배치된 상기 제2 절연층(132) 상에 배치된다. 상기 제3 절연층(133)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx)등의 무기 물질로 형성될 수도 있고, 저유전율 유기 절연막으로 형성될 수도 있다. 또한, 무기 절연막과 유기 절연막의 이중막으로 형성될 수도 있다. 상기 제3 절연층(133)은 상기 드레인 전극(D)의 일부를 노출하는 상기 콘택홀을 갖는다.
상기 제1 전극(EL1)은 상기 제3 절연층(133) 상에 배치된다. 상기 제1 전극(EL1) 은 상기 콘택홀을 통해 상기 드레인 전극(D)과 연결된다. 상기 제1 전극(EL1)은 복수의 개구를 갖는 슬릿 패턴을 포함할 수 있다. 상기 제1 전극(EL1)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제1 전극(EL1)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 제2 기판(200)은 제2 베이스 기판(210), 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(220), 제2 전극(EL2) 및 제2 편광 소자(230)를 포함한다.
상기 제2 베이스 기판(210)은 상기 제1 기판(100)과 대향한다. 상기 제2 베이스 기판(210)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제2 베이스 기판(210)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(210) 상에 배치된다. 상기 블랙 매트릭스(BM)는 영상이 표시되는 표시 영역과 인접하고 영상이 표시되지 않는 비표시 영역에 대응되어 배치되고, 광을 차단한다. 즉, 상기 블랙 매트릭스(BM)는 상기 데이터 패턴, 상기 게이트 패턴 및 상기 박막 트랜지스터(TFT)와 중첩하게 배치될 수 있다.
상기 컬러 필터(CF)는 상기 블랙 매트릭스(BM)가 배치된 상기 제2 베이스 기판(210) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(300)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 각각의 화소들에 대응하여 제공되며, 서로 인접한 화소들 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 상기 컬러 필터(CF)는 서로 인접한 화소들의 경계에서 이격될 수 있다.
상기 오버 코팅층(220)은 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM) 상에 형성된다. 상기 오버 코팅층(220)은 상기 컬러 필터(CF)를 평탄화하면서, 상기 컬러 필터(CF)를 보호하는 역할과 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 제2 전극(EL2)은 상기 화소 영역에 대응되고, 상기 오버 코팅층(220) 상에 배치된다. 즉, 상기 제2 전극(EL2)은 상기 오버 코팅층(220) 및 상기 액정층(300) 사이에 배치된다. 상기 제2 전극(EL2)는 공통 전압이 인가될 수 있다. 상기 제2 전극(EL2)은 복수의 개구를 갖는 슬릿 패턴을 포함할 수 있다. 상기 제2 전극(EL2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 제2 편광 소자(230)은 상기 제2 베이스 기판(210) 상에 배치된다. 즉, 상기 제2 편광 소자(230)는 상기 제2 베이스 기판(210)을 기준으로 상기 액정층(300)이 배치된 편의 반대 편에 배치될 수 있다. 상기 제2 편광 소자(230)의 편광 축은 상기 제1 편광 소자의 편광축과 서로 직교할 수 있다. 상기 제2 편광 소자(230)는 종래의 흡수형 편광판일 수 있다. 또한, 상기 제2 편광 소자(230)는 상기 제1 편광 소자와 같은 와이어 그리드 편광 소자 일 수 있다.
상기 액정층(300)은 상기 제1 기판(100) 및 상기 제2 기판(200) 사이에 배치된다. 상기 액정층(300)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(300)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
도 6는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다.
도 6을 참조하면, 상기 표시 패널은 제1 기판(100), 제2 기판(200) 및 액정층(300)을 포함한다.
상기 제1 기판(100)은 제1 베이스 기판(110), 제1 편광 소자, 제1 절연층(131), 게이트 패턴, 제2 절연층(132), 액티브 패턴(A), 데이터 패턴, 제3 절연층(133) 및 제1 전극(EL1)을 포함할 수 있다.
상기 제1 기판(100)은 도 5의 표시 장치의 제1 기판과 실질적으로 동일할 수 있다. 따라서 반복되는 설명은 생략한다.
상기 제2 기판(200)은 제2 베이스 기판(210), 제2 편광 소자, 블랙 매트릭스(BM), 컬러 필터(CF), 오버 코팅층(220) 및 제2 전극(EL2)를 포함한다.
상기 제2 베이스 기판(210)은 상기 제1 기판(100)과 대향한다. 상기 제2 베이스 기판(210)은 투과성, 내열성, 내화학성 등이 우수한 물질을 포함할 수 있다. 예를 들면, 상기 제2 베이스 기판(210)은 광 투과력이 우수한 유리, 폴리에틸렌나프탈레이트, 폴리에틸렌테레프탈레이트층 및 폴리아크릴 중 어느 하나를 포함할 수 있다.
상기 제2 편광 소자는 상기 제2 베이스 기판(210) 상에 배치된다. 상기 제2 편광 소자(230)의 편광 축은 상기 제1 편광 소자의 편광축과 서로 직교할 수 있다.
상기 제2 편광 소자는 상기 편광 영역에 배치되는 복수의 격벽 패턴(220a) 및 와이어 그리드 패턴(220b)을 포함한다.
상기 격벽 패턴(220a)은 상기 제2 베이스 기판(210) 상에 배치된다. 상기 격벽 패턴(220a)은 상기 편광 소자의 일 단면 상에서 소정거리 이격되도록 복수개가 배치될 수 있다. 상기 격벽 패턴(220a)은 높이(H) 및 제1 폭(W1)을 갖는다. 상기 격벽 패턴(220a)은 후술할 상기 와이어 그리드 패턴(220b)의 와이어 그리드들의 연장방향과 동일한 방향으로 연장될 수 있다. 상기 제2 편광 소자의 상기 와이어 그리드들의 연장 방향은 상기 제1 편광 소자의 와이어 그리드들의 연장 방향과 실질적으로 수직할 수 있다.
예를 들면, 상기 높이(H)는 약 80nm(나노미터) 내지 약 200nm일 수 있다. 상기 제1 폭(W1)은 약 1.25um(마이크로 미터) 내지 약 2.5um일 수 있다.
상기 격벽 패턴(220a)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
예를 들면, 이웃하는 두개의 상기 격벽 패턴(220a)은 약 2 um 내지 약 4 um이격되어 배치될 수 있다. 즉, 이웃하는 두개의 상기 격벽 패턴(220a) 사이의 이격거리는 약 2 um 내지 약 4 um일 수 있다.
상기 격벽 패턴(220a) 상에는 상기 금속 패턴(230a)이 더 배치될 수 있다. 상기 금속 패턴(230a)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다.
상기 와이어 그리드 패턴(220b)은 상기 제1 베이스 기판(210) 상에 상기 격벽 패턴(220a)들 사이에 배치된다. 상기 와이어 그리드 패턴(220b)은 일방향으로 연장된 복수의 와이어 그리드(wire grid)들을 형성한다. 상기 와이어 그리드는 높이(H) 및 폭(L)을 갖는다. 이웃하는 상기 와이어 그리드들은 간격(S)만큼 이격되어 배치된다. 따라서, 상기 와이어 그리드 패턴(120b)은 상기 높이(H), 상기 폭(L) 및 피치(P; L+S)를 갖는 와이어 그리드를 형성한다.
상기 와이어 그리드 패턴(220b)은 알루미늄(Al), 금(Au), 은(Ag), 구리(Cu), 크롬(Cr), 철(Fe) 및 니켈(Ni), 몰리브덴(Mo), 텅스텐(W) 중 어느 하나 이상을 포함할 수 있다.
상기 피치(P)는 상기 폭(L) 및 상기 간격(S)의 합이다. 상기 와이어 그리드의 상기 높이(H), 상기 폭(L) 및 상기 간격(S)은 상기 와이어 그리드 패턴(220b)의 재질에 따라 최적 범위를 가질 수 있다. 예를 들면, 상기 폭(L)은 약 45nm 내지 약 65nm 이고, 상기 간격(S)은 약 45nm 내지 약 65nm 이고, 상기 높이(H)는 약 80nm 내지 약 200nm 일 수 있다.
상기 와이어 그리드 패턴(220b) 상에는 상기 금속 패턴(230b)이 더 배치될 수 있다. 상기 금속 패턴(230b)은 몰리브덴(Mo) 또는 티타늄(Ti)을 포함할 수 있다.
상기 블랙 매트릭스(BM)는 상기 제2 베이스 기판(210) 상에 배치된다. 상기 블랙 매트릭스(BM)는 영상이 표시되는 표시 영역과 인접하고 영상이 표시되지 않는 비표시 영역에 대응되어 배치되고, 광을 차단한다. 즉, 상기 블랙 매트릭스(BM)는 상기 데이터 패턴, 상기 게이트 패턴 및 상기 박막 트랜지스터(TFT)와 중첩하게 배치될 수 있다.
상기 컬러 필터(CF)는 상기 제2 편광 소자 및 상기 블랙 매트릭스(BM)가 배치된 상기 제2 베이스 기판(210) 상에 배치된다. 상기 컬러 필터(CF)는 상기 액정층(300)을 투과하는 광에 색을 제공하기 위한 것이다. 상기 컬러 필터(CF)는 적색 컬러 필터(red), 녹색 컬러 필터(green), 및 청색 컬러 필터(blue)일 수 있다. 상기 컬러 필터(CF)는 각각의 화소들에 대응하여 제공되며, 서로 인접한 화소들 사이에서 서로 다른 색을 갖도록 배치될 수 있다. 상기 컬러 필터(CF)는 서로 인접한 화소들의 경계에서 일부가 인접한 컬러 필터(CF)에 의해 중첩되거나, 또는 상기 컬러 필터(CF)는 서로 인접한 화소들의 경계에서 이격될 수 있다.
상기 오버 코팅층(220)은 상기 컬러 필터(CF) 및 상기 블랙 매트릭스(BM) 상에 형성된다. 상기 오버 코팅층(220)은 상기 컬러 필터(CF)를 평탄화하면서, 상기 컬러 필터(CF)를 보호하는 역할과 절연하는 역할을 하며 아크릴계 에폭시 재료를 이용하여 형성될 수 있다.
상기 제2 전극(EL2)은 상기 화소 영역에 대응되고, 상기 오버 코팅층(220) 상에 배치된다. 즉, 상기 제2 전극(EL2)은 상기 오버 코팅층(220) 및 상기 액정층(300) 사이에 배치된다. 상기 제2 전극(EL2)는 공통 전압이 인가될 수 있다. 상기 제2 전극(EL2)은 복수의 개구를 갖는 슬릿 패턴을 포함할 수 있다. 상기 제2 전극(EL2)은 투명 도전 물질을 포함할 수 있다. 예를 들면, 상기 제2 전극(EL2)은 산화 인듐 주석(indium tin oxide: ITO) 또는 산화 아연 주석(indium zinc oxide: IZO)를 포함할 수 있다.
상기 액정층(300)은 상기 제1 기판(100) 및 상기 제2 기판(200) 사이에 배치된다. 상기 액정층(300)은 광학적 이방성을 갖는 액정 분자들을 포함한다. 상기 액정 분자들은 전계에 의해 구동되어 상기 액정층(300)을 지나는 광을 투과시키거나 차단시켜 영상을 표시한다.
본 발명의 실시예에 따르면, 편광 소자는 제1 폭을 갖는 복수의 격벽 패턴들을 포함한다. 인접하는 상기 격벽 패턴들 사이에는 균일하게 형성되는 와이어 그리드 패턴이 배치된다.
본 발명의 실시예에 따른 상기 편광 소자의 제조 방법에 따르면, 제1 격벽층-패턴의 제1 폭이 제2 격벽층-패턴의 제2 폭보다 작고, 상기 제1 격벽층-패턴의 제1 높이가 블록 공중합체층의 제1 및 제2 블록들의 높이보다 2배 이상 클 수 있다. 이에 따라, 상기 제1 격벽층-패턴의 주변에서 상기 제1 및 제2 블록들이 서로 뭉쳐져서 균일한 패턴을 형성하지 못한 부분은 상기 제2 격벽층-패턴에 의해 커버되므로, 상기 제2 격벽층-패턴들 사이의 영역에 대응하여 균일한 와이어 그리드 패턴을 형성할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기판 120a: 격벽 패턴
120b: 와이어 그리드 패턴 120: 제1 층
130: 제2 층 140: 제1 격벽층
150: 제2 격벽층 160: 제3 층
170: 제4 층 180: 제5 층
185: 제 6층 140a: 제1 격벽층-패턴
150a: 제2 격벽층-패턴 블록 공중합체층(135)

Claims (22)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 베이스 기판 상에 제1 층을 형성하는 단계;
    상기 제1 층 상에 제1 격벽층을 형성하는 단계;
    상기 제1 격벽층 상에 제2 격벽층을 형성하는 단계;
    상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 제1 폭을 갖는 제1 격벽층-패턴 및 상기 제1 격벽층-패턴 상에 배치되며, 상기 제1 폭보다 큰 제2 폭을 갖는 제2 격벽층-패턴을 형성하는 단계;
    상기 제1 격벽층-패턴이 형성된 상기 제1 층 상에 블록 공중합체층을 형성하는 단계;
    상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계; 및
    상기 미세 패턴 및 상기 제1 및 제2 격벽층-패턴들을 마스크로 이용하여, 상기 제1 층을 패터닝 하는 단계를 포함하는 편광 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 제1 격벽층의 식각 선택비가 상기 제2 격벽층의 식각 선택비 보다 높은 것을 특징으로 하는 편광 소자의 제조 방법
  7. 제6항에 있어서,
    상기 제1 격벽층은 실리콘 질화물(SiNx)로 이루어지고, 상기 제2 격벽층은 실리콘 산화물(SiOx)로 이루어진 것을 특징으로 하는 편광 소자의 제조 방법.
  8. 제5항에 있어서,
    상기 블록 공중합체층은 제1 폴리머 블록 및 제2 폴리머 블록이 1:1의 부피비로 공유 결합된 블록 공중합체로 이루어진 것을 특징으로 하는 편광 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계는
    상분리를 통해 상기 블록 공중합체층의 성분들을 재배열시켜 서로 다른 성분의 모노머 유니트로 이루어지는 복수의 제1 블록 및 복수의 제2 블록을 포함하는 미세 패턴층을 형성하는 것을 특징으로 하는 편광 소자의 제조 방법.
  10. 제5항에 있어서,
    상기 제2 격벽층-패턴의 상기 제2 폭은 상기 제1 격벽층-패턴의 상기 제1 폭 보다 2배 이상 큰 것을 특징으로 하는 편광 소자의 제조 방법.
  11. 제10항에 있어서,
    상기 제1 격벽층-패턴의 상기 제1 폭은 0.5 내지 1 um 이고, 상기 제2 격벽층-패턴의 상기 제2 폭은 1.25 내지 2.5 um 인 것을 특징으로 하는 편광 소자의 제조 방법.
  12. 제5항에 있어서,
    상기 제1 격벽층을 형성하는 단계 전에
    상기 제1 층 상에 제2 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 편광 소자의 제조 방법.
  13. 제5항에 있어서,
    상기 제1 층을 패터닝 하는 단계는
    상기 미세 패턴에 대응하는 와이어 그리드 패턴 및 상기 제1 및 제2 격벽층-패턴들에 대응하는 격벽 패턴을 형성하는 것을 특징으로 하는 편광 소자의 제조 방법.
  14. 제13항에 있어서,
    상기 격벽 패턴의 폭은 상기 제2 격벽층-패턴의 상기 제2 폭과 동일한 것을 특징으로 하는 편광 소자의 제조 방법.
  15. 제5항에 있어서,
    상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴의 단면은 상변이 하변보다 긴 사다리꼴 형태인 것을 특징으로 하는 편광 소자의 제조 방법.
  16. 제5항에 있어서,
    상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴의 단면은 상변이 하변보다 길고 측변이 곡선인 형태인 것을 특징으로 하는 편광 소자의 제조 방법.
  17. 제5항에 있어서,
    상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴을 형성하는 단계는
    상기 제2 격벽층 상에 제3 층을 형성하는 단계;
    상기 제3 층 상에 제5 층을 형성하는 단계;
    상기 제5 층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토 레지스트 패턴을 마스크로 이용하여 제5 층을 식각하여 제5 층-패턴을 형성하는 단계;
    상기 제5 층-패턴 및 상기 제3층 상에 제 6층을 형성하는 단계;
    상기 제6 층을 식각하여 제6 층-패턴을 형성하는 단계;
    상기 제5 층-패턴을 제거하는 단계;
    상기 제6 층-패턴을 마스크로 하여 상기 제3 층을 식각하여 제3 층-패턴을 형성하는 단계; 및
    상기 제 3층-패턴을 마스크로 하여 상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 상기 제1 격벽층-패턴 및 상기 제2 격벽층-패턴을 형성하는 단계를 포함하는 것을 특징으로 하는 편광 소자의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 베이스 기판 상에 제1 층을 형성하는 단계;
    상기 제1 층 상에 제1 격벽층을 형성하는 단계;
    상기 제1 격벽층 상에 제2 격벽층을 형성하는 단계;
    상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 제1 격벽층-패턴 및 상기 제1 격벽층-패턴 상에 배치되는 제2 격벽층 패턴을 형성하는 단계;
    상기 제1 격벽층-패턴이 형성된 상기 제1 층 상에 블록 공중합체층을 형성하는 단계;
    상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계; 및
    상기 미세 패턴 및 상기 제1 및 제2 격벽층-패턴들을 마스크로 이용하여, 상기 제1 층을 패터닝 하는 단계를 포함하고,
    상기 제1 격벽층의 식각 선택비는 상기 제2 격벽층의 식각 선택비보다 높고,
    상기 제1 격벽층은 실리콘 질화물(SiNx)로 이루어지고, 상기 제2 격벽층은 실리콘 산화물(SiOx)로 이루어지는 편광 소자의 제조 방법.
  22. 베이스 기판 상에 제1 층을 형성하는 단계;
    상기 제1 층 상에 제1 격벽층을 형성하는 단계;
    상기 제1 격벽층 상에 제2 격벽층을 형성하는 단계;
    상기 제2 격벽층 상에 제3 층을 형성하는 단계;
    상기 제3 층 상에 제5 층을 형성하는 단계;
    상기 제5 층 상에 포토레지스트 패턴을 형성하는 단계;
    상기 포토 레지스트 패턴을 마스크로 이용하여 제5 층을 식각하여 제5 층-패턴을 형성하는 단계;
    상기 제5 층-패턴 및 상기 제3 층 상에 제6 층을 형성하는 단계;
    상기 제6 층을 식각하여 제6 층-패턴을 형성하는 단게;
    상기 제5 층-패턴을 제거하는 단계;
    상기 제6 층-패턴을 마스크로 하여 상기 제3 층을 식각하여 제3 층-패턴을 형성하는 단계;
    상기 제3 층-패턴을 마스크로 하여 상기 제1 격벽층 및 상기 제2 격벽층을 동시에 식각하여, 제1 격벽층-패턴 및 상기 제1 격벽층-패턴 상에 배치되는 제2 격벽층-패턴을 형성하는 단계;
    상기 제1 격벽층-패턴이 형성된 상기 제1 층 상에 블록 공중합체층을 형성하는 단계;
    상기 블록 공중합체층으로부터 미세 패턴을 형성하는 단계; 및
    상기 미세 패턴 및 상기 제1 및 제2 격벽층-패턴들을 마스크로 이용하여, 상기 제1 층을 패터닝 하는 단계를 포함하는 편광 소자의 제조 방법.
KR1020150032887A 2015-03-10 2015-03-10 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널 Active KR102389618B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150032887A KR102389618B1 (ko) 2015-03-10 2015-03-10 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
US14/846,471 US10048418B2 (en) 2015-03-10 2015-09-04 Polarizer, method of manufacturing the polarizer and display panel having the polarizer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150032887A KR102389618B1 (ko) 2015-03-10 2015-03-10 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널

Publications (2)

Publication Number Publication Date
KR20160110631A KR20160110631A (ko) 2016-09-22
KR102389618B1 true KR102389618B1 (ko) 2022-04-25

Family

ID=56888610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150032887A Active KR102389618B1 (ko) 2015-03-10 2015-03-10 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널

Country Status (2)

Country Link
US (1) US10048418B2 (ko)
KR (1) KR102389618B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160065302A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
KR102581143B1 (ko) * 2016-08-18 2023-09-21 삼성디스플레이 주식회사 표시 장치
US10353239B2 (en) * 2017-07-07 2019-07-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. Method of manufacturing nanowire grid polarizer
JP6401837B1 (ja) 2017-08-10 2018-10-10 デクセリアルズ株式会社 偏光板及び光学機器
CN108803124B (zh) * 2018-06-27 2021-05-28 武汉华星光电技术有限公司 曲面液晶显示屏及其制造方法
US11145700B2 (en) * 2019-03-28 2021-10-12 Apple Inc. Organic light-emitting diode display with pixel definition layers
TWI731572B (zh) * 2020-02-06 2021-06-21 友達光電股份有限公司 感光裝置以及感測指紋的方法
US11910654B1 (en) 2020-08-18 2024-02-20 Apple Inc. Organic light-emitting diode display with active leakage-reducing structures

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100512141B1 (ko) 2003-08-11 2005-09-05 엘지전자 주식회사 와이어 그리드 편광자 제조 방법
US6929958B2 (en) * 2003-11-21 2005-08-16 Headway Technologies, Inc. Method to make small isolated features with pseudo-planarization for TMR and MRAM applications
JP2006049401A (ja) 2004-08-02 2006-02-16 Toyota Industries Corp 半導体装置およびその製造方法
KR101264865B1 (ko) 2006-06-26 2013-05-14 엘지디스플레이 주식회사 유기전계 발광소자의 제조방법
KR100783814B1 (ko) 2006-06-29 2007-12-07 주식회사 대우일렉트로닉스 오엘이디 디스플레이 소자의 격벽 형성방법
US20080037101A1 (en) * 2006-08-11 2008-02-14 Eastman Kodak Company Wire grid polarizer
KR101346687B1 (ko) 2007-06-29 2014-01-15 한국과학기술원 블록공중합체의 나노패터닝 방법 및 이를 이용한 편광자제조방법
US8187480B2 (en) 2008-11-13 2012-05-29 Seagate Technology, Llc Ultra thin alignment walls for di-block copolymer
KR101148208B1 (ko) 2008-12-12 2012-05-25 삼성전자주식회사 패턴화된 구조를 가지는 블록공중합체의 나노구조체 및 그 제조방법
KR101109104B1 (ko) 2009-08-24 2012-02-16 한국기계연구원 나노선 패턴 형성 방법 및 선 편광자 제조 방법
KR101892623B1 (ko) 2011-04-29 2018-08-30 삼성디스플레이 주식회사 중성표면을 형성하기 위한 랜덤 공중합체 및 그 제조 및 사용 방법들
KR20130034778A (ko) 2011-09-29 2013-04-08 주식회사 동진쎄미켐 유도된 자가정렬 공정을 이용한 반도체 소자의 미세패턴 형성 방법
KR20130120586A (ko) 2012-04-26 2013-11-05 삼성전자주식회사 패턴 형성 방법
KR101942363B1 (ko) * 2012-07-26 2019-04-12 삼성디스플레이 주식회사 편광 소자, 이의 제조 방법, 이를 포함하는 표시 패널 및 이를 포함하는 표시 장치
KR102003334B1 (ko) 2012-09-04 2019-07-24 삼성전자주식회사 패턴 형성 방법
KR20140137734A (ko) * 2013-05-23 2014-12-03 삼성디스플레이 주식회사 반사형 편광판 제조방법 및 인셀 반사형 편광판 제조방법
KR102166522B1 (ko) * 2013-12-02 2020-10-16 에스케이하이닉스 주식회사 블록 코폴리머를 이용한 패턴 형성을 위한 구조 및 패턴 형성 방법
KR102164694B1 (ko) 2013-12-20 2020-10-13 삼성디스플레이 주식회사 랜덤 공중합체, 미세 패턴 형성 방법 및 표시 장치의 제조 방법
KR102146121B1 (ko) 2014-01-28 2020-08-21 삼성디스플레이 주식회사 모기판 어셈블리 제조방법
KR102160791B1 (ko) 2014-02-03 2020-09-29 삼성디스플레이 주식회사 블록 공중합체 및 이를 사용한 패턴 형성 방법
KR102241758B1 (ko) * 2014-09-16 2021-04-20 삼성디스플레이 주식회사 패턴 형성 방법 및 이를 이용한 와이어 그리드 편광 소자의 제조방법
KR102410299B1 (ko) 2014-11-18 2022-06-20 삼성디스플레이 주식회사 와이어 그리드 편광판, 이를 포함하는 표시장치 및 표시장치의 제조방법
EP3023820B1 (en) 2014-11-18 2023-12-27 Samsung Display Co., Ltd. Wire grid polarizing plate, display device including the same, and method of fabricating said display device
KR20160065302A (ko) * 2014-11-28 2016-06-09 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법
KR102386196B1 (ko) * 2014-12-10 2022-04-13 삼성디스플레이 주식회사 편광판, 이를 포함하는 박막 트랜지스터 기판 및 이의 제조 방법
KR102409845B1 (ko) 2014-12-18 2022-06-16 삼성디스플레이 주식회사 와이어 그리드 편광자 및 이의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008036491A (ja) 2006-08-03 2008-02-21 Nippon Telegr & Teleph Corp <Ntt> パターン形成方法及びモールド

Also Published As

Publication number Publication date
KR20160110631A (ko) 2016-09-22
US10048418B2 (en) 2018-08-14
US20160266295A1 (en) 2016-09-15

Similar Documents

Publication Publication Date Title
KR102389618B1 (ko) 편광 소자, 이의 제조 방법 및 이를 포함하는 표시 패널
KR101019048B1 (ko) 어레이 기판 및 이의 제조방법
CN106505033B (zh) 阵列基板及其制备方法、显示装置
US20150014693A1 (en) Display substrate and method of manufacturing the same
CN110164873A (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
CN103018977B (zh) 一种阵列基板及其制造方法
CN101944535A (zh) 用于液晶显示装置的阵列基板及其制造方法
WO2014117512A1 (zh) 一种薄膜晶体管、薄膜晶体管驱动背板的制备方法及薄膜晶体管驱动背板
WO2015096307A1 (zh) 氧化物薄膜晶体管、显示器件、及阵列基板的制造方法
JP2017520914A (ja) 薄膜トランジスタおよびその製造方法、アレイ基板、並びに表示装置
JP5284582B2 (ja) 有機薄膜トランジスタの製造方法
CN104576758A (zh) 薄膜晶体管、阵列基板及其制作方法
WO2017024612A1 (zh) 氧化物半导体tft基板的制作方法及其结构
CN105629598B (zh) Ffs模式的阵列基板及制作方法
KR102436641B1 (ko) 표시 장치 및 그 제조방법
TWI423394B (zh) 製造薄膜電晶體基板之方法
CN102931138A (zh) 阵列基板及其制造方法、显示装置
TWI384626B (zh) 用於顯示裝置之陣列基板及其製造方法
CN105826248A (zh) Ffs模式的阵列基板及制作方法
KR102090518B1 (ko) 산화물 반도체 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
CN106997903A (zh) 薄膜晶体管及其制作方法
KR101243791B1 (ko) 액정표시장치 및 이의 제조방법
CN204241810U (zh) 阵列基板结构及接触结构
CN104425266A (zh) 薄膜晶体管及使用该薄膜晶体管之显示阵列基板的制造方法
KR101374816B1 (ko) 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R15-X000 Change to inventor requested

St.27 status event code: A-3-3-R10-R15-oth-X000

R16-X000 Change to inventor recorded

St.27 status event code: A-3-3-R10-R16-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 5