KR102398570B1 - 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법 - Google Patents

레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법 Download PDF

Info

Publication number
KR102398570B1
KR102398570B1 KR1020170172067A KR20170172067A KR102398570B1 KR 102398570 B1 KR102398570 B1 KR 102398570B1 KR 1020170172067 A KR1020170172067 A KR 1020170172067A KR 20170172067 A KR20170172067 A KR 20170172067A KR 102398570 B1 KR102398570 B1 KR 102398570B1
Authority
KR
South Korea
Prior art keywords
node
voltage
current
output
internal node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170172067A
Other languages
English (en)
Other versions
KR20190071221A (ko
Inventor
이재호
조태의
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170172067A priority Critical patent/KR102398570B1/ko
Priority to US16/032,672 priority patent/US10410689B2/en
Priority to CN201810896244.0A priority patent/CN109962708B/zh
Publication of KR20190071221A publication Critical patent/KR20190071221A/ko
Application granted granted Critical
Publication of KR102398570B1 publication Critical patent/KR102398570B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4099—Dummy cell treatment; Reference voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00—Automatic control of voltage, current, or power

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Read Only Memory (AREA)

Abstract

본 기술은 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법에 관한 것으로, 레귤레이터는 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 비교 신호를 생성하기 위한 비교기와, 상기 출력 전압에 응답하여 제1 노드에 인가되는 펌프 전압의 전류량을 조절하기 위한 전류 공급 스위치와, 상기 비교 신호에 응답하여 내부 노드의 전위를 제어하기 위한 제어부, 및 상기 제1 노드를 통해 전류를 공급받아 상기 내부 노드에 인가하고, 상기 내부 노드의 전위 레벨에 따라 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하기 위한 전류 공급부를 포함한다.

Description

레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법{Regulator, memory system having the same and operating method thereof}
본 발명은 전자 장치에 관한 것으로, 특히 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법에 관한 것이다.
메모리 시스템(memory system)을 저장 매체로 사용하는 이동 정보 기기들, 특히 스마트폰 및 태블릿 피씨 등의 사용이 증가함에 따라서 메모리 장치에 대한 관심과 중요성이 더욱 커지고 있다.
고속의 프로세서나 멀티코어를 이용한 병렬화뿐만 아니라 다양한 어플리케이션들의 등장으로 인해 반도체 메모리 시스템에 대한 요구 수준은 성능뿐 아니라 신뢰성 측면에서도 계속 높아지고 있다.
메모리 시스템은 실리콘(Si, silicon), 게르마늄(Ge, Germanium), 비화 갈륨(GaAs, [0003] gallium arsenide), 인화인듐(InP, indium phospide) 등과 같은 반도체를 이용하여 구현되는 기억장치이다. 메모리 시스템은 크게 휘발성 메모리 장치(Volatile memory device)와 불휘발성 메모리(Nonvolatile memory device)로 구분될 수 있다. 휘발성 메모리 장치는 전원 공급이 차단되면 저장하고 있던 데이터가 소멸되는 메모리 장치이다. 휘발성 메모리 장치에는 SRAM (Static RAM), DRAM (Dynamic RAM), SDRAM (Synchronous DRAM) 등이 있다. 불휘발성 메모리 장치는 전원 공급이 차단되어도 저장하고 있던 데이터가 유지되는 메모리 장치이다. 불휘발성 메모리 장치에는 ROM (Read Only Memory), PROM (Programmable ROM), EPROM (Electrically Programmable ROM), EEPROM (Electrically Erasable and Programmable ROM), 플래시 메모리, PRAM (Phase-change RAM), MRAM (Magnetic RAM), RRAM (Resistive RAM), FRAM (Ferroelectric RAM) 등이 있다. 플래시 메모리는 크게 노어 타입과 낸드 타입으로 구분될 수 있다.
메모리 시스템은 데이터가 저장되는 메모리 장치와 메모리 장치를 제어하는 컨트롤러 및 메모리 장치에 전압을 안정적으로 공급하기 위한 레귤레이터를 포함할 수 있다.
본 발명의 실시 예는 소모 전류를 감소시킬 수 있는 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법을 제공한다.
본 발명의 실시 예에 따른 레귤레이터는 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 비교 신호를 생성하기 위한 비교기와, 상기 출력 전압에 응답하여 제1 노드에 인가되는 펌프 전압의 전류량을 조절하기 위한 전류 공급 스위치와, 상기 비교 신호에 응답하여 내부 노드의 전위를 제어하기 위한 제어부, 및 상기 제1 노드를 통해 전류를 공급받아 상기 내부 노드에 인가하고, 상기 내부 노드의 전위 레벨에 따라 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하기 위한 전류 공급부를 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 데이터가 저장되는 메모리 장치, 및 상기 메모리 장치를 제어하는 컨트롤러를 포함하며, 상기 메모리 장치는 제반 동작 시 일정한 출력 전압을 공급하기 위한 레귤레이터를 포함하며, 상기 레귤레이터는 상기 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 비교 신호를 생성하기 위한 비교기와, 상기 출력 전압에 응답하여 제1 노드에 인가되는 펌프 전압의 전류량을 조절하기 위한 전류 공급 스위치와, 상기 비교 신호에 응답하여 내부 노드의 전위를 제어하기 위한 제어부, 및 상기 제1 노드를 통해 전류를 공급받아 상기 내부 노드에 인가하고, 상기 내부 노드의 전위 레벨에 따라 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하기 위한 전류 공급부를 포함한다.
본 발명의 실시 예에 따른 레귤레이터의 동작 방법은 펌프 전압을 제1 노드에 인가하되, 상기 출력 전압에 응답하여 상기 제1 노드에 인가되는 전류량을 조절하는 단계와, 상기 제1 노드에 인가된 전류를 상기 내부 노드에 인가하고, 상기 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 상기 내부 노드의 전위레벨을 조절하는 단계, 및 상기 내부노드의 전위 레벨에 응답하여 상기 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하는 단계를 포함한다.
본 기술에 따르면, 레귤레이터의 동작 시 출력 전압에 응답하여 펌프 전압의 공급량을 조절함으로써, 소모 전류의 편차를 개선할 수 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 2는 도 1의 메모리 장치를 구체적으로 설명하기 위한 도면이다.
도 3은 도 2의 레귤레이터의 일 실시 예를 구체적으로 설명하기 위한 도면이다.
도 4는 도 2의 레귤레이터의 다른 실시 예를 설명하기 위한 도면이다.
도 5는 메모리 시스템의 다른 실시 예를 설명하기 위한 블록도이다.
도 6은 도 5의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 7은 도 6을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 설명하기 위한 도면이다.
도 1을 참조하면, 메모리 시스템(300)은 메모리 장치(100) 및 컨트롤러(200)를 포함한다.
메모리 장치(100)는 컨트롤러(200)의 제어에 응답하여 동작한다. 메모리 장치(100)는 복수의 메모리 블록들을 갖는 메모리 셀 어레이를 포함한다. 실시 예로서, 메모리 장치(100)는 플래시 메모리 장치(Flash Memory Device) 일 수 있다.
메모리 장치(100)는 컨트롤러(200)로부터 채널을 통해 커맨드(CMD) 및 어드레스(ADD)를 수신하고, 메모리 셀 어레이 중 어드레스(ADD)에 의해 선택된 영역을 액세스하도록 구성된다. 즉, 메모리 장치(100)는 어드레스(ADD)에 의해 선택된 영역에 대해 커맨드(CMD)에 해당하는 내부 동작을 수행한다.
예를 들면, 메모리 장치(100)는 프로그램 동작, 읽기 동작 및 소거 동작 등을 포함하는 제반 동작을 수행할 수 있다. 프로그램 동작 시에, 메모리 장치(100)는 어드레스(ADD)에 의해 선택된 영역에 데이터(DATA)를 프로그램할 것이다. 읽기 동작 시에, 메모리 장치(100)는 어드레스(ADD)에 의해 선택된 영역으로부터 데이터(DATA)를 읽을 것이다. 소거 동작 시에, 메모리 장치(100)는 어드레스(ADD)에 의해 선택된 영역에 저장된 데이터를 소거할 것이다.
메모리 장치(100)는 레귤레이터(140)를 포함한다. 레귤레이터(140)는 메모리 장치(100)의 제반 동작 시 일정한 전압을 안정적으로 공급되도록 구성될 수 있다.
컨트롤러(200)는 채널을 통해 메모리 장치(100)를 제어한다. 컨트롤러(200)는 호스트로부터의 요청에 응답하여 메모리 장치(100)를 커맨드한다.
실시 예로서, 컨트롤러(200)는 프로그램 동작, 읽기 동작 또는 소거 동작 등을 수행하도록 메모리 장치(100)를 제어할 수 있다. 프로그램 동작 시, 컨트롤러(200)는 프로그램 커맨드(CMD), 어드레스(ADD) 및 데이터(DATA)를 채널을 통해 메모리 장치(100)에 제공할 수 있다. 읽기 동작 시, 컨트롤러(200)는 읽기 커맨드(CMD) 및 어드레스(ADD)를 채널을 통해 메모리 장치(100)에 제공할 수 있다. 소거 동작 시, 컨트롤러(200)는 소거 커맨드(CMD) 및 어드레스(ADD)를 채널을 통해 메모리 장치(100)에 제공할 수 있다.
도 2는 도 1의 메모리 장치를 구체적으로 설명하기 위한 도면이다.
도 2를 참조하면, 메모리 장치(100)는 데이터가 저장되는 메모리 셀 어레이(110)와, 메모리 셀 어레이(110)의 프로그램 동작, 리드 동작 또는 소거 동작을 수행하도록 구성된 주변회로(120)와, 주변회로(120)를 제어하도록 구성된 제어회로(130), 및 주변회로(120)에 안정적인 출력 전압(Vout)을 공급하기 위한 레귤레이터(140)를 포함한다.
메모리 셀 어레이(110)는 서로 동일하게 구성된 다수의 메모리 블록들을 포함한다. 각각의 메모리 블록들은 다수의 스트링들(strings)을 포함한다. 다수의 스트링들은 데이터가 저장되는 다수의 메모리 셀들을 포함하며, 기판에 수평하게 배열된 2차원 구조 또는 수직으로 배열된 3차원 구조로 형성될 수 있다. 메모리 셀들은 1 비트의 데이터가 저장될 수 있는 싱글 레벨 셀들(single level cells; SLC)로 이루어지거나, 2 비트 이상의 데이터가 저장될 수 있는 멀티 레벨 셀들(multi level cells; MLC), 트리플 레벨 셀들(triple level cell; TLC) 또는 쿼드러플 레벨 셀들(quadruple level cell; QLC)로 이루어질 수 있다. 예를 들면, 멀티 레벨 셀들(MLC)은 하나의 메모리 셀에 2 비트의 데이터가 저장되는 셀이고, 트리플 레벨 셀들(TLC)은 하나의 메모리 셀에 3 비트의 데이터가 저장되는 셀이고, 쿼드러플 레벨 셀들(QLC)은 하나의 메모리 셀에 4 비트의 데이터가 저장되는 셀이다. 서로 다른 스트링들에 포함된 메모리 셀들 중, 동일한 워드 라인에 연결된 메모리 셀들의 그룹을 페이지(page)라 한다.
주변회로(120)는 전압 생성 회로(121), 로우 디코더(122), 페이지 버퍼(123), 컬럼 디코더(124) 및 입출력 회로(125)를 포함한다.
전압 생성 회로(121)는 동작 신호(OP_R)에 응답하여 출력 전압(Vout)을 이용하여 다양한 레벨의 동작 전압들을 생성한다. 예를 들면, 프로그램 동작시, 전압 생성 회로(121)는 프로그램 전압, 패스 전압 및 턴온 전압 등을 생성하고, 생성된 전압들을 글로벌 워드라인들, 글로벌 드레인 셀렉트 라인들 및 글로벌 소오스 셀렉트 라인들에 전달할 수 있다.
로우 디코더(122)는 글로벌 워드 라인들(GWL), 글로벌 드레인 셀렉트 라인들(GDSL) 및 글로벌 소오스 셀렉트 라인들(GSSL)을 통해 전압 생성 회로(121)에 연결되고, 워드 라인들(WL), 드레인 셀렉트 라인들(DSL) 및 소오스 셀렉트 라인들(SSL)을 통해 메모리 셀 어레이(110)에 연결될 수 있다. 로우 디코더(122)는 로우 어드레스(RADD)에 응답하여 전압 생성 회로(121)에서 생성된 동작 전압들을 메모리 셀 어레이(110)에 포함된 선택된 메모리 블록에 전달한다. 예를 들면, 로우 디코더(122)는 글로벌 워드 라인들(GWL)에 인가된 전압들을 워드라인들(WL)에 전달하고, 글로벌 드레인 셀렉트 라인들(GDSL)에 인가된 전압들을 드레인 셀렉트 라인들(DSL)에 전달하고, 글로벌 소오스 셀렉트 라인들(GSSL)에 인가된 전압들을 소오스 셀렉트 라인들(SSL)에 전달한다.
페이지 버퍼(123)는 비트라인들(BL)을 통해 메모리 셀 어레이(110)에 포함된 메모리 블록들에 공통으로 연결되며, 페이지 버퍼 제어 신호(PBSIGNALS)에 응답하여 비트라인들(BL)을 프리차지하거나, 프로그램 및 리드 동작시 선택된 메모리 블록과 데이터를 주고 받거나, 전달받은 데이터를 임시로 저장할 수 있다.
컬럼 디코더(124)는 컬럼 어드레스(CADD)에 응답하여 페이지 버퍼(123)와 데이터(DATA)를 주고받거나, 입출력 회로(125)와 데이터(DATA)를 주고받을 수 있다.
입출력 회로(125)는 외부로부터 전달받은 커맨드(CMD) 및 어드레스(ADD)를 제어 회로(130)에 전달하고, 외부로부터 전달받은 데이터(DATA)를 컬럼 디코더(124)에 전송하거나, 컬럼 디코더(124)로부터 전달받은 데이터(DATA)를 외부로 출력할 수 있다.
제어 회로(130)는 커맨드(CMD) 및 어드레스(ADD)에 응답하여 주변 회로(120)를 제어한다.
레귤레이터(140)는 펌프 전압을 일정하게 변환하여 출력 전압(Vout)으로 출력할 수 있다. 또한 레귤레이터(140)는 제반 동작에 따라 펌프 전압을 다양한 전위 레벨로 레귤레이팅하여 출력 전압(Vout)을 생성할 수 있다.
본원 발명에서는 레귤레이터(140)에서 출력된 출력 전압(Vout)이 전압 생성 회로(121)로 공급되는 것으로 도시하였으나, 이에 한정되지 않고 메모리 장치(100)에 포함된 다양한 회로 구성들에 공급될 수 있으며, 메모리 장치(100)는 출력 전압(Vout)을 공급받아 동작할 수 있다.
도 3은 도 2의 레귤레이터의 일 실시 예를 구체적으로 설명하기 위한 도면이다.
도 3을 참조하면, 레귤레이터(140)는 비교기(141), 제어부(142), 전류 공급 스위치(143), 전류 공급부(144), 및 전압 분배부(145)를 포함한다.
비교기(141)는 기준 전압(Vref)과 출력 전압(Vout)을 전압 분배한 피드백 전압(Vfb)을 비교하여 비교 신호(CS)를 출력한다. 예를 들어 기준 전압(Vref)이 피드백 전압(Vfb)보다 클 경우 로우 레벨의 비교 신호(CS)를 출력하고, 기준 전압(Vref)이 피드백 전압(Vfb)보다 작을 경우 하이 레벨의 비교 신호(CS)를 출력한다.
제어부(142)는 NMOS 트랜지스터(N1)를 포함하여 구성된다. NMOS 트랜지스터(N1)는 노드(NB)와 접지 전원(Vss) 사이에 연결되고, 비교 신호(CS)에 응답하여 접지 전원(Vss)으로 흐르는 전류 패스를 형성하여 노드(NB)의 전위를 제어한다. 제어부(142)는 전류 패스의 안정화를 위해 NMOS 트랜지스터(N1)와 접지 전원(Vss) 사이에 다이오드를 추가적으로 포함하도록 구성할 수 있다.
전류 공급 스위치(143)는 레귤레이터(140)의 외부에서 인가되는 펌프 전압(Vpp)을 레귤레이터(140)의 전원 입력 노드(NA)에 공급한다. 전류 공급 스위치(143)는 고전압 디플레이션 형 NMOS 트랜지스터(Depletion High Voltage NMOS;DHVN1)로 구성될 수 있다. 고전압 디플레이션 형 NMOS 트랜지스터(DHVN1)는 출력 전압(Vout)의 전위 레벨에 따라 전원 입력 노드(NA)에 공급되는 펌프 전압(Vpp)의 전류량을 조절할 수 있다. 예를 들어 출력 전압(Vout)의 전위 레벨이 상대적으로 높을 경우 전원 입력 노드(NA)에 공급되는 펌프 전압(Vpp)의 전류량을 증가시키고, 출력 전압(Vout)의 전위 레벨이 상대적으로 낮을 경우 전원 입력 노드(NA)에 공급되는 펌프 전압(Vpp)의 전류량을 감소시킬 수 있다.
전류 공급부(144)는 저항(R1)과 NMOS 트랜지스터(N2)를 포함한다. 저항(R1)은 전원 입력 노드(NA)와 노드(NB) 사이에 연결되어 노드(NB)에 전류를 공급한다. NMOS 트랜지스터(N2)는 전원 입력 노드(NA)와 출력 노드(NC) 사이에 연결된다. NMOS 트랜지스터(N2)는 노드(NB)의 전위 레벨에 응답하여 출력 노드(NC)에 인가되는 전류량을 제어한다.
전압 분배부(145)는 저항들(R2, R3)을 포함한다. 저항들(R2, R3)은 출력 노드(NC)와 접지 전원(Vss) 사이에 직렬 연결된다. 저항들(R2, R3)은 출력 노드(NC)의 전위를 각각의 저항값에 따라 분배하여 피드백 전압(Vfb)을 생성한다.
추가적으로 레귤레이터(140)는 출력 노드(NC)에 연결된 캐패시터(C1)를 포함할 수 있다. 캐패시터(C1)는 출력 노드(NC)의 전위 레벨을 안정화시킬 수 있다.
도 3을 참조하여 본 발명의 실시 예에 따른 레귤레이터(140)의 동작을 설명하면 다음과 같다.
1) 출력 전압(Vout)이 목표 전압보다 낮을 경우
출력 전압(Vout)이 목표 전압보다 낮을 경우, 출력 전압(Vout)을 분배하여 생성한 피드백 전압(Vfb)은 기준 전압(Vref)보다 낮다. 따라서 비교기(141)는 로우 레벨의 비교 신호(CS)를 출력한다.
제어부(142)는 로우 레벨의 비교 신호(CS)에 응답하여 전류 패스를 차단한다. 즉, 로우 레벨의 비교 신호(CS)에 응답하여 NMOS 트랜지스터(N1)가 턴오프되고, 이로 인해 제어부(142)를 통해 흐르는 전류 패스가 차단된다.
제어부(142)의 전류 패스가 차단되어 전류 공급부(144)의 노드(NB)의 전위는 상승하게 된다. 따라서, NMOS 트랜지스터(N2)을 통해 출력 노드(NC)에 공급되는 전류량이 증가하게 된다. 이로 인해 출력 전압(Vout)의 전위가 상승하게 된다.
2) 출력 전압(Vout)이 목표 전압보다 높을 경우
출력 전압(Vout)이 목표 전압보다 높을 경우, 출력 전압(Vout)을 분배하여 생성한 피드백 전압(Vfb)은 기준 전압(Vref)보다 높다. 따라서 비교기(141)는 하이 레벨의 비교 신호(CS)를 출력한다.
제어부(142)는 하이 레벨의 비교 신호(CS)에 응답하여 전류 패스를 형성한다. 즉, 하이 레벨의 비교 신호(CS)에 응답하여 NMOS 트랜지스터(N1)가 턴온되고, 이로 인해 제어부(142)를 통해 흐르는 전류 패스가 형성된다.
제어부(142)의 전류패스가 형성되어 전류 공급부(144)의 노드(NB)의 전위는 하강하게 된다. 따라서, NMOS 트랜지스터(N2)을 통해 출력 노드(NC)에 공급되는 전류량이 감소하게 되어 출력 전압(Vout)의 전위 레벨이 낮아지게된다.
상술한 레귤레이터(140)는 기준 전압(Vref)의 레벨에 따라 출력 전압(Vout)의 목표 출력 전압 레벨을 조절할 수 있다. 예를 들어 기준 전압(Vref)의 레벨을 높게 설정하면 출력 전압(Vout)의 목표 출력 전압 레벨도 함께 높아지며, 기준 전압(Vref)의 레벨을 낮게 설정하면 출력 전압(Vout)의 목표 출력 전압 레벨도 함께 낮아지게 된다. 이러한 레귤레이터(140)는 출력 전압(Vout)의 목표 출력 전압 레벨 편차에 의해 전력 소모량이 변화할 수 있다. 예를 들어 출력 전압(Vout)의 전위 레벨에 영향을 받는 노드(NB)에 따라 저항(R1), 및 NMOS 트랜지스터(N1)를 통해 흐르는 전류량이 변화하게 된다. 그러나 본원 발명의 실시 예에서는 출력 전압(Vout)의 전위 레벨에 따라 전류 공급 스위치(143)를 통해 전원 공급 노드(NA)에 인가되는 펌프 전압(Vpp)의 전류량을 조절할 수 있다. 예를 들어 출력 전압(Vout)의 전위 레벨이 상대적으로 높을 경우 전류 공급 스위치(143)를 구성하는 고전압 디플레이션 형 NMOS 트랜지스터(DHVN1)의 게이트에 인가되는 전위 레벨이 상승하여 전원 공급 노드(NA)에 인가되는 펌프 전압(Vpp)의 전류량이 증가하게 되고, 출력 전압(Vout)의 전위 레벨이 상대적으로 낮을 경우 고전압 디플레이션 형 NMOS 트랜지스터(DHVN1)의 게이트에 인가되는 전위 레벨이 하강하여 전원 공급 노드(NA)에 인가되는 펌프 전압(Vpp)의 전류량이 감소하게된다. 이로 인하여 출력 전압(Vout)의 목표 출력 전압 레벨이 상이하더라도 저항(R1)의 양단의 전위 레벨 차이는 일정하게 유지될 수 있다. 따라서, 출력 전압(Vout)의 목표 출력 전압 레벨이 상이하더라도 저항(R1), 및 NMOS 트랜지스터(N1)를 통해 흐르는 전류량을 일정하게 조절하여 전류 소모량을 안정적으로 개선할 수 있으며, 이를 보상하기 추가적인 신호 및 회로가 불필요하여 전류 소모량도 개선할 수 있다.
도 4는 도 2의 레귤레이터의 다른 실시 예를 설명하기 위한 도면이다.
도 4를 참조하면, 레귤레이터(140)는 비교기(141_1), 제어부(142_1), 전류 공급 스위치(143_1), 전류 공급부(144_1), 및 전압 분배부(145_1)를 포함한다.
비교기(141_1)는 기준 전압(Vref)과 출력 전압(Vout)을 전압 분배한 피드백 전압(Vfb)을 비교하여 비교 신호(CS)를 출력한다. 예를 들어 기준 전압(Vref)이 피드백 전압(Vfb)보다 클 경우 로우 레벨의 비교 신호(CS)를 출력하고, 기준 전압(Vref)이 피드백 전압(Vfb)보다 작을 경우 하이 레벨의 비교 신호(CS)를 출력한다.
제어부(142_1)는 NMOS 트랜지스터(N11)를 포함하여 구성된다. NMOS 트랜지스터(N11)는 노드(NE)와 접지 전원(Vss) 사이에 연결되고, 비교 신호(CS)에 응답하여 접지 전원(Vss)으로 흐르는 전류 패스를 형성하여 노드(NE)의 전위를 제어한다. 제어부(142_1)는 전류 패스의 안정화를 위해 NMOS 트랜지스터(N11)와 접지 전원(Vss) 사이에 다이오드를 추가적으로 포함하도록 구성할 수 있다.
전류 공급 스위치(143_1)는 레귤레이터(140)의 외부에서 인가되는 펌프 전압(Vpp)을 레귤레이터(140)의 저항(R11)에 공급한다. 전류 공급 스위치(143_1)는 고전압 디플레이션 형 NMOS 트랜지스터(Depletion High Voltage NMOS;DHVN11)으로 구성될 수 있다. 고전압 디플레이션 형 NMOS 트랜지스터(DHVN11)는 출력 전압(Vout)의 전위 레벨에 따라 저항(R11)에 공급되는 펌프 전압(Vpp)의 전류량을 조절할 수 있다. 예를 들어 출력 전압(Vout)의 전위 레벨이 상대적으로 높을 경우 저항(R11)에 공급되는 펌프 전압(Vpp)의 전류량을 증가시키고, 출력 전압(Vout)의 전위 레벨이 상대적으로 낮을 경우 저항(R11)에 공급되는 펌프 전압(Vpp)의 전류량을 감소시킬 수 있다.
전류 공급부(144_1)는 저항(R11)과 NMOS 트랜지스터(N12)를 포함한다. 저항(R1)은 전류 공급 스위치(143_1)와 노드(NE) 사이에 연결되어 노드(NE)에 전류를 공급한다. NMOS 트랜지스터(N12)는 펌프 전압(Vpp)이 인가되는 노드와 출력 노드(NF) 사이에 연결된다. NMOS 트랜지스터(N12)는 노드(NE)의 전위 레벨에 응답하여 출력 노드(NF)에 인가되는 펌프 전압(Vpp)의 전류량을 제어한다.
전압 분배부(145_1)는 저항들(R12, R13)을 포함한다. 저항들(R12, R13)은 출력 노드(NF)와 접지 전원(Vss) 사이에 직렬 연결된다. 저항들(R12, R13)은 출력 노드(NF)의 전위를 각각의 저항값에 따라 분배하여 피드백 전압(Vfb)을 생성한다.
추가적으로 레귤레이터(140)는 출력 노드(NF)에 연결된 캐패시터(C11)를 더 포함할 수 있다. 캐패시터(C1)는 출력 노드(NF)의 전위 레벨을 안정화시킬 수 있다.
도 4를 참조하여 본 발명의 다른 실시 예에 따른 레귤레이터(140)의 동작을 설명하면 다음과 같다.
1) 출력 전압(Vout)이 목표 전압보다 낮을 경우
출력 전압(Vout)이 목표 전압보다 낮을 경우, 출력 전압(Vout)을 분배하여 생성한 피드백 전압(Vfb)은 기준 전압(Vref)보다 낮다. 따라서 비교기(141_1)는 로우 레벨의 비교 신호(CS)를 출력한다.
제어부(142_1)는 로우 레벨의 비교 신호(CS)에 응답하여 전류 패스를 차단한다. 즉, 로우 레벨의 비교 신호(CS)에 응답하여 NMOS 트랜지스터(N11)가 턴오프되고, 이로 인해 제어부(142_1)를 통해 흐르는 전류 패스가 차단된다.
제어부(142_1)의 전류 패스가 차단되어 전류 공급부(144_1)의 노드(NE)의 전위는 상승하게 된다. 따라서, NMOS 트랜지스터(N12)을 통해 출력 노드(NF)에 공급되는 펌프 전압(Vpp)의 전류량이 증가하게 된다. 이로 인해 출력 전압(Vout)의 전위가 상승하게 된다.
2) 출력 전압(Vout)이 목표 전압보다 높을 경우
출력 전압(Vout)이 목표 전압보다 높을 경우, 출력 전압(Vout)을 분배하여 생성한 피드백 전압(Vfb)은 기준 전압(Vref)보다 높다. 따라서 비교기(141_1)는 하이 레벨의 비교 신호(CS)를 출력한다.
제어부(142_1)는 하이 레벨의 비교 신호(CS)에 응답하여 전류 패스를 형성한다. 즉, 하이 레벨의 비교 신호(CS)에 응답하여 NMOS 트랜지스터(N11)가 턴온되고, 이로 인해 제어부(142_1)를 통해 흐르는 전류 패스가 형성된다.
제어부(142_1)의 전류패스가 형성되어 전류 공급부(144_1)의 노드(NE)의 전위는 하강하게 된다. 따라서, NMOS 트랜지스터(N12)을 통해 출력 노드(NF)에 공급되는 펌프 전압(Vpp)의 전류량이 감소하게 되어 출력 전압(Vout)의 전위 레벨이 낮아지게된다.
상술한 레귤레이터(140)는 기준 전압(Vref)의 레벨에 따라 출력 전압(Vout)의 목표 출력 전압 레벨을 조절할 수 있다. 예를 들어 기준 전압(Vref)의 레벨을 상승시켜 설정하면 출력 전압(Vout)의 목표 출력 전압 레벨도 함께 상승하며, 기준 전압(Vref)의 레벨을 감소시켜 설정하면 출력 전압(Vout)의 목표 출력 전압 레벨도 함께 감소하게 된다. 본원 발명의 실시 예에서는 출력 전압(Vout)의 전위 레벨에 따라 제어부(142_1)가 저항(R11)과 연결되는 노드의 전압을 제어할 수 있다. 즉, 출력 전압(Vout)의 출력 전압에 따라 노드(NE)의 전위 레벨이 변동되어도 제어부(142_1)가 저항(R11)과 연결되는 노드의 전압을 제어하여 저항(R11) 양단의 전압 차이를 일정하게 유지할 수 있다. 이로 인하여 출력 전압(Vout)의 목표 출력 전압 레벨이 상이하더라도 저항(R11)의 양단의 전위 레벨 차이는 일정하게 유지될 수 있다. 따라서, 출력 전압(Vout)의 목표 출력 전압 레벨이 상이하더라도 저항(R11), 및 NMOS 트랜지스터(N11)를 통해 흐르는 전류량을 일정하게 조절하여 전류 소모량을 안정적으로 개선할 수 있으며, 이를 보상하기 추가적인 신호 및 회로가 불필요하여 전류 소모량도 개선할 수 있다. 또한 도 3에 도시된 레귤레이터(140)와 상이하게 트랜지스터(N12)에는 펌프 전압(Vpp)이 직접 인가되도록 설계한다. 이로 인하여 트랜지스터(N12)의 드레인과 소스 간의 전압 차(VDS)를 확보할 수 있어 더욱 안정적인 레귤레이팅 동작을 수행할 수 있다.
도 5는 메모리 시스템의 다른 실시 예를 설명하기 위한 블록도이다.
도 5를 참조하면, 메모리 시스템(1000)은 메모리 장치(100) 및 컨트롤러(1100)를 포함한다.
메모리 장치(100)는 도 1을 참조하여 설명된 바와 마찬가지로 구성되고, 동작할 수 있다. 이하, 중복되는 설명은 생략된다.
컨트롤러(1100)는 호스트(Host) 및 메모리 장치(100)에 연결된다. 호스트(Host)로부터의 요청에 응답하여, 컨트롤러(1100)는 메모리 장치(100)를 액세스하도록 구성된다. 예를 들면, 컨트롤러(1100)는 메모리 장치(100)의 읽기, 쓰기, 소거, 그리고 배경(background) 동작을 제어하도록 구성된다. 컨트롤러(1100)는 메모리 장치(100) 및 호스트(Host) 사이에 인터페이스를 제공하도록 구성된다. 컨트롤러(1100)는 메모리 장치(100)를 제어하기 위한 펌웨어(firmware)를 구동하도록 구성된다.
컨트롤러(1100)는 램(1110, Random Access Memory), 프로세싱 유닛(1120, processing unit), 호스트 인터페이스(1130, host interface), 메모리 인터페이스(1140, memory interface) 및 에러 정정 블록(1150)을 포함한다.
램(1110)은 프로세싱 유닛(1120)의 동작 메모리, 메모리 장치(100) 및 호스트(Host) 사이의 캐시 메모리, 그리고 메모리 장치(100) 및 호스트(Host) 사이의 버퍼 메모리 중 적어도 하나로서 이용된다.
프로세싱 유닛(1120)은 컨트롤러(1100)의 제반 동작을 제어한다. 또한 컨트롤러(1100)는 쓰기 동작시 호스트(Host)로 부터 제공되는 프로그램 데이터를 임시 저장할 수 있다.
호스트 인터페이스(1130)는 호스트(Host) 및 컨트롤러(1100) 사이의 데이터 교환을 수행하기 위한 프로토콜을 포함한다. 예시적인 실시 예로서, 컨트롤러(1100)는 USB (Universal Serial Bus) 프로토콜, MMC (multimedia card) 프로토콜, PCI (peripheral component interconnection) 프로토콜, PCI-E (PCI-express) 프로토콜, ATA (Advanced Technology Attachment) 프로토콜, Serial-ATA 프로토콜, Parallel-ATA 프로토콜, SCSI (small computer small interface) 프로토콜, ESDI (enhanced small disk interface) 프로토콜, 그리고 IDE (Integrated Drive Electronics) 프로토콜, 사유(private) 프로토콜 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(Host)와 통신하도록 구성된다.
메모리 인터페이스(1140)는 메모리 장치(100)와 인터페이싱한다. 예를 들면, 메모리 인터페이스는 낸드 인터페이스 또는 노어 인터페이스를 포함한다.
에러 정정 블록(1150)은 에러 정정 코드(ECC, Error Correcting Code)를 이용하여 메모리 장치(100)로부터 수신된 데이터의 에러를 검출하고, 정정하도록 구성된다. 프로세싱 유닛(1120)은 에러 정정 블록(1150)의 에러 검출 결과에 따라 읽기 전압을 조절하고, 재 읽기를 수행하도록 메모리 장치(100)를 제어할 것이다. 예시적인 실시 예로서, 에러 정정 블록은 컨트롤러(1100)의 구성 요소로서 제공될 수 있다.
컨트롤러(1100) 및 메모리 장치(100)는 하나의 반도체 장치로 집적될 수 있다. 예시적인 실시 예로서, 컨트롤러(1100) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어, 메모리 카드를 구성할 수 있다. 예를 들면, 컨트롤러(1100) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 PC 카드(PCMCIA, personal computer memory card international association), 컴팩트 플래시 카드(CF), 스마트 미디어 카드(SM, SMC), 메모리 스틱, 멀티미디어 카드(MMC, RS-MMC, MMCmicro), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억장치(UFS) 등과 같은 메모리 카드를 구성할 것이다.
컨트롤러(1100) 및 메모리 장치(100)는 하나의 반도체 장치로 집적되어 반도체 드라이브(SSD, Solid State Drive)를 구성할 수 있다. 반도체 드라이브(SSD)는 반도체 메모리에 데이터를 저장하도록 구성되는 저장 장치를 포함한다. 메모리 시스템(1000)이 반도체 드라이브(SSD)로 이용되는 경우, 메모리 시스템(1000)에 연결된 호스트(Host)의 동작 속도는 획기적으로 개선된다.
다른 예로서, 메모리 시스템(1000)은 컴퓨터, UMPC (Ultra Mobile PC), 워크스테이션, 넷북(net-book), PDA (Personal Digital Assistants), 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 스마트폰(smart phone), e-북(e-book), PMP(portable multimedia player), 휴대용 게임기, 네비게이션(navigation) 장치, 블랙박스(black box), 디지털 카메라(digital camera), 3차원 수상기(3-dimensional television), 디지털 음성 녹음기(digital audio recorder), 디지털 음성 재생기(digital audio player), 디지털 영상 녹화기(digital picture recorder), 디지털 영상 재생기(digital picture player), 디지털 동영상 녹화기(digital video recorder), 디지털 동영상 재생기(digital video player), 정보를 무선 환경에서 송수신할 수 있는 장치, 홈 네트워크를 구성하는 다양한 전자 장치들 중 하나, 컴퓨터 네트워크를 구성하는 다양한 전자 장치들 중 하나, 텔레매틱스 네트워크를 구성하는 다양한 전자 장치들 중 하나, RFID 장치, 또는 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나 등과 같은 전자 장치의 다양한 구성 요소들 중 하나로 제공된다.
예시적인 실시 예로서, 메모리 장치(100) 또는 메모리 시스템(1000)은 다양한 형태들의 패키지로 실장될 수 있다. 예를 들면, 메모리 장치(100) 또는 메모리 시스템(1000)은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 6은 도 5의 메모리 시스템의 응용 예를 보여주는 블록도이다.
도 6을 참조하면, 메모리 시스템(2000)은 메모리 장치(2100) 및 컨트롤러(2200)를 포함한다. 메모리 장치(2100)는 복수의 메모리 칩들을 포함한다. 복수의 메모리 칩들은 복수의 그룹들로 분할된다.
도 6에서, 복수의 그룹들은 각각 제 1 내지 제 k 채널들(CH1~CHk)을 통해 컨트롤러(2200)와 통신하는 것으로 도시되어 있다. 각 메모리 칩은 도 1을 참조하여 설명된 메모리 장치(100) 중 하나와 마찬가지로 구성되고, 동작할 것이다.
각 그룹은 하나의 공통 채널을 통해 컨트롤러(2200)와 통신하도록 구성된다. 컨트롤러(2200)는 도 5를 참조하여 설명된 컨트롤러(1100)와 마찬가지로 구성되고, 복수의 채널들(CH1~CHk)을 통해 메모리 장치(2100)들을 제어하도록 구성된다.
도 7은 도 6을 참조하여 설명된 메모리 시스템을 포함하는 컴퓨팅 시스템을 보여주는 블록도이다.
도 7을 참조하면, 컴퓨팅 시스템(3000)은 중앙 처리 장치(3100), 램(3200, RAM, Random Access Memory), 사용자 인터페이스(3300), 전원(3400), 시스템 버스(3500), 그리고 메모리 시스템(2000)을 포함한다.
메모리 시스템(2000)은 시스템 버스(3500)를 통해, 중앙처리장치(3100), 램(3200), 사용자 인터페이스(3300), 그리고 전원(3400)에 전기적으로 연결된다. 사용자 인터페이스(3300)를 통해 제공되거나, 중앙 처리 장치(3100)에 의해서 처리된 데이터는 메모리 시스템(2000)에 저장된다.
도 7에서, 메모리 장치(2100)는 컨트롤러(2200)를 통해 시스템 버스(3500)에 연결되는 것으로 도시되어 있다. 그러나, 메모리 장치(2100)는 시스템 버스(3500)에 직접 연결되도록 구성될 수 있다. 이때, 컨트롤러(2200)의 기능은 중앙 처리 장치(3100) 및 램(3200)에 의해 수행될 것이다.
도 7에서, 도 6을 참조하여 설명된 메모리 시스템(2000)이 제공되는 것으로 도시되어 있다. 그러나, 메모리 시스템(2000)은 도 5를 참조하여 설명된 메모리 시스템(1000)으로 대체될 수 있다. 예시적인 실시 예로서, 컴퓨팅 시스템(3000)은 도 5 및 도 6을 참조하여 설명된 메모리 시스템들(1000, 2000)을 모두 포함하도록 구성될 수 있다.
본 발명의 상세한 설명에서는 구체적인 실시 예에 관하여 설명하였으나, 본 발명의 범위와 기술적 사상에서 벗어나지 않는 한도 내에서 다양한 변경이 가능하다. 그러므로 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위뿐만 아니라 이 발명의 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 메모리 장치
140 : 레귤레이터
141, 141_1 : 비교기
142, 142_1 : 제어부
143, 143_1 : 전류 공급 스위치
144, 144_1 : 전류 공급부
145, 145_1 : 전압 분배부
200 : 컨트롤러
300 : 메모리 시스템

Claims (19)

  1. 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 비교 신호를 생성하기 위한 비교기;
    상기 출력 전압에 응답하여 제1 노드에 인가되는 펌프 전압의 전류량을 조절하기 위한 전류 공급 스위치;
    상기 비교 신호에 응답하여 내부 노드의 전위를 제어하기 위한 제어부; 및
    상기 제1 노드를 통해 전류를 공급받아 상기 내부 노드에 인가하고, 상기 내부 노드의 전위 레벨에 따라 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하기 위한 전류 공급부를 포함하는 레귤레이터.
  2. ◈청구항 2은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 출력 전압을 분배하여 상기 피드백 전압을 생성하기 위한 전압 분배부를 더 포함하는 레귤레이터.
  3. ◈청구항 3은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전류 공급 스위치는 상기 출력 전압의 전위 레벨에 응답하여 상기 제1 노드에 인가되는 상기 전류량을 조절하는 레귤레이터.
  4. ◈청구항 4은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전류 공급 스위치는 고전압 디플레이션 형 트랜지스터를 포함하는 레귤레이터.
  5. ◈청구항 5은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전류 공급부는 상기 제1 노드를 통해 공급받은 전류를 이용하여 상기 내부 노드에 공급하고, 상기 내부 노드의 전위 레벨에 응답하여 상기 제1 노드를 통해 공급받은 전류를 상기 출력 노드에 인가하는 레귤레이터.
  6. ◈청구항 6은(는) 설정등록료 납부시 포기되었습니다.◈
    제 5 항에 있어서,
    상기 전류 공급부는
    상기 제1 노드와 상기 내부 노드 사이에 연결되어 상기 제1 노드를 통해 공급받은 전류를 상기 내부 노드로 전달하기 위한 저항; 및
    상기 제1 노드와 상기 출력 노드 사이에 연결되고 상기 내부 노드의 전위 레벨에 따라 상기 출력 노드에 공급되는 전류량을 조절하기 위한 트랜지스터를 포함하는 레귤레이터.
  7. ◈청구항 7은(는) 설정등록료 납부시 포기되었습니다.◈
    제 1 항에 있어서,
    상기 전류 공급부는 상기 제1 노드를 통해 공급받은 전류를 이용하여 상기 내부 노드에 공급하고, 상기 내부 노드의 전위 레벨에 응답하여 상기 펌프 전압을 상기 출력 노드에 인가하는 레귤레이터.
  8. ◈청구항 8은(는) 설정등록료 납부시 포기되었습니다.◈
    제 7 항에 있어서,
    상기 전류 공급부는
    상기 제1 노드와 상기 내부 노드 사이에 연결되어 상기 제1 노드를 통해 공급받은 전류를 상기 내부 노드로 전달하기 위한 저항; 및
    상기 펌프 전압이 인간되는 노드와 상기 출력 노드 사이에 연결되고 상기 내부 노드의 전위 레벨에 따라 상기 출력 노드에 공급되는 상기 펌프 전압의 전류량을 조절하기 위한 트랜지스터를 포함하는 레귤레이터.
  9. 데이터가 저장되는 메모리 장치; 및
    상기 메모리 장치를 제어하는 컨트롤러를 포함하며,
    상기 메모리 장치는 제반 동작 시 일정한 출력 전압을 공급하기 위한 레귤레이터를 포함하며,
    상기 레귤레이터는 상기 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 비교 신호를 생성하기 위한 비교기;
    상기 출력 전압에 응답하여 제1 노드에 인가되는 펌프 전압의 전류량을 조절하기 위한 전류 공급 스위치;
    상기 비교 신호에 응답하여 내부 노드의 전위를 제어하기 위한 제어부; 및
    상기 제1 노드를 통해 전류를 공급받아 상기 내부 노드에 인가하고, 상기 내부 노드의 전위 레벨에 따라 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하기 위한 전류 공급부를 포함하는 메모리 시스템.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 출력 전압을 분배하여 상기 피드백 전압을 생성하기 위한 전압 분배부를 더 포함하는 메모리 시스템.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 전류 공급 스위치는 상기 출력 전압의 전위 레벨에 응답하여 상기 제1 노드에 인가되는 상기 전류량을 조절하는 메모리 시스템.
  12. ◈청구항 12은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 전류 공급 스위치는 고전압 디플레이션 형 트랜지스터를 포함하는 메모리 시스템.
  13. ◈청구항 13은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 전류 공급부는 상기 제1 노드를 통해 공급받은 전류를 이용하여 상기 내부 노드에 공급하고, 상기 내부 노드의 전위 레벨에 응답하여 상기 제1 노드를 통해 공급받은 전류를 상기 출력 노드에 인가하는 메모리 시스템.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제 13 항에 있어서,
    상기 전류 공급부는
    상기 제1 노드와 상기 내부 노드 사이에 연결되어 상기 제1 노드를 통해 공급받은 전류를 상기 내부 노드로 전달하기 위한 저항; 및
    상기 제1 노드와 상기 출력 노드 사이에 연결되고 상기 내부 노드의 전위 레벨에 따라 상기 출력 노드에 공급되는 전류량을 조절하기 위한 트랜지스터를 포함하는 메모리 시스템.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제 9 항에 있어서,
    상기 전류 공급부는 상기 제1 노드를 통해 공급받은 전류를 이용하여 상기 내부 노드에 공급하고, 상기 내부 노드의 전위 레벨에 응답하여 상기 펌프 전압을 상기 출력 노드에 인가하는 메모리 시스템.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제 15 항에 있어서,
    상기 전류 공급부는
    상기 제1 노드와 상기 내부 노드 사이에 연결되어 상기 제1 노드를 통해 공급받은 전류를 상기 내부 노드로 전달하기 위한 저항; 및
    상기 펌프 전압이 인간되는 노드와 상기 출력 노드 사이에 연결되고 상기 내부 노드의 전위 레벨에 따라 상기 출력 노드에 공급되는 상기 펌프 전압의 전류량을 조절하기 위한 트랜지스터를 포함하는 메모리 시스템.
  17. 펌프 전압을 제1 노드에 인가하되, 출력 전압에 응답하여 상기 제1 노드에 인가되는 전류량을 조절하는 단계;
    상기 제1 노드에 인가된 전류를 내부 노드에 인가하고, 상기 출력 전압을 분배한 피드백 전압과 기준 전압을 비교하여 상기 내부 노드의 전위레벨을 조절하는 단계; 및
    상기 내부 노드의 전위 레벨에 응답하여 출력 노드에 인가되는 전류량을 조절하여 상기 출력 전압을 생성하는 단계를 포함하는 레귤레이터의 동작 방법.
  18. ◈청구항 18은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 출력 전압을 생성하는 단계는 상기 내부 노드의 전위 레벨에 응답하여 상기 제1 노드에서 상기 출력 노드로 인가되는 전류량을 조절하는 레귤레이터의 동작 방법.
  19. ◈청구항 19은(는) 설정등록료 납부시 포기되었습니다.◈
    제 17 항에 있어서,
    상기 출력 전압을 생성하는 단계는 상기 펌프 전압을 상기 출력 노드에 인가하되, 상기 내부 노드의 전위 레벨에 응답하여 상기 출력 노드에 인가되는 상기 펌프 전압의 전류량을 조절하는 레귤레이터의 동작 방법.
KR1020170172067A 2017-12-14 2017-12-14 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법 Active KR102398570B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020170172067A KR102398570B1 (ko) 2017-12-14 2017-12-14 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US16/032,672 US10410689B2 (en) 2017-12-14 2018-07-11 Regulator, memory system having the same, and operating method thereof
CN201810896244.0A CN109962708B (zh) 2017-12-14 2018-08-08 调节器及其操作方法以及具有该调节器的存储器系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170172067A KR102398570B1 (ko) 2017-12-14 2017-12-14 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Publications (2)

Publication Number Publication Date
KR20190071221A KR20190071221A (ko) 2019-06-24
KR102398570B1 true KR102398570B1 (ko) 2022-05-17

Family

ID=66815232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170172067A Active KR102398570B1 (ko) 2017-12-14 2017-12-14 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법

Country Status (3)

Country Link
US (1) US10410689B2 (ko)
KR (1) KR102398570B1 (ko)
CN (1) CN109962708B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102830171B1 (ko) * 2020-02-25 2025-07-07 삼성전자주식회사 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
KR20220124499A (ko) * 2021-03-03 2022-09-14 에스케이하이닉스 주식회사 레귤레이터

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130106501A1 (en) 2011-10-28 2013-05-02 SK Hynix Inc. Multi-regulator circuit and integrated circuit including the same
US20130300389A1 (en) 2012-05-08 2013-11-14 SK Hynix Inc. Regulator circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712083B2 (ja) * 1995-11-28 2005-11-02 株式会社ルネサステクノロジ 内部電源電位供給回路及び半導体装置
US7502719B2 (en) * 2007-01-25 2009-03-10 Monolithic Power Systems, Inc. Method and apparatus for overshoot and undershoot errors correction in analog low dropout regulators
KR101620345B1 (ko) * 2009-04-07 2016-05-12 삼성전자주식회사 Ｌｄｏ 레귤레이터 및 이를 구비하는 반도체 장치
US8148962B2 (en) * 2009-05-12 2012-04-03 Sandisk Il Ltd. Transient load voltage regulator
KR20140078986A (ko) * 2012-12-18 2014-06-26 에스케이하이닉스 주식회사 레귤레이터, 전압 발생기, 반도체 메모리 장치 및 전압 발생 방법
KR102142287B1 (ko) * 2013-11-19 2020-08-10 주식회사 실리콘웍스 감마 전압 제공 회로 및 방법 그리고 전원 관리 집적 회로
KR20150114633A (ko) * 2014-04-01 2015-10-13 에스케이하이닉스 주식회사 반도체 장치
KR102252643B1 (ko) * 2014-10-20 2021-05-17 삼성전자주식회사 시스템 온 칩의 전원 경로 제어기
US9520163B2 (en) * 2015-03-19 2016-12-13 SK Hynix Inc. Regulator circuit and semiconductor memory apparatus having the same
JP6578757B2 (ja) * 2015-06-23 2019-09-25 セイコーエプソン株式会社 電源電圧検出回路、半導体集積回路装置、及び、電子機器
KR20170063226A (ko) * 2015-11-30 2017-06-08 삼성전기주식회사 전류 소모가 개선된 전압 레귤레이터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130106501A1 (en) 2011-10-28 2013-05-02 SK Hynix Inc. Multi-regulator circuit and integrated circuit including the same
US20130300389A1 (en) 2012-05-08 2013-11-14 SK Hynix Inc. Regulator circuit

Also Published As

Publication number Publication date
US20190189165A1 (en) 2019-06-20
US10410689B2 (en) 2019-09-10
CN109962708B (zh) 2023-04-28
CN109962708A (zh) 2019-07-02
KR20190071221A (ko) 2019-06-24

Similar Documents

Publication Publication Date Title
US9633700B2 (en) Power on reset circuit and semiconductor memory device including the same
KR102137075B1 (ko) 반도체 메모리 장치 및 그 프로그램 방법
US9343118B2 (en) Voltage regulator and apparatus for controlling bias current
KR102475458B1 (ko) 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
US9792966B2 (en) Page buffer and semiconductor memory device including the same
KR102424371B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR102634791B1 (ko) 파워 온 리셋 회로 및 이를 포함하는 반도체 메모리 장치
KR20150091893A (ko) 반도체 메모리 장치 및 그것을 포함하는 시스템
US20140376315A1 (en) Semiconductor device and method of operating the same
KR20170011641A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170011644A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20180073885A (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20180027035A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9147484B2 (en) Semiconductor memory device and operating method thereof
KR20150063850A (ko) 반도체 메모리 장치, 그것을 포함하는 메모리 시스템 및 그것의 동작 방법
US8867296B2 (en) Regulator, voltage generator and semiconductor memory device
KR20170073980A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20170037083A (ko) 반도체 메모리 장치
KR102398570B1 (ko) 레귤레이터, 이를 포함하는 메모리 시스템 및 이의 동작 방법
US8982635B2 (en) Semiconductor memory device and writing method thereof
US9104220B2 (en) Regulator and voltage generator
US20170125069A1 (en) Semiconductor device including multiple planes
US20150070995A1 (en) Semiconductor memory device and method of operating the same

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20171214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20201118

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20171214

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20211123

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20220503

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20220511

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20220512

End annual number: 3

Start annual number: 1

PG1601 Publication of registration