KR102491069B1 - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR102491069B1
KR102491069B1 KR1020150171647A KR20150171647A KR102491069B1 KR 102491069 B1 KR102491069 B1 KR 102491069B1 KR 1020150171647 A KR1020150171647 A KR 1020150171647A KR 20150171647 A KR20150171647 A KR 20150171647A KR 102491069 B1 KR102491069 B1 KR 102491069B1
Authority
KR
South Korea
Prior art keywords
solder bump
connection pad
disposed
decoupling capacitor
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020150171647A
Other languages
English (en)
Other versions
KR20170065728A (ko
Inventor
이찬호
정현수
박명순
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150171647A priority Critical patent/KR102491069B1/ko
Priority to US15/259,024 priority patent/US9960112B2/en
Priority to CN201611025660.0A priority patent/CN106847762B/zh
Publication of KR20170065728A publication Critical patent/KR20170065728A/ko
Application granted granted Critical
Publication of KR102491069B1 publication Critical patent/KR102491069B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/495—Capacitive arrangements or effects of, or between wiring layers
    • H10W20/496—Capacitor integral with wiring layers
    • H01L23/488—
    • H01L21/56—
    • H01L23/3164—
    • H01L23/49503—
    • H01L27/0794—
    • H01L28/40—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/222—Multilayered bumps, e.g. a coating on top and side surfaces of a bump core
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/221—Structures or relative sizes
    • H10W72/227—Multiple bumps having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/244—Dispositions, e.g. layouts relative to underlying supporting features, e.g. bond pads, RDLs or vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)

Abstract

본 발명의 실시예에 따라 반도체 소자가 제공된다. 반도체 소자는 셀 영역과 주변회로 영역을 포함하는 기판, 상기 주변회로 영역에 배치된 디커플링 케패시터, 상기 디커플링 케패시터와 수직적으로 중첩되는 제 1 연결 패드, 상기 제 1 연결 패드의 일부를 노출하는 보호층 및 상기 제 1 연결 패드 상에 배치되고, 상기 보호층의 상면의 일부를 덮는 제 1 솔더 범프를 포함한다.

Description

반도체 소자{Semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 직접 회로와 수직적으로 중첩된 솔더 범프를 가지는 반도체 소자에 관한 것이다.
반도체 소자의 집적도가 증가함에 따라 반도체 소자의 저장 용량 증가에 대한 요구와 더불어 동작 속도의 증가에 대한 요구가 커지고 있다.
반도체 소자의 집적도가 증가하면 이에 비례하여 동작 회로의 수도 증가되며, 읽기(read) 동작 및 쓰기(writing) 동작 시에 전원 전압 및 접지 전압에 순간적으로 잡음(fluctuation noise)이 생기게 된다. 이를 해결하기 위하여, 반도체 소자는 전원 전압 및 접지 전압과 같은 동작 전원들 사이에 존재하는 노이즈를 필터링하기 위하여 파워 디커플링 케패시터를 포함한다.
본 발명의 기술적 과제는 디커플링 케패시터와 수직적으로 중첩되는 연결 패드 상에 다른 솔더 범프보다 상대적으로 크기가 큰 솔더 범프가 제공된 반도체 소자를 제공하는 것이다.
본 발명의 실시예에 따라 반도체 소자가 제공된다. 반도체 소자는 셀 영역과 주변회로 영역을 포함하는 기판, 상기 주변회로 영역에 배치된 디커플링 케패시터, 상기 디커플링 케패시터와 수직적으로 중첩되는 제 1 연결 패드, 상기 제 1 연결 패드의 일부를 노출하는 보호층 및 상기 제 1 연결 패드 상에 배치되고, 상기 보호층의 상면의 일부를 덮는 제 1 솔더 범프를 포함한다.
일 실시예에 의하여, 상기 제 1 솔더 범프 및 상기 제 1 연결 패드는 전원 또는 그라운드 경로가 된다.
일 실시예에 의하여, 상기 보호층은 상기 제 1 연결 패드의 상면의 일부를 노출하는 제 1 개구부를 가지고, 상기 제 1 솔더 범프는 노출된 상기 제 1 연결 패드의 상기 상면을 완전히 덮는다.
일 실시예에 의하여, 상기 제 1 솔더 범프는 상기 제 1 개구부를 채우고, 상기 제 1 연결 패드에서 상기 보호층의 상면을 향해 연장된다.
일 실시예에 의하여, 상기 제 1 개구부는 제 1 너비를 가지고, 상기 제 1 솔더 범프의 너비는 상기 제 1 너비보다 크다.
일 실시예에 의하여, 상기 반도체 소자는, 상기 디커플링 케패시터와 옆으로 오프셋되어 배치된 제 2 연결 패드 및 상기 제 2 연결 패드 상에 배치되는 제 2 솔더 범프를 포함한다.
일 실시예에 의하여, 상기 제 1 솔더 범프의 너비는 상기 제 2 솔더 범프의 너비보다 크다.
일 실시예에 의하여, 상기 제 1 연결 패드와 상기 디커플링 케패시터는 전기적으로 연결된다.
본 발명의 실시예에 따른 반도체 소자를 제공한다. 반도체 소자는 셀 영역과 주변회로 영역을 포함하는 기판, 상기 주변회로 영역에 배치된 디커플링 케패시터, 상기 디커플링 케패시터와 수직적으로 중첩되는 제 1 연결 패드 상에 배치되는 제 1 솔더 범프 및 상기 셀 케패시터와 오프셋 구조로 제공되는 제 2 연결 패드 상에 배치되는 제 2 솔더 범프를 포함하고, 상기 제 1 솔더 범프는 상기 제 2 솔더 범프보다 너비가 크다.
일 실시예에 의하여, 상기 제 1 솔더 범프 및 상기 제 1 연결 패드는 전원 또는 그라운드 경로가 되고, 상기 제 2 솔더 범프 및 상기 제 2 연결 패드는 신호 경로가 된다.
일 실시예에 의하여, 상기 셀 영역에 배치되는 메모리 요소를 더 포함한다.
일 실시예에 의하여, 상기 제 1 연결 패드를 노출하는 제 1 개구부 및 상기 제 2 연결 패드를 노출하는 제 2 개구부를 가지는 보호층을 더 포함하고, 상기 제 1 솔더 범프는 상기 제 1 개구부를 채우고, 상기 보호층과 접촉한다.
일 실시예에 의하여, 상기 제 1 개구부는 제 1 너비를 가지고, 상기 제 1 솔더 범프는 상기 제 1 연결 패드 상에서 상기 보호층의 상면을 향해 연장되고, 상기 제 1 솔더 범프는 상기 제 1 개구부보다 큰 너비를 가진다.
일 실시예에 의하여, 상기 제 2 솔더 범프는 상기 제 2 개구부 내에 제공되고, 상기 보호층과 이격되어 배치된다.
일 실시예에 의하여, 상기 제 1 솔더 범프, 상기 제 1 연결 패드 및 상기 디커플링 케패시터는 금속 배선들에 의해 전기적으로 연결된다.
본 발명의 실시예에 따르면, 디커플링 케패시터와 수직적으로 중첩되는 연결 패드 상에 다른 솔더 범프보다 상대적으로 크기가 큰 솔더 범프를 제공하여 디커플링 케패시터에 가해지는 스트레스를 완화시킬 수 있다.
본 발명의 실시예에 따르면, 디커플링 케패시터와 수직적으로 중첩되는 연결 패드 상에 보호층이 제공되고, 상기 연결 패드와 상기 보호층의 일부를 덮도록 솔더 범프를 제공하여 솔더 범프에 가해지는 스트레스를 보호층으로 분산시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 나타내는 평면도이다.
도 2는 도 1의 선 A-A' 및 선 B-B'를 절단한 단면도이다.
도 3은 도 1의 선 A-A' 및 선 B-B'를 절단한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자를 나타내는 평면도이다.
도 5는 도 4의 선 C-C' 및 선 D-D'를 절단한 단면도이다.
도 6은 도 4의 선 C-C' 및 선 E-E'를 절단한 단면도이다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전문에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
또한, 본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함되는 것이다. 예를 들면, 직각으로 도시된 식각 영역은 라운드지거나 소정 곡률을 가지는 형태일 수 있다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 반도체 소자를 나타내는 평면도이다.
도 1을 참조하면, 반도체 소자(1)는 셀 영역(CR)과 주변회로 영역(PR)을 포함할 수 있다. 셀 영역(CR)은 메모리 셀들이 배치되는 영역일 수 있고, 주변 회로 영역(PCR)은 워드라인 드라이버(driver), 센스 앰프(sense amplifier), 로우(row) 및 컬럼(column) 디코더들 및 제어 회로들이 배치되는 영역일 수 있다. 셀 영역(CR)은 디램(DRAM), 에스램(SRAM), 플래시 메모리, 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM) 등에 제공되는 메모리 셀들을 포함할 수 있다. 다른 예로, 셀 영역(CR)은 ASIC(Application Specific Integrated Circuit), GPU(Graphic Processing Unit), CPU(Central Processing Unit) 등의 로직에 내장(embedded)되는 메모리 셀을 포함할 수 있다.
주변회로 영역(PR)에는 솔더 범프들(110, 130)이 배치될 수 있다. 솔더 범프들(110, 130)은 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)를 포함할 수 있다. 제 1 솔더 범프(110)와 제 2 솔더 범프(130)는 주변회로 영역(PR)의 중앙에 배치될 수 있다. 제 1 솔더 범프(110)와 제 2 솔더 범프(130)는 제 1 방향(x)으로 서로 이격되어 배치될 수 있다. 제 1 솔더 범프(110)와 제 2 솔더 범프(130)는 제 1 방향(x)과 수직하는 제 2 방향(y)을 따라 제공될 수 있고, 제 2 방향(y)으로 연장되는 복수개의 열로 배치될 수 있다. 다만, 제 1 솔더 범프(110)와 제 2 솔더 범프(130)의 배치는 특별히 제한되지 않을 수 있다.
도 2는 도 1의 선 A-A' 및 선 B-B'를 절단한 단면도이다.
도 1 및 도 2를 참조하면, 반도체 소자(1)는 기판(10), 층간 절연막들(20a, 20b), 금속 배선들(30a, 30b), 비아(40), 디커플링 케패시터(DC), 연결 패드들(70a, 70b), 보호층(80) 및 솔더 범프들(110, 130)을 포함할 수 있다. 반도체 소자(1)의 설명을 돕기 위해 주변회로 영역(PR)과 셀 영역(CR)을 함께 설명한다.
기판(10)은 제 1 소자분리막(18)에 의해 정의된 제 1 활성영역(ACT1) 및 제 2 소자분리막(19)에 의해 정의된 제 2 활성영역(ACT2)을 포함할 수 있다. 제 1 소자분리막(18)과 제 1 활성영역(ACT1)은 주변회로 영역(PR)에 제공될 수 있고, 제 2 소자분리막(19)과 제 2 활성영역(ACT2)은 셀 영역(CR)에 제공될 수 있다. 제 1 활성영역(ACT1)과 제 2 활성영역(ACT2)에는 소스/드레인(미도시)이 제공될 수 있다. 기판(10)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택셜 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택셜 박막의 기판일 수 있다.
기판(10) 상에 제 1 트랜지스터(TR1)와 제 2 트랜지스터(TR2)가 배치될 수 있다. 제 1 트랜지스터(TR1)는 주변회로 영역(PR)에 제공될 수 있고, 제 2 트랜지스터(TR2)는 셀 영역(CR)에 제공될 수 있다. 제 1 트랜지스터(TR1)는 주변회로 영역(PR)에 제공되는 제어 회로들을 구성하는 스위칭 소자일 수 있고, 제 2 트랜지스터(TR2)는 셀 영역(CR)을 구성하는 스위칭 소자일 수 있다.
제 1 층간 절연막(20a)과 제 2 층간 절연막(20b)은 기판(10) 상에 제공될 수 있다. 제 1 층간 절연막(20a)은 주변회로 영역(PR)에 제공될 수 있고, 제 1 층간 절연막(20a)은 기판(10) 상에 순차적으로 배치되는 제 1 하부 층간 절연막(21) 및 제 1 상부 층간 절연막(22a)을 포함할 수 있다. 제 2 층간 절연막(20b)은 셀 영역(CR)에 제공될 수 있고, 제 2 층간 절연막(20b)은 기판(10) 상에 순차적으로 배치되는 제 2 하부 층간 절연막(21b) 및 제 2 상부 층간 절연막(22b)을 포함할 수 있다. 제 1 층간 절연막(20a) 및 제 2 층간 절연막(20b)은 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막을 포함할 수 있다.
제 1 금속 배선(30a)은 제 1 상부 층간 절연막(22a)에 제공될 수 있고, 제 2 금속 배선(30b)은 제 2 상부 층간 절연막(22b)에 제공될 수 있다. 제 1 금속 배선(30a)은 제 1 하부 금속 배선(31)과 제 1 상부 금속 배선(32)을 포함할 수 있다. 제 1 하부 금속 배선(31)과 제 1 상부 금속 배선(32)은 외부로부터 입력되는 전원 전압 및/또는 데이터 신호 등을 셀 영역(CR)으로 전달할 수 있다. 제 1 금속 배선(30a)과 제 2 금속 배선(30b)은 금(Au), 알루미늄(Al), 크롬(Cr), 니켈(Ni), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta), 타이타늄텅스텐(TiW), 니켈크롬(NiCr), 알루미늄 질화물(AlNx), 티타늄 질화물(TiNx), 티타늄 알루미늄 질화물(TiAlxNy), 탄탈륨 질화물(TaNx), 텅스텐 실리사이드(WSix), 티타늄 실리사이드(TiSix), 코발트 실리사이드(CoSix) 또는 그 합금을 포함할 수 있다.
비아(40)는 제 1 금속 배선(30a), 디커플링 케패시터(DC) 및 연결 패드들(70a, 70b)을 서로 전기적으로 연결할 수 있다. 비아(40)는 디커플링 케패시터(DC)와 제 1 하부 금속 배선(31)을 연결하는 제 1 비아(41), 제 1 하부 금속 배선(31)과 제 1 상부 금속 배선(32)을 연결하는 제 2 비아(42), 및 제 1 상부 금속 배선(32)과 연결 패드들(70a, 70b)을 연결하는 제 3 비아(43)를 포함할 수 있다. 제 1 비아(41), 제 2 비아(42) 및 제 3 비아(43)는 제 1 금속 배선(30a) 및 연결 패드들(70a, 70b)과 전기적으로 연결되어 외부로부터 입력되는 전원 전압 및/또는 데이터 신호 등을 셀 영역(CR)으로 전달할 수 있다. 제 1 비아(41), 제 2 비아(42) 및 제 3 비아(43)는 알루미늄(Al), 구리(Cu) 및 텅스텐(W)과 같은 도전성 금속을 포함할 수 있다.
디커플링 케패시터(DC)는 주변회로 영역(PR)의 제 1 하부 층간 절연막(21a)에 제공될 수 있다. 디커플링 케패시터(DC)는 제 1 비아(41)를 통해 제 1 하부 금속 배선(31)과 전기적으로 연결될 수 있다. 디커플링 케패시터(DC)는 제 1 콘택 플러그(55)를 통해 제 1 활성 영역(ACT1)의 소스/드레인(미도시)과 연결될 수 있다. 디커플링 케패시터(DC)는 상부 전극(51), 유전막(52) 및 하부 전극(53)을 포함할 수 있다. 유전막(52)은 상부 전극(51)과 하부 전극(53) 사이에 배치될 수 있다. 상부 전극(51) 및 상부 전극(53)은 도핑된 반도체 물질(예: 도핑된 실리콘), 도전성 금속질화물(예: 티타늄 질화물, 탄탈륨 질화물 또는 텅스텐 질화물 등), 금속(예: 루세늄, 이리듐, 티타늄 또는 탄탈륨 등) 및 도전성 금속산화물(예: 산화 이리듐 등) 등에서 선택된 적어도 하나를 포함할 수 있다. 상부 전극(51)은 하부 전극(53)과 동일한 도전 물질이거나 다른 도전 물질로 일 수 있다. 유전막(52)은 산화물(예: 실리콘 산화물), 질화물(예: 실리콘 질화물), 산화질화물(예: 실리콘 산화질화물), 고유전물 및/또는 강유전체일 수 있다.
디커플링 케패시터(DC)는 반도체 소자(1)의 주변회로 영역(PR)에 복수개로 제공될 수 있다. 반도체 소자(1)의 동작 시, 디커플링 케패시터(DC)는 전원 전압 및 접지 전압과 같은 동작 전원들 사이에 존재하는 노이즈를 필터링할 수 있다. 따라서, 디커플링 케패시터(DC)는 반도체 소자(1)가 고속으로 동작하여도 반도체 소자(1)에 인가되는 동작 전원들의 안정성을 높일 수 있다.
메모리 요소(60)는 셀 영역(CR)의 제 2 하부 층간 절연막(21b)에 제공될 수 있다. 메모리 요소(60)는 제 2 콘택 플러그(65)를 통해 제 2 활성 영역(ACT2)의 소스/드레인(미도시)와 연결될 수 있다. 메모리 요소(60)와 제 2 트랜지스터(TR2) 사이에는 비트 라인(BL)이 배치될 수 있다. 메모리 요소(60)는 디램(DRAM)용 케패시터, 또는 피램(PRAM), 알이램(ReRAM), 에프이램(FeRAM) 또는 엠램(MRAM)용 저항소자일 수 있다. 이와는 달리, 셀 영역(CR)에는 플래시 메모리가 배치되거나 로직 소자가 배치될 수 있다.
연결 패드들(70a, 70b)은 제 1 상부 층간 절연막(22a) 상에 배치될 수 있다. 연결 패드들(70a, 70b)은 디커플링 케패시터(DC)와 수직적으로 중첩되도록 배치되는 제 1 연결 패드(70a)와 디커플링 케패시터(DC)와 수직적으로 중첩되지 않고 옆으로 오프셋(off-set)되어 배치되는 제 2 연결 패드(70b)를 포함할 수 있다. 제 1 연결 패드(70a) 및 제 2 연결 패드(70b)는 제 3 비아(43)와 연결될 수 있다. 연결 패드(70a, 70b)는 구리(Cu), 알루미늄(Al), 니켈(Ni) 또는 이들의 합금 등과 같은 다양한 금속 물질을 포함할 수 있다.
보호층(80)은 제 1 상부 층간 절연막(22a) 상에 배치될 수 있다. 보호층(80)은 반도체 소자(1) 외부로 노출되는 상면(80a), 제 1 연결 패드(70a)를 노출하는 제 1 개구부(81) 및 제 2 연결 패드(70b)를 노출하는 제 2 개구부(82)를 가질 수 있다. 제 1 개구부(81)는 제 1 너비(d1)를 가질 수 있고, 제 2 개구부(82)는 제 2 너비(d2)를 가질 수 있다. 보호층(80)은 제 1 연결 패드(70a) 및 제 2 연결 패드(70b)의 상면의 일부를 노출할 수 있다. 예를 들어, 보호층(80)은 폴리이미드(Polymide)를 포함할 수 있다. 보호층(80)은 외부로부터 제 1 연결 패드(70a)와 제 2 연결 패드(70b)의 오염을 방지할 수 있고, 제 1 연결 패드(70a)와 제 2 연결 패드(70b) 간의 전기적인 단락(short)을 방지할 수 있다.
솔더 범프들(110, 130)은 연결 패드들(70a, 70b) 상에 배치될 수 있다. 솔더 범프들(110, 130)은 제 1 연결 패드(70a) 상에 배치되는 제 1 솔더 범프(110) 및 제 2 연결 패드(70b) 상에 배치되는 제 2 솔더 범프(130)을 포함할 수 있다. 제 1 솔더 범프(110)는 디커플링 케패시터(DC)와 수직적으로 중첩될 수 있고, 제 2 솔더 범프(130)는 디커플링 케패시터(DC)와 수직적으로 중첩되지 않고 옆으로 오프셋(off-set)되어 배치될 수 있다. 제 1 솔더 범프(110)는 제 1 연결 패드(70a) 상에서 보호층(80)의 상면(80a)을 향해 연장되어 보호층(80)의 상면(80a)의 일부를 덮을 수 있다. 제 1 솔더 범프(110)는 보호층(80)의 제 1 개구부(81)에 배치되어 제 1 개구부(81)를 채울 수 있다. 제 2 솔더 범프(130)는 보호층(80)과 이격되어 제 2 연결 패드(70b) 상에 배치될 수 있고, 보호층(80)의 제 2 개구부(82) 내에 제공될 수 있다. 제 1 솔더 범프(110)에는 전원 전압 또는 접지 전압이 인가될 수 있고, 제 2 솔더 범프(130)에는 데이터 신호가 인가될 수 있다.
제 1 솔더 범프(110)는 제 1 필라(112)와 제 1 솔더(114)를 포함할 수 있고, 제 2 솔더 범프(130)는 제 2 필라(132)와 제 2 솔더(134)를 포함할 수 있다. 제 1 필라(112)와 제 2 필라(132)는 원기둥 형태일 수 있다. 제 1 필라(112)는 제 1 연결 패드(70a) 상에서 보호층(80)의 상면(80a)을 향해 연장되어 보호층(80)의 상면(80a)의 일부를 덮을 수 있다. 예를 들어, 제 1 필라(112)와 제 2 필라(132)는 구리(Cu)일 수 있고, 제 1 솔더(113)와 제 2 솔더(134)는 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni), 비스무트(Bi), 인듐(In), 안티모니(Sb) 또는 세륨(Ce) 중 적어도 하나 이상을 포함하는 합금일 수 있다. 제 1 필라(112)는 제 3 너비(d3)을 가질 수 있고, 제 2 필라(132)는 제 4 너비(d4)를 가질 수 있다. 제 3 너비(d3)는 제 4 너비(d4)보다 클 수 있다. 제 3 너비(d3)는 제 1 개구부(81)의 제 1 너비(d1)보다 클 수 있고, 제 4 너비(d4)는 제 2 개구부(82)의 제 2 너비(d2)보다 작을 수 있다.
반도체 소자(1)가 실장될 때, 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)에 압력이 가해질 수 있다. 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)에 가해지는 압력에 의해 반도체 소자(1)에 내장된 디커플링 케패시터(DC)에 스트레스가 가해질 수 있다. 본 발명의 실시예에 따르면, 제 1 솔더 범프(110)를 제 2 솔더 범프(130)보다 크게 제공하여, 제 1 솔더 범프(110)와 수직적으로 중첩되도록 배치된 디커플링 케패시터(DC)에 가해지는 스트레스를 완화시킬 수 있다. 나아가, 제 1 솔더 범프(110)는 보호층(80)의 상면(80a)을 일부 덮도록 배치되므로, 제 1 솔더 범프(110)에 가해지는 스트레스를 보호층(80)으로 분산시킬 수 있다. 따라서, 제 1 솔더 범프(110)와 수직적으로 중첩되게 배치되는 디커플링 케패시터(DC)를 보호할 수 있다.
도 3은 도 1의 선 A-A' 및 선 B-B'를 절단한 단면도이다. 설명의 간략을 위해 도 2와 중복되는 내용의 기재는 생략한다.
도 1 내지 도 3을 참조하면, 제 1 연결 패드(70a) 상에 제 1 솔더 범프(110)가 배치될 수 있고, 제 2 연결 패드(70b) 상에 제 2 솔더 범프(135)가 배치될 수 있다. 제 1 솔더 범프(110) 및 제 2 솔더 범프(135)는 C4 범프일 수 있다. 제 1 솔더 범프(110)는 제 1 연결 패드(70a) 상에서 보호층(80)의 상면(80a)을 향해 연장되어 보호층(80)의 상면(80a)의 일부를 덮을 수 있다. 예를 들어, 제 1 솔더 범프(110) 및 제 2 솔더 범프(135)는 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni), 비스무트(Bi), 인듐(In), 안티모니(Sb) 또는 세륨(Ce) 중 적어도 하나 이상을 포함하는 합금일 수 있다.
제 1 솔더 범프(110)에서 너비가 가장 넓은 곳은 제 5 너비(d5)를 가질 수 있고, 제 2 솔더 범프(135)에서 너비가 가장 넓은 곳은 제 6 너비(d6)를 가질 수 있다. 제 5 너비(d5)는 제 6 너비(d6)보다 클 수 있다. 또한, 제 5 너비(d5)는 제 1 개구부(81)의 제 1 너비(d1)보다 클 수 있고, 제 6 너비(d6)는 제 2 개구부(82)의 제 2 너비(d2)보다 작을 수 있다. 제 2 솔더 범프(135)보다 상대적으로 너비가 큰 제 1 솔더 범프(110)를 디커플링 케패시터(DC)와 수직적으로 중첩되도록 배치하여, 디커플링 케패시터(DC)에 가해지는 스트레스를 완화시킬 수 있다.
도 4는 본 발명의 일 실시예에 따른 반도체 소자를 나타내는 평면도이고, 도 5는 도 4의 선 C-C' 및 선 D-D'를 절단한 단면도이고, 도 6은 도 4의 선 C-C' 및 선 E-E'를 절단한 단면도이다. 설명의 간략을 위해 도 1 및 도 2와 중복되는 내용의 기재는 생략한다.
도 4 내지 도 6을 참조하면, 반도체 소자(2)는 제 1 솔더 범프(110)가 제공된 제 1 절단부(선 D-D'를 절단)와 제 2 솔더 범프(130)가 제공된 제 2 절단부(선 E-E'를 절단)를 포함할 수 있다. 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)는 주변회로 영역(PR)에 하나의 열로 배열될 수 있다. 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)는 서로 이격되고, 제 2 방향(y)을 따라 교차로 제공될 수 있다. 제 1 솔더 범프(110)에는 전원 전압 또는 접지 전압이 인가될 수 있고, 제 2 솔더 범프(130)에는 데이터 신호가 인가될 수 있다.
제 1 절단부(선 D-D'를 절단)는 제 1 솔더 범프(110)와 수직적으로 중첩되는 제 1 디커플링 케패시터(DC1)와 제 1 솔더 범프(110)와 수직적으로 중첩되지 않고 옆으로 오프셋(off-set)되어 배치되는 제 2 디커플링 케패시터(DC2)를 포함할 수 있다. 제 2 절단부(선 E-E'를 절단)는 제 2 솔더 범프(130)와 수직적으로 중첩되지 않고 제 2 솔더 범프(130)와 오프셋(off-set) 구조로 배치된 제 3 디커플링 케패시터(DC3)를 포함할 수 있다.
본 발명의 일 실시예에 따르면, 제 1 솔더 범프(110) 아래에 배치되는 제 1 디커플링 케패시터(DC1)와 제 1 솔더 범프(110)와 옆으로 오프셋(off-set)되어 배치되는 제 2 디커플링 케패시터(DC2)를 함께 제공할 수 있다. 이에 따라, 동일한 면적의 주변회로 영역(PR)에 다수의 디커플링 케패시터를 배치시킬 수 있으므로 전원 전압 및 접지 전압과 같은 동작 전원들이 인가될 때 발생하는 노이즈를 효과적으로 필터링할 수 있다. 따라서, 복수개의 디커플링 케패시터(DC1, DC2, DC3)에 의해, 반도체 소자(3)가 고속으로 동작하여도 반도체 소자(3)에 인가되는 동작 전원들의 안정성을 높일 수 있다.
도 7은 본 발명의 일 실시예에 따른 반도체 패키지를 나타내는 단면도이다. 도 7은 본 발명의 실시예에 따른 반도체 소자가 제공된 반도체 패키지를 나타낸다.
도 7을 참조하면, 반도체 패키지(P)는 패키지 기판(100), 반도체 칩(200) 및 몰드막(300)을 포함할 수 있다.
패키지 기판(100)은 상면(100a)과 그 반대면인 하면(100b)을 가지는 인쇄회로기판(PCB)일 수 있다. 패키지 기판(100)의 상면(100a)에는 기판 패드(102)가 배치될 수 있고, 패키지 기판(100)의 하면(100b)에는 외부 단자(104)가 배치될 수 있다. 예를 들어, 외부 단자(104)는 솔더볼일 수 있다. 외부 단자(104)는 주석(Sn), 은(Ag), 구리(Cu), 니켈(Ni), 비스무트(Bi), 인듐(In), 안티모니(Sb) 또는 세륨(Ce) 중 적어도 하나 이상을 포함하는 합금일 수 있다.
반도체 칩(200)은 제 1 솔더 범프(110) 및 제 2 솔더 범프(130)에 의해 패키지 기판(100)의 상면(100a) 상에 실장될 수 있다. 예를 들어, 반도체 칩(200)은 본 발명의 실시예에 따른 도 1 내지 도 6의 의 반도체 소자들(1, 2)일 수 있다. 반도체 칩(200)은 로직 칩, 메모리 칩, 혹은 이들의 조합일 수 있다. 제 1 솔더 범프(110)는 제 2 솔더 범프(130)보다 크기가 클 수 있다. 제 1 솔더 범프(110)에는 전원 전압이 인가될 수 있고, 제 2 솔더 범프(130)에는 데이터 신호가 인가될 수 있다.
몰드막(300)은 패키지 기판(100)의 상면(100a) 및 반도체 칩(200)을 덮을 수 있다. 몰드막(300)은 에폭시 몰딩 컴파운드(EMC) 같은 절연성 고분자 물질을 포함할 수 있다.
반도체 칩(200)을 패키지 기판(100) 상에 실장시킬 때, 제 1 솔더 범프(110)의 크기가 제 2 솔더 범프(130)보다 크게 제공되어 반도체 칩(200) 내부에 배치되는 디커플링 커패시터에 가해지는 스트레스를 완화시킬 수 있다. 이에 따라, 반도체 칩(200) 내부의 소자들을 보호할 수 있다.
상술한 예와 달리, 제 1 솔더 범프(110)와 제 2 솔더 범프(130)의 배치 및 개수에 특별한 제한이 없을 수 있다. 또한, 셀 영역(CR)의 구조는 다양할 수 있다.

Claims (10)

  1. 셀 영역과 주변회로 영역을 포함하는 기판;
    상기 주변회로 영역에 배치된 디커플링 케패시터;
    상기 디커플링 케패시터와 수직적으로 중첩되는 제 1 연결 패드;
    상기 제 1 연결 패드의 일부를 노출하는 보호층, 상기 보호층은 상기 제 1 연결 패드의 상면의 일부를 노출하는 제 1 개구부를 가지고; 및
    상기 제 1 연결 패드 상에 배치되고, 상기 보호층의 상면의 일부를 덮는 제 1 솔더 범프를 포함하되,
    상기 제 1 솔더 범프는 노출된 상기 제 1 연결 패드의 상기 상면을 완전히 덮는 반도체 소자.
  2. 제 1 항에 있어서,
    상기 제 1 솔더 범프 및 상기 제 1 연결 패드는 전원 또는 그라운드 경로가 되는 반도체 소자.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 솔더 범프는 상기 제 1 개구부를 채우고, 상기 제 1 연결 패드에서 상기 보호층의 상면을 향해 연장되는 반도체 소자.
  5. 제 1 항에 있어서,
    상기 제 1 개구부는 제 1 너비를 가지고,
    상기 제 1 솔더 범프의 너비는 상기 제 1 너비보다 큰 반도체 소자.
  6. 제 1 항에 있어서,
    상기 반도체 소자는:
    상기 디커플링 케패시터와 옆으로 오프셋되어 배치된 제 2 연결 패드; 및
    상기 제 2 연결 패드 상에 배치되는 제 2 솔더 범프를 포함하는 반도체 소자.
  7. 제 6 항에 있어서,
    상기 제 1 솔더 범프의 너비는 상기 제 2 솔더 범프의 너비보다 큰 반도체 소자.
  8. 셀 영역과 주변회로 영역을 포함하는 기판;
    상기 주변회로 영역에 배치된 디커플링 케패시터;
    상기 디커플링 케패시터와 수직적으로 중첩되는 제 1 연결 패드 상에 배치되는 제 1 솔더 범프;
    상기 디커플링 케패시터와 오프셋 구조로 제공되는 제 2 연결 패드 상에 배치되는 제 2 솔더 범프; 및
    상기 제 1 연결 패드를 노출하는 제 1 개구부 및 상기 제 2 연결 패드를 노출하는 제 2 개구부를 가지는 보호층을 포함하고,
    상기 제 1 솔더 범프는 상기 제 1 개구부를 채우고, 상기 보호층과 접촉하고,
    상기 제 1 솔더 범프는 상기 제 2 솔더 범프보다 너비가 큰 반도체 소자.
  9. 삭제
  10. 제 8 항에 있어서,
    상기 제 1 개구부는 제 1 너비를 가지고,
    상기 제 1 솔더 범프는 상기 제 1 연결 패드 상에서 상기 보호층의 상면을 향해 연장되고,
    상기 제 1 솔더 범프는 상기 제 1 개구부보다 큰 너비를 가지는 반도체 소자.

KR1020150171647A 2015-12-03 2015-12-03 반도체 소자 Active KR102491069B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150171647A KR102491069B1 (ko) 2015-12-03 2015-12-03 반도체 소자
US15/259,024 US9960112B2 (en) 2015-12-03 2016-09-07 Semiconductor device
CN201611025660.0A CN106847762B (zh) 2015-12-03 2016-11-16 半导体装置和半导体封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150171647A KR102491069B1 (ko) 2015-12-03 2015-12-03 반도체 소자

Publications (2)

Publication Number Publication Date
KR20170065728A KR20170065728A (ko) 2017-06-14
KR102491069B1 true KR102491069B1 (ko) 2023-01-26

Family

ID=58800374

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150171647A Active KR102491069B1 (ko) 2015-12-03 2015-12-03 반도체 소자

Country Status (3)

Country Link
US (1) US9960112B2 (ko)
KR (1) KR102491069B1 (ko)
CN (1) CN106847762B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10038092B1 (en) * 2017-05-24 2018-07-31 Sandisk Technologies Llc Three-level ferroelectric memory cell using band alignment engineering
US10340242B2 (en) * 2017-08-28 2019-07-02 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and method of manufacturing the same
JP2019114763A (ja) * 2017-12-22 2019-07-11 株式会社村田製作所 半導体装置
US10446414B2 (en) * 2017-12-22 2019-10-15 Texas Instruments Incorporated Semiconductor package with filler particles in a mold compound
US10825765B2 (en) * 2018-07-26 2020-11-03 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
KR102704110B1 (ko) * 2019-08-09 2024-09-06 삼성전자주식회사 두꺼운 금속층 및 범프를 갖는 반도체 소자들
KR102819686B1 (ko) * 2020-04-16 2025-06-12 에스케이하이닉스 주식회사 디커플링 캐패시터를 포함하는 반도체 패키지
US11824037B2 (en) * 2020-12-31 2023-11-21 International Business Machines Corporation Assembly of a chip to a substrate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221714A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6285050B1 (en) * 1997-12-24 2001-09-04 International Business Machines Corporation Decoupling capacitor structure distributed above an integrated circuit and method for making same
US6979894B1 (en) * 2001-09-27 2005-12-27 Marvell International Ltd. Integrated chip package having intermediate substrate
JP4619705B2 (ja) 2004-01-15 2011-01-26 株式会社東芝 半導体装置
US7544522B2 (en) 2004-06-09 2009-06-09 Renesas Technology Corp. Fabrication method of semiconductor integrated circuit device
US7741714B2 (en) 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
JP5234239B2 (ja) * 2005-07-06 2013-07-10 セイコーエプソン株式会社 半導体装置
JP4533283B2 (ja) 2005-08-29 2010-09-01 新光電気工業株式会社 半導体装置の製造方法
US9110128B1 (en) * 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
US8310056B2 (en) 2009-05-29 2012-11-13 Renesas Electronics Corporation Semiconductor device
KR101669470B1 (ko) * 2009-10-14 2016-10-26 삼성전자주식회사 금속 실리사이드층을 포함하는 반도체 소자
US8748305B2 (en) 2009-11-17 2014-06-10 Taiwan Semiconductor Manufacturing Company, Ltd. Pad structure for semiconductor devices
US8912649B2 (en) * 2011-08-17 2014-12-16 Taiwan Semiconductor Manufacturing Company, Ltd. Dummy flip chip bumps for reducing stress
WO2013048522A1 (en) * 2011-10-01 2013-04-04 Intel Corporation On-chip capacitors and methods of assembling same
US20130119532A1 (en) * 2011-11-11 2013-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Bumps for Chip Scale Packaging
US9646942B2 (en) * 2012-02-23 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for controlling bump height variation
US9490201B2 (en) 2013-03-13 2016-11-08 Intel Corporation Methods of forming under device interconnect structures
US9324780B2 (en) * 2013-11-01 2016-04-26 Taiwan Semiconductor Manufacturing Co., Ltd. Metal-insulator-metal (MIM) capacitor structure including redistribution layer
KR20150053088A (ko) * 2013-11-07 2015-05-15 에스케이하이닉스 주식회사 반도체 소자 및 제조 방법
KR102486558B1 (ko) * 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150221714A1 (en) * 2014-01-31 2015-08-06 Qualcomm Incorporated Metal-insulator-metal (mim) capacitor in redistribution layer (rdl) of an integrated device

Also Published As

Publication number Publication date
US9960112B2 (en) 2018-05-01
CN106847762A (zh) 2017-06-13
CN106847762B (zh) 2022-01-18
US20170162500A1 (en) 2017-06-08
KR20170065728A (ko) 2017-06-14

Similar Documents

Publication Publication Date Title
KR102491069B1 (ko) 반도체 소자
KR102012935B1 (ko) 전기적 연결 구조 및 그의 제조방법
CN112599488B (zh) 包括厚金属层的半导体器件
KR20150037517A (ko) 측방향으로 오프셋된 ｂｅｖａ/ｔｅｖａ를 갖는 ｒｒａｍ 셀 구조
US10483224B2 (en) Semiconductor chip
US10643958B2 (en) Semiconductor device, semiconductor chip and method of manufacturing the semiconductor device
US11990450B2 (en) Device including first structure having peripheral circuit and second structure having gate layers
US20210082890A1 (en) Passive device module and semiconductor package including the same
US10403572B2 (en) Semiconductor device and semiconductor package including the same
US20210043591A1 (en) Semiconductor devices including a thick metal layer and a bump
US10804218B2 (en) Semiconductor package
CN112397401A (zh) 用于制造半导体封装的方法
US11769743B2 (en) Semiconductor package
US20250132275A1 (en) Semiconductor package
US20230317532A1 (en) Semiconductor device
KR102907119B1 (ko) 반도체 장치 및 이를 포함하는 반도체 패키지
US20250140752A1 (en) Semiconductor package
US20250343218A1 (en) Semiconductor package
US20250309057A1 (en) Semiconductor device and method for manufacturing the same
US20250210570A1 (en) Semiconductor package
US20240096819A1 (en) Semiconductor package
US20240072000A1 (en) Semiconductor package
US20230170289A1 (en) Interposer structure and semiconductor package including the same
KR20250121859A (ko) 반도체 장치
KR20250066906A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-4-4-U10-U11-OTH-PR1001 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 4

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000