KR102624112B1 - 플립칩형 발광 다이오드 칩 - Google Patents

플립칩형 발광 다이오드 칩 Download PDF

Info

Publication number
KR102624112B1
KR102624112B1 KR1020180126912A KR20180126912A KR102624112B1 KR 102624112 B1 KR102624112 B1 KR 102624112B1 KR 1020180126912 A KR1020180126912 A KR 1020180126912A KR 20180126912 A KR20180126912 A KR 20180126912A KR 102624112 B1 KR102624112 B1 KR 102624112B1
Authority
KR
South Korea
Prior art keywords
substrate
light emitting
reflective layer
emitting diode
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180126912A
Other languages
English (en)
Other versions
KR20200045861A (ko
Inventor
이진웅
김경완
박태준
우상원
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Priority to KR1020180126912A priority Critical patent/KR102624112B1/ko
Priority to DE102019121014.3A priority patent/DE102019121014A1/de
Priority to US16/549,556 priority patent/US10950757B2/en
Priority to TW109130117A priority patent/TWI766356B/zh
Priority to TW108130353A priority patent/TWI701849B/zh
Priority to TW109144150A priority patent/TWI819258B/zh
Priority to CN202011465318.9A priority patent/CN112582513B/zh
Priority to CN201910800009.3A priority patent/CN111092138A/zh
Publication of KR20200045861A publication Critical patent/KR20200045861A/ko
Priority to US17/025,273 priority patent/US11411142B2/en
Priority to US17/118,731 priority patent/US11749784B2/en
Priority to US18/224,330 priority patent/US12402449B2/en
Application granted granted Critical
Publication of KR102624112B1 publication Critical patent/KR102624112B1/ko
Priority to US19/298,882 priority patent/US20250374718A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H01L33/14—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/835—Reflective materials
    • H01L33/10—
    • H01L33/22—
    • H01L33/38—
    • H01L33/42—
    • H01L33/62—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/814—Bodies having reflecting means, e.g. semiconductor Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
    • H10H20/82—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/84—Coatings, e.g. passivation layers or antireflective coatings
    • H10H20/841—Reflective coatings, e.g. dielectric Bragg reflectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

플립칩형 발광 다이오드 칩이 개시된다. 이 발광 다이오드 칩은, 기판; 기판 상에 위치하는 제1 도전형 반도체층; 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 메사로부터 횡방향으로 이격되어 제1 도전형 반도체층 상에 배치되며, 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 투명 전극의 일부 영역 상에 배치되어 투명 전극에 전기적으로 접속된 전류 스프레더; 기판, 제1 도전형 반도체층, 메사, 투명 전극, 콘택 전극 및 전류 스프레더를 덮되, 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지며, 분포 브래그 반사기를 포함하는 제1 절연 반사층; 제1 절연 반사층 상에 위치하며, 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극; 및 기판 하부에 배치되며, 분포 브래그 반사기를 포함하는 제2 절연 반사층을 포함하되, 제2 절연 반사층은 제1 절연 반사층으로부터 이격된다.

Description

플립칩형 발광 다이오드 칩{FLIP CHIP TYPE LIGHT EMITTING DIODE CHIP}
본 발명은 플립칩형 발광 다이오드 칩에 관한 것이다.
발광 다이오드는 백라이트 유닛(Back Light Unit: BLU), 일반 조명 및 전장 등 다양한 제품에 이용되고 있으며, 또한 소형 가전 제품 및 인테리어 제품에 다양하게 이용되고 있다. 더욱이, 발광 다이오드는 단순히 광원으로 이용되는 것에 더하여 의미 전달, 미적 감각을 불러일으키기 위한 용도 등 다양한 용도로 사용될 수 있다.
한편, 고효율 발광 다이오드를 제공하기 위해 일반적으로 플립칩형 발광 다이오드가 제작되고 있다. 플립칩형 발광 다이오드는 방열 성능이 우수하며, 반사층을 이용하여 광 추출 효율을 향상시킬 수 있다. 또한, 플립 본딩 기술을 이용하므로 본딩 와이어를 생략할 수 있어 발광 장치의 안정성이 향상된다.
플립칩형 발광 다이오드를 백라이트 유닛에 사용할 때 발생되는 문제는 광이 상방으로 직진성을 가지고 방출되는 것이다. 이에 따라, 디스플레이 면으로부터 스팟 현상이 발생될 수 있다. 이를 방지하기 위해 발광 다이오드 상부에 확산판이나 필터 등을 배치하여 광을 분산시키는 기술이 사용되고 있으나, 이에 따라, 광 손실을 피할 수 없다.
한편, 플립칩형 발광 다이오드는 광을 반사하기 위해 일반적으로 금속 반사층을 이용하고 있다. 금속 반사층은 오믹 특성 및 반사 특성을 함께 가지므로, 전기적 접속과 함께 광 반사를 동시에 달성할 수 있다. 그러나 금속 반사층의 반사율은 상대적으로 높지 않아 상당한 광 손실이 발생된다. 더욱이, 발광 다이오드를 장시간 사용함에 따라 금속 반사층의 반사율이 감소하는 문제가 발생할 수 있다.
이에 따라, 금속 반사층 사용에 따른 광 손실을 줄일 수 있는 플립칩형 발광 다이오드가 요구된다.
본 발명이 해결하고자 하는 과제는, 확산판이나 필터를 사용하지 않고도 넓은 영역으로 광을 분산시킬 수 있는 플립칩형 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 금속 반사층에 의한 광 손실을 줄여 광 효율을 향상시킬 수 있는 플립칩형 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 방향에 따라 지향각이 다른 플립칩형 발광 다이오드 칩을 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는, 구조적으로 단순한 소형화된 발광 다이오드 칩을 제공하는 것이다.
본 발명의 일 실시예에 따른 플립칩형 발광 다이오드 칩은, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지며, 분포 브래그 반사기를 포함하는 제1 절연 반사층; 상기 제1 절연 반사층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극; 및 상기 기판 하부에 배치되며, 분포 브래그 반사기를 포함하는 제2 절연 반사층을 포함하되, 상기 제2 절연 반사층은 상기 제1 절연 반사층으로부터 이격된다.
본 발명의 실시예들에 따르면, 제1 절연 반사층 및 제2 절연 반사층을 채택함으로써 측면으로 광을 방출하는 발광 다이오드 칩을 제공할 수 있다. 나아가, 패드 전극 측으로 진행하는 광을 제1 절연 반사층을 이용하여 반사시킬 수 있어 금속층들에 의해 발생되는 광 손실을 줄일 수 있다. 또한, 콘택 전극 및 전류 스프레더와 패드 전극들을 분리하여 형성함으로써 구조적으로 단순하면서도 신뢰성을 향상시킬 수 있는 플립칩형 발광 다이오드 칩을 제공할 수 있다.
본 발명의 다른 특징 및 장점에 대해서는 뒤에서 설명하는 상세한 설명을 통해 명확하게 이해될 것이다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 평면도이다.
도 2는 도 1의 절취선 A-A를 따라 취해진 단면도이다.
도 3은 도 1의 노출된 기판 상면을 설명하기 위한 개략적인 평면도이다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 제1 절연 반사층과 제2 절연 반사층의 상대적인 위치 관계를 설명하기 위한 개략적인 단면도들이다.
도 5a 및 도 5b는 기판 측면의 경사를 설명하기 위한 개략적인 측면도들이다.
도 6a 및 도 6b는 제2 절연 반사층 사용 유무에 따른 장축 방향(X축) 및 단축 방향(Y축)의 지향각을 나타낸 그래프들이다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다음에 소개되는 실시예들은 본 발명이 속하는 기술분야의 통상의 기술자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 또한, 하나의 구성요소가 다른 구성요소의 "상부에" 또는 "상에" 있다고 기재된 경우 각 부분이 다른 부분의 "바로 상부" 또는 "바로 상에" 있는 경우뿐만 아니라 각 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 개재된 경우도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
본 발명의 일 실시예에 따르면, 기판; 상기 기판 상에 위치하는 제1 도전형 반도체층; 상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사; 상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극; 상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극; 상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더; 상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지며, 분포 브래그 반사기를 포함하는 제1 절연 반사층; 상기 제1 절연 반사층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극; 및 상기 기판 하부에 배치되며, 분포 브래그 반사기를 포함하는 제2 절연 반사층을 포함하되, 상기 제2 절연 반사층은 상기 제1 절연 반사층으로부터 이격된 플립칩형 발광 다이오드 칩이 제공된다.
상기 콘택 전극과 상기 전류 스프레더는 동일한 층 구조를 가질 수 있다. 예컨대, 상기 콘택 전극 및 전류 스프레더는 제1 도전형 반도체층에 오믹 콘택하는 오믹층 및 광을 반사시키는 반사 금속층을 포함할 수 있다. 또한, 상기 콘택 전극과 상기 전류 스프레더는 확산 방지층층을 포함할 수 있으며, 따라서, 패드 전극들로부터 금속 원자가 확산되는 것을 방지할 수 있다.
한편, 상기 전류 스프레더는 접속 패드 및 상기 접속 패드에서 연장하는 연장부를 포함할 수 있으며, 상기 제1 절연 반사층의 개구부는 상기 접속 패드 상에 위치하고, 상기 제2 패드 전극은 상기 개구부를 통해 상기 접속 패드에 접속할 수 있다.
나아가, 상기 전류 스프레더는 상기 투명 전극의 면적보다 1/10 이하의 면적을 갖는다. 상기 전류 스프레더로 덮이지 않은 투명 전극의 영역은 제1 절연 반사층으로 덮이며, 이에 따라, 전류 스프레더에 의한 광 손실을 줄일 수 있다.
상기 콘택 전극 및 전류 스프레더의 두께는 상기 메사의 두께보다 더 클 수 있다.
또한, 상기 콘택 전극과 상기 메사 사이의 횡방향 이격 거리는 상기 제1 절연 반사층의 두께보다 클 수 있다. 이에 따라, 상기 제1 절연 반사층에 깨짐 등의 결함이 발생하는 것을 방지할 수 있다.
일 실시예에 있어서, 상기 제1 절연 반사층 및 제2 절연 반사층은 각각 단파장 DBR 및 장파장 DBR을 포함하고, 상기 제1 절연 반사층의 장파장 DBR과 제2 절연 반사층의 장파장 DBR이 각각 상기 제1 절연 반사층의 단파장 DBR 및 제2 절연 반사층의 단파장 DBR보다 상기 기판에 더 가깝게 배치될 수 있다.
다른 실시예에 있어서, 상기 제1 절연 반사층 및 제2 절연 반사층은 각각 단파장 DBR 및 장파장 DBR을 포함하고, 상기 제1 절연 반사층의 단파장 DBR과 제2 절연 반사층의 단파장 DBR이 각각 상기 제1 절연 반사층의 장파장 DBR 및 제2 절연 반사층의 장파장 DBR보다 상기 기판에 더 가깝게 배치될 수 있다.
제1 절연 반사층과 제2 절연 반사층의 단파장 DBR들 및 장파장 DBR들이 기판을 사이에 두고 대칭적으로 배치됨으로써 기판 측면을 통한 광 추출 효율을 향상시킬 수 있다.
한편, 상기 기판은 장축 및 단축을 갖는 직사각형 형상을 가지며, 상기 발광 구조체는 상기 기판 상에서 장축 및 단축을 갖는 직사각형 형상을 가질 수 있다. 기판 하면에 제2 절연 반사층을 배치함과 아울러 기판 및 발광 구조체를 기다란 형상의 직사각형 형상으로 형성함으로써 방향에 따라 지향각이 다른 플립칩형 발광 다이오드 칩을 제공할 수 있다.
또한, 상기 기판의 상면은 상기 발광 구조체 둘레를 따라 노출되고, 상기 장축 방향 또는 단축 방향을 따라 상기 발광 구조체의 주위에 노출된 기판 상면의 전체 폭은 상기 기판의 장축 방향 또는 단축 방향 길이에 대해 1/10 내지 1/6 범위 내내일 수 있다. 노출되는 기판 상면의 폭을 조절하여 기판 측면으로 방출되는 광량을 제어할 수 있다.
나아가, 장축 방향을 따라 측정된 광의 지향각과 단축 방향을 따라 측정된 광의 지향각은 5도 이상 차이가 있을 수 있다.
상기 제1 절연 반사층은 상기 노출된 기판 상면을 모두 덮을 수 있다. 이에 따라, 기판 상면을 통한 광 방출을 방지할 수 있다.
나아가, 상기 제1 절연 반사층의 측면은 상기 기판의 측면에 나란할 수 있다. 또한, 상기 제2 절연 반사층의 측면은 상기 기판의 측면에 나란할 수 있다. 따라서, 기판의 측면만이 광 추출 면으로 사용되며, 불필요한 광 누설을 방지하여 광 효율이 개선된다.
한편, 상기 기판은 측면에 거칠어진 면을 포함할 수 있다. 상기 거칠어진 면은 상기 기판의 둘레를 따라 형성될 수 있다.
상기 제1 절연 반사층의 개구부들은 각각 상기 콘택 전극 및 상기 전류 스프레더의 일부 영역 상에 한정되어 위치할 수 있다.
일 실시예에서, 상기 기판은 패터닝된 사파이어 기판이다.
한편, 상기 기판의 측면들 중 적어도 하나는 상기 기판의 하면에 대해 경사질 수 있다.
이하, 도면을 참조하여 본 발명의 다양한 실시예들에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 발광 다이오드 칩을 설명하기 위한 개략적인 평면도이고, 도 2는 도 1의 절취선 A-A를 따라 취해진 개략적인 단면도이며, 도 3은 도 1의 노출된 기판 상면을 설명하기 위한 개략적인 평면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 발광 다이오드 칩은 기판(21), 발광 구조체(30), 투명 전극(31), 콘택 전극(33), 전류 스프레더(35), 제1 절연 반사층(37), 제2 절연 반사층(41), 제1 패드 전극(39a) 및 제2 패드 전극(39b)을 포함한다.
발광 다이오드 칩은 도 1에 도시한 바와 같이 장축 및 단축을 갖는 기다란 직사각형 형상을 가질 수 있으며, 비교적 작은 수평 단면적을 갖는 소형 발광 다이오드 칩일 수 있다. 발광 다이오드 칩은 종방향의 길이가 횡방향의 길이의 2배를 넘지 않는다. 예를 들어, 발광 다이오드 칩의 종방향의 길이는 300um이고 횡방향의 길이는 220um일 수 있다. 또한, 발광 다이오드 칩의 전체 두께는 약 100um 내지 200um 범위 내일 수 있다.
기판(21)은 절연성 또는 도전성 기판일 수 있다. 기판(21)은 발광 구조체(30)를 성장시키기 위한 성장 기판일 수 있으며, 사파이어 기판, 실리콘 카바이드 기판, 실리콘 기판, 질화갈륨 기판, 질화알루미늄 기판 등을 포함할 수 있다. 또한, 기판(21)은 그 상면의 적어도 일부 영역에 형성된 복수의 돌출부들을 포함할 수 있다. 기판(21)의 복수의 돌출부들은 규칙적이거나 불규칙적인 패턴으로 형성될 수 있다. 예를 들어, 기판(21)은 상면에 형성된 복수의 돌출부들을 포함하는 패턴된 사파이어 기판(Patterned sapphire substrate; PSS)일 수 있다. 기판(21)은 대략 100 내지 200um 범위 내의 두께를 가질 수 있다.
기판(21)은 또한 측면에 거칠어진 표면(21R)을 포함할 수 있다. 거칠어진 표면(21R)은 기판(21)의 하면보다 발광 구조체(30)에 더 가깝게 배치될 수 있으며, 기판(21)의 둘레를 따라 전체 측면에 형성될 수 있다. 거칠어진 표면(21R)은 기판(21)을 다이싱할 때 스텔스 레이저를 이용함으로써 형성될 수 있으며, 기판(21)의 측면을 통해 광의 추출 효율을 향상시킨다.
발광 구조체(30)는 기판(21) 상에 위치한다. 발광 구조체(30)는 기판(21)과 유사하게 장축 및 단축을 갖는 직사각형 형상을 가질 수 있다. 또한, 발광 구조체(30)의 하면의 면적은 기판(21)의 상면의 면적보다 작으며, 발광 구조체(30)의 둘레를 따라 기판(21)의 상면이 노출될 수 있다. 기판(21)의 상면의 복수의 돌출부들 중 일부는 발광 구조체(30)와 기판(21) 사이에 위치하며, 발광 구조체(30)로 덮이지 않는 복수의 돌출부들은 발광 구조체(30)의 주변에 노출된다.
발광 구조체(30) 주변의 분리 영역에 기판(21) 상면을 노출시킴으로써, 발광 다이오드 칩의 제조 과정에서의 보우잉(bowing)을 감소시킬 수 있다. 이에 따라, 보우잉에 의한 발광 구조체(30)의 손상을 방지하여 발광 다이오드 칩 제조 수율을 향상시킬 수 있다. 또한, 상기 보우잉이 감소되어 발광 구조체(30)에 인가되는 스트레스를 감소시킬 수 있어, 기판(21)의 두께를 더욱 얇게 가공할 수 있다. 이에 따라, 대략 100㎛의 얇은 두께를 갖는 슬림화된 발광 다이오드 칩이 제공될 수 있다.
한편, 도 3에 도시한 바와 같이, 발광 구조체(30) 영역의 주위에 기판(21)의 상면이 노출된다. 발광 구조체(30)의 양측에서 동일한 폭의 기판 상면이 노출될 수 있으나, 반드시 이에 한정되는 것은 아니다. 한편, 일측 방향에서 노출되는 기판 상면의 폭은 일측 방향의 기판(21) 길이에 대해 6:1 내지 10:1 범위 내일 수 있다. 즉, 기판(21)의 종 방향 길이(L1)에 대해 종방향으로 노출되는 기판(21)의 폭(2W1)의 비율은 약 1/10 내지 약 1/6일 수 있으며, 기판(21)의 횡 방향 길이(L2)에 대해 횡방향으로 노출되는 기판(21)의 폭(2W2)의 비율도 약 1/10 내지 약 1/6일 수 있다.
발광 구조체(30)는 제1 도전형 반도체층(23), 제1 도전형 반도체층(23) 상에 위치하는 제2 도전형 반도체층(27), 및 제1 도전형 반도체층(23)과 제2 도전형 반도체층(27)의 사이에 위치하는 활성층(25)을 포함한다. 발광 구조체(30)의 전체 두께는 대략 5 내지 10um 범위 내일 수 있다.
한편, 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)은 Ⅲ-Ⅴ 계열 질화물계 반도체를 포함할 수 있고, 예를 들어, (Al, Ga, In)N과 같은 질화물계 반도체를 포함할 수 있다. 제1 도전형 반도체층(23)은 n형 불순물 (예를 들어, Si, Ge. Sn)을 포함할 수 있고, 제2 도전형 반도체층(27)은 p형 불순물 (예를 들어, Mg, Sr, Ba)을 포함할 수 있다. 또한, 그 반대일 수도 있다. 활성층(25)은 다중양자우물 구조(MQW)를 포함할 수 있고, 원하는 파장을 방출하도록 질화물계 반도체의 조성비가 조절될 수 있다. 특히, 본 실시예에 있어서, 제2 도전형 반도체층(27)은 p형 반도체층일 수 있다.
제1 도전형 반도체층(23)은 경사진 측면을 가질 수 있다. 나아가, 상기 경사진 측면의 경사각은 기판(21)의 바닥면에 대해 약 45도 이하로 완만할 수 있다. 제1 도전형 반도체층(23)의 측면을 완만하게 형성함으로써 발광 구조체(30) 및 기판(21)을 덮는 제1 절연 반사층(37)에 크랙과 같은 결함이 생기는 것을 방지할 수 있다.
한편, 발광 구조체(30)는 메사(M)를 포함한다. 메사(M)는 제1 도전형 반도체층(23)의 일부 영역 상에 위치할 수 있고, 활성층(25) 및 제2 도전형 반도체층(27)을 포함한다. 메사(M)는 대략 1 내지 2um 범위 내의 두께를 가질 수 있다. 본 실시예에 있어서, 메사(M)의 바깥측에 제1 도전형 반도체층(23)의 일부가 노출될 수 있다. 또한, 일부 영역에서 메사(M)의 경사면은 제1 도전형 반도체층(23)의 경사면에 나란하며, 이에 따라, 제1 도전형 반도체층(23)의 상면 중 노출되는 면은 메사(M)의 일측에 제한될 수 있다. 그러나 본 실시예가 이에 한정되는 것은 아니며, 메사(M)의 둘레를 따라 제1 도전형 반도체층(23)의 상면이 노출될 수도 있다. 또한, 다른 실시예에서, 메사(M)의 내부에 관통홀이나 관통 그루브가 형성되어 제1 도전형 반도체층(23)이 노출될 수도 있다.
메사(M)는 제1 도전형 반도체층(23)을 노출시키기 위해 일부가 제거된 사각형 형상을 가질 수 있다. 또한, 메사(M)는 경사진 측면을 가질 수 있으며, 측면의 경사각은 기판(21)의 바닥면에 대해 약 45도 이하로 완만할 수 있다. 나아가, 제1 도전형 반도체층(23)과 메사(M)의 측면이 나란한 경우, 제1 도전형 반도체층(23)과 메사(M)는 동일한 경사면을 형성할 수도 있다.
발광 구조체(30)는 기판(21) 상에 제1 도전형 반도체층(23), 활성층(25) 및 제2 도전형 반도체층(27)을 차례로 성장시킨 후, 메사 식각 공정을 통해 메사(M)를 형성하고, 이어서, 제1 도전형 반도체층(27)을 패터닝하여 기판(21)을 노출시킴으로써 형성될 수 있다.
한편, 투명 전극(31)은 제2 도전형 반도체층(27) 상에 위치한다. 투명 전극(31)은 제2 도전형 반도체층(27)에 오믹 컨택할 수 있다. 투명 전극(31)은 예를 들어, ITO(Indium Tin Oxide), ZnO(Zinc Oxide), ZITO (Zinc Indium Tin Oxide), ZIO (Zinc Indium Oxide), ZTO (Zinc Tin Oxide), GITO (Gallium Indium Tin Oxide), GIO (Gallium Indium Oxide), GZO (Gallium Zinc Oxide), AZO(Aluminum doped Zinc Oxide), FTO(Fluorine Tin Oxide) 등과 같은 광 투과성 도전성 산화물층을 포함할 수 있다. 도전성 산화물은 다양한 도펀트를 포함할 수도 있다.
광 투과성 도전성 산화물을 포함하는 투명 전극(31)은 제2 도전형 반도체층(27)과의 오믹 컨택 특성이 우수하다. 즉, ITO 또는 ZnO 등과 같은 도전성 산화물은 금속성 전극에 비해 제2 도전형 반도체층(27)과의 접촉 저항이 상대적으로 더 낮아, 도전성 산화물을 포함하는 투명 전극(31)을 적용함으로써 발광 다이오드 칩의 순방향 전압(Vf)을 감소시켜 발광 효율을 향상시킬 수 있다.
특히, 본 실시예의 발광 다이오드 칩과 같은 소형 발광 다이오드 칩의 경우, 전류 밀도가 상대적으로 낮기 때문에 오믹 특성에 크게 영향을 받는다. 따라서, 투명 전극(31)을 사용하여 오믹 특성을 향상시킴으로써 발광 효율을 더욱 효과적으로 향상시킬 수 있다. 또한, 도전성 산화물은 금속성 전극에 비해 질화물계 반도체층으로부터 박리(peeling)될 확률이 적으며, 장시간 사용에도 안정하다. 따라서, 도전성 산화물을 포함하는 투명 전극(31)을 사용함으로써 발광 다이오드 칩의 신뢰성을 향상시킬 수 있다.
투명 전극(31)의 두께는 제한되지 않으나, 약 400Å 내지 3000Å 범위 내의 두께를 가질 수 있다. 투명 전극(31)의 두께가 과도하게 두꺼우면 투명 전극(31)을 통과하는 광을 흡수하여 손실이 발생될 수 있다. 따라서, 투명 전극(31)의 두께는 3000Å 이하로 제한된다.
투명 전극(31)은 제2 도전형 반도체층(27)의 상면을 대체로 전체적으로 덮도록 형성됨으로써, 발광 다이오드 칩 구동 시 전류 분산 효율을 향상시킬 수 있다. 예컨대, 투명 전극(31)의 측면들은 메사(M)의 측면들을 따라 형성될 수 있다.
투명 전극(31)은 발광 구조체(30)를 형성한 후에 제2 도전형 반도체층(27) 상에 형성될 수도 있고, 메사 식각을 하기 전에 미리 제2 도전형 반도체층(27) 상에 형성될 수도 있다.
콘택 전극(33)은 메사(M)에 인접하여 제1 도전형 반도체층(23) 상에 배치된다. 콘택 전극(33)은 제1 도전형 반도체층(23)에 오믹 콘택한다. 이를 위해, 콘택 전극(33)은 제1 도전형 반도체층(33)에 오믹 콘택하는 금속층을 포함한다.
한편, 콘택 전극(33)은 메사(M)의 활성층(25) 또는 제2 도전형 반도체층(27)과 중첩하지 않으며, 따라서, 콘택 전극(33)을 제2 도전형 반도체층(27)으로부터 절연시키기 위한 절연층은 생략된다. 따라서, 콘택 전극(33)은 투명 전극(31)이 형성된 발광 구조체(30)에 예컨대 리프트 오프 공정을 이용하여 형성될 수 있다. 이때, 후술하는 전류 스프레더(35)도 함께 형성될 수 있다.
한편, 콘택 전극(33)은 메사(M)로부터 충분한 거리만큼 이격되는데, 상기 이격 거리는 제1 절연 반사층(37)의 두께보다 클 수 있다. 다만, 콘택 전극(33)의 이격 거리가 과도하게 크면 발광 면적이 감소하므로, 이격 거리는 콘택 전극(33)의 직경보다 작을 수 있다.
콘택 전극(33)은 또한 뒤에서 설명되는 제1 패드 전극(39a)의 접속 패드로 기능할 수 있다.
전류 스프레더(35)는 투명 전극(31) 상에 위치하여 투명 전극(31)에 전기적으로 접속되어 제2 도전형 반도체층(27) 내의 전류 분산을 돕는다. 도전성 산화물은 금속성 전극에 비해 수평 방향으로의 전류 분산 성능이 상대적으로 낮을 수 있으나, 전류 스프레더(35)를 이용함으로써 전류 분산 성능을 만회할 수 있다. 더욱이, 전류 스프레더(35)를 채택함으로써 투명 전극(31)의 두께를 줄일 수 있다.
한편, 전류 스프레더(35)에 의한 광 흡수를 줄이기 위해, 전류 스프레더(35)는 투명 전극(31)의 일부 영역 상에 제한적으로 형성된다. 전류 스프레더(35)의 전체 면적은 투명 전극(31) 면적의 1/10을 넘지 않는다. 전류 스프레더(35)는 접속 패드(35a) 및 접속 패드(35a)로부터 연장하는 연장부(35b)를 포함할 수 있다. 접속 패드(35a)는 연장부(35b)보다 더 넓은 폭을 가지며, 연장부(35b)는 접속 패드(35a)와 콘택 전극(33) 사이에 배치된다. 연장부(35b)는 전류 분산을 위해 다양한 형상을 가질 수 있다. 예컨대, 연장부(35b)는, 도시한 바와 같이, 접속 패드(35a)로부터 콘택 전극(33)을 향해 연장하는 부분 및 상기 부분에서 횡방향으로 연장하는 부분을 포함할 수 있다.
콘택 전극(33) 및 전류 스프레더(35)는 동일 공정에서 동일 재료를 이용하여 함께 형성될 수 있으며, 따라서, 서로 동일한 층 구조를 가질 수 있다. 예를 들어, 콘택 전극(33) 및 전류 스프레더(35)는 Al 반사층을 포함할 수 있으며, Au 접속층을 포함할 수 있다. 구체적으로, 콘택 전극(33) 및 전류 스프레더(35)는 Cr/Al/Ti/Ni/Ti/Ni/Au/Ti의 층 구조를 가질 수 있다. 콘택 전극(33) 및 전류 스프레더(35)의 두께는 메사(M)의 두께보다 클 수 있으며, 따라서, 콘택 전극(33)의 상면은 메사(M)의 상면보다 더 높게 위치할 수 있다. 예를 들어, 메사(M)의 두께는 대략 1.5um일 수 있으며, 콘택 전극 및 전류 스프레더(33, 35)의 두께는 대략 2um일 수 있다.
제1 절연 반사층(37)은 기판(21), 제1 도전형 반도체층(23), 메사(M), 투명 전극(31), 콘택 전극(33) 및 전류 스프레더(35)를 덮는다. 제1 절연 반사층(37)은 메사(M)의 상부 영역 및 측면을 덮고 또한 메사(M) 주변에 노출된 제1 도전형 반도체층(23) 및 제1 도전형 반도체층(23)의 측면을 덮는다. 제1 절연 반사층(37)은 또한 제1 도전형 반도체층(23) 주위에 노출된 기판(21)의 상면을 덮는다. 제1 절연 반사층(37)은 또한 콘택 전극(33)와 메사(M) 사이의 영역을 덮는다.
한편, 제1 절연 반사층(37)은 콘택 전극(33) 및 접속 패드(35a)를 노출시키는 개구부들(37a, 37b)을 갖는다. 개구부들(37a, 37b)은 각각 콘택 전극(33) 및 접속 패드( 35a)의 면적보다 작은 크기를 가지며, 콘택 전극(33) 및 접속 패드(35a) 상에 한정되어 위치한다.
제1 절연 반사층(37)은 분포 브래그 반사기를 포함한다. 분포 브래그 반사기는 굴절률이 서로 다른 유전체층들이 반복 적층되어 형성될 수 있으며, 상기 유전체층들은 TiO2 , SiO2, HfO2, ZrO2, Nb2O5, MgF2등을 포함할 수 있다. 예를 들어, 제1 절연 반사층(37)은 교대로 적층된 TiO2층/SiO2층의 구조를 가질 수 있다. 분포 브래그 반사기는 활성층(25)에서 생성된 광을 반사하도록 제작되며, 반사율을 향상시키기 위해 복수의 페어로 형성된다. 본 실시예에서, 분포 브래그 반사기는 10 내지 25 페어(pairs)를 포함할 수 있다. 제1 절연 반사층(37)은 분포 브래그 반사기와 함께 추가의 절연층을 포함할 수 있으며, 예컨대, 분포 브래그 반사기와 그 하지층의 접착력을 개선하기 위해 분포 브래그 반사기의 하부에 위치하는 계면층 및 분포 브래그 반사기를 덮는 보호층을 포함할 수 있다. 상기 계면층은 예를 들어 SiO2층으로 형성될 수 있으며, 보호층은 SiO2 또는 SiNx로 형성될 수 있다.
제1 절연 반사층(37)은 약 2㎛ 내지 5㎛ 두께를 가질 수 있다. 분포 브래그 반사기는 활성층(25)에서 생성되는 광에 대한 반사율이 90% 이상일 수 있으며, 분포 브래그 반사기를 형성하는 복수의 유전체층들의 종류, 두께, 적층 주기등을 제어함으로써 100%에 가까운 반사율이 제공될 수 있다. 더욱이, 상기 분포 브래그 반사기는 활성층(25)에서 생성된 광 이외의 다른 가시광에 대해서도 높은 반사율을 가질 수 있다.
예를 들어, 제1 절연 반사층(37)은 활성층(25)에서 생성된 단파장(예컨대 400nm)의 가시광선을 반사하기에 적합한 단파장 DBR과 형광체 등의 파장변환체에 의해 변환된 장파장(예컨대 700nm)의 가시광선을 반사하기에 적합한 장파장 DBR을 포함할 수 있다. 장파장 DBR과 단파장 DBR을 사용함으로써 반사 대역을 넓일 수 있으며, 나아가, 제1 절연 반사층(37)에 경사각을 가지고 입사되는 광에 대해서도 높은 반사율로 반사시킬 수 있다. 한편, 본 실시예에 있어서, 장파장 DBR이 단파장 DBR에 비해 발광 구조체(30)에 더 가깝게 배치될 수 있으나, 그 반대일 수도 있다.
더 구체적으로, 제1 절연 반사층(37)의 DBR 구조는 제1 영역, 제2 영역 및 제3 영역으로 뚜렷하게 구분될 수 있는데, 여기서, 제1 영역이 제2 영역보다 발광 구조체(30)에 더 가깝게 배치되며, 제3 영역은 제1 영역과 제2 영역 사이에 배치된다.
(제1 영역)
제1 영역은 중심 파장(λ) 근처 및 중심 파장보다 장파장(예컨대 700nm)인 스펙트럼 영역에서의 반사율을 높이기 위해 마련된다. 따라서, 제1 영역의 제1 재료층들 및 제2 재료층들의 광학 두께는 대체로 0.25λ 근처 또는 0.25λ보다 크다.
구체적으로, 제1 영역에서, 제1 재료층들(SiO2층)은 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제1 재료층들과, 0.25λ+10%보다 작고 0.25λ-10%보다 큰 광학 두께를 가지는 제2군의 제1 재료층들로 구분된다. 이들 제1군의 제1 재료층들 및 제2 군의 제1 재료층들은 서로 교대로 배치된다. 상대적으로 두꺼운 제1군의 제1 재료층들과 상대적으로 얇은 제2군의 제1 재료층들이 서로 교대로 배치된다. 제1군의 제1 재료층이 먼저 형성될 수 있으나, 이에 한정되는 것은 아니며, 제2군의 제1 재료층이 먼저 형성될 수도 있다.
나아가, 상기 제1군의 제1 재료층들은 대체로 0.3λ+10%보다 작은 광학 두께를 갖는다.
한편, 상기 제1 영역 내의 제2 재료층들(예, TiO2층들)은, 0.25λ+10%보다 큰 광학 두께를 가지는 제1군의 제2 재료층들 및 0.25λ-10%보다 크고, 0.25λ+10%보다 작은 광학 두께를 가지는 제2군의 제2 재료층들을 포함한다.
제1군의 제2 재료층들 및 제2군의 제2 재료층들 또한 광학 두께가 뚜렷하게 구분된다. 나아가, 이들 제1군의 제2 재료층들 및 제2군의 제2 재료층들이 대부분 서로 교대로 배치된다.
한편, 제1군의 제2 재료층들은 대체로 제1군의 제1 재료층들보다 작은 광학 두께를 가진다. 또한, 상기 제1군의 제2 재료층들의 광학 두께의 평균값은 상기 제1군의 제1 재료층들의 광학 두께의 평균값보다 작다. 상대적으로 고굴절률을 가지는 제2 재료층들이 상대적으로 저굴절률을 가지는 제1 재료층들보다 광 흡수율이 크기 때문에, 제1군의 제2 재료층들을 상대적으로 얇게 형성함으로써 광 손실을 줄일 수 있다.
상기 제1군의 제2 재료층들은 0.25λ+20%(즉, 0.3λ)보다 작은 광학 두께를 가질 수 있다. 이에 반해, 제1군의 제1 재료층들은 대체로 0.25λ+20%보다 큰 광학 두께를 가진다.
한편, 제2군의 제2 재료층들 또한 광 손실을 방지하기 위해 제2군의 제1 재료층들보다 작은 광학 두께를 가질 수 있으나, 제1군의 제2 재료층들에 비해 광학 두께가 상대적으로 작기 때문에 두께를 감소하더라도 광 손실을 줄이는데 큰 효과가 없다. 따라서, 제2군의 제2 재료층들과 제2군의 제1 재료층들은 대체로 유사한 광학 두께를 가질 수 있다.
(제2 영역)
제2 영역은 중심 파장(λ)보다 단파장(예컨대 400nm)인 스펙트럼 영역에서의 반사율을 높이기 위해 마련된다. 따라서, 제1 영역의 제1 재료층들 및 제2 재료층들의 광학 두께는 대체로 0.25λ보다 작다.
구체적으로, 제2 영역은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제1 재료층들을 포함한다. 나아가, 상기 제3군의 제1 재료층들은 0.2λ-10%보다 큰 광학 두께를 가진다.
제2 영역 내의 제1 재료층들의 광학 두께 편차는 제1 영역 내의 제1 재료층들의 광학 두께 편차보다 작다. 제1 영역 내의 제1군의 제1 재료층들 및 제2군의 제1 재료층들은 서로 뚜렷하게 다른 광학 두께를 갖기 때문에, 대체로 유사한 광학 두께를 갖는 제2 영역 내의 제1 재료층들에 비해 광학 두께 편차가 상대적으로 크게 된다.
한편, 상기 제2 영역 내의 제2 재료층들은 0.25λ-10%보다 작은 광학 두께를 가지고 연속하여 배치된 제3군의 제2 재료층들을 포함한다. 제2 영역 내에서 첫번째 제2 재료층(즉, 13번째 페어의 제2 재료층)만 0.25λ-10%보다 큰 광학 두께를 가지며 그 외의 제2 재료층들은 모두 0.25λ-10%보다 작은 광학 두께를 가진다.
(제3 영역)
제3 영역은 제1 영역과 제2 영역 사이에 배치되며, 서로 다른 반사 대역을 가지는 DBR들을 서로 중첩할 때 발생하는 리플을 제거하기 위해 배치된다.
제3 영역은 대체로 적은 수의 페어들로 이루어진다. 본 실시예에 있어서, 제1 영역이 가장 많은 수의 페어들로 구성되고, 제3 영역이 가장 적은 수의 페어들로 구성된다.
구체적으로, 제3 영역은 0.25λ-10%보다 작은 광학 두께를 가지는 제1 재료층, 및 0.25λ보다 큰 광학 두께를 가지는 제1 재료층을 포함한다. 나아가, 제3 영역은 0.25λ-10%보다 크고, 0.25λ보다 작은 광학 두께를 가지는 제1 재료층을 포함할 수 있다.
또한, 상기 제3 영역 내의 제2 재료층들은, 0.25λ-10%보다 작은 제2 재료층, 및 0.25λ보다 크고 0.25λ+10%보다 작은 광학 두께를 가지는 제2 재료층을 포함할 수 있다. 나아가, 제3 영역 내의 제2 재료층들은, 0.25λ+10%보다 큰 광학 두께를 가지는 제2 재료층을 더 포함할 수 있다.
상대적으로 적은 수의 페어로 구성된 제3 영역에서 제1 재료층들 및 제2 재료층들은 제1 영역 및 제2 영역 내의 재료층들에 비해 상대적으로 다양한 광학 두께를 갖도록 구성된다.
본 실시예에 따르면, 발광 구조체(30)에 상대적으로 가깝게 배치되어 장파장 영역의 광을 반사시키는 제1 영역의 제1 및 제2 재료층들을 상대적으로 두꺼운 광학 두께를 갖는 제1군과 상대적으로 작은 광학 두께를 갖는 제2군으로 구분함으로써 입사각이 증가함에 따라 스탑 밴드 내에 발생하는 리플을 제거할 수 있다.
또한, 제1 영역 내의 페어수가 다른 영역들보다 더 많은 것이 장파장 영역의 반사율을 보강하는데 유리하다.
한편, 제1 패드 전극(39a)과 제2 패드 전극(39b)은 제1 절연 반사층(37) 상에 위치하며, 각각 개구부들(37a, 37b)을 통해 콘택 전극(33) 및 접속 패드(35a)에 접속된다.
도 1에 도시한 바와 같이, 제1 패드 전극(39a)은 대체로 투명 전극(31)의 상부 영역 내에 위치하며, 일부가 콘택 전극(33) 상에 위치한다. 또한, 제1 패드 전극(39a)은 전류 스프레더(35)와 중첩하지 않도록 전류 스프레더(35)로부터 횡방향으로 이격된다. 제1 패드 전극(39a)이 전류 스프레더(35)와 중첩하지 않으므로, 제1 절연 반사층(37)에 크랙이 발생하더라도 제1 패드 전극(39a)과 전류 스프레더(35) 사이의 전기적 단락이 발생하는 것을 방지할 수 있다.
한편, 제2 패드 전극(39b)은 투명 전극(31) 상부 영역 내에 위치하며, 개구부(37b)를 통해 전류 스프레더(35)의 접속 패드(35a)에 접속된다. 도시한 바와 같이, 제2 패드 전극(39b)은 전류 스프레더(35)의 접속 패드(35a)와 중첩하며, 나아가, 연장부(35b)의 일부와 중첩할 수 있다. 한편, 제2 패드 전극(39b)은 콘택 전극(33)와 중첩하지 않도록 콘택 전극(33)로부터 횡방향으로 이격된다. 특히, 제2 패드 전극(39b)은 메사(M)의 상부 영역 내에 한정되어 배치되며, 메사(M)와 콘택 전극(33) 사이의 영역으로 연장되지 않는다.
제1 패드 전극(39a)과 제2 패드 전극(39b)은 메사(M) 상에서 서로 일정 거리 이상 이격된다. 제1 패드 전극(39a)과 제2 패드 전극(39b)의 최단 이격거리는 예를 들어, 약 3㎛ 내지 약 100㎛일 수 있다.
제1 패드 전극(39a) 및 제2 패드 전극(39b)은 동일 공정에서 동일 재료로 함께 형성될 수 있으며, 따라서, 동일한 층 구조를 가질 수 있다. 제1 및 제2 패드 전극들(39a, 39b)의 두께는 제1 절연 반사층(37)의 두께보다 얇을 수 있는데, 예를 들어, 약 2um의 두께로 형성될 수 있다.
제2 절연 반사층(41)은 기판(21) 하부에 배치된다. 제2 절연 반사층(41)은 기판(21)의 하면 전체를 덮을 수 있다. 제2 절연 반사층(41)은 분포 브래그 반사기를 포함한다. 제2 절연 반사층(41)은 또한 분포 브래그 반사기와 기판(21) 사이에 위치하는 계면층을 더 포함할 수 있으며, 또한, 분포 브래그 반사기를 덮는 보호층을 더 포함할 수 있다. 계면층은 예컨대 SiO2로 형성될 수 있으며, 보호층은 SiO2 또는 SiNx로 형성될 수 있다.
제2 절연 반사층(41)의 분포 브래그 반사기는 제1 절연 반사층(37)의 분포 브래그 반사기와 유사하므로 상세한 설명은 생략한다. 다만, 제1 절연 반사층(37)의 분포 브래그 반사기에서 장파장 DBR과 단파장 DBR의 위치와 제2 절연 반사층(41)의 분포 브래그 반사기에서 장파장 DBR과 단파장 DBR의 위치는 상호 밀접하게 관련되며, 기판(21)을 사이에 두고 서로 거울면 대칭이 되도록 배치된다.
도 4a 및 도 4b는 본 발명의 실시예들에 따른 제1 절연 반사층(37)과 제2 절연 반사층(41)의 상대적인 위치 관계를 설명하기 위한 개략적인 단면도들이다.
도 4a 및 도 4b를 참조하면, 제1 절연 반사층(37) 및 제2 절연 반사층(41)은 각각 계면층(37a, 41a), 장파장 DBR(37b, 41b), 단파장 DBR(37c, 41c) 및 보호층(37d, 41d)를 포함할 수 있다. 장파장 DBR(37b, 41b)은 앞서 설명한 제1 영역으로 형성될 수 있으며, 단파장 DBR(37c, 41c)은 앞서 설명한 제2 영역으로 형성될 수 있다. 또한, 도시하지 않았지만, 제3 영역이 제1 영역과 제2 영역 사이에 배치될 수 있다.
도 4a의 실시예에서, 제1 및 제2 절연 반사층(37, 41)의 장파장 DBR들(37b, 41b)이 단파장 DBR(37c, 41c)보다 기판(21)에 더 가깝게 배치된다.
도 4b의 실시예에서, 제1 및 제2 절연 반사층(37, 41)의 단파장 DBR들(37c, 41c)이 장파장 DBR(37b, 41b)보다 기판(21)에 더 가깝게 배치된다.
도 4a 및 도 4b에 도시한 바와 같이, 제1 절연 반사층(37)의 장파장 DBR(37b) 및 단파장 DBR(37c)과 제2 절연 반사층(41)의 장파장 DBR(41b) 및 단파장 DBR(41c)이 기판(21)을 사이에 두고 서로 대칭이 되도록 배치됨으로써 기판(21)의 측면을 통한 광 추출 효율을 향상시킬 수 있다.
한편, 제2 절연 반사층(41)은 제1 및 제2 패드 전극들(39a, 39b)이 형성된 후, 기판(21)의 하면에 형성될 수 있다. 이어서, 제2 절연 반사층(41), 기판(21) 및 제1 절연 반사층(37)을 다이싱 공정을 통해 분할함으로써 플립칩형 발광 다이오드 칩이 제공된다.
제2 절연 반사층(41)은 기판(21)의 하면을 통해 방출되는 광을 반사시킴으로써 기판(21)의 측면 방향으로의 광 추출을 돕는다. 이에 따라, 발광 다이오드 칩의 지향각이 증가된다.
한편, 플립칩형 발광 다이오드 칩의 기판(21)은 평면도에서 직사각형 형상을 가지며, 측면들 중 일부는 기판의 하면에 대해 경사질 수 있다. 도 5a 및 도 5b는 기판(21)의 경사를 설명하기 위한 개략적인 측면도들로, 도 5a는 단측면을 나타내는 측면도이고, 도 5b는 장측면을 나타내는 측면도이다.
도 5a를 참조하면, 기판(21)의 단변에 평행한 단측면의 양측 가장자리들은 기판(21)의 하면에 수직하다. 즉, 기판(21)의 장측면들은 기판(21)의 하면에 수직하다.
도 5b를 참조하면, 기판(21)의 장변에 평행한 장측면의 양측 가장자리들은 기판(21)의 하면에 대해 경사져 있다. 즉, 기판(21)의 단측면들은 기판(21)의 하면에 수직하지 않게 경사진다.
다른 실시예에서, 장측면들이 기판(21)의 하면에 대해 경사질 수도 있고, 단측면들은 기판(21)의 하면에 대해 수직할 수도 있다.
도 6a 및 도 6b는 제2 절연 반사층(41) 사용 유무에 따른 장축 방향(X축) 및 단축 방향(Y축)의 지향각을 나타낸 그래프들이다. 광의 강도는 파 필드에서 측정하였으며, 이를 표준화하여 그래프로 나타내었다. 각 그래프들에서 실선은 도 1의 플립칩형 발광 다이오드 칩에서 제2 절연 반사층(41)을 사용하지 않은 플립칩형 발광 다이오드 칩의 강도를 나타내고, 점선은 도 1의 제2 절연 반사층(41)을 사용한 플립칩형 발광 다이오드 칩의 강도를 나타낸다. 각 발광 다이오드 칩에서 기판의 장축 방향 길이는 300um이고 단축 방향 길이는 220um이며, 발광 구조체(30)의 주위에 노출된 기판 상면의 폭(W1, W2)은 모두 15um로 동일하다.
도 6a 및 도 6b를 참조하면, 제2 절연 반사층(41)을 사용한 경우, 기판(21)에 수직한 0도 근처에서의 광이 감소하며, -90도 및 90도 에서의 광이 증가하였다.
한편, 제1 절연 반사층(41)을 사용하지 않았을 때의 지향각은 X축 방향으로 약 136도이고 Y축 방향을 136.3도로 차이가 극히 미미하였다. 즉, 기판(21) 및 발광 구조체(30)가 직사각형 형상을 갖더라도 제2 절연 반사층(41)을 채택하지 않을 경우, 지향각에 차이가 없다.
이에 반해, 제2 절연 반사층(41)을 사용한 경우, X축 방향의 지향각은 160도이고, Y축 방향의 지향각은 169.4도로 지향각의 차이가 5도 이상 커지는 것을 확인할 수 있다.
본 실시예에 따르면, 제1 절연 반사층(37) 및 제2 절연 반사층(41)을 기판(21)의 양측에 배치함으로써 활성층(25)에서 생성된 광은 기판(21)의 측면들을 통해 외부로 방출된다. 이에 따라, 발광 다이오드 칩은 광을 넓은 영역으로 분산시킬 수 있으며, 따라서, 스팟 현상 등을 방지하기 위해 사용되는 확산판이나 필터 등을 생략할 수 있다.
한편, 본 실시예에 따르면, 콘택 전극(33)을 제1 패드 전극(39a)으로부터 분리함으로써 제1 패드 전극(39a)의 물질층들에 대한 제한이 완화된다. 즉, 제1 패드 전극(39a)이 직접 제1 도전형 반도체층(23)에 오믹 콘택할 필요가 없으며, 또한, 콘택 전극(33)이 Au층을 포함하기 때문에, 금속 확산에 의한 소자 불량 발생을 방지할 수 있다.
나아가, 전류 스프레더(35)를 채택하여 전류 분산 성능을 향상시키면서도 제1 절연 반사층(37)이 투명 전극(31)의 대부분을 덮어 금속층에 의한 광 흡손실을 줄일 수 있다. 금속층을 이용하여 반사층을 형성하더라도 금속 반사층에 의한 반사율은 분포 브래그 반사기에 비해 좋지 않으며 또한 발광 다이오드 칩의 사용 시간이 증가함에 따라 금속 반사층의 반사율이 감소하게 된다. 이에 대해, 본 실시예에서는 제1 절연 반사층(37)의 분포 브래그 반사기가 투명 전극(31)에 접하여 광을 반사시킴으로써 높은 반사율을 유지할 수 있다.
또한, 기판(21) 및 발광 구조체(30)를 장축 및 단축을 갖는 직사각형 형상으로 형성하고, 제2 절연 반사층(41)을 사용함으로써 기판(21)의 방향에 따른 지향각을 다르게 할 수 있다.
상술한 실시예에서, 본 발명의 다양한 실시예들에 따른 발광 다이오드 칩 및발광 장치를 설명하였으나, 본 발명은 이에 한정되지 않는다. 상기 발광 다이오드 칩은 소형 발광부가 요구되는 다른 다양한 전자 장치에도 적용될 수 있으며, 예를 들어, 디스플레이 장치나 조명 장치에 적용될 수 있다.

Claims (20)

  1. 기판;
    상기 기판 상에 위치하는 제1 도전형 반도체층;
    상기 제1 도전형 반도체층의 일부 영역 상에 배치되고, 활성층 및 제2 도전형 반도체층을 포함하는 메사;
    상기 제2 도전형 반도체층 상에 오믹 콘택하는 투명 전극;
    상기 메사로부터 횡방향으로 이격되어 상기 제1 도전형 반도체층 상에 배치되며, 상기 제1 도전형 반도체층에 오믹 콘택하는 콘택 전극;
    상기 투명 전극의 일부 영역 상에 배치되어 상기 투명 전극에 전기적으로 접속된 전류 스프레더;
    상기 기판, 상기 제1 도전형 반도체층, 상기 메사, 상기 투명 전극, 상기 콘택 전극 및 상기 전류 스프레더를 덮되, 상기 콘택 전극 및 전류 스프레더의 일부분들을 노출시키는 개구부들을 가지며, 분포 브래그 반사기를 포함하는 제1 절연 반사층;
    상기 제1 절연 반사층 상에 위치하며, 상기 개구부들을 통해 각각 상기 콘택 전극 및 전류 스프레더에 접속하는 제1 패드 전극 및 제2 패드 전극; 및
    상기 기판 하부에 배치되며, 분포 브래그 반사기를 포함하는 제2 절연 반사층을 포함하되,
    상기 제2 절연 반사층은 상기 제1 절연 반사층으로부터 이격된 플립칩형 발광 다이오드 칩.
  2. 청구항 1에 있어서,
    상기 콘택 전극과 상기 전류 스프레더는 재료가 동일한 층 구조를 갖는 플립칩형 발광 다이오드 칩.
  3. 청구항 2에 있어서,
    상기 전류 스프레더는 접속 패드 및 상기 접속 패드에서 연장하는 연장부를 포함하며,
    상기 제1 절연 반사층의 개구부는 상기 접속 패드 상에 위치하고,
    상기 제2 패드 전극은 상기 개구부를 통해 상기 접속 패드에 접속하는 플립칩형 발광 다이오드 칩.
  4. 청구항 3에 있어서,
    상기 전류 스프레더는 상기 투명 전극의 면적보다 1/10 이하의 면적을 갖는 플립칩형 발광 다이오드 칩.
  5. 청구항 2에 있어서,
    상기 콘택 전극 및 전류 스프레더의 두께는 상기 메사의 두께보다 더 큰 플립칩형 발광 다이오드 칩.
  6. 청구항 2에 있어서,
    상기 콘택 전극 및 전류 스프레더는 상기 제1 도전형 반도체층에 오믹 콘택하기 위한 오믹 금속층 및 상기 활성층에서 생성된 광을 반사시키기 위한 금속 반사층을 포함하는 플립칩형 발광 다이오드 칩.
  7. 청구항 1에 있어서,
    상기 콘택 전극과 상기 메사 사이의 횡방향 이격 거리는 상기 제1 절연 반사층의 두께보다 큰 플립칩형 발광 다이오드 칩.
  8. 청구항 1에 있어서,
    상기 제1 절연 반사층 및 제2 절연 반사층은 각각 단파장 DBR 및 장파장 DBR을 포함하고, 상기 제1 절연 반사층의 장파장 DBR과 제2 절연 반사층의 장파장 DBR이 각각 상기 제1 절연 반사층의 단파장 DBR 및 제2 절연 반사층의 단파장 DBR보다 상기 기판에 더 가깝게 배치된 플립칩형 발광 다이오드 칩.
  9. 청구항 1에 있어서,
    상기 제1 절연 반사층 및 제2 절연 반사층은 각각 단파장 DBR 및 장파장 DBR을 포함하고, 상기 제1 절연 반사층의 단파장 DBR과 제2 절연 반사층의 단파장 DBR이 각각 상기 제1 절연 반사층의 장파장 DBR 및 제2 절연 반사층의 장파장 DBR보다 상기 기판에 더 가깝게 배치된 플립칩형 발광 다이오드 칩.
  10. 청구항 1에 있어서,
    상기 기판은 장축 및 단축을 갖는 직사각형 형상을 가지며,
    상기 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조체는 상기 기판 상에서 장축 및 단축을 갖는 직사각형 형상을 갖는 플립칩형 발광 다이오드 칩.
  11. 청구항 10에 있어서,
    상기 기판의 상면은 상기 발광 구조체 둘레를 따라 노출되고,
    상기 장축 방향 또는 단축 방향을 따라 상기 발광 구조체의 주위에 노출된 기판 상면의 전체 폭은 상기 기판의 장축 방향 또는 단축 방향 길이에 대해 1/10 내지 1/6 범위 내인 플립칩형 발광 다이오드 칩.
  12. 청구항 11에 있어서,
    장축 방향을 따라 측정된 광의 지향각과 단축 방향을 따라 측정된 광의 지향각은 5도 이상 차이가 있는 플립칩형 발광 다이오드 칩.
  13. 청구항 11에 있어서,
    상기 제1 절연 반사층은 상기 노출된 기판 상면을 모두 덮는 플립칩형 발광 다이오드 칩.
  14. 청구항 13에 있어서,
    상기 제1 절연 반사층의 측면은 상기 기판의 측면에 나란한 플립칩형 발광 다이오드 칩.
  15. 청구항 14에 있어서,
    상기 제2 절연 반사층의 측면은 상기 기판의 측면에 나란한 플립칩형 발광 다이오드 칩.
  16. 청구항 1에 있어서,
    상기 기판은 측면에 거칠어진 면을 포함하는 플립칩형 발광 다이오드 칩.
  17. 청구항 16에 있어서,
    상기 거칠어진 면은 상기 기판의 둘레를 따라 형성된 플립칩형 발광 다이오드 칩.
  18. 청구항 1에 있어서,
    상기 제1 절연 반사층의 개구부들은 각각 상기 콘택 전극 및 상기 전류 스프레더의 일부 영역 상에 한정되어 위치하는 플립칩형 발광 다이오드 칩.
  19. 청구항 1에 있어서,
    상기 기판은 패터닝된 사파이어 기판인 플립칩형 발광 다이오드 칩.
  20. 청구항 1에 있어서,
    상기 기판의 측면들 중 적어도 하나는 상기 기판의 하면에 대해 경사진 플립칩형 발광 다이오드 칩.
KR1020180126912A 2018-10-23 2018-10-23 플립칩형 발광 다이오드 칩 Active KR102624112B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1020180126912A KR102624112B1 (ko) 2018-10-23 2018-10-23 플립칩형 발광 다이오드 칩
DE102019121014.3A DE102019121014A1 (de) 2018-10-23 2019-08-02 Lichtemittierender diodenchip vom flip-chip-typ
US16/549,556 US10950757B2 (en) 2018-10-23 2019-08-23 Flip chip type light emitting diode chip
TW108130353A TWI701849B (zh) 2018-10-23 2019-08-26 倒裝晶片型發光二極體晶片
TW109144150A TWI819258B (zh) 2018-10-23 2019-08-26 發光二極體晶片
TW109130117A TWI766356B (zh) 2018-10-23 2019-08-26 發光二極體晶片
CN202011465318.9A CN112582513B (zh) 2018-10-23 2019-08-28 发光二极管芯片
CN201910800009.3A CN111092138A (zh) 2018-10-23 2019-08-28 倒装芯片型发光二极管芯片
US17/025,273 US11411142B2 (en) 2018-10-23 2020-09-18 Flip chip type light emitting diode chip
US17/118,731 US11749784B2 (en) 2018-10-23 2020-12-11 Flip chip type light emitting device
US18/224,330 US12402449B2 (en) 2018-10-23 2023-07-20 Flip chip type light emitting device
US19/298,882 US20250374718A1 (en) 2018-10-23 2025-08-13 Flip chip type light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180126912A KR102624112B1 (ko) 2018-10-23 2018-10-23 플립칩형 발광 다이오드 칩

Publications (2)

Publication Number Publication Date
KR20200045861A KR20200045861A (ko) 2020-05-06
KR102624112B1 true KR102624112B1 (ko) 2024-01-12

Family

ID=70279942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180126912A Active KR102624112B1 (ko) 2018-10-23 2018-10-23 플립칩형 발광 다이오드 칩

Country Status (5)

Country Link
US (5) US10950757B2 (ko)
KR (1) KR102624112B1 (ko)
CN (2) CN112582513B (ko)
DE (1) DE102019121014A1 (ko)
TW (3) TWI819258B (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102624112B1 (ko) 2018-10-23 2024-01-12 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩
WO2022039509A1 (ko) * 2020-08-19 2022-02-24 서울바이오시스주식회사 발광 다이오드 및 그것을 갖는 디스플레이 장치
JP7431699B2 (ja) 2020-08-20 2024-02-15 株式会社東芝 光検出器、光検出システム、ライダー装置、及び車
CN115000265A (zh) * 2020-11-16 2022-09-02 厦门三安光电有限公司 Led芯片和显示装置
CN112531083B (zh) * 2020-11-16 2022-05-10 厦门三安光电有限公司 Led芯片、led芯片封装模组和显示装置
CN112467006B (zh) * 2020-11-27 2023-05-16 錼创显示科技股份有限公司 微型发光二极管结构与使用其的微型发光二极管显示设备
CN112510135A (zh) * 2020-12-18 2021-03-16 普瑞(无锡)研发有限公司 倒装双层dbr的led芯片结构及其制作方法
US20220238772A1 (en) * 2021-01-25 2022-07-28 Xiamen San'an Optoelectronics Co., Ltd. Light-emitting diode and light-emitting apparatus including the same
CN112928188B (zh) * 2021-01-25 2022-02-11 厦门三安光电有限公司 一种发光二极管、光电模块及显示装置
US12107190B2 (en) 2021-01-29 2024-10-01 PlayNitride Display Co., Ltd. Micro light-emitting diode and display panel
TWI764686B (zh) * 2021-04-23 2022-05-11 錼創顯示科技股份有限公司 微型發光二極體及顯示面板
CN115101642A (zh) * 2021-06-17 2022-09-23 厦门三安光电有限公司 一种发光二极管芯片、发光装置及显示装置
CN113826223B (zh) * 2021-06-25 2023-10-20 厦门三安光电有限公司 半导体发光元件、半导体发光器件及显示装置
CN113555481B (zh) * 2021-07-20 2023-01-17 厦门三安光电有限公司 一种发光二极管芯片
CN113594326B (zh) * 2021-07-29 2022-12-20 厦门三安光电有限公司 一种发光二极管、发光模块及显示装置
CN116169223A (zh) * 2021-09-13 2023-05-26 厦门三安光电有限公司 倒装发光二极管及发光装置
CN113809210B (zh) * 2021-09-14 2024-01-09 泉州三安半导体科技有限公司 一种发光二极管芯片、发光装置、显示装置
KR20230076926A (ko) * 2021-11-23 2023-06-01 삼성디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
CN114284410A (zh) * 2021-11-29 2022-04-05 天津三安光电有限公司 一种发光二极管、发光模块及显示装置
CN114709307A (zh) * 2022-03-16 2022-07-05 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法
CN115000269B (zh) * 2022-06-07 2024-03-01 淮安澳洋顺昌光电技术有限公司 一种发光二极管及发光二极管封装件
CN115472729B (zh) * 2022-09-20 2025-07-25 普瑞(无锡)研发有限公司 一种小型发光二极管结构及其制作方法
CN115579438A (zh) * 2022-12-09 2023-01-06 江西兆驰半导体有限公司 一种倒装银镜发光二极管芯片及其制备方法
CN119404621A (zh) * 2023-02-28 2025-02-07 京东方科技集团股份有限公司 显示基板和显示装置
CN116825923B (zh) * 2023-07-19 2024-10-25 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025244A1 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4024994B2 (ja) 2000-06-30 2007-12-19 株式会社東芝 半導体発光素子
TWI292230B (en) * 2006-03-09 2008-01-01 Univ Tsing Hua Light emitting diod
TWI531088B (zh) 2009-11-13 2016-04-21 首爾偉傲世有限公司 具有分散式布拉格反射器的發光二極體晶片
KR101654340B1 (ko) * 2009-12-28 2016-09-06 서울바이오시스 주식회사 발광 다이오드
WO2011083923A2 (en) * 2010-01-07 2011-07-14 Seoul Opto Device Co., Ltd. Light emitting diode having electrode pads
KR101206253B1 (ko) 2010-08-30 2012-11-28 삼성중공업 주식회사 슬로싱 방지장치
KR101206523B1 (ko) * 2011-01-04 2012-11-30 갤럭시아포토닉스 주식회사 상부 핑거 및 하부 핑거를 갖는 발광 다이오드 및 발광 다이오드 패키지
KR101767101B1 (ko) * 2011-05-23 2017-08-24 삼성전자주식회사 반도체 발광소자 및 그 제조방법
CN202094166U (zh) * 2011-06-03 2011-12-28 广东银雨芯片半导体有限公司 一种具有反射型电流阻挡层的led芯片
CN103579436A (zh) * 2012-07-18 2014-02-12 广东量晶光电科技有限公司 一种半导体发光结构及其制作方法
KR101532917B1 (ko) 2012-12-03 2015-07-01 일진엘이디(주) 세퍼레이션 영역을 포함하여 전류 분산 효과가 우수한 고휘도 반도체 발광소자
WO2015080416A1 (ko) * 2013-11-28 2015-06-04 순천대학교 산학협력단 측면 발광 다이오드, 면광원 및 그 제조 방법
CN104681686A (zh) * 2013-12-02 2015-06-03 晶元光电股份有限公司 半导体发光元件
KR20150139194A (ko) * 2014-06-03 2015-12-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR102407827B1 (ko) * 2015-01-27 2022-06-13 서울바이오시스 주식회사 발광 소자
WO2016098853A1 (ja) 2014-12-19 2016-06-23 エルシード株式会社 発光素子
CN104538523B (zh) 2015-01-09 2018-02-02 南京大学 一种改善电流扩展的半导体器件
US10158047B2 (en) 2015-04-03 2018-12-18 Semicon Light Co., Ltd. Semiconductor light emitting device
EP4235823A3 (en) * 2015-10-16 2023-10-25 Seoul Viosys Co., Ltd. Compact light emitting diode chip
US10126831B2 (en) * 2015-10-16 2018-11-13 Seoul Viosys Co., Ltd. Compact light emitting diode chip, light emitting device and electronic device including the same
KR102323828B1 (ko) * 2015-10-16 2021-11-10 서울바이오시스 주식회사 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
KR20170045067A (ko) * 2015-10-16 2017-04-26 서울바이오시스 주식회사 소형 발광 다이오드 칩, 이를 포함하는 발광 장치 및 전자 장치
US9851056B2 (en) 2015-10-16 2017-12-26 Seoul Viosys Co., Ltd. Compact light emitting diode chip and light emitting device having a slim structure with secured durability
KR102471102B1 (ko) * 2015-10-23 2022-11-25 서울바이오시스 주식회사 분포 브래그 반사기를 가지는 발광 다이오드 칩
KR101930348B1 (ko) 2017-05-19 2018-12-19 (주)헬리오스 용암해수 물티슈 조성물
CN107968140A (zh) * 2017-10-25 2018-04-27 华灿光电（浙江）有限公司 一种红黄光发光二极管芯片及其制造方法
KR102565148B1 (ko) * 2018-06-27 2023-08-18 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
KR102624112B1 (ko) * 2018-10-23 2024-01-12 서울바이오시스 주식회사 플립칩형 발광 다이오드 칩

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120025244A1 (en) 2010-07-28 2012-02-02 Seoul Opto Device Co., Ltd. Light emitting diode having distributed bragg reflector

Also Published As

Publication number Publication date
TWI766356B (zh) 2022-06-01
US20230361250A1 (en) 2023-11-09
US20200127167A1 (en) 2020-04-23
TWI819258B (zh) 2023-10-21
US11411142B2 (en) 2022-08-09
US11749784B2 (en) 2023-09-05
CN112582513B (zh) 2024-10-29
TW202017207A (zh) 2020-05-01
TW202121704A (zh) 2021-06-01
US20210005787A1 (en) 2021-01-07
CN111092138A (zh) 2020-05-01
CN112582513A (zh) 2021-03-30
US10950757B2 (en) 2021-03-16
US20210098653A1 (en) 2021-04-01
TW202101788A (zh) 2021-01-01
KR20200045861A (ko) 2020-05-06
US12402449B2 (en) 2025-08-26
DE102019121014A1 (de) 2020-04-23
TWI701849B (zh) 2020-08-11
US20250374718A1 (en) 2025-12-04

Similar Documents

Publication Publication Date Title
KR102624112B1 (ko) 플립칩형 발광 다이오드 칩
US11189755B2 (en) Light emitting diode having side reflection layer
KR102641239B1 (ko) 발광 다이오드, 그것을 제조하는 방법 및 그것을 갖는 발광 소자 모듈
EP3327800B1 (en) Light emitting diode having a side reflection layer
US12159960B2 (en) Light emitting diode
KR102565148B1 (ko) 플립칩형 발광 다이오드 칩 및 그것을 포함하는 발광 장치
US9991425B2 (en) Light emitting device having wide beam angle and method of fabricating the same
KR102562063B1 (ko) 발광 다이오드
KR102673667B1 (ko) 발광 다이오드 칩
US12568720B2 (en) Light emitting diode and display apparatus having the same
KR102632226B1 (ko) 분포 브래그 반사기를 갖는 발광 다이오드
KR20220022874A (ko) 발광 다이오드 및 그것을 갖는 디스플레이 장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181023

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211025

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181023

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230530

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231220

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration