KR102701800B1 - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR102701800B1
KR102701800B1 KR1020217002548A KR20217002548A KR102701800B1 KR 102701800 B1 KR102701800 B1 KR 102701800B1 KR 1020217002548 A KR1020217002548 A KR 1020217002548A KR 20217002548 A KR20217002548 A KR 20217002548A KR 102701800 B1 KR102701800 B1 KR 102701800B1
Authority
KR
South Korea
Prior art keywords
light
type semiconductor
semiconductor layer
emitting
emitting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020217002548A
Other languages
English (en)
Other versions
KR20210033480A (ko
Inventor
장종민
김창연
양명학
Original Assignee
서울바이오시스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울바이오시스 주식회사 filed Critical 서울바이오시스 주식회사
Publication of KR20210033480A publication Critical patent/KR20210033480A/ko
Application granted granted Critical
Publication of KR102701800B1 publication Critical patent/KR102701800B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • H01L33/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/832—Electrodes characterised by their material
    • H10H20/833—Transparent materials
    • H01L33/0008—
    • H01L33/42—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/816—Bodies having carrier transport control structures, e.g. highly-doped semiconductor layers or current-blocking structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H10H20/8316—Multi-layer electrodes comprising at least one discontinuous layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/01—Manufacture or treatment
    • H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
    • H10H20/018—Bonding of wafers

Landscapes

  • Led Devices (AREA)

Abstract

발광 소자를 제공한다. 발광 소자는, 제1 n형 반도체층과, 제1 n형 반도체층의 일 면의 일부를 노출시키며 수직 적층된 제1 활성층, 제1 p형 반도체층 및 제1 투명 전극을 포함하는 제1 메사 구조물을 포함하는 제1 발광부와, 노출된 제1 n형 반도체층 상에 배치되며, 제2 n형 반도체층, 제2 활성층, 제2 p형 반도체층, 및 제2 투명 전극을 포함하는 제2 발광부, 및 제1 n형 반도체층 및 제2 n형 반도체층 사이를 접착하고 전기적으로 연결하는 제1 접착부를 포함한다.

Description

발광 소자
본 발명은 발광 소자에 관한 것으로, 보다 상세하게는 복수의 발광층들이 적층된 발광 소자에 관한 것이다.
발광 다이오드는 무기 광원으로서, 디스플레이 장치, 차량용 램프, 일반 조명과 같은 여러 분야에 다양하게 이용되고 있다. 발광 다이오드는 수명이 길고, 소비 전력이 낮으며, 응답속도가 빠른 장점이 있어 기존 광원을 빠르게 대체하고 있다.
특히, 디스플레이 장치는 일반적으로 청색, 녹색 및 적색의 혼합색을 이용하여 다양한 색상을 구현한다. 디스플레이 장치의 각 픽셀은 청색, 녹색 및 적색의 서브 픽셀을 구비하며, 이들 서브 픽셀들의 색상을 통해 특정 픽셀의 색상이 정해지고, 이들 픽셀들의 조합에 의해 이미지가 구현된다.
발광 다이오드는 디스플레이 장치에서 백라이트 광원으로 주로 사용되어 왔다. 그러나 최근 발광 다이오드를 이용하여 직접 이미지를 구현하는 차세대 디스플레이로서 마이크로 LED(micro LED)가 개발되고 있다.
본 발명이 해결하고자 하는 과제는 광재현성이 우수한 발광 소자를 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
해결하고자 하는 일 과제를 달성하기 위하여 본 발명의 실시예들에 따른 발광 소자는, 제1 n형 반도체층, 상기 제1 n형 반도체층의 일 면의 일부를 노출시키며 수직 적층된 제1 활성층, 제1 p형 반도체층 및 제1 투명 전극을 포함하는 제1 메사 구조물을 포함하는 제1 발광부, 상기 노출된 제1 n형 반도체층 상에서 상기 제1 메사 구조물과 이격되며, 제2 n형 반도체층, 제2 활성층, 제2 p형 반도체층, 및 제2 투명 전극을 포함하는 제2 발광부, 및 상기 제1 n형 반도체층 및 상기 제2 n형 반도체층 사이를 접착하고 전기적으로 연결하는 제1 접착부를 포함한다.
실시예들에 따르면, 상기 제2 발광부에서, 상기 제2 활성층, 상기 제2 p형 반도체층, 및 상기 제2 투명 전극이 수직 적층되어 제2 메사 구조물을 형성하고, 상기 제2 메사 구조물은 상기 제2 n형 반도체층 상에서 상기 제2 n형 반도체층의 일부를 노출시킬 수 있다.
실시예들에 따르면, 상기 발광 소자는 상기 노출된 제2 n형 반도체층 상에 배치되며, 제3 n형 반도체층, 제3 활성층, 제3 p형 반도체층 및 제3 투명 전극을 포함하는 제3 발광부, 및 상기 제2 n형 반도체층 및 상기 제3 n형 반도체층 사이에서, 상기 제2 및 제3 발광부들 사이를 접착하고 전기적으로 연결하는 제2 접착부를 더 포함할 수 있다.
실시예들에 따르면, 상기 제2 접착부는 Au, Al, Ti, Ni, Sn, In, Cr, 및 Be으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
실시예들에 따르면, 상기 제2 접착부의 두께는 상기 제2 활성층의 두께보다 클 수 있다.
실시예들에 따르면, 상기 제1 메사 구조물, 상기 제2 메사 구조물, 및 상기 제3 발광부는 서로 동일한 크기를 가질 수 있다.
실시예들에 따르면, 상기 제1 투명 전극과 전기적으로 연결되는 제1 패드, 상기 제2 투명 전극과 전기적으로 연결되는 제2 패드, 상기 제3 투명 전극과 전기적으로 연결되는 제3 패드, 및 상기 제1 내지 제3 n형 반도체층들과 전기적으로 연결되는 공통 패드를 더 포함할 수 있다.
실시예들에 따르면, 상기 공통 패드는 상기 제1 n형 반도체층의 일 면에 대향하는 타 면에 배치될 수 있다.
실시예들에 따르면, 상기 공통 패드는 상기 노출된 제1 n형 반도체층 상에 배치될 수 있다.
실시예들에 따르면, 상기 공통 패드는 상기 노출된 제2 n형 반도체층 상에 배치될 수 있다.
실시예들에 따르면, 상기 제3 발광부에서, 상기 제3 활성층, 상기 제3 p형 반도체층, 및 상기 제3 투명 전극이 수직 적층되어 제3 메사 구조물을 형성하고, 상기 제3 메사 구조물은 상기 제3 n형 반도체층 상에서 상기 제3 n형 반도체층의 일부를 노출시키며, 상기 공통 패드는 상기 노출된 제3 n형 반도체층 상에 배치될 수 있다.
실시예들에 따르면, 상기 발광 소자는, 상기 노출된 제1 n형 반도체층 상에서 상기 제2 발광부와 이격되어 배치되며, 제3 n형 반도체층, 제3 활성층, 제3 p형 반도체층, 및 제3 투명 전극을 포함하는 제3 발광부를 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 n형 반도체층 및 상기 제3 n형 반도체층 사이에서, 상기 제1 및 제3 발광부들 사이를 접착하고 전기적으로 연결하는 제2 접착부를 더 포함할 수 있다.
실시예들에 따르면, 상기 제2 접착부는 Au, Al, Ti, Ni, Sn, In, Cr, 및 Be으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
실시예들에 따르면, 상기 제1 접착부는 상기 제1 n형 반도체층 및 상기 제3 n형 반도체층 사이로 연장되어, 상기 제1 및 제3 발광부들 사이를 접착하고 전기적으로 연결할 수 있다.
실시예들에 따르면, 상기 제1 메사 구조물, 상기 제2 발광부, 및 상기 제3 발광부는 서로 동일한 크기를 가질 수 있다.
실시예들에 따르면, 상기 발광 소자는 상기 노출된 제1 n형 반도체층 상에서 상기 제2 및 제3 발광부들 사이에 배치되는 광차단막을 더 포함할 수 있다.
실시예들에 따르면, 상기 제1 접착부는 Au, Al, Ti, Ni, Sn, In, Cr, 및 Be으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
실시예들에 따르면, 상기 제1 접착부의 두께는 상기 제1 활성층의 두께보다 클 수 있다.
실시예들에 따르면, 상기 제2 접착부는 상기 제1 접착부와 일체형일 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따른 발광 소자에 따르면, 제1 발광층, 제2 발광층, 및 제3 발광층이 수직 적층되되, 제1 활성층, 제2 활성층, 및 제3 활성층이 오버랩되지 않으며, 제1 내지 제3 활성층들 각각의 크기가 실질적으로 동일하여, 제1 내지 제3 발광부들 각각으로부터 발생된 광이 서로 간섭되지 않아 색 재현성이 우수할 수 있다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 1b는 도 1a의 발광 소자를 A-A'으로 절단한 단면도이다.
도 1c는 도 1a에 도시된 발광 소자의 일부를 설명하기 위한 사시도이다.
도 1d는 도 1a에 도시된 발광 소자의 변형예들을 설명하기 위한 단면도이다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 3a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이다.
도 3b는 도 3a의 발광 소자를 A-A'로 절단한 단면도이다.
도 4a 내지 도 16a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이다.
도 4a 내지 도 16b는 도 4a 내지 도 16a의 발광 소자를 A-A'으로 절단한 단면도들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예들을 설명한다. 그러나 본 발명은, 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다.
또한, 본 발명의 실시예들에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 발광 소자에 대하여 상세하게 설명한다.
도 1a는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 1b는 도 1a의 발광 소자를 A-A'으로 절단한 단면도이며, 도 1c는 도 1a에 도시된 발광 소자의 일부를 설명하기 위한 사시도이다. 또한, 도 1d는 도 1a에 도시된 발광 소자의 변형예들을 설명하기 위한 단면도들이다.
도 1a 내지 도 1d를 참조하면, 발광 소자는 수직 적층된 제1 발광부(LE1), 제1 접착부(AC1), 제2 발광부(LE2), 제2 접착부(AC2), 및 제3 발광부(LE3)를 포함할 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)을 포함할 수 있다. 제2 발광부(LE2)는 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)을 포함할 수 있다. 제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)을 포함할 수 있다.
일 실시예에 따르면, 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302) 각각은 Si이 도핑된 질화갈륨계 반도체층일 수 있다. 제1 p형 반도체층(106), 제2 p형 반도체층(206), 및 제3 p형 반도체층(306) 각각은 Mg가 도핑된 질화갈륨계 반도체층일 수 있다. 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304) 각각은 다중양자우물구조(Multi Quantum Well: MQW)을 포함할 수 있고, 원하는 피크 파장의 광을 방출하도록 그 조성비가 결정될 수 있다. 제1 투명 전극(108), 제2 투명 전극(208), 및 제3 투명 전극(308) 각각은 산화주석(SnO), 산화인디움(InO2), 산화아연(ZnO), 산화인디움주석(ITO), 및 산화인디움주석아연(ITZO)과 같은 투명 산화물층이 사용될 수 있다.
일 실시예에 따르면, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)는 서로 다른 파장의 광을 발광시킬 수 있다. 또한, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 적층 순서는 정해지지 않고 임의적일 수 있다. 이에 대한 설명은 후속하여 상세하게 하기로 한다.
제1 발광부(LE1)에서, 제1 n형 반도체층(102) 상에 제1 n형 반도체층(102)의 일부를 노출시키며, 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)이 수직 적층된 제1 메사 구조물(MS1)을 포함할 수 있다.
제1 메사 구조물(MS1)은 제1 방향(DR1)으로 연장하되, 이하, '폭'은 제1 방향(DR1)에 수직인 제2 방향(DR2)으로 연장하는 거리를 의미하고, '두께'는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 대하여 수직인 제3 방향(DR3)으로 연장하는 거리를 의미한다.
제1 발광부(LE1)는 제1 메사 구조물(MS1)이 배치되는 제1 메사 영역(MSA1)과, 제1 메사 영역(MSA1)으로부터 소정 거리 이격된 제1 접착 영역(ACA1)을 포함할 수 있다. 제1 메사 영역(MSA1)은 제1 폭(WD1)을 가지며, 제1 접착 영역(ACA1)은 제1 폭(WD1)보다 큰 제2 폭(WD2)을 가질 수 있다. 또한, 제1 활성층(104)을 포함하는 제1 메사 구조물(MS1)은 제1 두께(TH1)를 가질 수 있다.
제1 메사 구조물(MS1)의 일 측벽은 제1 n형 반도체의 일 측벽과 실질적으로 동일한 평면이며, 수직일 수 있다. 제1 메사 구조물(MS1)의 일 측벽에 대향하는 타 측벽은 제1 n형 반도체층(102) 중간 상부면에 배치되며, 경사진 구조를 가질 수 있다. 이 경우, 제1 활성층(104)이 제1 p형 반도체층(106)보다, 제1 p형 반도체층(106)이 제1 투명 전극(108)보다 더 큰 폭을 가질 수 있다. 이때, 제1 메사 구조물(MS1)의 제1 폭(WD1)은 제1 활성층(104)의 폭을 의미한다.
제1 접착부(AC1)는 제1 접착 영역(ACA1) 상에 배치될 수 있다. 제1 접착 영역(ACA1)이 제2 폭(WD2)을 가짐으로써, 제1 접착부(AC1)도 제2 폭(WD2)을 가질 수 있다. 제1 접착부(AC1)는 제1 메사 구조물(MS1)과 소정 거리 이격되어 배치될 수 있다.
제1 접착부(AC1)는 제1 발광부(LE1) 및 제2 발광부(LE2)를 서로 접착시키며 전기적으로 연결시킬 수 있다. 제1 접착부(AC1)는 전기 전도성 및 접착 특성을 갖는 물질 예컨대, Al, Au, In, Sn, Ti, Ni, Ag, Cr, W, TiW, Mo, Cu, TiCu, AuSn, InSn 등으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 제1 접착부(AC1)는 제1 발광부(LE1)의 제1 n형 반도체층(102)의 제1 접착 영역(ACA1) (즉, 제2 발광부(LE2)와 마주하는 면)과, 제2 발광부(LE2)의 제2 n형 반도체층(202)의 배면(즉, 제1 발광부(LE1)와 마주하는 면)을 전기적으로 연결시킬 수 있다.
일 실시예에 따르면, 제1 접착부(AC1)는 제2 두께(TH2)를 가지며, 제2 두께(TH2)는 제1 두께(TH1)보다 크거나 동일할 수 있다. 제1 두께(TH1)는 제1 메사 구조물(MS1)의 두께이며, 제1 메사 구조물(MS1)은 제1 활성층(104)을 포함하는데, 제1 접착부(AC1)가 제1 메사 구조물(MS1)보다 큰 두께를 가짐으로써, 제1 접착부(AC1)는 제1 활성층(104)보다 두꺼울 수 있다. 또한, 제1 활성층(104)이 제1 접착부(AC1)의 일 측벽에 마주하고 제1 접착부(AC1)가 금속을 포함하기 때문에, 컬러 필터 또는 광차단막 등의 추가 설치 없이 제1 활성층(104)으로부터 발생된 광이 제1 접착부(AC1)에 의해 반사되어 제2 활성층(204) 또는 제3 활성층(304)으로 입사되는 것을 방지할 수 있다.
제2 발광부(LE2)는 제1 접착부(AC1)가 배치된 제1 발광부(LE1)의 제1 접착 영역(ACA1) 상에 위치할 수 있다. 제1 접착 영역(ACA1)이 제2 폭(WD2)을 가짐으로써, 제2 발광부(LE2)의 전체 폭은 제2 폭(WD2)을 가질 수 있다.
제2 발광부(LE2)에서, 제2 n형 반도체층(202) 상에 제2 n형 반도체층(202)의 일부를 노출시키며, 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)이 수직 적층된 제2 메사 구조물(MS2)을 포함할 수 있다. 제2 메사 구조물(MS2)은 제1 방향(DR1)으로 연장하며, 제1 메사 구조물(MS1)과 소정 거리 이격되어 나란하게 배치될 수 있다.
이와 같이, 제2 메사 구조물(MS2)이 제1 메사 구조물(MS1)과 제3 방향(DR3)으로 오버랩되지 않기 때문에, 제1 활성층(104)으로부터 발생된 광 중에서 제3 방향(DR3)으로 발광하는 광은 제2 메사 구조물(MS2)의 제2 활성층(204)에 영향을 미치지 않는다. 따라서, 제3 방향(DR3)으로 제1 발광부(LE1) 및 제2 발광부(LE2) 사이에는 컬러 필터 또는 광차단막 등이 필요하지 않는다. 또한, 제1 활성층(104)은 제1 메사 구조물(MS1)에 포함되어, 제2 메사 구조물(MS2)과 제2 방향(DR2)으로 소정거리 이격되며, 제1 발광부(LE1) 및 제2 발광부(LE2)는 제1 접착부(AC1)에 의해 제3 방향(DR3)으로 이격되어 배치될 수 있다. 따라서, 제2 활성층(204)은 제1 활성층(104)과 수직 및 수평적으로 충분히 이격되어, 제2 활성층(204)으로부터 발광된 광이 제1 활성층(104)으로 영향을 미치기 어렵다.
한편, 통상적으로 발광 소자는 제1 발광부(LE1) 상에 제2 발광부(LE2)가 수직 적층되어 제1 활성층(104)과 제2 활성층(204)이 오버랩되는 구조를 가질 수 있다. 이때, 제2 발광부(LE2) 방향이 광추출 방향인 경우 제2 발광부(LE2)에서 발생된 광의 파장이 제1 발광부(LE1)에서 발생된 광의 파장보다 길어야 한다. 본 실시예에 따르면, 제1 활성층(104) 및 제2 활성층(204)이 오버랩되지 않게 배치됨으로써, 제1 발광부(LE1) 및 제2 발광부(LE2)의 적층 순서는 파장의 장단에 관여하지 않는다. 즉, 긴 파장을 갖는 제1 발광부(LE1)와 짧은 파장을 갖는 제2 발광부(LE2) 구조이든, 짧은 파장을 갖는 제1 발광부(LE1)와 긴 파장을 갖는 제2 발광부(LE2) 구조이든 본 발명에서는 무관하다.
제2 발광부(LE2)는 제2 메사 구조물(MS2)이 위치하는 제2 메사 영역(MSA2)과, 제2 메사 영역(MSA2)으로부터 소정 거리 이격된 제2 접착 영역(ACA2)을 포함할 수 있다. 제2 활성층(204)을 포함하는 제2 메사 구조물(MS2)은 제3 두께(TH3)를 가질 수 있다. 또한, 제2 메사 영역(MSA2)은 제1 메사 영역(MSA1)과 동일한 제1 폭(WD1)을 가지며, 제2 접착 영역(ACA2)도 제1 폭(WD1)을 가질 수 있다.
제2 메사 구조물(MS2)의 일 측벽은 제2 n형 반도체층(202)의 일 측벽과 실질적으로 동일한 평면이고, 수직일 수 있다. 제2 메사 구조물(MS2)의 일 측벽에 대향하는 타 측벽은 제2 n형 반도체층(202) 중간 상부면이 배치되며, 경사진 구조를 가질 수 있다. 이 경우, 제2 활성층(204)이 제2 p형 반도체층(206)보다, 제2 p형 반도체층(206)이 제2 투명 전극(208)보다 더 큰 폭을 가질 수 있다. 이때, 제1 폭(WD1)은 제2 활성층(204)의 폭을 의미한다.
제2 접착부(AC2)는 제2 접착 영역(ACA2) 상에 배치될 수 있다. 제2 접착 영역(ACA2)이 제1 폭(WD1)을 가짐으로써, 제2 접착부(AC2)도 제1 폭(WD1)을 가질 수 있다. 제2 접착부(AC2)는 제2 메사 구조물(MS2)과 소정 거리 이격되어 배치될 수 있다.
제2 접착부(AC2)는 제2 발광부(LE2) 및 제3 발광부(LE3)를 서로 접착시키며 전기적으로 연결시킬 수 있다. 따라서, 제2 접착부(AC2)는 전기 전도성 및 접착 특성을 갖는 물질 예컨대, Al, Au, In, Sn, Ti, Ni, Ag, Cr, W, TiW, Mo, Cu, TiCu, AuSn, InSn 등으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다. 제2 접착부(AC2)는 제2 발광부(LE2)의 제2 n형 반도체층(202)의 제2 접착 영역(ACA2)(즉, 제3 발광부(LE3)와 마주하는 면)과 제3 발광부(LE3)의 제3 n형 반도체층(302)의 배면(즉, 제2 발광부(LE2)와 마주하는 면)을 서로 전기적으로 연결시킬 수 있다. 이때, 제1 접착부(AC1)는 제1 발광부(LE1)의 제1 n형 반도체층(102)과 제2 발광부(LE2)의 제2 n형 반도체층(202)을 서로 전기적으로 연결하며, 제2 접착부(AC2)는 제2 발광부(LE2)의 제2 n형 반도체층(202)과 제3 발광부(LE3)의 제3 n형 반도체층(302)을 서로 전기적으로 연결시킬 수 있다. 따라서, 제1 접착부(AC1) 및 제2 접착부(AC2)에 의해 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)은 서로 전기적으로 연결될 수 있다.
일 실시예에 따르면, 제2 접착부(AC2)는 제4 두께(TH4)를 가지며, 제4 두께(TH4)는 제3 두께(TH3)보다 크거나 동일할 수 있다. 제2 활성층(204)이 제2 접착부(AC2)의 일 측벽에 마주하고 제2 접착부(AC2)가 금속을 포함하기 때문에, 컬러 필터 또는 광차단막 등의 추가 없이 제2 활성층(204)으로부터 발생된 광이 제2 접착부(AC2)에 의해 반사되어 제3 발광층으로 입사되는 것을 방지할 수 있다.
제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)이 동일 폭으로 적층된 구조를 가질 수 있다. 즉, 제3 발광부(LE3)는 메사 구조를 갖지 않는다. 그리고, 제3 발광부(LE3)의 발광 영역은 제3 발광부(LE3)의 전체 영역과 실질적으로 동일할 수 있다.
제3 발광부(LE3)는 제1 방향(DR1)으로 연장하고, 제2 메사 구조물(MS2) 및 제1 메사 구조물(MS1)과 각각 소정 거리 이격되어 나란하게 배치될 수 있다. 제3 발광부(LE3)는 제2 활성층(204)을 포함하는 제2 메사 구조물(MS2) 및 제1 활성층(104)을 포함하는 제1 메사 구조물(MS1) 각각과 오버랩되지 않기 때문에, 제1 활성층(104)으로부터 발생된 광과 제2 활성층(204)으로부터 발생된 광이 제3 발광부(LE3)의 제3 활성층(304)에 영향을 미치지 않는다. 따라서, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 사이에 컬러 필터 또는 광차단막 등이 필요하지 않다. 또한, 제2 접착 영역(ACA2)이 제2 메사 영역(MSA2)과 이격된 거리만큼 제2 접착 영역(ACA2)에 상에 배치된 제3 활성층(304)과 제2 메사 영역(MSA2)에 배치된 제2 활성층(204)이 제2 방향(DR2)으로 이격되며, 제2 접착부(AC2)의 제4 두께(TH4)와 제3 n형 반도체층(302) 두께만큼 제3 활성층(304)은 제2 활성층(204)으로부터 제3 방향(DR3) 이격될 수 있다. 이처럼, 제3 활성층(304)이 제2 활성층(204)과 수직 및 수평 방향으로 충분히 이격되어 제3 활성층(304)으로부터 발생된 광이 제2 활성층(204)으로 영향을 주기 어렵다.
한편, 통상적인 발광 소자는, 제1 발광부(LE1) 상에 제2 발광부(LE2) 및 제3 발광부(LE3)가 수직 적층되어 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304)이 오버랩되는 구조를 가질 수 있다. 그리고, 제3 발광부(LE3) 방향이 광추출 방향인 경우 제1 발광부(LE1)에서 발생된 광의 파장이 제2 발광부(LE2)에서 발생된 광의 파장보다, 제2 발광부(LE2)에서 발생된 광의 파장이 제3 발광부(LE3)에서 발생된 광의 파장보다 길어야 하는데, 본 실시예에 따르면, 제1 활성층(104), 제2 활성층(204), 및 제3 활성층(304)이 오버랩되지 않게 배치됨으로써, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)의 적층 순서는 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 파장과는 무관할 수 있다.
제3 발광부(LE3)는 제2 접착부(AC2)가 배치된 제2 발광부(LE2)의 제2 접착 영역(ACA2) 상에 위치할 수 있다. 제2 접착 영역(ACA2)이 제1 폭(WD1)을 가짐으로써, 제3 발광부(LE3)의 전체 폭은 제1 폭(WD1)을 가질 수 있다. 전술한 바와 같이, 제1 발광부(LE1)의 발광 영역은 제1 폭(WD1)을 가지며, 제2 발광부(LE2)의 발광 영역도 제1 폭(WD1)을 가지며, 제3 발광부(LE3)의 발광 영역도 제1 폭(WD1)을 가질 수 있다. 이와 같이 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 발광 영역은 서로 동일한 크기를 가짐으로써, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각으로부터 발생되는 광의 양이 실질적으로 동일하여, 색을 발현하는데 있어서 더욱 신뢰성을 가질 수 있다.
발광 소자는 제1 발광부(LE1)의 제1 투명 전극(108)과 전기적으로 연결되는 제1 패드(P1)와, 제2 발광부(LE2)의 제2 투명 전극(208)과 전기적으로 연결되는 제2 패드(P2)와, 제3 발광부(LE3)의 제3 투명 전극(308)과 전기적으로 연결되는 제3 패드(P3)와, 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)과 전기적으로 연결되는 공통 패드(CP)를 더 포함할 수 있다.
본 실시예에 따르면, 발광 소자는 제3 발광부(LE3) 방향이 광추출 방향일 수 있다. 광추출면으로부터 광이 최대로 발광하기 위하여, 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3) 각각이 최소한의 면적을 갖는 것이 바람직하다. 또한, 공통 패드(CP)는 제1 n형 반도체층(102)의 타 면에 배치될 수 있다. 도시된 바와 같이 공통 패드(CP)는 제1 n형 반도체층(102)을 전체적으로 덮을 수 있다. 이와는 다르게, 공통 패드(CP)는 제1 n형 반도체층(102)을 부분적으로 덮는 구조를 가질 수 있다.
도 1d에 도시된 바와 같이, 제3 발광부(LE3)가 제2 발광부(LE2) 상에, 제2 발광부(LE2)가 제1 발광부(LE1) 상에 적층됨으로써, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3) 각각의 표면 레벨이 상이할 수 있다. 따라서, 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3)를 동일 레벨에 배치하기 위하여 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)를 덮으며, 제3 투명 전극(308)의 상부면과 실질적으로 동일한 상부면을 갖는 패시베이션막(PAL)을 더 포함할 수 있다. 패시베이션막(PAL)은 높은 광 투과율을 가지며 유동적(flowable) 특성을 갖는 SOG(Silicon On Glass), 에폭시, 폴리이미드, SU8, 또는 BCB(benzo cyclo butene) 등을 포함할 수 있다. 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3) 각각은 패시베이션막(PAL) 상에 배치되며, 제1 패드(P1)는 제1 비아 구조물(VS1)을 통해 제1 투명 전극(108)과 전기적으로 연결되며, 제2 패드(P2)는 제2 비아 구조물(VS2)을 통해 제2 투명 전극(208)과 전기적으로 연결되며, 제3 패드(P3)는 제3 투명 전극(308)과 직접적으로 전기적으로 접촉할 수 있다. 제1 비아 구조물(VS1) 및 제2 비아 구조물(VS2) 각각은 아래로 갈수록 좁은 폭을 가지며 경사진 측벽을 가질 수 있다. 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3) 각각은 Au를 포함할 수 있다. 또한, 제1 비아 구조물(VS1) 및 제2 비아 구조물(VS2) 각각은 Au, Al, Ni, Ti, Cr, Cu, W, TiW, Mo, Cu, TiCu, AuSn, InSn 등으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
도 2a 내지 도 2c는 본 발명의 일 실시예에 따른 발광 소자를 설명하기 위한 단면도들이다.
도 2a 내지 도 2c를 참조하면, 발광 소자는 기판 상에 순차적으로 배치된 제1 발광부(LE1), 제1 접착부(AC1), 제2 발광부(LE2), 제2 접착부(AC2), 및 제3 발광부(LE3)를 포함할 수 있다.
기판(100)은 질화갈륨계 반도체층을 성장시킬 수 있는 기판으로, 사파이어(Al2O3), 실리콘 카바이드(SiC), 질화갈륨(GaN), 질화인듐갈륨(InGaN), 질화알루미늄갈륨(AlGaN), 질화알루미늄(AlN), 갈륨산화물(Ga2O3), 또는 실리콘을 포함할 수 있다. 또한, 기판(100)은 패터닝된 사파이어 기판일 수 있다.
기판(100)의 일 면 상에 제1 발광부(LE1)가 배치되는데, 제1 발광부(LE1)는 제1 n형 반도체층(102)과, 제1 n형 반도체층(102) 상에서 제1 n형 반도체층(102)의 일부를 노출시키며 수직 적층된 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)을 포함하는 제1 메사 구조물(MS1)을 포함할 수 있다.
제2 발광부(LE2)는 제2 n형 반도체층(202)과, 제2 n형 반도체층(202) 상에서 제2 n형 반도체층(202)의 일부를 노출시키며 수직 적층된 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)을 포함하는 제2 메사 구조물(MS2)을 포함할 수 있다.
제3 발광부(LE3)는 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)을 포함할 수 있다. 도 2a 및 도 2b에서, 제3 발광부(LE3)는 메사 구조를 갖지 않으며, 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308) 각각이 실질적으로 동일한 폭을 가질 수 있다. 도 2c에서, 제3 발광부(LE3)는 제3 n형 반도체층(302) 상에서 제3 n형 반도체층(302)의 일부를 노출시키며 수직 적층된 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)을 포함하는 제3 메사 구조물(MS3)을 포함할 수 있다.
도 2a 내지 도 2c를 참조하면, 발광 소자는 제1 투명 전극(108)과 전기적으로 연결되는 제1 패드(P1), 제2 투명 전극(208)과 전기적으로 연결되는 제2 패드(P2), 및 제3 투명 전극(308)과 전기적으로 연결되는 제3 패드(P3)를 더 포함할 수 있다.
또한, 제1 발광부(LE1)의 제1 n형 반도체층(102)과 제2 발광부(LE2)의 제2 n형 반도체층(202)은 제1 접착부(AC1)에 의해 전기적으로 연결되고, 제2 발광부(LE2)의 제2 n형 반도체층(202)과 제3 발광부(LE3)의 제3 n형 반도체층(302)이 제2 접착부(AC2)에 의해 전기적으로 연결될 수 있다. 제1 n형 반도체층(102), 제2 n형 반도체층(202), 및 제3 n형 반도체층(302)을 전기적으로 연결하는 공통 패드(CP)를 더 포함할 수 있다
도 2a에서, 공통 패드(CP)는 제1 발광부(LE1) 상에서, 제1 n형 반도체층(102)과 전기적으로 접촉할 수 있다. 따라서 공통 패드(CP)는 제1 n형 반도체층(102)을 통해 제2 n형 반도체층(202) 및 제3 n형 반도체층(302)과 전기적으로 연결될 수 있다. 이 경우, 제1 발광부(LE1)의 제1 n형 반도체층(102)은 공통 패드(CP)를 배치하기 위하여 도 1a의 제1 발광부(LE1)의 제1 n형 반도체층(102)의 폭보다 더 크다는 점을 제외하고는 다른 특징들은 도 1a에서 설명된 특징들과 실질적으로 동일하여 상세한 설명을 생략할 수 있다.
도 2b에서, 공통 패드(CP)는 제2 발광부(LE2) 상에서, 제2 n형 반도체층(202)과 전기적으로 접촉할 수 있다. 따라서, 공통 패드(CP)는 제2 n형 반도체층(202)을 통해 제1 n형 반도체층(102) 및 제3 n형 반도체층(302)과 전기적으로 연결될 수 있다. 이 경우, 제2 발광부(LE2)의 제2 n형 반도체층(202)은 공통 패드(CP)를 배치하기 위하여 도 1a의 제2 발광부(LE2)의 제2 n형 반도체층(202)의 폭보다 더 크다는 점을 제외하고는 다른 특징들은 도 1a에서 설명된 특징들과 실질적으로 동일하여 상세한 설명을 생략할 수 있다.
도 2c에서 공통 패드(CP)는 제3 발광부(LE3) 상에서 제3 n형 반도체층(302)과 전기적으로 접촉할 수 있다. 따라서, 공통 패드(CP)는 제3 n형 반도체층(302)을 통해 제1 n형 반도체층(102)과 제2 n형 반도체층(202)과 전기적으로 접촉할 수 있다. 도 2c에 도시된 바와 같이 공통 패드(CP)가 제3 발광부(LE3)의 제3 n형 반도체층(302) 상에 배치되도록 제3 발광부(LE3)는 제3 n형 반도체층(302)을 노출시키는 제3 메사 구조물(MS3)을 포함하는 구조라는 것을 제외하고는 다른 특징들은 도 1a에서 설명된 특징들과 실질적으로 동일하여 상세한 설명을 생략할 수 있다.
본 실시예에서 제1 발광부(LE1), 제1 접착부(AC1), 제2 발광부(LE2), 제2 접착부(AC2), 제3 발광부(LE3), 제1 패드(P1), 제2 패드(P2), 제3 패드(P3), 및 공통 패드(CP)의 상세한 설명은 도 1a 내지 도 1d에서 설명된 것과 실질적으로 동일하여 생략하기로 한다.
도 3a는 본 발명의 또 다른 실시예에 따른 발광 소자를 설명하기 위한 평면도이고, 도 3b는 도 3a의 발광 소자를 A-A'으로 절단한 단면도이다.
도 3a 및 도 3b를 참조하면, 발광 소자는 제1 발광부(LE1), 제2 발광부(LE2), 제3 발광부(LE3), 접착부, 제1 패드(P1), 제2 패드(P2), 및 제3 패드(P3)를 포함할 수 있다.
제1 발광부(LE1)는 제1 n형 반도체층(102)과, 제1 n형 반도체층(102) 상에서 제1 n형 반도체층(102)의 일부를 노출시키며 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)이 순차적으로 적층된 제1 메사 구조물(MS1)을 포함할 수 있다. 제1 메사 구조물(MS1)은 제1 방향(DR1)으로 연장하며, 제2 방향(DR2)으로 제1 폭(WD1)을 가질 수 있다.
제2 발광부(LE2)는 수직 적층된 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)을 포함할 수 있다. 제2 발광부(LE2)는 메사 구조를 갖지 않는다. 제2 발광부(LE2)는 제2 방향(DR2)으로 연장하며 제1 방향(DR1)으로 제1 폭(WD1)을 가질 수 있다.
제3 발광부(LE3)는 수직 적층된 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)을 포함할 수 있다. 제3 발광부(LE3)는 메사 구조를 갖지 않는다. 제3 발광부(LE3)는 제2 방향(DR2)으로 연장하며 제1 방향(DR1)으로 제1 폭(WD1)을 가질 수 있다.
제1 발광부(LE1) 상에 제2 발광부(LE2) 및 제3 발광부(LE3)가 서로 이격되어 배치되는 구조를 가질 수 있다. 특히, 제2 발광부(LE2) 및 제3 발광부(LE3)는 제1 n형 반도체층(102) 상에서 이격되어 배치되며, 제1 메사 구조물(MS1)과도 이격되어 배치될 수 있다.
일 예로, 제2 발광부(LE2) 및 제3 발광부(LE3)는 제1 발광부(LE1)의 제1 n형 반도체층(102) 상에서 접착부에 의해 접착되고 전기적으로 연결될 수 있다. 제1 n형 반도체층(102)이 접착부에 의해 제2 발광부(LE2)의 제2 n형 반도체층(202)이 접하고 전기적으로 연결되며 제3 발광부(LE3)의 제3 n형 반도체층(302)이 접하고 전기적으로 연결될 수 있다.
다른 예로, 접착부는 제2 발광부(LE2)와 제1 발광부(LE1)의 제1 n형 반도체층(102) 사이를 접착시키며 전기적으로 연결시키는 제1 패턴과, 제1 패턴으로부터 이격되어 제3 발광부(LE3)와 제1 n형 반도체층(102) 사이를 각각 접착시키며 전기적으로 연결시키는 제2 패턴을 포함할 수 있다.
제2 발광부(LE2) 및 제3 발광부(LE3) 사이에는 제2 활성층(204)으로부터 발생된 광이 제3 발광부(LE3)로 입사되지 않도록, 또는 제3 활성층(304)으로부터 발생된 광이 제2 발광부(LE2)로 입사되지 않도록, 광차단막(BL)을 더 제공할 수 있다. 광차단막(BL)으로는 예컨대, 블랙 매트릭스(black matrix)가 사용될 수 있다.
제1 패드(P1)는 제1 발광부(LE1)의 제1 투명 전극(108)과 전기적으로 접촉하며, 제2 패드(P2)는 제2 발광부(LE2)의 제2 투명 전극(208)과 전기적으로 접촉하며, 제3 패드(P3)는 제3 발광부(LE3)의 제3 투명 전극(308)과 전기적으로 접촉할 수 있다. 공통 패드(CP)는 제1 발광부(LE1)의 제1 n형 반도체층(102) 저면에 배치될 수 있다. 일 예로, 공통 패드(CP)는 제1 발광부(LE1)의 제1 n형 반도체층(102) 저면을 완전하게 덮도록 배치될 수 있다. 다른 예로, 공통 패드(CP)는 제1 발광부(LE1)의 제1 n형 반도체층(102)과 부분적으로 접촉하도록 배치될 수 있다. 또한, 도 2a 내지 도 2c에 도시된 바와 같이, 공통 패드(CP)는 제1 n형 반도체층(102)과 전기적으로 접촉할 수도 있고, 제2 n형 반도체층(202)과 전기적으로 접촉할 수도 있으며, 제3 n형 반도체층(302)과 전기적으로 접촉할 수도 있다. 각 경우, 제1 발광부(LE1), 제2 발광부(LE2), 및 제3 발광부(LE3)는 도 2a 내지 도 2c에서 설명된 바와 같이 그 구조가 변경될 수 있다.
이하, 도 1a 내지 도 1c에서 설명된 발광 소자를 제조하는 방법을 예시적으로 설명하기로 한다.
도 4a 내지 도 16a는 본 발명의 일 실시예에 따른 발광 소자를 제조하는 방법을 설명하기 위한 평면도들이며, 도 4b 내지 도 16b는 도 4a 내지 도 16a의 발광 소자를 A-A'으로 절단한 단면도들이다.
도 4a 및 도 4b를 참조하면, 제1 기판(100) 상에 복수의 제1 발광부(LE1)들을 형성할 수 있다.
상세하게 설명하면, 제1 기판(100) 상에 제1 n형 반도체층(102), 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)을 순차적으로 형성할 수 있다. 제1 투명 전극(108), 제1 p형 반도체층(106), 및 제1 활성층(104)을 식각하여 제1 활성층(104), 제1 p형 반도체층(106), 및 제1 투명 전극(108)이 수직 적층된 제1 메사 구조물(MS1)을 각각 포함하는 제1 발광부(LE1)들을 형성할 수 있다.
제1 발광부(LE1)는 제1 메사 구조물(MS1)이 배치되는 제1 메사 영역(MSA1)과, 제1 메사 영역(MSA1)으로부터 소정거리 이격된 제1 접착 영역(ACA1)을 포함할 수 있다. 제1 메사 영역(MSA1)은 제1 폭(WD1)을 가지며, 제1 접착 영역(ACA1)은 제1 폭(WD1)보다 큰 제2 폭(WD2)을 가질 수 있다.
도 5a 및 도 5b를 참조하면, 제1 발광부(LE1)들이 형성된 제1 기판(100) 상에 제1 절연막(110)을 형성할 수 있다. 제1 절연막(110)은 SiO2, SiNx, Al2O3 등을를 포함할 수 있다. 제1 절연막(110)을 식각하여, 제1 투명 전극(108)들을 노출시키는 제1 개구들(OP1)과, 제1 접착 영역(ACA1)들을 노출시키는 제2 개구들(OP2)을 형성할 수 있다.
선택적으로, 제1 투명 전극(108)들 상에 배치된 제1 절연막(110)에 제1 개구(OP1)를 형성하는 대신 다수의 관통 홀들(도시되지 않음)을 형성할 수 있다. 다수의 관통 홀들은 균일하게 배열될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 개구들(OP1) 및 제2 개구들(OP2)상에 제1 패드(P1)들 및 제1 콘택 패턴들(114)을 각각 형성할 수 있다.
상세하게 설명하면, 제1 개구들(OP1) 및 제2 개구들(OP2)이 형성된 제1 발광부(LE1)들 상에 제1 금속막(도시되지 않음)을 형성할 수 있다. 제1 금속막은 Ni, Ag, Au, Pt, Ti, Al, Cr, W, TiW, Mo, Cu, TiCu 등 적어도 하나의 금속물질을 포함할 수 있다. 제1 금속막을 패터닝하여 제1 개구들(OP1) 상에 형성되는 제1 패드(P1)들과, 제2 개구들(OP2) 상에 형성되는 제1 콘택 패턴들(114)을 각각 형성할 수 있다. 제1 투명 전극(108)들 각각은 제1 패드(P1)들 각각을 통해 양의 전압을 인가 받을 수 있다. 제1 콘택 패턴들(114)은 제2 발광부(LE2)들과 각각 접착되어 제1 발광부(LE1) 및 제2 발광부(LE2)를 전기적으로 연결시키는 기능을 수행할 수 있다.
도 7a 및 도 7b를 참조하면, 제2 기판(200) 상에 복수의 제2 발광부(LE2)들을 형성할 수 있다.
상세하게 설명하면, 제2 기판(200) 상에 제2 n형 반도체층(202), 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)을 순차적으로 형성할 수 있다. 제2 투명 전극(208), 제2 p형 반도체층(206), 및 제2 활성층(204)을 식각하여 제2 n형 반도체층(202) 상에 제2 활성층(204), 제2 p형 반도체층(206), 및 제2 투명 전극(208)이 수직 적층된 제2 메사 구조물들(MS2)을 형성할 수 있다.
제2 n형 반도체층(202)을 식각하여, 제2 n형 반도체층(202)과 제2 n형 반도체층(202)의 일부를 노출시키는 제2 메사 구조물(MS2)을 포함하는 제2 발광부들(LE2)을 형성할 수 있다. 제2 발광부(LE2)는 제2 메사 구조물(MS2)이 배치되는 제2 메사 영역(MSA2)과, 제2 메사 영역(MSA2)으로부터 소정거리 이격된 제2 접착 영역(ACA2)을 포함할 수 있다. 제2 메사 영역(MSA2)은 제1 메사 영역(MSA1)과 실질적으로 동일한 제1 폭(WD1)을 가지며, 제2 접착 영역(ACA2)도 제1 폭(WD1)을 가질 수 있다.
일 실시예에 따르면, 제2 기판(200)이 제1 기판(100)과 그 구조 및 크기가 동일하면, 제2 발광부(LE2)들 각각은 제1 기판(100)의 제1 발광부(LE1)의 제1 접착 영역(ACA1)에 대응되도록 제2 기판(200) 상에 형성될 수 있다.
도 8a 및 도 8b를 참조하면, 제2 발광부(LE2)들이 형성된 제2 기판(200) 상에 제2 절연막(210)을 형성할 수 있다. 제2 절연막(210)은 SiO2, SiNx, Al2O3등을 포함할 수 있다. 제2 절연막(210)을 식각하여, 제2 투명 전극(208)들을 노출시키는 제3 개구들(OP3)과, 제2 접착 영역들(ACA2)을 노출시키는 제4 개구들(OP4)을 형성할 수 있다.
선택적으로, 제2 투명 전극들(208) 상에 배치된 제2 절연막(210)에 제3 개구들(OP3)을 형성하는 대신 다수의 관통 홀들(도시되지 않음)을 형성할 수 있다. 다수의 관통 홀들은 균일하게 배열될 수 있다.
도 9a 및 도 9b를 참조하면, 제3 개구들(OP3) 및 제4 개구들(OP4) 상에, 제2 패드(P2)들 및 제2 콘택 패턴들(214)을 각각 형성할 수 있다.
상세하게 설명하면, 제3 개구들(OP3) 및 제4 개구들(OP4)이 형성된 제2 발광부(LE2)들 상에 제2 금속막(도시되지 않음)을 형성할 수 있다. 제2 금속막은 Ni, Ag, Au, Pt, Ti, Al, and Cr, W, TiW, Mo, Cu, TiCu 중 적어도 하나의 금속물질을 포함할 수 있다. 제2 금속막을 패터닝하여, 제3 개구들(OP3) 상에 위치하는 제2 패드(P2)들 및 제4 개구들(OP4) 상에 위치하는 제2 콘택 패턴들(214)을 각각 형성할 수 있다. 제2 패드들(P2)은 제2 투명 전극들(208) 각각으로 양의 전압을 인가하는 기능을 수행할 수 있다. 제2 콘택 패턴들(214)은 제3 발광부(LE3)들과 각각 접착되어 제2 발광부(LE2) 및 제3 발광부(LE3)를 전기적으로 연결시키는 기능을 수행할 수 있다.
도 10a 및 도 10b를 참조하면, 제2 패드(P2)들 및 제2 콘택 패턴들(214)이 형성된 제2 발광부(LE2)들 상에 제거가능한 제1 케리어(first removable carrier, 216)를 부착할 수 있다. 예컨대, 제1 케리어(216)는 블루 테이프(blue tape), 열 박리 테이프(thermal release tape), UV 테이프, 포토레지스, 또는 왁스(wax) 중 하나를 포함할 수 있다. 제1 케리어(216)를 부착한 후, 제2 기판(200)을 레이저 리프트 오프(laser lift-off)를 이용하여 제거할 수 있다.
이어서, 제2 기판(200)이 제거된 제2 n형 반도체층(202)들 각각에 제3 콘택 패턴들(218) 및 제1 접착 패턴들(220)을 순차적으로 형성할 수 있다. 제3 콘택 패턴들(218) 각각은 Au를 포함할 수 있다. 제1 접착 패턴들(220) 각각은 In, Sn, Ti, 및 Ni으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
도 11a 및 도 11b를 참조하면, 제1 발광부들(LE1) 상에 제2 발광부들(LE2) 각각을 접착시킬 수 있다.
더욱 상세하게 설명하면, 제1 발광부들(LE1)의 제1 콘택 패턴들(114)과 제2 발광부들(LE2)에 형성된 제1 접착 패턴들(220) 각각을 접착시켜, 각 제1 발광부(LE1) 및 각 제2 발광부(LE2) 사이에 제1 콘택 패턴(114), 제1 접착 패턴(220), 및 제3 콘택 패턴(218)을 포함하는 제1 접착부(AC1)를 형성할 수 있다. 이로써, 제1 접착부(AC1)는 제1 발광부들(LE1) 및 제2 발광부들(LE2) 사이를 각각 접착시키며 전기적으로 연결시킬 수 있다.
제1 발광부들(LE1) 및 제2 발광부들(LE2)을 전기적으로 접착시킨 후, 제1 케리어(216)를 제거할 수 있다.
도 12a 및 도 12b를 참조하면, 제3 기판(300) 상에 복수의 제3 발광부들(LE3)을 형성할 수 있다.
상세하게 설명하면, 제3 기판(300) 상에 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)을 순차적으로 형성할 수 있다. 제3 투명 전극(308), 제3 p형 반도체층(306), 제3 활성층(304), 및 제3 n형 반도체층(302)을 식각하여, 제3 n형 반도체층(302), 제3 활성층(304), 제3 p형 반도체층(306), 및 제3 투명 전극(308)이 순차적으로 적층된 제3 발광부들(LE3)을 형성할 수 있다. 제3 발광부들(LE3) 각각은 제1 폭(WD1)을 가질 수 있다.
일 실시예에 따르면, 제3 기판(300)이 제1 기판(100) 및 제2 기판(200) 각각과 그 구조 및 크기가 동일하면, 제3 발광부들(LE3) 각각은 제2 기판(200)의 제2 발광부(LE2)의 제2 접착 영역(ACA2)에 대응되도록 제3 기판(300) 상에 형성될 수 있다.
도 13a 및 도 13b를 참조하면, 제3 발광부들(LE3)이 형성된 제3 기판(300) 상에 제3 절연막(310)을 형성할 수 있다. 제3 절연막(310)은 SiO2, SiNx, Al2O3 등을 포함할 수 있다. 제3 절연막(310)을 식각하여, 제3 투명 전극들(308)을 노출시키는 제5 개구들(OP5)을 형성할 수 있다.
선택적으로, 제3 투명 전극들(308) 상에 배치되는 제3 절연막(310)에 제5 개구들(OP5)을 형성하는 대신 다수의 관통 홀들(도시되지 않음)을 형성할 수 있다. 다수의 관통 홀들은 균일하게 배열될 수 있다.
도 14a 및 도 14b를 참조하면, 제5 개구들(OP5)상에 제3 패드들(P3)을 형성할 수 있다. 제3 패드들(P3)은 Ni, Ag, Au, Pt, Ti, Al, Cr, W, TiW, Mo, Cu, TiCu 중에 적어도 하나의 금속물질을 를 포함할 수 있다. 제3 패드들(P3)은 제3 투명 전극(308)으로 양의 전압을 인가하는 기능을 수행할 수 있다.
도 15a 및 도 15b를 참조하면, 제3 패드들(P3)이 형성된 제3 발광부들(LE3) 상에 제거가능한 제2 케리어(314)를 부착할 수 있다. 예컨대, 제2 케리어(314)는 블루 테이프, 열 박리 테이프, UV 테이프, 포토레지스트, 또는 왁스 중 하나를 포함할 수 있다. 제2 케리어(314)를 부착한 후, 제3 기판(300)을 레이저 리프트 오프를 이용하여 제거할 수 있다.
이어서, 제3 기판(300)이 제거된 제3 n형 반도체층(302) 각각에 제4 콘택 패턴들(316) 및 제2 접착 패턴들(318)을 순차적으로 형성할 수 있다. 제4 콘택 패턴들(316) 각각은 Ni, Ag, Au, Pt, Ti, Al, Cr, W, TiW, Mo, Cu, TiCu 중 적어도 하나를 포함할 수 있다. 제2 접착 패턴들(318) 각각은 In, Sn, Ti, 및 Ni으로 이루어진 군으로부터 선택된 적어도 하나를 포함할 수 있다.
도 16a 및 도 16b를 참조하면, 제2 발광부들(LE2) 상에 제3 발광부들(LE3) 각각을 접착시킬 수 있다.
더욱 상세하게 설명하면, 제2 발광부들(LE2)의 제2 콘택 패턴들(214)과 제3 발광부(LE3)들의 제2 접착 패턴들(318) 각각을 접착시켜, 각 제2 발광부(LE2) 및 각 제3 발광부(LE3) 사이에 제2 콘택 패턴(214), 제2 접착 패턴(318), 및 제4 콘택 패턴(316)을 포함하는 제2 접착부(AC2)를 형성할 수 있다. 제2 접착부(AC2)는 제2 발광부들(LE2) 및 제3 발광부들(LE3) 사이를 각각 접착시키면서 전기적으로 연결시킬 수 있다.
제2 발광부들(LE2) 및 제3 발광부들(LE3)을 전기적으로 접착시킨 후, 제2 케리어(314)를 제거할 수 있다.
도 1a를 다시 참조하면, 제1 기판(100)을 레이저 리프트 오프 공정을 제거한 후, 제1 n형 반도체층(102)의 저면에 공통 패드(CP)를 형성할 수 있다. 공통 패드(CP)는 Ni, Ag, Au, Pt, Ti, Al, Cr, W, TiW, Mo, Cu, TiCu, Sn, In, InSn, AuSn 중 적어도 하나 포함할 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (16)

  1. 제1 n형 반도체층, 상기 제1 n형 반도체층의 일 면의 일부를 노출시키며 수직 적층된 제1 활성층, 제1 p형 반도체층 및 제1 투명 전극을 포함하는 제1 메사 구조물을 포함하는 제1 발광부;
    상기 노출된 제1 n형 반도체층 상에서 상기 제1 메사 구조물과 이격되며, 제2 n형 반도체층, 제2 활성층, 제2 p형 반도체층, 및 제2 투명 전극을 포함하는 제2 발광부; 및
    상기 제1 n형 반도체층 및 상기 제2 n형 반도체층 사이를 접착하고 전기적으로 연결하는 제1 접착부를 포함하는 발광 소자.
  2. 제1항에 있어서,
    상기 제2 발광부에서, 상기 제2 활성층, 상기 제2 p형 반도체층, 및 상기 제2 투명 전극이 수직 적층되어 제2 메사 구조물을 형성하고, 상기 제2 메사 구조물은 상기 제2 n형 반도체층 상에서 상기 제2 n형 반도체층의 일부를 노출시키는 발광 소자.
  3. 제2항에 있어서,
    상기 노출된 제2 n형 반도체층 상에 배치되며, 제3 n형 반도체층, 제3 활성층, 제3 p형 반도체층 및 제3 투명 전극을 포함하는 제3 발광부; 및
    상기 제2 n형 반도체층 및 상기 제3 n형 반도체층 사이에서, 상기 제2 및 제3 발광부들 사이를 접착하고 전기적으로 연결하는 제2 접착부를 더 포함하는 발광 소자.
  4. 제3항에 있어서,
    상기 제2 접착부의 두께는 상기 제2 활성층의 두께보다 큰 발광 소자.
  5. 제3항에 있어서,
    상기 제1 메사 구조물, 상기 제2 메사 구조물, 및 상기 제3 발광부는 서로 동일한 크기를 갖는 발광 소자.
  6. 제3항에 있어서,
    상기 제1 투명 전극과 전기적으로 연결되는 제1 패드;
    상기 제2 투명 전극과 전기적으로 연결되는 제2 패드;
    상기 제3 투명 전극과 전기적으로 연결되는 제3 패드; 및
    상기 제1 내지 제3 n형 반도체층들과 전기적으로 연결되는 공통 패드를 더 포함하는 발광 소자.
  7. 제6항에 있어서,
    상기 공통 패드는 상기 제1 n형 반도체층의 일 면에 대향하는 타 면에 배치되는 발광 소자.
  8. 제6항에 있어서,
    상기 공통 패드는 상기 노출된 제1 n형 반도체층 상에 배치되는 발광 소자.
  9. 제6항에 있어서,
    상기 공통 패드는 상기 노출된 제2 n형 반도체층 상에 배치되는 발광 소자.
  10. 제6항에 있어서,
    상기 제3 발광부에서, 상기 제3 활성층, 상기 제3 p형 반도체층, 및 상기 제3 투명 전극이 수직 적층되어 제3 메사 구조물을 형성하고, 상기 제3 메사 구조물은 상기 제3 n형 반도체층 상에서 상기 제3 n형 반도체층의 일부를 노출시키며,
    상기 공통 패드는 상기 노출된 제3 n형 반도체층 상에 배치되는 발광 소자.
  11. 제1항에 있어서,
    상기 노출된 제1 n형 반도체층 상에서 상기 제2 발광부와 이격되어 배치되며, 제3 n형 반도체층, 제3 활성층, 제3 p형 반도체층, 및 제3 투명 전극을 포함하는 제3 발광부를 더 포함하는 발광 소자.
  12. 제11항에 있어서,
    상기 제1 n형 반도체층 및 상기 제3 n형 반도체층 사이에서, 상기 제1 및 제3 발광부들 사이를 접착하고 전기적으로 연결하는 제2 접착부를 더 포함하는 발광 소자.
  13. 제11항에 있어서,
    상기 제1 접착부는 상기 제1 n형 반도체층 및 상기 제3 n형 반도체층 사이로 연장되어, 상기 제1 및 제3 발광부들 사이를 접착하고 전기적으로 연결하는 발광 소자.
  14. 제11항에 있어서,
    상기 제1 메사 구조물, 상기 제2 발광부, 및 상기 제3 발광부는 서로 동일한 크기를 갖는 발광 소자.
  15. 제11항에 있어서,
    상기 노출된 제1 n형 반도체층 상에서 상기 제2 및 제3 발광부들 사이에 배치되는 광차단막을 더 포함하는 발광 소자.
  16. 제1항에 있어서,
    상기 제1 접착부의 두께는 상기 제1 활성층의 두께보다 큰 발광 소자.
KR1020217002548A 2018-08-17 2019-08-13 발광 소자 Active KR102701800B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862764961P 2018-08-17 2018-08-17
US62/764,961 2018-08-17
US16/536,627 US10879419B2 (en) 2018-08-17 2019-08-09 Light emitting device
US16/536,627 2019-08-09
PCT/KR2019/010326 WO2020036423A1 (ko) 2018-08-17 2019-08-13 발광 소자

Publications (2)

Publication Number Publication Date
KR20210033480A KR20210033480A (ko) 2021-03-26
KR102701800B1 true KR102701800B1 (ko) 2024-09-04

Family

ID=69523469

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217002548A Active KR102701800B1 (ko) 2018-08-17 2019-08-13 발광 소자

Country Status (7)

Country Link
US (3) US10879419B2 (ko)
EP (1) EP3840066B1 (ko)
JP (1) JP7288041B2 (ko)
KR (1) KR102701800B1 (ko)
CN (2) CN210129519U (ko)
MY (1) MY207171A (ko)
WO (1) WO2020036423A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211528B2 (en) * 2019-03-13 2021-12-28 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
US11798974B2 (en) 2019-09-27 2023-10-24 Seoul Viosys Co., Ltd. Light emitting device for display and display apparatus having the same
KR102767559B1 (ko) * 2019-12-26 2025-02-12 엘지디스플레이 주식회사 Led 표시장치 및 이의 제조방법
KR20220162161A (ko) * 2020-03-30 2022-12-07 제이드 버드 디스플레이(상하이) 리미티드 적층 본딩 구조물들이 있는 다색 led를 위한 시스템들 및 방법들
JP7478947B2 (ja) * 2020-04-13 2024-05-08 日亜化学工業株式会社 発光装置の製造方法
GB2596570B (en) 2020-07-01 2023-07-19 Plessey Semiconductors Ltd Light emitting array
US11626538B2 (en) * 2020-10-29 2023-04-11 Lumileds Llc Light emitting diode device with tunable emission
US12243906B2 (en) * 2020-11-30 2025-03-04 Meta Platforms Technologies, Llc Low resistance current spreading to n-contacts of micro-LED array
WO2022193295A1 (zh) * 2021-03-19 2022-09-22 苏州晶湛半导体有限公司 半导体发光器件及其制备方法
CN115000118B (zh) * 2022-06-28 2024-12-31 安徽熙泰智能科技有限公司 有源寻址的micro LED元胞结构、其制备方法及micro LED器件
TWI819712B (zh) * 2022-07-18 2023-10-21 友達光電股份有限公司 微型發光二極體顯示裝置
KR20240077021A (ko) * 2022-11-24 2024-05-31 엘지디스플레이 주식회사 발광 소자 및 이를 포함하는 표시 장치
JP7741521B2 (ja) * 2023-06-16 2025-09-18 シャープ株式会社 表示パネル
WO2025030492A1 (en) * 2023-08-10 2025-02-13 Jade Bird Display (shanghai) Limited Micro led pixel and micro led array panel
WO2025030491A1 (en) * 2023-08-10 2025-02-13 Jade Bird Display (shanghai) Limited Micro led pixel and micro led array panel
CN116825910B (zh) * 2023-08-29 2023-11-10 季华实验室 阵列基板的制备方法、阵列基板、显示面板及显示装置
CN117153971B (zh) * 2023-10-30 2024-01-23 盐城鸿石智能科技有限公司 一种高亮度MicroLED及其制备方法
US20260052826A1 (en) * 2024-08-14 2026-02-19 Seoul Semiconductor Co., Ltd. Light emitting device

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298390B2 (ja) * 1995-12-11 2002-07-02 日亜化学工業株式会社 窒化物半導体多色発光素子の製造方法
TW522534B (en) * 2001-09-11 2003-03-01 Hsiu-Hen Chang Light source of full color LED using die bonding and packaging technology
TW569474B (en) * 2002-10-25 2004-01-01 Nat Univ Chung Hsing Superluminent light emitting diode with plated substrate having reflecting mirror and the manufacturing method thereof
JP4569859B2 (ja) 2003-11-19 2010-10-27 信越半導体株式会社 発光素子の製造方法
JP4636501B2 (ja) 2005-05-12 2011-02-23 株式会社沖データ 半導体装置、プリントヘッド及び画像形成装置
KR100716645B1 (ko) 2005-10-31 2007-05-09 서울옵토디바이스주식회사 수직으로 적층된 발광 다이오드들을 갖는 발광 소자
JP2009152297A (ja) 2007-12-19 2009-07-09 Rohm Co Ltd 半導体発光装置
KR101114782B1 (ko) * 2009-12-10 2012-02-27 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP2011249460A (ja) 2010-05-25 2011-12-08 Meijo University 白色発光ダイオード
KR20110132161A (ko) * 2010-06-01 2011-12-07 삼성엘이디 주식회사 반도체 발광 소자 및 그 제조방법
KR101742617B1 (ko) * 2010-11-02 2017-06-01 엘지이노텍 주식회사 발광소자
JP5854419B2 (ja) 2011-03-18 2016-02-09 国立大学法人山口大学 多波長発光素子及びその製造方法
KR101091048B1 (ko) 2011-06-20 2011-12-08 (주)더리즈 반도체 발광 소자
US10170668B2 (en) * 2011-06-21 2019-01-01 Micron Technology, Inc. Solid state lighting devices with improved current spreading and light extraction and associated methods
KR20130009373A (ko) * 2011-07-15 2013-01-23 엘지이노텍 주식회사 발광소자
KR101895925B1 (ko) * 2011-12-06 2018-10-24 엘지이노텍 주식회사 발광소자
JP2013149898A (ja) 2012-01-23 2013-08-01 Toshiba Corp 半導体発光装置
US20130264587A1 (en) * 2012-04-04 2013-10-10 Phostek, Inc. Stacked led device using oxide bonding
JP5983125B2 (ja) * 2012-07-18 2016-08-31 日亜化学工業株式会社 半導体発光素子の製造方法
US10154626B2 (en) * 2013-03-07 2018-12-18 Xiamen Sanan Optoelectronics Technology Co., Ltd. LED for plant illumination
KR101584201B1 (ko) * 2014-01-13 2016-01-13 삼성전자주식회사 반도체 발광소자 및 이의 제조방법
JP2016162876A (ja) 2015-03-02 2016-09-05 ウシオ電機株式会社 半導体発光素子、及び、半導体発光素子の製造方法
US9873170B2 (en) * 2015-03-24 2018-01-23 Nichia Corporation Method of manufacturing light emitting element
KR20160143430A (ko) * 2015-06-05 2016-12-14 서울바이오시스 주식회사 발광 다이오드
KR101753750B1 (ko) * 2015-06-24 2017-07-07 주식회사 세미콘라이트 반도체 발광소자
CN208990251U (zh) * 2015-06-26 2019-06-18 首尔半导体株式会社 利用多单元发光二极管的背光部件
KR102555242B1 (ko) * 2015-09-30 2023-07-17 삼성전자주식회사 발광소자 패키지
WO2017119730A1 (ko) * 2016-01-05 2017-07-13 엘지이노텍(주) 발광 소자
CN109417082B (zh) * 2016-03-18 2023-08-01 Lg伊诺特有限公司 半导体器件以及包括半导体器件的显示装置
KR101712519B1 (ko) 2016-04-29 2017-03-07 서울바이오시스 주식회사 전극패드들을 갖는 발광 다이오드
EP3767688B1 (en) * 2016-05-03 2022-10-26 Seoul Viosys Co., Ltd. Light emitting diode
JP7118427B2 (ja) * 2016-06-20 2022-08-16 スージョウ レキン セミコンダクター カンパニー リミテッド 半導体素子
US10340415B2 (en) * 2016-09-01 2019-07-02 Lg Innotek Co., Ltd. Semiconductor device and semiconductor device package including the same
KR102335714B1 (ko) * 2016-10-24 2021-12-06 글로 에이비 발광 다이오드, 디스플레이 소자 및 직시형 디스플레이 소자
KR101873259B1 (ko) * 2017-02-02 2018-07-02 순천대학교 산학협력단 마이크로 어레이 발광다이오드 제조방법 및 조명 장치
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US11282981B2 (en) * 2017-11-27 2022-03-22 Seoul Viosys Co., Ltd. Passivation covered light emitting unit stack
US12100696B2 (en) 2017-11-27 2024-09-24 Seoul Viosys Co., Ltd. Light emitting diode for display and display apparatus having the same
KR102666539B1 (ko) * 2017-12-13 2024-05-17 삼성전자주식회사 자외선 반도체 발광소자
US11552057B2 (en) * 2017-12-20 2023-01-10 Seoul Viosys Co., Ltd. LED unit for display and display apparatus having the same
US11522006B2 (en) * 2017-12-21 2022-12-06 Seoul Viosys Co., Ltd. Light emitting stacked structure and display device having the same
US10340308B1 (en) * 2017-12-22 2019-07-02 X Development Llc Device with multiple vertically separated terminals and methods for making the same
US11114499B2 (en) * 2018-01-02 2021-09-07 Seoul Viosys Co., Ltd. Display device having light emitting stacked structure
WO2019240894A1 (en) * 2018-06-14 2019-12-19 Glo Ab Epitaxial gallium nitride based light emitting diode and method of making thereof
US10862006B2 (en) * 2018-08-17 2020-12-08 Seoul Viosys Co., Ltd. Light emitting device

Also Published As

Publication number Publication date
JP7288041B2 (ja) 2023-06-06
US20230025374A1 (en) 2023-01-26
EP3840066C0 (en) 2023-08-02
US20200058824A1 (en) 2020-02-20
WO2020036423A1 (ko) 2020-02-20
BR112021002851A2 (pt) 2021-05-18
EP3840066A4 (en) 2022-06-01
US11804566B2 (en) 2023-10-31
EP3840066B1 (en) 2023-08-02
JP2021534574A (ja) 2021-12-09
US20210091256A1 (en) 2021-03-25
KR20210033480A (ko) 2021-03-26
CN112585768B (zh) 2024-04-02
CN210129519U (zh) 2020-03-06
CN112585768A (zh) 2021-03-30
US10879419B2 (en) 2020-12-29
MY207171A (en) 2025-02-04
US11469342B2 (en) 2022-10-11
EP3840066A1 (en) 2021-06-23

Similar Documents

Publication Publication Date Title
KR102701800B1 (ko) 발광 소자
JP2025060728A (ja) 発光素子及びそれを有する表示装置
JP6757313B2 (ja) 発光素子
JP7550146B2 (ja) 発光素子
US9599305B2 (en) Semiconductor light-emitting device having matrix-arranged light-emitting elements
CN112689905B (zh) 发光元件
KR20210073536A (ko) 발광 소자
KR20210033479A (ko) 발광 소자
CN213878132U (zh) 发光元件以及包括该发光元件的led显示装置
KR102413447B1 (ko) 발광소자
CN113261117B (zh) 发光元件
TWI623116B (zh) 發光元件
BR112021002851B1 (pt) Dispositivo emissor de luz e dispositivo de exibição
KR20090060271A (ko) 전류분산을 위한 전극 연장부들을 갖는 발광 다이오드

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20210126

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220816

Comment text: Request for Examination of Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240527

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240828

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240829

End annual number: 3

Start annual number: 1

PG1601 Publication of registration