KR102704708B1 - 메모리 시스템 및 그것의 동작방법 - Google Patents

메모리 시스템 및 그것의 동작방법 Download PDF

Info

Publication number
KR102704708B1
KR102704708B1 KR1020180137523A KR20180137523A KR102704708B1 KR 102704708 B1 KR102704708 B1 KR 102704708B1 KR 1020180137523 A KR1020180137523 A KR 1020180137523A KR 20180137523 A KR20180137523 A KR 20180137523A KR 102704708 B1 KR102704708 B1 KR 102704708B1
Authority
KR
South Korea
Prior art keywords
memory
superblock
target data
data
memory system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180137523A
Other languages
English (en)
Other versions
KR20200053965A (ko
Inventor
변유준
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180137523A priority Critical patent/KR102704708B1/ko
Priority to US16/677,440 priority patent/US11403015B2/en
Priority to CN201911093367.1A priority patent/CN111176555B/zh
Publication of KR20200053965A publication Critical patent/KR20200053965A/ko
Application granted granted Critical
Publication of KR102704708B1 publication Critical patent/KR102704708B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1032—Reliability improvement, data loss prevention, degraded operation etc
    • G06F2212/1036—Life time enhancement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)

Abstract

본 발명의 실시 예에 따른 메모리 시스템은 둘 이상의 소스 다이들 각각에 포함된 소스 메모리 블록으로 구성된 슈퍼블록을 포함하는 메모리 장치; 및 상기 슈퍼블록을 구성하는 상기 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하여 상기 슈퍼블록을 구성하는 컨트롤러를 포함할 수 있다.

Description

메모리 시스템 및 그것의 동작방법 {MEMORY SYSTEM AND OPERATION METHOD THEREOF}
본 발명은 메모리 시스템 및 그의 동작방법에 관한 것으로, 보다 구체적으로 데이터를 효율적으로 저장할 수 있는 메모리 시스템의 동작방법에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 메모리 시스템, 다시 말해 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치의 주 기억 장치 또는 보조 기억 장치로 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며, 또한 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 메모리 시스템의 일 예로 데이터 저장 장치는, USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, 솔리드 스테이트 드라이브(SSD: Solid State Drive) 등을 포함한다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치의 내구성을 반영하여 데이터를 저장할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 둘 이상의 소스 다이들 각각에 포함된 소스 메모리 블록으로 구성된 슈퍼블록을 포함하는 메모리 장치; 및 상기 슈퍼블록을 구성하는 상기 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하여 상기 슈퍼블록을 구성하는 컨트롤러를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템의 동작방법은 슈퍼블록을 구성하는 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하는 단계; 및 상기 선택된 소스 메모리 블록들을 활용하여 슈퍼블록을 구성하는 단계 를 포함할 수 있다.
본 발명의 실시 예에 따른 메모리 시스템은 메모리 장치를 효율적으로 사용하여 데이터를 저장할 있다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 2는 본 발명의 실시 예에 따른 VMEC 테이블의 구조를 나타낸 도면이다.
도 3은 본 발명의 실시 예에 따른 SB 테이블의 구조를 나타낸 도면이다.
도 4는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이다.
도 5은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이다.
도 6는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면이다.
도 7a는 본 발명의 실시 예에 따른 메모리 시스템의 동작을 나타낸 개념도이다.
도 7b는 본 발명의 실시 예에 따른 메모리 시스템의 동작 과정을 나타낸 흐름도이다.
도 8a는 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작을 나타낸 개념도이다.
도 8b는 본 발명의 실시 예에 따른 데이터 처리 시스템의 동작 과정을 나타낸 흐름도이다.
도 9 내지 도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예들을 개략적으로 도시한 도면이다.
이하, 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩뜨리지 않도록 생략될 것이라는 것을 유의하여야 한다.
이하, 도면들을 참조하여 본 발명의 실시 예들에 대해서 보다 구체적으로 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 일 예를 개략적으로 도시한 도면이다.
도 1을 참조하면, 데이터 처리 시스템(100)은, 호스트(Host)(102) 및 메모리 시스템(110)을 포함한다.
그리고, 호스트(102)는, 전자 장치, 예컨대 휴대폰, MP3 플레이어, 랩탑 컴퓨터 등과 같은 휴대용 전자 장치들, 또는 데스크탑 컴퓨터, 게임기, TV, 프로젝터 등과 같은 전자 장치들을 포함, 즉 유무선 전자 장치들을 포함한다.
또한, 호스트(102)는, 적어도 하나의 운영 시스템(OS: operating system) 혹은 복수의 운영 시스템들을 포함할 수 있으며, 또한 사용자의 요청에 상응한 메모리 시스템(110)과의 동작 수행을 위해 운영 시스템을 실행한다. 여기서, 호스트(102)는, 사용자 요청에 해당하는 복수의 커맨드들을 메모리 시스템(110)으로 전송하며, 그에 따라 메모리 시스템(110)에서는 커맨드들에 해당하는 동작들, 즉 사용자 요청에 상응하는 동작들을 수행한다. 운영 시스템은 호스트(102)의 기능 및 동작을 전반적으로 관리 및 제어하고, 데이터 처리 시스템(100) 또는 메모리 시스템(110)을 사용하는 사용자와 호스트(102) 간에 상호 동작을 제공한다.
또한, 메모리 시스템(110)은, 호스트(102)의 요청에 응답하여 동작하며, 특히 호스트(102)에 의해서 액세스되는 데이터를 저장한다. 다시 말해, 메모리 시스템(110)은, 호스트(102)의 주 기억 장치 또는 보조 기억 장치로 사용될 수 있다. 여기서, 메모리 시스템(110)은 호스트(102)와 연결되는 호스트 인터페이스 프로토콜에 따라, 다양한 종류의 저장 장치(솔리드 스테이트 드라이브(SSD: Solid State Drive), MMC, eMMC(embedded MMC))들 중 어느 하나로 구현될 수 있다.
아울러, 메모리 시스템(110)을 구현하는 저장 장치들은, DRAM(Dynamic Random Access Memory), SRAM(Static RAM) 등과 같은 휘발성 메모리 장치와, ROM(Read Only Memory), MROM(Mask ROM), PROM(Programmable ROM), EPROM(Erasable ROM), EEPROM(Electrically Erasable ROM), FRAM(Ferromagnetic ROM), PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), 플래시 메모리 등과 같은 비휘발성 메모리 장치로 구현될 수 있다.
메모리 시스템(110)은 메모리 장치(150), 및 컨트롤러(130)를 포함한다.
여기서, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적될 수 있다. 일 예로, 컨트롤러(130) 및 메모리 장치(150)는 하나의 반도체 장치로 집적되어 SSD, PC 카드(PCMCIA: Personal Computer Memory Card International Association), SD 카드(SD, miniSD, microSD, SDHC), 유니버설 플래시 기억 장치(UFS) 등으로 구성할 수 있다. 또한, 다른 일 예로, 메모리 시스템(110)은, 컴퓨팅 시스템을 구성하는 다양한 구성 요소들 중 하나(컴퓨터, 스마트폰, 휴대용 게임기) 등을 구성할 수 있다.
한편, 메모리 시스템(110)에서의 메모리 장치(150)는, 전원이 공급되지 않아도 저장된 데이터를 유지할 수 있으며, 특히 라이트(write) 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드(read) 동작을 통해 저장된 데이터를 호스트(102)로 제공한다. 여기서, 메모리 장치(150)는, 복수의 메모리 블록(memory block)들을 포함하며, 각각의 메모리 블록들은, 복수의 페이지들(pages)을 포함하며, 또한 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다. 또한, 메모리 장치(150)는, 복수의 메모리 블록들이 각각 포함된 복수의 플래인들(plane)을 포함하며, 특히 복수의 플래인들이 각각 포함된 복수의 메모리 다이(memory die)들을 포함할 수 있다. 아울러, 메모리 장치(150)는, 비휘발성 메모리 장치, 일 예로 플래시 메모리가 될 수 있으며, 이때 플래시 메모리는 3차원(dimension) 입체 스택(stack) 구조가 될 수 있다.
여기서, 메모리 장치(150)의 구조 및 메모리 장치(150)의 3차원 입체 스택 구조에 대해서는, 이하 도 4 내지 도 6에서 보다 구체적으로 설명된다.
그리고, 메모리 시스템(110)에서의 컨트롤러(130)는, 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어한다. 예컨대, 컨트롤러(130)는, 메모리 장치(150)로부터 리드된 데이터를 호스트(102)로 제공하고, 호스트(102)로부터 제공된 데이터를 메모리 장치(150)에 저장하며, 이를 위해 컨트롤러(130)는, 메모리 장치(150)의 리드, 라이트, 프로그램(program), 이레이즈(erase) 등의 동작을 제어한다.
보다 구체적으로 설명하면, 컨트롤러(130)는, 호스트 인터페이스(Host I/F) 유닛(132), 프로세서(Processor)(134), 메모리 인터페이스(Memory I/F) 유닛(142), 및 내부메모리(internal Memory)(144)를 포함한다.
또한, 호스트 인터페이스 유닛(132)은, 호스트(102)의 커맨드(command) 및 데이터를 처리하며, USB(Universal Serial Bus), SATA(Serial Advanced Technology Attachment), SCSI(Small Computer System Interface), ESDI(Enhanced Small Disk Interface), 등과 같은 다양한 인터페이스 프로토콜들 중 적어도 하나를 통해 호스트(102)와 통신하도록 구성될 수 있다. 여기서, 호스트 인터페이스 유닛(132)은, 호스트(102)와 데이터를 주고 받는 영역으로 호스트 인터페이스 계층(HIL: Host Interface Layer, 이하 'HIL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 통해 구동될 수 있다.
또한, 메모리 인터페이스 유닛(142)은, 컨트롤러(130)가 호스트(102)로부터의 요청에 응답하여 메모리 장치(150)를 제어하기 위해, 컨트롤러(130)와 메모리 장치(150) 간의 인터페이싱을 수행하는 메모리/스토리지(storage) 인터페이스가 된다.
아울러, 내부메모리(144)는, 메모리 시스템(110) 및 컨트롤러(130)의 동작 메모리로서, 메모리 시스템(110) 및 컨트롤러(130)의 구동을 위한 데이터를 저장한다.
여기서, 내부메모리(144)는, 휘발성 메모리로 구현될 수 있으며, 예컨대 정적 랜덤 액세스 메모리(SRAM: Static Random Access Memory), 또는 동적 랜덤 액세스 메모리(DRAM: Dynamic Random Access Memory) 등으로 구현될 수 있다. 아울러, 내부메모리(144)는 컨트롤러(130)의 내부에 존재하거나, 또는 컨트롤러(130)의 외부에 존재할 수 있으며, 이때 메모리 인터페이스를 통해 컨트롤러(130)로부터 데이터가 입출력되는 외부 휘발성 메모리로 구현될 수도 있다.
또한, 내부메모리(144)는, 호스트(102)와 메모리 장치(150) 간 데이터 라이트 및 리드 등의 동작을 수행하기 위해 필요한 데이터, 및 데이터 라이트 및 리드 등의 동작 수행 시의 데이터를 저장하며, 이러한 데이터 저장을 위해, 프로그램 메모리, 데이터 메모리, 라이트 버퍼(buffer)/캐시(cache), 리드 버퍼/캐시, 데이터 버퍼/캐시, 맵(map) 버퍼/캐시 등을 포함한다.
그리고, 프로세서(134)는, 메모리 시스템(110)의 전체적인 동작을 제어하며, 특히 호스트(102)로부터의 라이트 요청 또는 리드 요청에 응답하여, 메모리 장치(150)에 대한 프로그램 동작 또는 리드 동작을 제어한다. 여기서, 프로세서(134)는, 메모리 시스템(110)의 제반 동작을 제어하기 위해 플래시 변환 계층(FTL: Flash Translation Layer, 이하 'FTL'이라 칭하기로 함)이라 불리는 펌웨어(firmware)를 구동한다. 또한, 프로세서(134)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현될 수 있다.
나아가, 프로세서(134)는 메모리 장치(150)에 포함된 복수의 메모리 블록들을 관리할 수 있다. 그리고, 프로세서(134)는 복수의 메모리 블록들을 복수의 슈퍼블록으로 구성할 수 있다. 구체적으로, 슈퍼블록은 둘 이상의 소스 다이들 각각에 포함된 적어도 하나 이상의 소스 메모리 블록을 모두 포함할 수 있다. 예를 들어, 제 1 내지 제 4 다이에 포함된 메모리 블록에 의하여 슈퍼블록이 구성된다고 가정할 때, 프로세서(134)는 소스 다이들, 즉, 제 1 내지 제 4 다이 각각에 포함된 적어도 하나 이상의 소스 메모리 블록, 즉, 각 다이의 제 1 메모리 블록들을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
특히, 프로세서(134)는 VMEC 테이블(146)에 기초하여 슈퍼블록을 구성할 수 있다. 프로세서(134)는 메모리 장치(150)에 저장된 VMEC 테이블(Variable Max Erase Count table, 146)를 로드(load)하여, 내부메모리(144)에 저장할 수 있다. 도 2를 참조하여, VMEC 테이블(146)이 설명된다.
도 2는 본 발명의 실시 예에 따른 VMEC 테이블(146)의 구조를 나타낸 도면이다.
VMEC 테이블(146)에는 메모리 장치(150)에 포함된 모든 메모리 블록들의 최대 소거 가능 횟수 값(이하, VMEC 값)이 기록될 수 있다. 즉, 모든 메모리 블록들 각각이 VMEC 값을 가질 수 있다. VMEC 값은 메모리 장치(150)가 설계될 당시에 결정될 수 있다. 만약, 메모리 블록에 대한 소거 횟수가 VMEC값를 초과한다면, 해당 메모리 블록의 데이터 신뢰성이 보장될 수 없다. 앞서 언급된 바와 같이, VMEC 테이블(146)은 메모리 장치(150)에 저장될 수 있으며, 프로세서(134)의 제어에 의하여, 특정 시점(예를 들면, 부팅 동작 수행 시)에 메모리 장치(150)에서 내부메모리(144)로 로드될 수 있다.
도 2에서는 복수의 채널들 각각에 제 1 다이 내지 제 4 다이가 연결되어 있으며, 복수의 다이들 각각은 제 1 내지 제 m 메모리 블록들을 포함할 수 있다고 가정한다. 그리고, VMEC 값은 '1000', '2000' 및 '3000'으로 구성될 수 있다고 가정한다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
도 2를 참조하면, 제 1 채널(CH1)에 연결된 제 1 다이의 제 1 메모리 블록의 VMEC 값은 '1000'이다. 제 1 채널(CH1)에 연결된 제 2 다이의 제 1 메모리 블록의 VMEC값은 '2000'이다. 즉, 제 1 채널(CH1)에 연결된 제 2 다이의 제 1 메모리 블록은 제 1 채널(CH1)에 연결된 제 1 다이의 제 1 메모리 블록과 비교하여 상대적으로 높은 이레이즈 횟수를 견딜 수 있다. 즉, 제 1 채널(CH1)에 연결된 제 2 다이의 제 1 메모리 블록이 제 1 채널(CH1)에 연결된 제 1 다이의 제 1 메모리 블록보다 내구성이 뛰어나다.
슈퍼블록의 VMEC값은 슈퍼블록에 포함된 메모리 블록들 중 가장 낮은 VMEC 값을 가질 수 있다. 슈퍼블록에 포함된 메모리 블록들 중 어느 하나의 메모리 블록에 대한 신뢰성이 보장될 수 없다면, 슈퍼블록은 온전히 활용될 없기 때문이다. 따라서, 만약, 제 1 채널(CH1)에 연결된 제 1 다이의 제 1 메모리 블록과 제 1 채널(CH1)에 연결된 제 2 다이의 제 1 메모리 블록이 함께 동일한 슈퍼블록을 구성한다면, 구성된 슈퍼블록의 VMEC값은 '1000'일 수 있다. 이때, 제 2 다이의 제 1 메모리 블록은 상대적으로 높은 제한 이레이즈 횟수를 갖고 있지만, 제 1 다이의 제 1 메모리 블록 때문에 제 2 다이의 제 1 메모리 블록이 활용되지 못하는 문제점이 발생될 수 있다. 이러한 문제점을 해결하기 위하여 프로세서(134)는 비교적 유사한 VMEC 값을 갖는 메모리 블록들을 활용하여 슈퍼블록을 구성할 수 있다.
다시 도 1로 돌아와, 프로세서(134)는 구성된 슈퍼블록을 SB 테이블(Super-Block table, 148)에 기록할 수 있다. 이하에서는 도 3를 참조하여, SB 테이블이 설명된다.
도 3은 본 발명의 실시 예에 따른 SB 테이블(148)의 구조를 나타낸다. 설명의 편의를 위하여 도 2와 마찬가지로, 복수의 채널들 각각에 제 1 다이 내지 제 4 다이가 연결되어 있으며, 복수의 다이들 각각은 제 1 내지 제 m 메모리 블록들을 포함할 수 있다고 가정한다.
앞서 설명된 바와 같이, 프로세서(134)는 VMEC 테이블(146)에 기초하여 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 구성된 슈퍼블록을 SB 테이블(148)에 SB 인덱스(Super-Block index)마다 슈퍼블록에 포함된 메모리 블록들 각각의 번호를 기록할 수 있다.
도 3를 참조하면, 제 1 채널(CH1)의 제 1 SB 인덱스에는 제 1 다이의 제 1 메모리 블록, 제 2 다이의 제 1 메모리 블록, 제 3 다이의 제 1 메모리 블록 및 제 4 다이의 제 1 메모리 블록이 기록되어 있다. 즉, SB 테이블(148)에 따르면, 프로세서(134)에 의하여 제 1 다이의 제 1 메모리 블록, 제 2 다이의 제 1 메모리 블록, 제 3 다이의 제 1 메모리 블록 및 제 4 다이의 제 1 메모리 블록이 하나의 슈퍼블록으로 구성될 수 있다.
동일한 논리로, SB 테이블(148)에 따르면, 프로세서(134)에 의하여 제 1 다이의 제 2 메모리 블록, 제 2 다이의 제 2 메모리 블록, 제 3 다이의 제 2 메모리 블록 및 제 4 다이의 제 2 메모리 블록이 하나의 슈퍼블록으로 구성될 수 있다.
프로세서(134)는 SB 테이블(148)을 내부메모리(144)에 저장할 수 있다. 나아가, 프로세서(134)는 SB 테이블(148)을 특정 시점에 메모리 장치(150)에 저장할 수 있다. 예를 들면, 시스템이 종료될 때, 프로세서(134)는 SB 테이블(148)을 메모리 장치(150)에 저장할 수 있다. 그리고, 추후에, 시스템이 부팅될 때, 프로세서(134)는 SB 테이블(148)을 메모리 장치(150)로부터 로드하여 내부메모리(144)에 저장할 수 있다.
다시 도 1로 돌아와, 컨트롤러(130)는, 마이크로프로세서 또는 중앙 처리 장치(CPU) 등으로 구현된 프로세서(134)를 통해, 호스트(102)로부터 요청된 동작을 메모리 장치(150)에서 수행, 다시 말해 호스트(102)로부터 수신된 커맨드에 해당하는 커맨드 동작을, 메모리 장치(150)와 수행한다. 또한 메모리 장치(150)에 대한 백그라운드(background) 동작을 수행할 수도 있다. 여기서, 메모리 장치(150)에 대한 백그라운드 동작은, 가비지 컬렉션(GC: Garbage Collection) 동작, 웨어 레벨링(WL: Wear Leveling) 동작, 맵 플러시(map flush) 동작, 배드 블록 관리(bad block management) 동작 등을 포함한다.
비록 도면에 도시되진 아니하였으나, 컨트롤러(130)는 ECC (ECC: Error Correction Code) 유닛, 파워 관리부(PMU: Power Management Unit)를 더 포함할 수 있다.
ECC 유닛은, 메모리 장치(150)에서 처리되는 데이터의 에러 비트를 정정하며, ECC 인코더와 ECC 디코더를 포함할 수 있다. 여기서, ECC 인코더(ECC encoder)는 메모리 장치(150)에 프로그램될 데이터를 에러 정정 인코딩(error correction encoding)하여, 패리티(parity) 비트가 부가된 데이터를 생성하며, 패리티 비트가 부가된 데이터는, 메모리 장치(150)에 저장될 수 있다. 그리고, ECC 디코더(ECC decoder)는, 메모리 장치(150)에 저장된 데이터를 리드할 경우, 메모리 장치(150)로부터 리드된 데이터에 포함되는 에러를 검출 및 정정한다. 여기서, ECC 유닛은, LDPC(low density parity check) 코드(code), BCH(Bose, Chaudhri, Hocquenghem) 코드, 터보 코드(turbo code), 리드-솔로몬 코드(Reed-Solomon code), 컨벌루션 코드(convolution code), RSC(recursive systematic code), TCM(trellis-coded modulation), BCM(Block coded modulation) 등의 코디드 모듈레이션(coded modulation)을 사용하여 에러 정정을 수행할 수 있으며, 이에 한정되는 것은 아니다. 또한, ECC 유닛는 오류 정정을 위한 회로, 모듈, 시스템, 또는 장치를 모두 포함할 수 있다.
그리고, PMU는, 컨트롤러(130)의 파워, 즉 컨트롤러(130)에 포함된 구성 요소들의 파워를 제공 및 관리한다.
이하에서는, 도 4 내지 도 6를 참조하여 본 발명의 실시 예에 따른 메모리 시스템에서의 메모리 장치에 대해서 보다 구체적으로 설명하기로 한다.
도 6는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치의 일 예를 개략적으로 도시한 도면이고, 도 5은 본 발명의 실시 예에 따른 메모리 장치에서 메모리 블록들의 메모리 셀 어레이 회로를 개략적으로 도시한 도면이며, 도 6는 본 발명의 실시 예에 따른 메모리 시스템에서 메모리 장치 구조를 개략적으로 도시한 도면으로, 메모리 장치가 3차원 비휘발성 메모리 장치로 구현될 경우의 구조를 개략적으로 도시한 도면이다.
우선, 도 6를 참조하면, 메모리 장치(150)는, 복수의 메모리 블록들, 예컨대 블록0(BLK(Block)0)(210), 블록1(BLK1)(220), 블록2(BLK2)(230), 및 블록N-1(BLKN-1)(240)을 포함하며, 각각의 블록들(210,220,230,240)은, 복수의 페이지들(Pages), 예컨대 2M개의 페이지들(2MPages)을 포함한다. 여기서, 설명의 편의를 위해, 복수의 메모리 블록들이 각각 2M개의 페이지들을 포함하는 것을 일 예로 하여 설명하지만, 복수의 메모리들은, 각각 M개의 페이지들을 포함할 수도 있다. 그리고, 각각의 페이지들은, 복수의 워드라인(WL: Word Line)들이 연결된 복수의 메모리 셀들을 포함한다.
또한, 메모리 장치(150)는, 복수의 메모리 블록들을 하나의 메모리 셀에 저장 또는 표현할 수 있는 비트의 수에 따라, 하나의 메모리 셀에 1 비트 데이터를 저장하는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 단일 레벨 셀(SLC: Single Level Cell) 메모리, 하나의 메모리 셀에 2 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 멀티 레벨 셀(MLC: Multi Level Cell) 메모리 블록, 하나의 메모리 셀에 3 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 트리플 레벨 셀(TLC: Triple Level Cell) 메모리 블록, 하나의 메모리 셀에 4 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 쿼드러플 레벨 셀(QLC: Quadruple Level Cell) 메모리 블록, 또는 하나의 메모리 셀에 5 비트 또는 그 이상의 비트 데이터를 저장할 수 있는 메모리 셀들에 의해 구현된 복수의 페이지들을 포함하는 다중 레벨 셀(multiple level cell) 메모리 블록 등을 포함할 수 있다.
이하에서는, 설명의 편의를 위해, 메모리 장치(150)가, 플래시 메모리, 예컨대 NAND 플래시 메모리 등과 같은 비휘발성 메모리 등으로 구현되는 것을 일 예로 설명하지만, 상변환 메모리(PCRAM: Phase Change Random Access Memory), 저항 메모리(RRAM(ReRAM): Resistive Random Access Memory), 강유전체 메모리(FRAM: Ferroelectrics Random Access Memory), 및 스핀 주입 자기 메모리(STT-RAM(STT-MRAM): Spin Transfer Torque Magnetic Random Access Memory) 등과 같은 메모리들 중 어느 하나의 메모리로 구현될 수도 있다.
그리고, 각각의 블록들(210,220,230,240)은, 프로그램 동작을 통해 호스트(102)로부터 제공된 데이터를 저장하고, 리드 동작을 통해 저장된 데이터를 호스트(102)에게 제공한다.
다음으로, 도 5을 참조하면, 메모리 시스템(110)의 메모리 장치(150)에 포함된 복수의 메모리 블록들에서 각 메모리 블록(330), 메모리 셀 어레이로 구현되어 비트라인들(BL0 to BLm-1)에 각각 연결된 복수의 셀 스트링들(340)을 포함할 수 있다. 각 열(column)의 셀 스트링(340)은, 적어도 하나의 드레인 선택 트랜지스터(DST)와, 적어도 하나의 소스 선택 트랜지스터(SST)를 포함할 수 있다. 선택 트랜지스터들(DST, SST) 사이에는, 복수 개의 메모리 셀들, 또는 메모리 셀 트랜지스터들(MC0 to MCn-1)이 직렬로 연결될 수 있다. 각각의 메모리 셀(MC0 to MCn-1)은, 셀 당 복수의 비트들의 데이터 정보를 저장하는 MLC로 구성될 수 있다. 셀 스트링들(340)은 대응하는 비트라인들(BL0 to BLm-1)에 각각 전기적으로 연결될 수 있다.
여기서, 도 5은, 낸드 플래시 메모리 셀로 구성된 각 메모리 블록(330)을 일 예로 도시하고 있으나, 본 발명의 실시 예에 따른 메모리 장치(150)에 포함된 복수의 메모리 블록은, 낸드 플래시 메모리에만 국한되는 것은 아니라 노어 플래시 메모리(NOR-type Flash memory), 적어도 두 종류 이상의 메모리 셀들이 혼합된 하이브리드 플래시 메모리, 메모리 칩 내에 컨트롤러가 내장된 One-NAND 플래시 메모리 등으로도 구현될 수 있다.
그리고, 메모리 장치(150)의 전압 공급 회로(310)는, 동작 모드에 따라서 각각의 워드라인들로 공급될 워드라인 전압들(예를 들면, 프로그램 전압, 리드 전압, 패스 전압 등)과, 메모리 셀들이 형성된 벌크(예를 들면, 웰 영역)로 공급될 전압을 제공할 수 있으며, 이때 전압 공급 회로(310)의 전압 발생 동작은 제어 회로(도시하지 않음)의 제어에 의해 수행될 수 있다. 또한, 전압 공급 회로(310)는, 다수의 리드 데이터를 생성하기 위해 복수의 가변 리드 전압들을 생성할 수 있으며, 제어 회로의 제어에 응답하여 메모리 셀 어레이의 메모리 블록들(또는 섹터들) 중 하나를 선택하고, 선택된 메모리 블록의 워드라인들 중 하나를 선택할 수 있으며, 워드라인 전압을 선택된 워드라인 및 비선택된 워드라인들로 각각 제공할 수 있다.
아울러, 메모리 장치(150)의 리드/라이트(read/write) 회로(320)는, 제어 회로에 의해서 제어되며, 동작 모드에 따라 감지 증폭기(sense amplifier)로서 또는 라이트 드라이버(write driver)로서 동작할 수 있다. 예를 들면, 검증/정상 리드 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이로부터 데이터를 리드하기 위한 감지 증폭기로서 동작할 수 있다. 또한, 프로그램 동작의 경우 리드/라이트 회로(320)는, 메모리 셀 어레이에 저장될 데이터에 따라 비트라인들을 구동하는 라이트 드라이버로서 동작할 수 있다. 리드/라이트 회로(320)는, 프로그램 동작 시 셀 어레이에 라이트될 데이터를 버퍼(미도시)로부터 수신하고, 입력된 데이터에 따라 비트라인들을 구동할 수 있다. 이를 위해, 리드/라이트 회로(320)는, 열(column)들(또는 비트라인들) 또는 열쌍(column pair)(또는 비트라인 쌍들)에 각각 대응되는 복수 개의 페이지 버퍼들(PB)(322,324,326)을 포함할 수 있으며, 각각의 페이지 버퍼(page buffer)(322,324,326)에는 복수의 래치들(도시하지 않음)이 포함될 수 있다.
또한, 메모리 장치(150)는, 2차원 또는 3차원의 메모리 장치로 구현될 수 있으며, 특히 도 6에 도시한 바와 같이, 3차원 입체 스택 구조의 비휘발성 메모리 장치로 구현될 수 있으며, 3차원 구조로 구현될 경우, 복수의 메모리 블록들(BLK0 to BLKN-1)을 포함할 수 있다. 여기서, 도 6는, 도 1에 도시한 메모리 장치(150)의 메모리 블록들을 보여주는 블록도로서, 각각의 메모리 블록들은, 3차원 구조(또는 수직 구조)로 구현될 수 있다. 예를 들면, 각각의 메모리 블록들은 제1방향 내지 제3방향들, 예컨대 x-축 방향, y-축 방향, 및 z-축 방향을 따라 신장된 구조물들을 포함하여, 3차원 구조로 구현될 수 있다.
그리고, 메모리 장치(150)에 포함된 각 메모리 블록(330)은, 제2방향을 따라 신장된 복수의 낸드 스트링들(NS)을 포함할 수 있으며, 제1방향 및 제3방향들을 따라 복수의 낸드 스트링들(NS)이 제공될 수 있다. 여기서, 각 낸드 스트링(NS)은, 비트라인(BL), 적어도 하나의 스트링 선택라인(SSL), 적어도 하나의 접지 선택라인(GSL), 복수의 워드라인들(WL), 적어도 하나의 더미 워드라인(DWL), 그리고 공통 소스라인(CSL)에 연결될 수 있으며, 복수의 트랜지스터 구조들(TS)을 포함할 수 있다.
즉, 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)은, 복수의 비트라인들(BL), 복수의 스트링 선택라인들(SSL), 복수의 접지 선택라인들(GSL), 복수의 워드라인들(WL), 복수의 더미 워드라인들(DWL), 그리고 복수의 공통 소스라인(CSL)에 연결될 수 있으며, 그에 따라 복수의 낸드 스트링들(NS)을 포함할 수 있다. 또한, 각 메모리 블록(330)에서, 하나의 비트라인(BL)에 복수의 낸드 스트링들(NS)이 연결되어, 하나의 낸드 스트링(NS)에 복수의 트랜지스터들이 구현될 수 있다. 아울러, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST)는, 대응하는 비트라인(BL)과 연결될 수 있으며, 각 낸드 스트링(NS)의 접지 선택 트랜지스터(GST)는, 공통 소스라인(CSL)과 연결될 수 있다. 여기서, 각 낸드 스트링(NS)의 스트링 선택 트랜지스터(SST) 및 접지 선택 트랜지스터(GST) 사이에 메모리 셀들(MC)이 제공, 즉 메모리 장치(150)의 복수의 메모리 블록들에서 각 메모리 블록(330)에는 복수의 메모리 셀들이 구현될 수 있다.
이하에서는, 도 7a 및 도 7b를 활용하여 슈퍼블록을 구성하는 동작이 설명된다.
도 7a은 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작을 나타낸 개념도이다. 특히, 도 7a는 VMEC 테이블(146)에 기초하여 슈퍼블록을 구성하는 동작을 나타낸다.
설명의 편의를 위하여, 도 7에서는 제 1 채널만을 고려하고, 제 1 채널에 제 1 다이 내지 제 4 다이가 연결되어 있으며, 복수의 다이들 각각은 제 1 내지 제 5 메모리 블록들을 포함할 수 있다고 가정한다. 그리고, VMEC 값은 '1000', '2000' 및 '3000'으로 구성될 수 있다고 가정한다. 또한, 프로세서(134)가 제 1 다이의 메모리 블록을 기준으로, 낮은 VMEC값을 가지는 메모리 블록들을 우선하여 슈퍼블록으로 구성한다고 가정한다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
도 1 및 도 2를 참조하면, 프로세서(134)는 VMEC 테이블(146)에 기초하여 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 효율적인 메모리 장치(150)의 활용을 위하여 비교적 유사한 VMEC 값을 갖는 메모리 블록들을 활용하여 슈퍼블록을 구성할 수 있다.
VMEC 테이블(146)에 참조하여 예를 들면, 제 1 다이의 제 1 메모리 블록의 VMEC 값이 '1000'이다. 그리고, 제 2 다이의 제 5 메모리 블록의 VMEC 값이 '1000'이며, 제 3 다이의 제 1 메모리 블록의 VMEC 값이 '1000'이고, 제 4 다이의 제 3 메모리 블록이 '1000'이다. 프로세서(134)는 VMEC 테이블(146)에 기초하여 제 1 다이의 제 1 메모리 블록, 제 2 다이의 제 5 메모리 블록, 제 3 다이의 제 1 메모리 블록 및 제 4 다이의 제 3 메모리 블록을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 SB 테이블(148)의 제 1 SB 인덱스에 복수의 다이들 각각의 블록번호를 기록할 수 있다. 이때, 제 1 SB 인덱스에 기록된 슈퍼블록의 VMEC 값은 '1000'이다.
또 다른 예를 들면, 제 1 다이의 제 5 메모리 블록의 VMEC 값이 '1000'이다. 하지만, 제 2 다이의 메모리 블록들 중 VMEC 값이 '1000'인 메모리 블록이 존재하지 않는다. 이때, 프로세서(134)는 아직 슈퍼블록을 구성하지 아니한 제 2 다이의 메모리 블록들 중 VMEC 값이 '1000'과 비교적 유사한 '2000'을 가지는 메모리 블록을 선택할 수 있다. 제 2 다이의 제 1 메모리 블록의 VMEC 값이 '2000'이다. 그리고, 제 3 다이의 제 2 메모리 블록의 VMEC 값이 '1000'이고, 제 4 다이의 제 4 메모리 블록의 VMEC 값이 '1000'이다. 이때, 프로세서(134)는 VMEC 테이블(146)에 기초하여 제 1 다이의 제 5 메모리 블록, 제 2 다이의 제 1 메모리 블록, 제 3 다이의 제 2 메모리 블록 및 제 4 다이의 제 4 메모리 블록을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 SB 테이블(148)의 제 2 SB 인덱스에 복수의 다이들 각각의 블록번호를 기록할 수 있다. 다만, 제 2 SB 인덱스에 기록된 슈퍼블록의 VMEC값은 '1000'이다.
또 다른 예를 들면, 제 1 다이의 제 2 메모리 블록의 VMEC 값이 '2000'이다. 제 2 다이의 제 2 메모리 블록의 VMEC 값이 '2000'이다. 하지만, 제 3 다이의 메모리 블록들 중 VMEC 값이 '2000'인 메모리 블록이 존재하지 않는다. 이때, 프로세서(134)는 아직 슈퍼블록을 구성하지 아니한 제 3 다이의 메모리 블록들 중 VMEC 값이 '2000'과 비교적 유사한 '3000'을 가지는 메모리 블록을 선택할 수 있다. 제 3 다이의 제 3 메모리 블록의 VMEC 값이 '3000'이다. 또한, 제 4 다이의 메모리 블록들 중 VMEC 값이 '2000'인 메모리 블록이 존재하지 않는다. 마찬가지로, 프로세서(134)는 아직 슈퍼블록을 구성하지 아니한 제 4 다이의 메모리 블록들 중 VMEC 값이 '2000'과 비교적 유사한 값을 가지는 메모리 블록을 선택할 수 있다. 다만, 아직 슈퍼블록을 구성하지 아니한 제 4 다이의 메모리 블록들 중에는 VMEC값이 '1000'인 제 5 메모리 블록과 '3000'인 제 1 메모리 블록이 존재한다. 이때, 프로세서(134)는 상대적으로 낮은 VMEC 값을 가지는 메모리 블록을 우선 선택할 수 있다. 즉, 프로세서(134)는 제 4 다이의 제 5 메모리 블록을 선택할 수 있다. 그리고, 프로세서(134)는 VMEC 테이블(146)에 기초하여 제 1 다이의 제 2 메모리 블록, 제 2 다이의 제 2 메모리 블록, 제 3 다이의 제 3 메모리 블록 및 제 4 다이의 제 5 메모리 블록을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 SB 테이블(148)의 제 3 SB 인덱스에 복수의 다이들 각각의 블록번호를 기록할 수 있다. 이때, 제 3 SB 인덱스에 기록된 슈퍼블록의 VMEC 값은 '1000'이다.
또 다른 예를 들면, 제 1 다이의 제 4 메모리 블록의 VMEC 값이 '2000'이다. 제 2 다이의 제 4 메모리 블록의 VMEC 값이 '2000'이다. 하지만, 제 3 다이의 메모리 블록들 중 VMEC 값이 '2000'인 메모리 블록이 존재하지 않는다. 이때, 프로세서(134)는 아직 슈퍼블록을 구성하지 아니한 제 3 다이의 메모리 블록들 중 VMEC 값이 '2000'과 비교적 유사한 '3000'을 가지는 메모리 블록을 선택할 수 있다. 제 3 다이의 제 4 메모리 블록의 값이 '3000'이다. 그리고, 제 4 다이의 제 2 메모리 블록의 VMEC 값이 '2000'이다. 프로세서(134)는 VMEC 테이블(146)에 기초하여 제 1 다이의 제 4 메모리 블록, 제 2 다이의 제 4 메모리 블록, 제 3 다이의 제 4 메모리 블록 및 제 4 다이의 제 2 메모리 블록을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 SB 테이블(148)의 제 4 SB 인덱스에 복수의 다이들 각각의 블록번호를 기록할 수 있다. 이때, 제 4 SB인덱스에 기록된 슈퍼블록의 VMEC값은 '2000'이다.
또 다른 예를 들면, 제 1 다이의 제 5 메모리 블록의 VMEC 값이 '3000'이다. 제 2 다이의 제 3 메모리 블록의 VMEC 값이 '3000'이며, 제 3 다이의 제 5 메모리 블록의 VMEC값이 '3000'이고, 제 4 다이의 제 1 메모리 블록의 VMEC 값이 '3000'이다. 프로세서(134)는 VMEC 테이블(146)에 기초하여 제 1 다이의 제 3 메모리 블록, 제 2 다이의 제 3 메모리 블록, 제 3 다이의 제 5 메모리 블록 및 제 4 다이의 제 1 메모리 블록을 활용하여 하나의 슈퍼블록을 구성할 수 있다. 그리고, 프로세서(134)는 SB 테이블(148)의 제 5 SB 인덱스에 복수의 다이들 각각의 블록번호를 기록할 수 있다. 이때, 제 5 SB 인덱스에 기록된 슈퍼블록의 VMEC 값은 '3000'이다.
만약, VMEC테이블(146)을 활용하지 아니하고, 동일한 블록번호만으로 슈퍼블록이 구성된 경우, 모든 슈퍼블록의 VMEC값은 '1000'이다. 따라서, 본 발명의 실시 예에 따른 메모리 시스템(110)은 VMEC테이블(146)를 활용하여 메모리 장치(150)를 효율적으로 사용할 수 있다.
도 7b는 본 발명의 실시 예에 따른 메모리 시스템(110)의 동작 과정을 나타낸 흐름도이다. 특히, 도 7b는 슈퍼블록을 구성하는 동작 과정을 나타낸 흐름도이다. 설명의 편의를 위하여, 프로세서(134)는 슈퍼블록을 구성하기 위하여 VMEC 값이 낮은 메모리 블록부터 메모리 블록을 선택한다고 가정한다. 그리고, 프로세서(134)는 슈퍼블록을 구성하기 위하여 복수의 다이들 각각에서 1개의 메모리 블록을 선택한다고 가정한다.
먼저, 단계 S701에서, 프로세서(134)는 메모리 장치(150)에 저장되어 있는 VMEC 테이블(146)을 내부메모리(144)로 로드할 수 있다.
그리고, 단계 S703에서, 슈퍼블록을 구성하기 위한 대상인 채널의 초기값 및 SB 인덱스의 초기값을 설정할 수 있다.
딘계 S705에서, 프로세서(134)는 VMEC 테이블(146)에 기초하여 복수의 다이들 각각에 포함되고, 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 VMEC값이 가장 낮은 메모리 블록을 선택할 수 있다.
단계 S707에서, 프로세서(134)는 선택된 복수의 메모리 블록들을 SB 테이블(148)의 제 i SB 인덱스에 기록할 수 있다.
그리고, 단계 S709에서, 프로세서(134)는 'i'가 마지막 번호인지 확인할 수 있다. 프로세서(134)는 1개의 채널에 대하여 슈퍼블록이 모두 구성되었는지 확인할 수 있다. 예를 들어, 복수의 다이들 각각에 총 m개의 메모리 블록들이 포함되어 있다면, 'i'의 마지막 번호는 'm'이다.
만약, 'i'가 마지막 번호가 아니라면(단계 S709에서, 'No'), 단계 S711에서 'i'값이 1 증가될 수 있다. 그리고, 프로세서(134)는 단계 S705 내지 단계 S709를 반복할 수 있다.
반면에, 'i'가 마지막 번호라면(단계 S709에서, 'Yes'), 단계 S713에서, 프로세서(134)는 'j'가 마지막 번호인지 확인할 수 있다. 즉, 프로세서(134)는 모든 채널에 대하여 슈퍼블록이 모두 구성되었는지 확인할 수 있다.
만약, 'j'가 마지막 번호가 아니라면(단계 S713에서, 'No'), 단계 S715에서, 'j'값이 1 증가될 수 있다. 그리고, 프로세서(134)는 단계 S705 내지 단계 S713을 반복할 수 있다.
반면에, 'j'가 마지막 번호라면(단계 S713에서, 'Yes'), 슈퍼블록을 구성하는 메모리 시스템(110)의 동작이 종료될 수 있다.
이하에서는, 도 8a 및 도 8b를 활용하여, 구성된 슈퍼블록을 활용하여 데이터를 처리하는 메모리 시스템(110)의 동작이 설명된다.
도 8a는 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작을 나타낸 개념도이다. 설명의 편의를 위하여 도 7a에서 구성된 슈퍼블록을 활용한다. 그리고, 제 1 SB인덱스 내지 제 5 SB인덱스 각각에 기록된 슈퍼블록은 각각 제 1 슈퍼블록 내지 제 5 슈퍼블록이라 지칭한다.
먼저, 호스트(102)는 라이트 커맨드와 함께 라이트 데이터를 컨트롤러(130)에 제공할 수 있다. 혹은, 호스트(102)는 타겟 데이터를 메모리 장치(150)로부터 읽어오기 위하여 컨트롤러(130)에 리드 커맨드를 제공할 수 있다.
컨트롤러(130)가 라이트 커맨드를 제공받은 경우, 프로세서(134)는 호스트(102)로부터 제공받은 데이터를 내부메모리(144)에 임시로 저장할 수 있다. 혹은 컨트롤러(130)가 리드 커맨드를 제공받은 경우, 프로세서(134)는 메모리 장치(150)로부터 데이터를 로드하여 내부메모리(144)에 임시로 저장할 수 있다.
그리고, 프로세서(134)는 호스트(102)로부터 제공받은 데이터의 종류(type)를 판단할 수 있다. 즉, 프로세서(134)는 호스트(102)로부터 제공받은 커맨드에 대응하는 데이터가 핫 데이터인지 콜드 데이터인지 판단할 수 있다. 예를 들면, 프로세서(134)는 단위 시간당 호스트(102)에 의하여 접근(라이트 혹은 리드)된 횟수가 소정의 임계 값보다 크거나 같은 횟수를 가지는 데이터를 핫 데이터라고 판단할 수 있다. 반대로, 프로세서(134)는 단위 시간당 호스트(102)에 의하여 접근된 횟수가 소정의 임계 값보다 작은 횟수를 가지는 데이터를 콜드 데이터라도 판단할 수 있다. 또 다른 예를 들면, 프로세서(134)는 호스트(102)로부터 제공된 LBA를 참고하여, 호스트(102)로부터 제공된 LBA의 제공 횟수가 소정의 임계 값보다 크거나 같은 LBA에 대응하는 데이터를 핫 데이터라고 판단할 수 있다. 반면에, 프로세서(134)는 호스트(102)로부터 제공된 LBA의 제공 횟수가 소정의 임계 값보다 작은 LBA에 대응하는 데이터를 콜드 데이터라고 판단할 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
프로세서(134)는 판단된 데이터의 종류에 따라 SB 테이블(148)을 참조하여 데이터를 처리할 수 있다. 구체적으로, 프로세서(134)는 핫 데이터를 VMEC값이 상대적으로 높은 슈퍼블록에 우선하여 저장할 수 있다. 핫 데이터는 콜드 데이터에 비하여 데이터의 이동이 상대적으로 활발하기 때문에 VMEC값이 높은 슈퍼블록에 우선적으로 저장될 수 있다. 반면에, 프로세서(134)는 콜드 데이터를 VMEC값이 상대적으로 낮은 슈퍼블록에 우선하여 저장할 수 있다. 콜드 데이터는 핫 데이터에 대하여 데이터의 이동이 상대적으로 둔하기 때문에, VMEC 값이 낮은 슈퍼블록에 우선적으로 저장될 수 있다.
예를 들면, 호스트(102)로부터 핫 데이터에 대한 라이트 커맨드가 컨트롤러(130)에 제공된 경우, 프로세서(134)는 핫 데이터를 제 5 슈퍼블록에 우선적으로 저장할 수 있다. 만약, 제 5 슈퍼블록에 더 이상 데이터가 저장될 수 없다면, 프로세서(134)는 핫 데이터를 제 4 슈퍼블록에 저장할 수 있다. 나아가, 제 4 슈퍼블록에도 더 이상 데이터가 저장될 수 없다면, 프로세서(134)는 핫 데이터를 제 1 슈퍼블록 내지 제 3 슈퍼블록 중 어느 하나 이상의 메모리 블록에 저장할 수 있다.
반면에, 호스트(102)로부터 콜드 데이터에 대한 라이트 커맨드가 컨트롤러(130)에 제공된 경우, 프로세서(134)는 콜드 데이터를 제 1 내지 제 3 슈퍼블록 중 어느 하나 이상의 메모리 블록에 우선적으로 저장할 수 있다. 만약, 제 1 내지 제 3 슈퍼블록에 더 이상 데이터가 저장될 수 없다면, 프로세서(134)는 콜드 데이터를 제 4 슈퍼블록에 저장할 수 있다. 나아가, 제 4 슈퍼블록에도 더 이상 데이터가 저장될 수 없다면, 프로세서(134)는 콜드 데이터를 제 5 슈퍼블록에 저장할 수 있다.
뿐만 아니라, 백그라운드 동작에 의하여 데이터의 이동이 발생되는 경우, 핫 데이터는 VMEC 값이 상대적으로 높은 슈퍼블록에, 콜드 데이터는 VMEC 값이 상대적으로 낮은 슈퍼블록에 우선적으로 저장될 수 있다. 예를 들면, 데이터가 가득 찬 제 5 슈퍼블록에 가비지 컬렉션에 의하여 빈 공간이 발생된 경우, 제 4 슈퍼블록에 저장되어 있던 핫 데이터가 제 5 슈퍼블록으로 이동될 수 있다. 반면에, 데이터가 가득찬 제 1 내지 제 3 슈퍼블록에 가비지 컬렉션에 의하여 빈 공간이 발생된 경우, 제 5 슈퍼블록에 저장되어 있던 콜드 데이터가 제 1 내지 제 3 슈퍼블록 중 어느 하나 이상의 메모리 블록으로 이동될 수 있다. 다만, 이는 하나의 실시 예일 뿐이며, 이에 제한되는 것은 아니다.
도 8b는 본 발명의 실시 예에 따른 데이터 처리 시스템(100)의 동작 과정을 나타낸 흐름도이다. 설명의 편의를 위하여, 호스트(102)가 메모리 시스템(110)으로 라이트 커맨드를 제공한다고 가정한다.
먼저, 단계 S801에서 호스트(102)는 메모리 시스템(110)에 라이트 커맨드와 함께 라이트 데이터를 제공할 수 있다.
단계 S803에서, 메모리 시스템(110) 내 프로세서(134)는 호스트(102)로부터 제공받은 데이터 타입을 판단할 수 있다. 즉, 프로세서(134)는 호스트(102)로부터 제공받은 데이터가 핫 데이터인지 혹은 콜드 데이터인지 판단할 수 있다.
만약, 호스트(102)로부터 제공받은 라이트 데이터가 콜드 데이터라면(단계 S805에서, 'No'), 단계 S807에서, 프로세서(134)는 콜드 데이터를 VMEC값이 상대적으로 낮은 슈퍼블록에 우선하여 저장할 수 있다.
반면에, 호스트(102)로부터 제공받은 라이트 데이터가 핫 데이터라면(단계 S805에서, 'Yes'), 단계 S809에서, 프로세서(134)는 핫 데이터를 VMEC값이 상대적으로 높은 슈퍼블록에 우선하여 저장할 수 있다.
그리고 나서, 단계 S811에서, 메모리 시스템(110)은 라이트 데이터에 대한 저장 완료 신호를 호스트(102)에게 제공할 수 있다.
그러면 이하에서는, 도 9 내지 도 17을 참조하여, 본 발명의 실시 예에 따라 도 1 내지 도 9에서 설명한 메모리 장치(150) 및 컨트롤러(130)를 포함하는 메모리 시스템(110)이 적용된 데이터 처리 시스템 및 전자 기기들에 대해서 보다 구체적으로 설명하기로 한다.
도 9는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 9는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 메모리 카드 시스템을 개략적으로 도시한 도면이다.
도 9를 참조하면, 메모리 카드 시스템(6100)은, 메모리 컨트롤러(6120), 메모리 장치(6130), 및 커넥터(6110)를 포함한다.
보다 구체적으로 설명하면, 메모리 컨트롤러(6120)는, 비휘발성 메모리로 구현된 메모리 장치(6130)와 연결되며, 메모리 장치(6130)를 액세스하도록 구현된다. 메모리 장치(6130)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
그에 따라, 메모리 컨트롤러(6120)는, 램(RAM: Random Access Memory), 프로세싱 유닛(processing unit), 호스트 인터페이스(host interface), 메모리 인터페이스(memory interface), 에러 정정부(error correction unit)와 같은 구성 요소들을 포함할 수 있다. 아울러, 메모리 컨트롤러(6120)는, 커넥터(6110)를 통해 외부 장치 호스트(102)와 통신할 수 있다. 그리고, 메모리 장치(6130)는 비휘발성 메모리 소자들로 구현될 수 있다. 아울러, 메모리 컨트롤러(6120) 및 메모리 장치(6130)는, 하나의 반도체 장치로 집적될 수 있다.
도 10은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다.
도 10을 참조하면, 데이터 처리 시스템(6200)은, 메모리 장치(6230) 및 메모리 컨트롤러(6220)를 포함한다. 여기서, 도 10에 도시한 데이터 처리 시스템(6200)은, 도 1에서 설명한 바와 같이, 메모리 카드(CF, SD, microSD, 등), USB 저장 장치 등과 같은 저장 매체가 될 수 있으며, 메모리 장치(6230)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응되고, 메모리 컨트롤러(6220)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응될 수 있다.
그리고, 메모리 컨트롤러(6220)는, 호스트 인터페이스(6224)를 통해 호스트(6210)와 데이터 등을 송수신하며, NVM 인터페이스(6225)를 통해 메모리 장치(6230)와 데이터 등을 송수신한다. 여기서, 호스트 인터페이스(6224)는, PATA 버스, SATA 버스, SCSI, USB, PCIe, 낸드 인터페이스 등을 통해 호스트(6210)와 연결될 수 있다. 또한, 메모리 컨트롤러(6220)는, 무선 통신 기능, 모바일 통신 규격으로 WiFi 또는 LTE(Long Term Evolution) 등이 구현되어, 외부 장치와 통신하도록 구성됨에 따라, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등에 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 적용될 수 있다.
도 11은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 11은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 솔리드 스테이트 드라이브(SSD: Solid State Drive)를 개략적으로 도시한 도면이다.
도 11을 참조하면, SSD(6300)는, 복수의 비휘발성 메모리들을 포함하는 메모리 장치(6340) 및 컨트롤러(6320)를 포함한다. 여기서, 컨트롤러(6320)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6340)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
보다 구체적으로 설명하면, 컨트롤러(6320)는, 복수의 채널들(CH1 내지 CHi)을 통해 메모리 장치(6340)와 연결된다. 그리고, 컨트롤러(6320)는 프로세서(6321), 버퍼 메모리(6325), ECC 회로(6322), 호스트 인터페이스(6324), 및 메모리 인터페이스, 예컨대 비휘발성 메모리 인터페이스(6326)를 포함한다. 설명의 편의를 위해 컨트롤러(6320) 내부에 존재하지만, 컨트롤러(6320) 외부에도 존재할 수 있다.
또한, 호스트 인터페이스(6324)는, 외부의 장치, 예컨대 호스트(6310)와 인터페이스 기능을 제공하며, 비휘발성 메모리 인터페이스(6326)는, 복수의 채널들을 통해 연결된 메모리 장치(6340)와 인터페이스 기능을 제공한다.
아울러, 도 1에서 설명한 메모리 시스템(110)이 적용된 SSD(6300)는, 복수개가 적용되어 데이터 처리 시스템, 예컨대 RAID(Redundant Array of Independent Disks) 시스템을 구현할 수 있으며, 이때 RAID 시스템에는, 복수의 SSD(6300)들과, 복수의 SSD(6300)들을 제어하는 RAID 컨트롤러가 포함될 수 있다.
도 12는 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 12는 본 발명의 실시 예에 따른 메모리 시스템이 적용된 eMMC(embedded multimedia card)를 개략적으로 도시한 도면이다.
도 12를 참조하면, eMMC(6400)는, 적어도 하나의 낸드 플래시 메모리로 구현된 메모리 장치(6440), 및 컨트롤러(6430)를 포함한다. 여기서, 컨트롤러(6430)는, 도 1에서 설명한 메모리 시스템(110)에서의 컨트롤러(130)에 대응되며, 메모리 장치(6440)는, 도 1에서 설명한 메모리 시스템(110)에서의 메모리 장치(150)에 대응될 수 있다.
도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 13 내지 도 16은 본 발명의 실시 예에 따른 메모리 시스템이 적용된 UFS(Universal Flash Storage)를 개략적으로 도시한 도면이다.
도 13 내지 도 16을 참조하면, 각각의 UFS 시스템들(6500,6600,6700,6800)은, 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830)을 각각 포함할 수 있다. 여기서, 각각의 호스트(6510,6610,6710,6810)은, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등의 어플리케이션 프로세서가 될 수 있으며, 또한 각각의 UFS 장치들(6520,6620,6720,6820)은, 임베디드 UFS(Embedded UFS) 장치들이 되고, 아울러 각각의 UFS 카드들(6530,6630,6730,6830)은, 외부 임베디드 UFS(External Embedded UFS) 장치 또는 리무벌 UFS 카드(Removable UFS Card)가 될 수 있다.
또한, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, 각각 UFS 프로토콜을 통해 외부의 장치들, 예컨대 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신할 수 있으며, UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830)은, 도 1에서 설명한 메모리 시스템(110)으로 구현될 수 있다. 예컨대, 각 UFS 시스템들(6500,6600,6700,6800)에서, UFS 장치들(6520,6620,6720,6820)은, 도 10 내지 도 12에서 설명한 데이터 처리 시스템(6200), SSD(6300), 또는 eMMC(6400) 형태로 구현될 수 있으며, UFS 카드들(6530,6630,6730,6830)은, 도 9에서 설명한 메모리 카드 시스템(6100) 형태로 구현될 수 있다.
아울러, 각 UFS 시스템들(6500,6600,6700,6800)에서, 각각의 호스트들(6510,6610,6710,6810), UFS 장치들(6520,6620,6720,6820), 및 UFS 카드들(6530,6630,6730,6830) 간은, UFS(Universal Flash Storage) 인터페이스, 예컨대 MIPI(Mobile Industry Processor Interface)에서의 MIPI M-PHY 및 MIPI UniPro(Unified Protocol)을 통해 통신을 수행할 수 있으며, 아울러 UFS 장치들(6520,6620,6720,6820)과 UFS 카드들(6530,6630,6730,6830) 간은, UFS 프로토콜이 아닌 다른 프로토콜을 통해 통신할 수 있으며, 예컨대 다양한 카드 프로토콜, 일 예로 UFDs, MMC, SD(secure digital), mini SD, Micro SD 등을 통해 통신할 수 있다.
도 17은 본 발명의 실시 예에 따른 메모리 시스템을 포함하는 데이터 처리 시스템의 또 다른 일 예를 개략적으로 도시한 도면이다. 여기서, 도 16은 본 발명에 따른 메모리 시스템이 적용된 사용자 시스템을 개략적으로 도시한 도면이다.
도 17을 참조하면, 사용자 시스템(6900)은, 애플리케이션 프로세서(6930), 메모리 모듈(6920), 네트워크 모듈(6940), 스토리지 모듈(6950), 및 사용자 인터페이스(6910)를 포함한다.
여기서, 애플리케이션 프로세서(6930)는 시스템-온-칩(SoC: System-on-Chip)으로 제공될 수 있다.
그리고, 메모리 모듈(6920)은, 사용자 시스템(6900)의 메인 메모리, 동작 메모리, 버퍼 메모리, 또는 캐시 메모리로 동작할 수 있다. 예컨대, 애플리케이션 프로세서(6930) 및 메모리 모듈(6920)은, POP(Package on Package)를 기반으로 패키지화되어 실장될 수 있다.
또한, 네트워크 모듈(6940)은, 외부 장치들과 통신을 수행할 수 있다. 예를 들어, 네트워크 모듈(6940)은, 유선 통신을 지원할뿐만 아니라, CDMA(Code Division Multiple Access), GSM(Global System for Mobile communication), WCDMA(wideband CDMA), CDMA-2000, TDMA(Time Dvision Multiple Access), LTE(Long Term Evolution), Wimax, WLAN, UWB, 블루투스, WI-DI 등과 같은 다양한 무선 통신을 지원함으로써, 유선/무선 전자 기기들, 특히 모바일 전자 기기 등과 통신을 수행할 수 있으며, 그에 따라 본 발명의 실시 예에 따른 메모리 시스템 및 데이터 처리 시스템이 유선/무선 전자 기기들에 적용될 수 있다. 여기서, 네트워크 모듈(6940)은, 애플리케이션 프로세서(6930)에 포함될 수 있다.
아울러, 스토리지 모듈(6950)은, 데이터를 저장, 예컨대 애플리케이션 프로세서(6930)로부터 수신한 데이터를 저장한 후, 스토리지 모듈(6950)에 저장된 데이터를 애플리케이션 프로세서(6930)로 전송할 수 있다. 여기서, 스토리지 모듈(6650)은, PRAM(Phasechange RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM), NAND flash, NOR flash, 3차원 구조의 NAND 플래시 등과 같은 비휘발성 반도체 메모리 소자 등으로 구현될 수 있으며, 또한 사용자 시스템(6900)의 메모리 카드, 외장형 드라이브 등과 같은 탈착식 저장 매체(removable drive)로 제공될 수 있다. 즉, 스토리지 모듈(6950)은, 도 1에서 설명한 메모리 시스템(110)에 대응될 수 있으며, 아울러 도 11 내지 도 16에서 설명한 SSD, eMMC, UFS로 구현될 수도 있다.
한편, 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (19)

  1. 메모리 시스템에 있어서,
    둘 이상의 소스 다이들 각각에 포함된 소스 메모리 블록으로 구성된 슈퍼블록을 포함하는 메모리 장치; 및
    상기 슈퍼블록을 구성하는 상기 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하여 상기 슈퍼블록을 구성하고, 타겟 데이터의 타입을 판별하여 상기 타겟 데이터의 타입에 따라 상기 메모리 장치에 상기 타겟 데이터를 저장하는 컨트롤러를 포함하고,
    상기 컨트롤러는 단위 시간당 커맨드에 의하여 접근된 횟수 및 논리 주소가 제공된 횟수 중 적어도 하나를 활용하여 상기 커맨드에 대응하는 상기 타겟 데이터의 타입을 판별하는, 메모리 시스템.
  2. 제 1 항에 있어서,
    상기 컨트롤러는
    상기 메모리 장치에 포함된 복수의 메모리 블록들 각각의 상기 최대 소거 가능 횟수 값이 기록된 제 1 테이블 및 상기 소스 다이들 각각을 필드로 복수의 슈퍼블록 각각을 구성하는 소스 메모리 블록의 번호가 기록된 제 2 테이블을 포함하는
    메모리 시스템.
  3. 제 2 항에 있어서,
    상기 컨트롤러는
    상기 제 1 테이블 및 상기 제 2 테이블을 저장하는 내부메모리; 및
    상기 제 1 테이블에 기초하여 상기 슈퍼블록을 구성하는 상기 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하여 상기 슈퍼블록을 구성하고, 상기 구성된 슈퍼블록에 기초하여 상기 제 2 테이블을 생성하는 프로세서
    를 포함하는 메모리 시스템.
  4. 제 3 항에 있어서,
    상기 프로세서는
    상기 메모리 장치로부터 상기 제 1 테이블 및 상기 제 2 테이블을 로드하여 상기 내부메모리에 저장하는
    메모리 시스템.
  5. 제 3 항에 있어서,
    상기 프로세서는
    상기 구성된 슈퍼블록을 활용하여 타겟 데이터를 처리하는
    메모리 시스템.
  6. 삭제
  7. 제 3 항에 있어서,
    상기 프로세서는
    상기 타겟 데이터가 핫 데이터인 경우,
    상기 제 2 테이블에 기초하여 상기 타겟 데이터를 상기 슈퍼블록 중 더 높은 최대 소거 가능 횟수 값을 가진 슈퍼블록에 우선 저장하는
    메모리 시스템.
  8. 제 3 항에 있어서,
    상기 프로세서는
    상기 타겟 데이터가 콜드 데이터인 경우,
    상기 제 2 테이블에 기초하여 상기 타겟 데이터를 상기 슈퍼블록 중 더 낮은 최대 소거 가능 횟수 값을 가진 슈퍼블록에 우선 저장하는
    메모리 시스템.
  9. 삭제
  10. 삭제
  11. 메모리 시스템의 동작방법에 있어서,
    슈퍼블록을 구성하는 소스 다이들 각각에서 아직 슈퍼블록을 구성하지 아니한 메모리 블록들 중 최대 소거 가능 횟수 값이 가장 낮은 메모리 블록부터 적어도 하나 이상의 소스 메모리 블록을 선택하는 단계;
    상기 선택된 소스 메모리 블록들을 활용하여 슈퍼블록을 구성하는 단계; 및
    상기 구성된 슈퍼블록을 활용하여 타겟 데이터를 처리하는 단계를 포함하고,
    상기 타겟 데이터를 처리하는 단계는
    단위 시간당 커맨드에 의하여 접근된 횟수 및 논리 주소가 제공된 횟수 중 적어도 하나를 활용하여 상기 커맨드에 대응하는 상기 타겟 데이터의 타입을 판별하는 단계를 포함하는,
    메모리 시스템의 동작방법.
  12. 제 11 항에 있어서,
    복수의 메모리 블록들 각각의 상기 최대 소거 가능 횟수 값을 제 1 테이블에 기록하는 단계; 및
    상기 소스 다이들 각각을 필드로 복수의 슈퍼블록 각각을 구성하는 소스 메모리 블록의 번호를 제 2 테이블에 기록하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  13. 제 12 항에 있어서,
    상기 제 1 테이블 및 상기 제 2 테이블을 메모리 장치로부터 로드하여 내부메모리에 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  14. 삭제
  15. 제 12 항에 있어서,
    상기 타겟 데이터를 처리하는 단계는
    상기 타겟 데이터의 종류에 기초하여 메모리 장치에 상기 타겟 데이터를 저장하는 단계
    를 더 포함하는 메모리 시스템의 동작방법.
  16. 제 15 항에 있어서,
    상기 타겟 데이터를 저장하는 단계는
    상기 타겟 데이터가 핫 데이터인 경우,
    상기 제 2 테이블에 기초하여 상기 타겟 데이터를 상기 슈퍼블록 중 더 높은 최대 소거 가능 횟수 값을 가진 슈퍼블록에 우선 저장하는
    메모리 시스템의 동작방법.
  17. 제 15 항에 있어서,
    상기 타겟 데이터를 저장하는 단계는
    상기 타겟 데이터가 콜드 데이터인 경우,
    상기 제 2 테이블에 기초하여 상기 타겟 데이터를 상기 슈퍼블록 중 더 낮은 최대 소거 가능 횟수 값을 가진 슈퍼블록에 우선 저장하는
    메모리 시스템의 동작방법.
  18. 삭제
  19. 삭제
KR1020180137523A 2018-11-09 2018-11-09 메모리 시스템 및 그것의 동작방법 Active KR102704708B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180137523A KR102704708B1 (ko) 2018-11-09 2018-11-09 메모리 시스템 및 그것의 동작방법
US16/677,440 US11403015B2 (en) 2018-11-09 2019-11-07 Memory system and operating method thereof
CN201911093367.1A CN111176555B (zh) 2018-11-09 2019-11-11 存储器系统及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180137523A KR102704708B1 (ko) 2018-11-09 2018-11-09 메모리 시스템 및 그것의 동작방법

Publications (2)

Publication Number Publication Date
KR20200053965A KR20200053965A (ko) 2020-05-19
KR102704708B1 true KR102704708B1 (ko) 2024-09-10

Family

ID=70551355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180137523A Active KR102704708B1 (ko) 2018-11-09 2018-11-09 메모리 시스템 및 그것의 동작방법

Country Status (3)

Country Link
US (1) US11403015B2 (ko)
KR (1) KR102704708B1 (ko)
CN (1) CN111176555B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107025066A (zh) * 2016-09-14 2017-08-08 阿里巴巴集团控股有限公司 在基于闪存的存储介质中写入存储数据的方法和装置
US11847338B2 (en) * 2020-07-29 2023-12-19 Micron Technology, Inc. Master slave managed memory storage

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060131709A1 (en) * 2004-12-21 2006-06-22 Caron Michael R Semiconductor die positioning system and a method of bonding a semiconductor die to a substrate
US7646636B2 (en) * 2007-02-16 2010-01-12 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
JP2010257340A (ja) * 2009-04-27 2010-11-11 Toshiba Corp 情報処理装置、情報処理方法及びプログラム
US9098399B2 (en) * 2011-08-31 2015-08-04 SMART Storage Systems, Inc. Electronic system with storage management mechanism and method of operation thereof
KR20130061967A (ko) 2011-12-02 2013-06-12 삼성전자주식회사 메모리 시스템 및 그것의 웨어 레벨링 방법
US9671962B2 (en) * 2012-11-30 2017-06-06 Sandisk Technologies Llc Storage control system with data management mechanism of parity and method of operation thereof
US20140306172A1 (en) * 2013-04-12 2014-10-16 Sony Corporation Integrated circuit system with non-volatile memory and method of manufacture thereof
US9256371B2 (en) * 2013-05-28 2016-02-09 Globalfoundries Inc. Implementing reinforcement learning based flash control
US9431113B2 (en) * 2013-08-07 2016-08-30 Sandisk Technologies Llc Data storage system with dynamic erase block grouping mechanism and method of operation thereof
US9612773B2 (en) * 2013-11-21 2017-04-04 Samsung Electronics Co., Ltd. User device having a host flash translation layer (FTL), a method for transferring an erase count thereof, a method for transferring reprogram information thereof, and a method for transferring a page offset of an open block thereof
US9535831B2 (en) * 2014-01-10 2017-01-03 Advanced Micro Devices, Inc. Page migration in a 3D stacked hybrid memory
KR20160032910A (ko) 2014-09-17 2016-03-25 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
US10284153B2 (en) * 2014-10-03 2019-05-07 Skyworks Solutions, Inc. Peak voltage limiting circuits and methods for power amplifiers
US10509770B2 (en) * 2015-07-13 2019-12-17 Samsung Electronics Co., Ltd. Heuristic interface for enabling a computer device to utilize data property-based data placement inside a nonvolatile memory device
KR102513491B1 (ko) * 2015-07-15 2023-03-27 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102333361B1 (ko) * 2015-11-23 2021-12-06 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102727958B1 (ko) * 2016-12-28 2024-11-11 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR102804489B1 (ko) * 2016-12-30 2025-05-09 에스케이하이닉스 주식회사 컨트롤러 및 컨트롤러의 동작 방법
KR102681659B1 (ko) * 2017-01-12 2024-07-05 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작 방법
KR20180110412A (ko) * 2017-03-29 2018-10-10 에스케이하이닉스 주식회사 메모리 시스템 및 이의 동작 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Jung-Wook Park 외 3인, "A hybrid flash translation layer design for SLC-MLC flash memory based multibank solid state disk" (2011)*
Micron, "Technical Note SMART Attributes for the C400 SSD" (2013)*

Also Published As

Publication number Publication date
US11403015B2 (en) 2022-08-02
KR20200053965A (ko) 2020-05-19
US20200150868A1 (en) 2020-05-14
CN111176555B (zh) 2023-08-01
CN111176555A (zh) 2020-05-19

Similar Documents

Publication Publication Date Title
KR102648618B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102694483B1 (ko) 컨트롤러 및 그것의 동작방법
KR102517681B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102532563B1 (ko) 메모리 장치 및 그것의 동작방법
KR102761223B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102737416B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200064568A (ko) 메모리 시스템 및 그것의 동작방법
KR102748625B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20190044798A (ko) 컨트롤러 및 컨트롤러의 동작방법
KR20200019430A (ko) 컨트롤러 및 그것의 동작방법
KR20190143073A (ko) 메모리 시스템 및 그것의 동작방법
KR102586786B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102725203B1 (ko) 데이터 처리 시스템 및 그의 동작방법
KR102567314B1 (ko) 메모리 시스템 및 그것의 동작방법
KR20200006378A (ko) 컨트롤러 및 그것의 동작방법
KR102730162B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102520412B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102513498B1 (ko) 컨트롤러, 그것의 동작방법 및 컨트롤러를 포함하는 메모리 시스템
KR102697321B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102704708B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102741401B1 (ko) 데이터 처리 시스템 및 그것의 동작방법
KR102689927B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102654308B1 (ko) 메모리 시스템 및 그것의 동작방법
KR102687593B1 (ko) 컨트롤러 및 그것의 동작방법
KR102526526B1 (ko) 메모리 시스템 및 그것의 동작방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181109

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211105

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181109

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240531

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240821

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240904

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240905

End annual number: 3

Start annual number: 1

PG1601 Publication of registration