KR102717397B1 - 적층체의 제조 방법 및 기판의 제조 방법 - Google Patents

적층체의 제조 방법 및 기판의 제조 방법 Download PDF

Info

Publication number
KR102717397B1
KR102717397B1 KR1020190135045A KR20190135045A KR102717397B1 KR 102717397 B1 KR102717397 B1 KR 102717397B1 KR 1020190135045 A KR1020190135045 A KR 1020190135045A KR 20190135045 A KR20190135045 A KR 20190135045A KR 102717397 B1 KR102717397 B1 KR 102717397B1
Authority
KR
South Korea
Prior art keywords
substrate
support
adhesive
adhesive layer
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020190135045A
Other languages
English (en)
Other versions
KR20200050393A (ko
Inventor
마사히토 다나베
미치히로 스고
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Publication of KR20200050393A publication Critical patent/KR20200050393A/ko
Application granted granted Critical
Publication of KR102717397B1 publication Critical patent/KR102717397B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H01L21/185—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0036—Heat treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/0008—Organic ingredients according to more than one of the "one dot" groups of C08K5/01 - C08K5/59
    • C08K5/0016—Plasticisers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/13—Phenols; Phenolates
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/15—Heterocyclic compounds having oxygen in the ring
    • C08K5/151—Heterocyclic compounds having oxygen in the ring having one oxygen atom in the ring
    • C08K5/1515—Three-membered rings
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J183/00—Adhesives based on macromolecular compounds obtained by reactions forming in the main chain of the macromolecule a linkage containing silicon, with or without sulfur, nitrogen, oxygen, or carbon only; Adhesives based on derivatives of such polymers
    • C09J183/04—Polysiloxanes
    • H01L21/02076—
    • H01L21/324—
    • H01L24/03—
    • H01L24/27—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/30—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/013—Manufacture or treatment of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/019—Manufacture or treatment of bond pads
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7436—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to support a device or a wafer when forming electrical connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
    • H10P72/7442—Separation by peeling

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Physics & Mathematics (AREA)
  • Thermal Sciences (AREA)
  • Laminated Bodies (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Lining Or Joining Of Plastics Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)

Abstract

[과제] 기판과 지지체를 가접착재를 통해서 용이하게 접합할 수 있고, 열 프로세스 내성이 우수하고, 박리도 용이해서, 박형 기판의 생산성을 높일 수 있는, 적층체의 제조 방법을 제공한다.
[해결수단] 이면을 가공해야 할 기판의 비가공면과 지지체를, 가접착재를 통해서 접합시키는 적층체의 제조 방법으로서, 상기 기판의 비가공면 및 상기 지지체 중, 어느 한쪽 또는 양쪽에 상기 가접착재를 적층하는 공정 (a)와, 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정 (b)와, 상기 기판과 상기 지지체를, 상기 가접착재를 통해서 접합하는 공정 (c)를 갖고, 상기 공정 (b)에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 상기 공정 (c)에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시하는 것을 특징으로 하는 적층체의 제조 방법.

Description

적층체의 제조 방법 및 기판의 제조 방법{METHOD FOR MANUFACTURING LAMINATE AND METHOD FOR MANUFACTURING SUBSTRATE}
본 발명은, 적층체의 제조 방법 및 기판의 제조 방법에 관한 것이다.
3차원의 반도체 실장은, 한층 더한 고밀도, 대용량화를 실현하기 위해서 필수로 되어 왔다. 3차원 실장 기술이란, 1개의 반도체 칩을 박형화하고, 추가로 이것을 실리콘 관통 전극(TSV; through silicon via)에 의해 결선하면서 다층으로 적층해 가는 반도체 제작 기술이다. 이것을 실현하기 위해서는, 반도체 회로를 형성한 기판을 비회로 형성면(「이면」이라고도 한다) 연삭에 의해 박형화하고, 추가로 이면에 TSV를 포함하는 전극 형성을 행하는 공정이 필요하다.
종래, 실리콘 기판의 이면 연삭 공정에서는, 연삭면의 반대측에 보호 테이프를 붙여서, 연삭 시의 기판 파손을 방지하고 있다. 그러나, 이 테이프는 유기 수지 필름을 지지 기재에 사용하고 있고, 유연성이 있는 반면, 강도나 내열성이 불충분해서, TSV 형성 공정이나 이면에서의 배선층 형성 공정을 행하기 위해서는 적합하지 않다.
그래서, 반도체 기판을 실리콘, 유리 등의 지지체에 접착층을 통해서 접합 함으로써, 이면 연삭, TSV나 이면 전극 형성의 공정에 충분히 견딜 수 있는 시스템이 제안되어 있다. 이때 중요한 것이, 기판을 지지체에 접합할 때의 접착층이다. 이것은 기판을 지지체에 간극없이 접합할 수 있고, 후속 공정에 견딜만큼 충분한 내구성이 필요하고, 또한 마지막에 박형 기판을 지지체로부터 간편하게 박리할 수 있는 것이 요구되고 있다. 이와 같이, 마지막에 박리하는 점에서, 본 명세서에서는, 이 접착층을 가접착층, 사용하는 재료를 가접착재라 칭하기로 한다.
지금까지의 가접착층을 사용한, 공지된 적층체의 제조 방법으로서는, 기판과 지지체의 한쪽 혹은 양쪽에 가접착층을 형성하고, 접합 장치 내에서 필요에 따라 기판과 지지체를 미리 동일한 온도로 가열한 후에 접합을 행하는 기술이 제안되어 있다(특허문헌 1, 2). 이들 접합 방법에서는, 접합 온도에 있어서의 용융 점도가 다른 재료를 통해서 접합하는 경우에 문제가 있었다.
일본특허공개 제2004-64040호 공보 일본특허 제6059631호
본 발명은 상기 문제점을 감안하여 이루어진 것으로, 기판과 지지체를, 가접착재를 통해서 용이하게 접합할 수 있고, CVD(화학적 기상 성장) 등의 열 프로세스 내성이 우수하고, 박리도 용이하고, 박형 기판의 생산성을 높일 수 있는, 적층체의 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 달성하기 위해서, 본 발명에서는, 이면을 가공해야 할 기판의 비가공면(기판의 이면이 아닌 면)과 지지체를, 가접착재를 통해서 접합시키는 적층체의 제조 방법으로서, 상기 기판의 비가공면 및 상기 지지체 중, 어느 한쪽 또는 양쪽에 상기 가접착재를 적층하는 공정 (a)와, 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정 (b)와, 상기 기판과 상기 지지체를, 상기 가접착재를 통해서 접합하는 공정 (c)를 갖고, 상기 공정 (b)에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 상기 공정 (c)에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시하는 것을 특징으로 하는 적층체의 제조 방법을 제공한다.
본 발명의 적층체의 제조 방법이면, 기판과 지지체를, 가접착재를 통해서 용이하게 접합할 수 있고, CVD(화학적 기상 성장) 등의 열 프로세스 내성이 우수하고, 박리도 용이해서, 박형 기판의 생산성을 높일 수 있다.
이 경우, 상기 공정 (c)에서는, 상기 기판의 온도와 상기 지지체의 온도가 10℃ 이상 다른 상태에서 접합을 개시하는 것이 바람직하다.
이러한 온도 조건의 적층체의 제조 방법이면, 요철 기판에 대한 매립성에 대해 우수하기 때문에 바람직하다.
또한 본 발명에서는, 상기 가접착재로서, 적어도 상기 기판측에 위치하는 제1 가접착재층 (A)와, 해당 제1 가접착재층 (A)보다 상기 지지체측에 위치하는 제2 가접착재층 (B)의 2층 이상을 갖는 가접착재를 사용하는 것이 바람직하다.
이러한 가접착재이면, 용융 점도 등 다른 특성의 가접착재층을 필요에 따라 따로따로 선택할 수 있다.
이 경우, 상기 제1 가접착재층 (A)와 상기 제2 가접착재층 (B)의 용융 점도비 α/β가, 25℃에 있어서의 용융 점도비로 10 이하이고, 100℃ 이상 200℃ 이하에 있어서의 최저 용융 점도비로 100 이상인 가접착재를 사용하는 것이 바람직하다.
가접착재가 이러한 용융 점도비이면, 접합 처리를 단시간에 행할 수 있기 때문에 바람직하다.
또한 본 발명에서는, 상기 공정 (a)에 있어서, 상기 제1 가접착재층 (A)와 상기 제2 가접착재층 (B)가 인접하도록 형성해서 상기 가접착재를 적층하는 것이 바람직하다.
또한 이 경우, 상기 제2 가접착재층 (B)가 열경화성 수지를 포함하고, 해당 열경화성 수지를 경화해서 이루어지는 경화막의 동적 점탄성 측정에 의해 측정되는 탄성률이, 25℃에 있어서, 50㎫ 이상 1㎬ 이하인 가접착재를 사용하는 것이 바람직하다.
경화막이 이러한 탄성률이 되는 제2 가접착재층 (B)이면, 가고정 시, 특히 기판 연삭 후에 기판이 휘는 일이 없기 때문에 바람직하다.
또한 본 발명에서는, 상기 제2 가접착재층 (B)를, 하기 일반식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균해서 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 열경화성 수지 조성물에 의해 형성하는 것이 바람직하다.
Figure 112019110342476-pat00001
[식 중, R1 내지 R4는 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이다. 단 A+B=1이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다.
Figure 112019110342476-pat00002
(식 중, Z는
Figure 112019110342476-pat00003
중 어느 것에서 선택되는 2가의 유기기이고, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. k는 0, 1, 2 중 어느 것이다.)]
이러한 제2 가접착재층 (B)이면, 내열성이 한층 더 우수하기 때문에 바람직하다.
또한 본 발명에서는, 상기 제2 가접착재층 (B)를, 하기 일반식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균해서 2개 이상의 페놀기를 갖는 페놀 화합물, 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 열경화성 수지 조성물에 의해 형성하는 것이 바람직하다.
Figure 112019110342476-pat00004
[식 중, R7 내지 R10은 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, n은 1 내지 100의 정수이고, D는 양수, C는 0 또는 양수이다. 단, C+D=1이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다.
Figure 112019110342476-pat00005
(식 중, V는
Figure 112019110342476-pat00006
중 어느 것에서 선택되는 2가의 유기기이고, p는 0 또는 1이다. 또한, R11, R12는 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. h는 0, 1, 2 중 어느 것이다.)]
이러한 제2 가접착재층 (B)이면, 내열성이 한층 더 우수하기 때문에 바람직하다.
또한, 본 발명은, 기판의 제조 방법으로서, 상기 적층체의 제조 방법에 의해 적층체를 얻은 후, 상기 기판의 이면을 가공하는 공정 (d)를 행하고, 그 후 추가로 상기 적층체로부터 상기 지지체와 상기 가접착재를 제거한 후, 상기 기판을 세정하는 공정 (e)를 갖고, 상기 공정 (e)에 있어서, 기판을 세정한 후의 지지체를 제거한 측의 면의 물 접촉각을 30° 미만으로 하는 기판의 제조 방법을 제공한다.
이러한 기판의 제조 방법이면, 계속되는 공정에서 가접착재 유래의 불량이 발생하지 않고, 관통 전극 구조나 범프 접속 구조를 갖는 박형 기판을 용이하게 제조할 수 있는 기판을 제조할 수 있다.
이상과 같이, 본 발명의 적층체의 제조 방법이면, 특히 용융 점도가 다른 재료를 통해서 용이하게 적층체를 제조할 수 있다. 이와 같이 용융 점도가 다른 재료가 사용 가능해짐으로써, 여러가지 재료를 사용해서 적층체를 제조하는 것이 가능해진다. 또한, 적층체의 제조에 수반하는 공극 등의 결함의 발생을 미연에 방지하는 것이 가능해져서, 박형 기판의 제조성을 대폭으로 높일 수 있다.
도 1은 본 발명의 적층체의 제조 방법에서 얻어지는 적층체의 일례를 나타내는 구성도이다.
도 2는 본 발명의 접합 전의 기판과 지지체의 가열을 실시하는 일례를 도시하는 구성도이다.
도 3은 본 발명의 접합 직후의 적층체의 일례를 나타내는 구성도이다.
상기한 바와 같이 가접착이 용이하고, 기판 또는 지지체에 대한 가접착재 형성 속도가 빠르고, 치수 안정성이 우수하고, CVD와 같은 기판 열 프로세스 내성이 우수하고, 박리도 용이하고, 박형 기판의 생산성을 높일 수 있는 기판 가공용 가접착재가 요구되고 있다.
본 발명자들은, 상기 목적을 달성하기 위해서 예의 검토를 행한 결과, 접합 개시 전에 기판과 지지체를 미리 가열하는 공정에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 기판과 지지체를, 가접착재를 통해서 접합하는 공정에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시함으로써, 관통 전극 구조나, 범프 접속 구조를 갖는 박형 기판을, 간단하게 제조할 수 있는 것을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명은, 이면을 가공해야 할 기판의 비가공면과 지지체를, 가접착재를 통해서 접합시키는 적층체의 제조 방법으로서, 상기 기판의 비가공면 및 상기 지지체 중, 어느 한쪽 또는 양쪽에 상기 가접착재를 적층하는 공정 (a)와, 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정 (b)와, 상기 기판과 상기 지지체를, 상기 가접착재를 통해서 접합하는 공정 (c)를 갖고, 상기 공정 (b)에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 상기 공정 (c)에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시하는 것을 특징으로 하는 적층체의 제조 방법이다.
이러한 본 발명의 적층체의 제조 방법이면, 용융 점도가 다른 재료를 통해서 접합할 때 공극 등의 결함없이 적층체를 제조할 수 있다. 따라서, 본 발명에서는, 이면을 가공해야 할 기판의 비가공면과 지지체를, 가접착재를 통해서 접합한 적층체를 용이하게 얻을 수 있다.
이하, 본 발명에 대해서 상세히 설명하지만, 본 발명은 이들에 한정되는 것은 아니다.
[적층체]
도 1은 본 발명의 적층체의 제조 방법에 의해 얻어지는 적층체의 일례를 나타내는 구성도이다. 도 1에 도시한 바와 같이, 상기 적층체는, 기판(1)과 지지체(3)가 가접착재(2)를 통해서 접합된 것이다.
기판(1)은, 예를 들어 한쪽 면이 회로 형성면이며, 가공해야 할 다른 쪽 면(이면)이 회로 비형성면인 기판이다. 본 발명을 적용할 수 있는 기판은, 통상, 반도체 기판이다. 해당 반도체 기판의 예로서는, 원반상의 웨이퍼나, 각기판 등을 들 수 있다. 웨이퍼의 예로서는, 실리콘 웨이퍼뿐만 아니라, 게르마늄 웨이퍼, 갈륨-비소 웨이퍼, 갈륨-인 웨이퍼, 갈륨-비소-알루미늄 웨이퍼 등을 들 수 있다. 해당 기판의 두께는, 특별히 제한은 없지만, 전형적으로는 600 내지 800㎛, 보다 전형적으로는 625 내지 775㎛이다.
지지체(3)로서는, 특별히 한정되지 않지만, 실리콘 웨이퍼나 유리판, 석영 웨이퍼 등의 기판이 사용 가능하다. 본 발명에 있어서는, 반드시, 지지체를 통해서 가접착재에 방사 에너지선을 조사할 필요는 없고, 지지체는, 광선 투과성을 갖지 않는 것이어도 된다.
가접착재(2)는 기판을 지지체에 접합할 때의 접착층이 되고, 기판을 지지체에 간극없이 접합할 수 있어, 후속 공정에 견딜만큼 충분한 내구성을 가지며, 또한 마지막에 박형 기판을 지지체로부터 간편하게 박리할 수 있는 것이면 특별히 한정되지 않는다. 또한, 본 발명에서 사용하는 가접착재(2)는, 단층이어도 되지만, 복수의 층으로 구성할 수도 있다. 이하, 이와 같이 가접착재를 구성하는 각 층을 가접착재층이라고도 한다. 본 발명의 적층체의 제조 방법에 사용되는 가접착재(2)로서는, 적어도 상기 기판측에 위치하는 제1 가접착재층 (A)와, 해당 제1 가접착재층 (A)보다 상기 지지체측에 위치하는 제2 가접착재층 (B)의 2층 이상을 갖는 가접착재가 바람직하다.
가접착재(2)가, 제1 가접착재층 (A)와 제2 가접착재층 (B)를 포함하는 경우의 적층체를 도 1에 도시한다.
이하에서는, 도 1에 도시하는 적층체의 제조 방법을 중심으로 설명하지만, 본 발명은 이것에 한정되지 않는다. 또한, 본 발명의 적층체의 제조 방법에 사용하는 가접착재는, 제1 가접착재층 (A)와, 제2 가접착재층 (B)를 갖는 가접착재를 중심으로 설명하지만, (A), (B) 어느 한쪽만을 구비하고 있어도 되고, (A), (B) 이외의 층을 구비하고 있어도 된다.
[적층체의 제조 방법]
본 발명의 적층체의 제조 방법은, 이면을 가공해야 할 기판(반도체 회로 등을 갖는 기판)의 비가공면(기판의 이면이 아닌 면: 반도체 회로가 형성된 쪽의 면)과 지지체를, 가접착재를 통해서 접합하는 적층체의 제조 방법으로서, 이하의 공정을 갖는다.
공정 (a): 기판의 비가공면 및 지지체 중, 어느 한쪽 또는 양쪽에 가접착재를 적층하는 공정
공정 (b): 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정
공정 (c): 상기 기판과 상기 지지체를, 가접착재를 통해서 접합하는 공정
본 발명에서는, 상기 공정 (b)에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 상기 공정 (c)에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시한다. 가열 시간은 특별히 제한은 없지만, 30초 내지 5분 정도가 바람직하다. 가접착재는 그것이 적층된 기판 및/또는 지지체와 함께 가열된다.
또한, 본 발명에서는, 접합 장치 내의 챔버 내 등 소정의 위치에 기판·지지체가 세트되고 나서, 기판과 지지체를 접촉시킬 때까지의 상태를 접합 개시 전으로 한다.
도 2에, 본 발명의 접합 전의 기판과 지지체의 가열을 실시하는 일례를 나타낸다. 도 2에 도시한 바와 같이, 접합 장치 내에 배치된 기판 설치 플레이트(4) 상에 기판(1)을, 지지체 설치 플레이트(5) 상에 미리 가접착재(2)를 적층한 지지체(3)를 설치한다. 각 플레이트(4, 5)는 임의의 가열 수단을 구비하고 있고, 이에 의해 기판측과 지지체측을 각각 개별로 임의의 온도로 가열할 수 있다.
본 발명의 적층체의 제조 방법에서는, 공정 (b)에 있어서, 기판 온도가 50℃ 이상 250℃ 이하로 미리 가열되고, 지지체 온도가 50℃ 이상 250℃ 이하로 미리 가열됨과 함께, 공정 (c)에서는, 기판 온도와 지지체 온도가 달랐던 상태에서 동시에 접합이 개시된다.
또한, 기판 온도와 지지체 온도의 온도차는, 적절히 설정할 수 있지만, 10℃ 이상 다른 상태에서 접합이 개시되는 것이 바람직하다. 온도차의 상한은 100℃ 이하의 차로 하는 것이 좋고, 하한은, 특별히 한정되지 않지만, 20℃ 이상의 차를 마련하면 더욱 좋다. 나아가, 기판의 온도쪽이, 지지체 온도보다 고온으로 하는 것이 바람직하다.
이러한 접합 방법이면, 접합 공정에서 유래하는 공극 등의 결함의 발생을 충분히 억제할 수 있다.
-공정 (a)-
공정 (a)는, 기판의 비가공면(이면이 아닌 면) 및 지지체 중, 어느 한쪽 또는 양쪽에 가접착재를 적층하는 공정이다. 이하에서는, 지지체에 가접착재를 적층하는 공정을 중심으로 설명하지만, 기판측에 가접착재를 적층하는 것도 가능하다.
가접착재는, 예를 들어 수지 조성물 용액을 스핀 코트, 롤 코터 등 공지된 방법에 의해, 기판의 비가공면 및 지지체 중, 어느 한쪽 또는 양쪽(이하, 「지지체 등」이라고도 한다)에 적층(형성)할 수 있다. 이 경우, 스핀 코트 후, 그의 용제의 휘발 조건에 따라, 80 내지 200℃, 바람직하게는 100 내지 180℃의 온도에서, 미리 용제의 휘발을 행한 후 사용에 제공된다.
2층 이상을 포함하는 가접착재를 적층하는 경우에는, 각 층을 기판과 지지체 각각에 형성해도 되고, 기판만 또는 지지체만에 복수층 형성해도 된다. 복수층 형성하는 경우에는, 1층째를 형성한 후, 한번 더, 마찬가지 방법에 의해 1층째에 인접해서 2층째를 형성할 수 있다. 각 층은 상기의 방법에 의해 형성할 수 있다.
또한, 미리 이형 기재 상에 필름상으로 형성된 가접착재를, 라미네이션 함으로써, 지지체 등에 가접착재를 적층해도 된다.
지지체 등에 가접착재를 적층하는 장치로서는, 시판되는 장치를 사용할 수 있다. 스핀 코트에 의해 적층하는 경우에는 도포 장치, 예를 들어 SUSS사의 XBS300 등이 사용 가능하고, 라미네이션에 의해 적층하는 경우에는 진공 라미네이터, 예를 들어 타카토리사의 TEAM-300 등을 들 수 있다.
-공정 (b)-
공정 (b)는, 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정이다. 본 공정은 접합 장치 내에서 행할 수 있다. 이 경우, 가열 수단은, 접합 장치에 내장되고, 기판 및 지지체를 설치하는 플레이트(챔버)에 히터가 내장되어 있다. 또한, 히터는 공지된 가열 장치이면, 특히 문제 없다. 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열을 행한다.
바람직하게는 10℃ 이상 다른 온도에서 가열을 행하고, 보다 바람직하게는 20℃ 이상 다른 온도에서 가열을 행한다.
-공정 (c)-
공정 (c)는, 상기 기판과 상기 지지체를, 가접착재를 통해서 접합하는 공정이다. 감압 하에서 맞붙이고, 접합하는 것이 바람직하다. 예를 들어, 공정 (b)에서 가열된 온도 조건에서 진공 하(감압 하; 압력 1㎩ 이하), 이 기판을 균일하게 압착하고 접합함으로써, 기판과 지지체가 가접착재를 통해서 접합된 적층체가 형성된다. 이때, 압착시키는 시간은 10초 내지 10분, 바람직하게는 30초 내지 5분이다.
예를 들어, 도 2에 도시한 바와 같이, 기판 설치 플레이트(4) 상에 기판(1)을, 지지체 설치 플레이트(5) 상에 가접착재(2)를 적층한 지지체(3)를 설치한 후, 기판측과 지지체측을 각각 다른 소정의 온도로 가열한 상태에서, 도 3에 도시한 바와 같이, 기판(1)을 지지체(3)의 가접착재(2)가 적층된 측에 감압 하에서 균일하게 압착하고, 접합한다.
기판 맞붙임 장치로서는, 웨이퍼의 경우에는 시판 중인 웨이퍼 접합 장치, 예를 들어 EVG사의 EVG520IS, 850TB, SUSS사의 XBS300 등을 들 수 있다.
[가접착재층]
본 발명에서 사용하는 가접착재는, 단층이어도 되지만, 복수의 층으로 구성할 수도 있다. 가접착재로서, 적어도 기판측에 위치하는 제1 가접착재층 (A)와, 해당 제1 가접착재층 (A)보다 지지체측에 위치하는 제2 가접착재층 (B)의 2층 이상을 갖는 가접착재를 사용하는 것이 바람직하다. 또한, 제3 가접착재층 (C)나 그 밖의 기능성층을 가질 수도 있다.
이 경우, 상기 제1 가접착재층 (A)와 상기 제2 가접착재층 (B)의 용융 점도비 α/β가, 25℃에 있어서의 용융 점도비로 10 이하, 바람직하게는 0.05 내지 5, 더욱 바람직하게는 0.05 내지 1이고, 100℃ 이상 200℃ 이하에 있어서의 최저 용융 점도비로 100 이상, 바람직하게는 100 내지 1000, 더욱 바람직하게는 120 내지 500인 가접착재를 사용하는 것이 바람직하다.
가접착재가 이러한 용융 점도비이면, 접합 처리를 단시간에 행할 수 있기 때문에 바람직하다. 또한, 이러한 용융 점도비의 가접착재이면, 접합 시에 가접착재가 기판 외주부에 부착되는 일이 없기 때문에, 바람직하다.
이하, 본 발명의 적층체의 제조 방법에 사용되는 가접착재(가접착재층)에 대해서 상세히 설명하지만, 사용할 수 있는 가접착재는 이것에 한정되지 않는다.
-제1 가접착재층 (A)-
제1 가접착재층 (A)는, 가접착재를 구성하는 가접착재층 중 기판측에 위치하는 것이다. 그 재료는 특별히 한정되지 않지만, 단차를 갖는 기판 등에 대한 적용성으로부터, 양호한 매립성을 갖는 열가소성 수지가 적합하게 사용된다. 이후에서는, 제1 가접착재층 (A)가, 열가소성 수지로 구성되는 예에 대해서 상세히 설명하지만, 본 발명의 적층체의 제조 방법에 사용되는 가접착재는, 이들에 한정되지 않는다.
제1 가접착재층 (A)는, 오르가노폴리실록산을 갖지 않는, 유리 전이 온도 -80 내지 150℃ 정도의 열가소성 수지가 바람직하고, 예를 들어 올레핀계 열가소성 엘라스토머, 폴리부타디엔계 열가소성 엘라스토머, 스티렌계 열가소성 엘라스토머, 스티렌·부타디엔계 열가소성 엘라스토머, 스티렌·폴리올레핀계 열가소성 엘라스토머 등을 들 수 있고, 특히 내열성이 우수한 수소 첨가 폴리스티렌계 엘라스토머가 적합하다.
이러한 열가소성 수지로서는, 시판품을 사용할 수 있고, 구체적으로는 터프테크(아사히 가세이 케미컬즈), 에스폴렉스 SB 시리즈(스미토모 가가꾸), 라발론(미쯔비시 가가꾸), 셉톤(쿠라레), DYNARON(JSR) 등을 들 수 있다. 또한, 제오넥스(닛본 제온)로 대표되는 시클로올레핀 폴리머 및 TOPAS(일본 폴리플라스틱)로 대표되는 환상 올레핀 코폴리머를 들 수 있다.
상기한 바와 같이 제1 가접착재층 (A)의 열가소성 수지로서는, 열가소성 엘라스토머인 것이 바람직하다. 또한, 2종 이상의 수지를 병용해도 된다.
이러한 것이면, 박형 기판 제작 후, 이 기판으로부터 가접착재를, 한층 더 용이하게 박리나 세정할 수 있기 때문에, 깨지기 쉬운 박형 기판을 보다 용이하게 취급할 수 있다.
상기 열가소성 수지층 조성물은, 용제에 용해해서 (A)층 용액으로 하고, 가접착재층의 형성에 사용할 수 있다. 용제로서는, 탄화수소계 용제, 바람직하게는 노난, p-멘탄, 피넨, 이소옥탄, 메시틸렌 등을 들 수 있지만, 그의 코팅성에서, 노난, p-멘탄, 이소옥탄, 메시틸렌이 보다 바람직하다. 또한, 필요에 따라 여과를 행해도 된다. 그 후, 포워드 롤 코터, 리버스 롤 코터, 콤마 코터, 다이 코터, 립 코터, 그라비아 코터, 딥 코터, 에어 나이프 코터, 캐필러리 코터, 레이징 & 라이징(R&R) 코터, 블레이드 코터, 바 코터, 애플리케이터, 압출 성형기 등을 사용해서 이형 기재 상에 도포하는 것이 바람직하다. 그 후, (A)층 용액이 도포된 이형 기재를 인라인으로 용제의 제거를 행함으로써, 제1 가접착재층 (A)를 형성한다.
이때, 형성되는 막 두께에 제약은 없지만, 적합하게는 0.5 내지 80㎛, 더욱 바람직하게는 0.5 내지 50㎛의 막 두께로 형성된다. 또한, 이 열가소성 수지에는, 그의 내열성 향상의 목적에서 산화 방지제나, 코팅성 향상을 위해 계면 활성제를 첨가할 수 있다. 산화 방지제의 구체예로서는, 디-t-부틸페놀 등이 적합하게 사용된다. 계면 활성제의 예로서는, 불소 실리콘계 계면 활성제 X-70-1102(신에쯔 가가꾸 고교 가부시키가이샤제) 등이 적합하게 사용된다.
-제2 가접착재층 (B)-
제2 가접착재층 (B)는, 가접착재를 구성하는 가접착재층 중, 상기 제1 가접착재층 (A)보다 지지체측에 위치하는 가접착재층이다. 그의 재료는 특별히 한정되지 않지만, 열경화성 수지를 포함하는 것이 바람직하고, 실리콘계 수지를 포함하는 것이 보다 바람직하다. 하기 일반식 (1) 및/또는 (3)으로 표시되는 열경화성 실록산 변성 중합체(실록산 결합 함유 중합체)를 주성분으로 하는 열경화성 수지 조성물에 의해 형성되는 것이 특히 바람직하다. 또한, 상기 수지 조성물은 필요에 따라서 가교제나 경화 촉매를 포함할 수 있다.
또한, 제2 가접착재층 (B)에는, 하기 일반식 (1)로 표시되는 중합체와, 하기 일반식 (3)으로 표시되는 중합체를 병용할 수 있다. 그 경우의 비율(질량비)은, 바람직하게는 (1):(3)=0.1:99.9 내지 99.9:0.1, 보다 바람직하게는 (1):(3)=1:99 내지 99:1이다.
<일반식 (1)의 중합체(페놀성 실록산 중합체)>
하기 일반식 (1)로 표시되는 반복 단위를 갖는 겔 투과 크로마토그래피(GPC)에 의한 폴리스티렌 환산 중량 평균 분자량이 3,000 내지 500,000, 바람직하게는 10,000 내지 100,000인 실록산 결합 함유 중합체.
Figure 112019110342476-pat00007
[식 중, R1 내지 R4는 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다. A+B=1이다. 또한, 바람직하게는 A는 0 내지 0.9, B는 0.1 내지 1, 또한 A가 0보다 큰 경우에는, 바람직하게는 A는 0.1 내지 0.7, B는 0.3 내지 0.9이다.
Figure 112019110342476-pat00008
(식 중, Z는
Figure 112019110342476-pat00009
중 어느 것에서 선택되는 2가의 유기기이고, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. k는 0, 1, 2 중 어느 것이다.)]
이 경우, R1 내지 R4의 구체예로서는, 메틸기, 에틸기, 페닐기 등을 들 수 있고, m은, 1 내지 100의 정수이고, 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한, B/A는, 0보다 크고 20보다 작은 것이 바람직하고, 특히 0.5 내지 5인 것이 바람직하다.
<일반식 (3)의 중합체(에폭시 변성 실록산 중합체)>
하기 일반식 (3)으로 표시되는 반복 단위를 갖는 GPC에 의한 폴리스티렌 환산 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체.
Figure 112019110342476-pat00010
[식 중, R7 내지 R10은 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, n은 1 내지 100의 정수이고, D는 양수, C는 0 또는 양수이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다. C+D=1이다. 또한, 바람직하게는 C는 0 내지 0.9, D는 0.1 내지 1, 또한 C가 0보다 큰 경우에는, 바람직하게는 C는 0.1 내지 0.7, D는 0.3 내지 0.9이다.
Figure 112019110342476-pat00011
(식 중, V는
Figure 112019110342476-pat00012
중 어느 것에서 선택되는 2가의 유기기이고, p는 0 또는 1이다. 또한, R11, R12는 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. h는 0, 1, 2 중 어느 것이다.)]
이 경우, R7 내지 R10의 구체예로서는, 상기 일반식 (1) 중 R1 내지 R4로 예시한 것과 마찬가지의 것을 들 수 있다. 또한, n은 1 내지 100의 정수이고, 바람직하게는 3 내지 60, 보다 바람직하게는 8 내지 40의 정수이다. 또한, D/C는 0보다 크고 20보다 작은 것이 바람직하고, 특히 0.5 내지 5인 것이 바람직하다.
<가교제>
상기 일반식 (1) 및/또는 (3)의 열경화성 실록산 변성 중합체를 주성분으로 하는 열경화성 조성물은, 그의 열경화를 위해서, 일반식 (1)의 페놀성 실록산 중합체의 경우에는, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균해서 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상의 가교제를 함유할 수 있다.
여기서, 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지로서는, 이하의 것을 들 수 있다. 예를 들어, 포르말린 또는 포르말린-알코올에 의해 변성된 멜라민 수지(축합물)는, 변성 멜라민 모노머(예를 들어 트리메톡시메틸모노메틸올멜라민), 또는 이의 다량체(예를 들어 이량체, 삼량체 등의 올리고머체)를 공지된 방법에 따라서 포름알데히드와 원하는 분자량이 될 때까지 부가 축합 중합시켜서 얻을 수 있다. 또한, 이들은 1종 또는 2종 이상을, 혼합해서 사용할 수 있다.
또한, 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지(축합물)의 제조는, 예를 들어 공지된 방법에 따라서 원하는 분자량의 요소 축합물을 포르말린으로 메틸올화해서 변성하고, 또는 이것을 추가로 알코올로 알콕시화해서 변성해서 행해도 된다. 포르말린 또는 포르말린-알코올에 의해 변성된 요소 수지의 구체예로서는, 예를 들어 메톡시메틸화 요소 축합물, 에톡시메틸화 요소 축합물, 프로폭시메틸화 요소 축합물 등을 들 수 있다. 또한, 이들은 1종 또는 2종 이상을, 혼합해서 사용할 수 있다.
또한, 1분자 중에 평균해서 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물로서는, 예를 들어 (2-히드록시-5-메틸)-1,3-벤젠디메탄올, 2,2',6,6'-테트라메톡시메틸비스페놀 A 등을 들 수 있다. 또한, 이들 페놀 화합물은 1종 또는 2종 이상을, 혼합해서 사용할 수 있다.
한편, 일반식 (3)의 에폭시 변성 실록산 중합체(실록산 결합 함유 중합체)의 경우에는, 1분자 중에 평균해서 2개 이상의 페놀기를 갖는 페놀 화합물 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상을 가교제로서 함유할 수 있다.
여기서, 일반식 (1) 및/또는 (3)에 사용되는 다관능 에폭시기를 갖는 에폭시 화합물로서는, 특별히 그 제약은 없지만, 2관능, 3관능, 4관능 이상의 다관능 에폭시 수지, 예를 들어 니혼 가야쿠(주)제의 EOCN-1020, EOCN-102S, XD-1000, NC-2000-L, EPPN-201, GAN, NC6000이나 하기 식과 같은 가교제를 함유할 수 있다.
Figure 112019110342476-pat00013
상기 일반식 (3)의 에폭시 변성 실록산 중합체의 경우, 가교제로서의 1분자 중에 평균해서 2개 이상의 페놀기를 갖는 페놀 화합물의 구체예로서는, m,p-계 크레졸노볼락 수지, 예를 들어 아사히 유키자이 고교(주)제 EP-6030G나, 3관능 페놀 화합물, 예를 들어 혼슈 가가꾸 고교(주)제 Tris-P-PA나, 4관능성 페놀 화합물, 예를 들어 아사히 유키자이 고교(주)제 TEP-TPA 등을 들 수 있다.
가교제의 배합량은, 상기 일반식 (1)이나 식 (3)의 열경화성 중합체(실록산 결합 함유 중합체) 100질량부에 대하여 0.1 내지 50질량부로 할 수 있고, 바람직하게는 0.1 내지 30질량부, 더욱 바람직하게는 1 내지 20질량부이며, 2종류 또는 3종류 이상을 혼합해서 배합해도 된다.
또한, 열경화성 중합체 100질량부에 대하여, 산 무수물과 같은 경화 촉매를 10질량부 이하 함유시켜도 된다.
[그 밖의 성분]
상기 열경화성 수지 층 조성물은, 용제에 용해해서 (B)층 용액으로서, 가접착재층의 형성에 사용할 수 있다. 용제로서는, 예를 들어 시클로헥사논, 시클로펜타논, 메틸-2-n-아밀케톤 등의 케톤류; 3-메톡시부탄올, 3-메틸-3-메톡시부탄올, 1-메톡시-2-프로판올, 1-에톡시-2-프로판올 등의 알코올류; 프로필렌글리콜모노메틸에테르, 에틸렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 에틸렌글리콜모노에틸에테르, 프로필렌글리콜디메틸에테르, 디에틸렌글리콜디메틸에테르 등의 에테르류; 프로필렌글리콜모노메틸에테르아세테이트, 프로필렌글리콜모노에틸에테르아세테이트, 락트산에틸, 피루브산에틸, 아세트산부틸, 3-메톡시프로피온산메틸, 3-에톡시프로피온산에틸, 아세트산tert-부틸, 프로피온산tert-부틸, 프로필렌글리콜모노-tert-부틸에테르아세테이트, γ-부티로락톤 등의 에스테르류 등을 들 수 있고, 이들 중 1종을 단독으로 또는 2종 이상을 병용할 수 있다. 또한, 필요에 따라 여과를 행해도 된다. 그 후, (A)층과 마찬가지 방법으로, 이형 기재에 형성된 (A)층 상에 도포하고, 용제를 제거함으로써, (B)층을 형성한다.
또한, 내열성을 더욱 높이기 위해서, 열경화성 중합체 100질량부에 대하여, 공지된 산화 방지제, 실리카 등의 필러를 50질량부 이하 첨가해도 된다. 또한, 도포 균일성을 향상시키기 위해서, 계면 활성제를 첨가해도 된다.
제2 가접착재층 (B) 중에 첨가할 수 있는 산화 방지제의 구체예로서는, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명: 아데카스탭 AO-60) 등의 힌더드 페놀계 화합물을 들 수 있다.
이때, 형성되는 막 두께는 특별히 한정되지 않지만, 바람직하게는 5 내지 150㎛, 더욱 바람직하게는 10 내지 120㎛이다. 막 두께가 5㎛ 이상이면, 기판 박형화의 연삭 공정에 충분히 견딜 수 있고, 150㎛ 이하이면 TSV 형성 공정 등의 열처리 공정에서 수지 변형을 일으킬 우려가 없고, 실용에 견딜 수 있기 때문에 바람직하다.
-제3 가접착재층 (C)-
본 발명의 적층체의 제조 방법에 사용되는 가접착재는, 필요에 따라 제3 가접착재층을 더 가져도 된다. 제3 가접착재층을 사용하는 경우, 특히 하기 (c1), (c2), (c3) 성분을 함유하는 조성물(열경화성 실록산 중합체 조성물)인 것이 바람직하다.
(c1) 분자 중에 알케닐기를 갖는 오르가노폴리실록산: 100질량부,
(c2) 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노하이드로겐폴리실록산: 상기 (c1) 성분 중의 알케닐기에 대한 (c2) 성분 중의 Si-H기의 몰비가 0.3 내지 15가 되는 양.
(c3) 백금계 촉매: 유효 성분(질량 환산)으로서 0질량부 초과 0.5질량부 이하.
이하, 각 성분에 대해서 설명한다.
<(c1) 성분>
(c1) 성분은, 분자 중에 알케닐기를 갖는 오르가노폴리실록산이다. (c1) 성분은, 바람직하게는 1분자 중의 Si 몰수에 대한 알케닐기의 몰수(알케닐기 몰수/Si 몰수)가 0.3 내지 10mol%인 알케닐기를 함유하는, 직쇄상 또는 분지상의 오르가노폴리실록산이다. 특히 바람직하게는, 상기 Si 몰수에 대한 알케닐기의 몰수가 0.6 내지 9mol%의 알케닐기를 함유하는 오르가노폴리실록산이다.
이러한 오르가노폴리실록산으로서, 구체적으로는 하기 식 (5) 및/또는 (6)으로 표시되는 것을 들 수 있다.
R13 (3-a)X1 aSiO-(R13X1SiO)l-(R13 2SiO)r-SiR13 (3-a)X1 a (5)
R13 2(HO)SiO-(R13X1SiO)l+2-(R13 2SiO)r-SiR13 2(OH) (6)
(식 중, R13은 각각 독립적으로, 지방족 불포화 결합을 갖지 않는 1가 탄화수소기, X1은 각각 독립적으로 알케닐기 함유 1가 유기기, a는 0 내지 3의 정수이다. 또한, 식 (5)에 있어서, 2a+l은 1분자 중에 알케닐기 함유량이 0.3 내지 10mol%가 되는 수이다. 식 (6)에 있어서, l+2는 1분자 중에 알케닐기 함유량이 0.3 내지 10mol%가 되는 수이다. l은 0 또는 500 이하의 양수이고, r은 1 내지 10,000의 양수이다.)
상기 식 중, R13으로서는, 지방족 불포화 결합을 갖지 않는 탄소 원자수 1 내지 10의 1가 탄화수소기가 바람직하고, 예시하면, 메틸기, 에틸기, 프로필기, 부틸기 등의 알킬기; 시클로헥실기 등의 시클로알킬기; 페닐기, 톨릴기 등의 아릴기 등이며, 특히 메틸기 등의 알킬기 또는 페닐기가 바람직하다.
X1의 알케닐기 함유 1가 유기기로서는, 탄소 원자수 2 내지 10의 유기기가 바람직하고, 비닐기, 알릴기, 헥세닐기, 옥테닐기 등의 알케닐기; 아크릴로일프로필기, 아크릴로일메틸기, 메타크릴로일프로필기 등의 (메트)아크릴로일알킬기; 아크릴옥시프로필기, 아크릴옥시메틸기, 메타크릴옥시프로필기, 메타크릴옥시메틸기 등의 (메트)아크릴옥시알킬기; 시클로헥세닐에틸기, 비닐옥시프로필기 등의 알케닐기 함유 1가 탄화수소기를 들 수 있고, 특히, 공업적으로는 비닐기가 바람직하다.
상기 일반식 (5) 중, a는 0 내지 3의 정수이지만, a가 1 내지 3이면, 분자쇄 말단이 알케닐기에서 봉쇄되기 때문에, 반응성이 좋은 이 분자쇄 말단 알케닐기에 의해, 단시간에 반응을 완결할 수 있어 바람직하다. 나아가, 비용면에 있어서, a=1이 공업적으로 바람직하다. 이 알케닐기 함유 오르가노폴리실록산의 성상은 오일상 또는 생고무상인 것이 바람직하다. 이 알케닐기 함유 오르가노폴리실록산은 직쇄상이어도 되고 분지상이어도 된다. 또한, (c1) 성분은 2종 이상을 병용해도 된다.
또한, 상기 (c1) 성분의 GPC에 의한 수 평균 분자량(Mn)은 100000 내지 500000인 것이 바람직하다.
<(c2) 성분>
(c2) 성분은 가교제이며, 1분자 중에 2개 이상의 규소 원자에 결합한 수소 원자(Si-H기)를 함유하는 오르가노하이드로겐폴리실록산이다. (c2) 성분은, 1분자 중에 규소 원자에 결합한 수소 원자(SiH기)를 적어도 2개, 바람직하게는 2개 이상 100개 이하, 더욱 바람직하게는 3개 이상 50개 이하 갖는 것이며, 직쇄상, 분지상, 또는 환상의 것을 사용할 수 있다.
(c2) 성분의 오르가노하이드로겐폴리실록산의 25℃에 있어서의 점도는, 1 내지 5,000m㎩·s인 것이 바람직하고, 5 내지 500m㎩·s인 것이 더욱 바람직하다. 이 오르가노하이드로겐폴리실록산은 2종 이상의 혼합물이어도 된다. 또한, 점도는 회전 점도계에 의해 측정된다.
(c2) 성분은, (c1) 성분 중의 알케닐기에 대한 (c2) 성분 중의 Si-H기의 몰비(Si-H기/알케닐기)가 0.3 내지 15, 바람직하게는 0.3 내지 10, 특히 바람직하게는 1 내지 8의 범위가 되도록 배합한다. 이 SiH기와 알케닐기의 몰비가 0.3 이상인 경우, 가교 밀도가 낮아질 우려가 없고, 점착제층이 경화하지 않는다고 한 문제가 일어날 우려가 없기 때문에 바람직하다. 15 이하이면, 가교 밀도가 너무 높아질 우려가 없어, 충분한 점착력 및 태크가 얻어진다.
<(c3) 성분>
(c3) 성분은 백금계 촉매(즉, 백금족 금속 촉매)이며, 예를 들어 염화백금산, 염화백금산의 알코올 용액, 염화백금산과 알코올과의 반응물, 염화백금산과 올레핀 화합물과의 반응물, 염화백금산과 비닐기 함유 실록산과의 반응물 등을 들 수 있다.
(c3) 성분의 첨가량은 유효량이며, 통상 (c1), (c2)의 합계에 대하여, 백금분(질량 환산)으로서 1 내지 5,000ppm이며, 5 내지 2,000ppm인 것이 바람직하다. 1ppm이상이면 조성물의 경화성이 저하될 일도 없고, 가교 밀도가 낮아질 일도, 보유력이 저하될 일도 없다. 5,000ppm 이하이면 처리액의 사용 가능 시간을 길게 할 수 있다.
상기 열경화성 실록산 중합체 조성물은, 용제에 용해해서 (C)층 용액으로서, 가접착재층의 형성에 사용할 수 있다. 용제로서는, 예를 들어 펜탄, 헥산, 시클로헥산, 이소옥탄, 노난, 데칸, p-멘탄, 피넨, 이소도데칸, 리모넨 등의 탄화수소계 용제나 헥사메틸디실록산이나 옥타메틸트리실록산 등의 휘발성 저분자 실록산이 적합하게 사용되고, 이들 중 1종을 단독으로 또는 2종 이상을 병용할 수 있다. 또한, 이 열경화성 실록산 중합체 조성물에는, 공지된 산화 방지제를 내열성 향상을 위해 첨가할 수 있다. 또한, 필요에 따라 여과를 행해도 된다. 그 후, (A)층, (B)층과 마찬가지 방법으로 (B)층 상에 (C)층을 형성하거나, 보호 필름 상에 도포하고, 용제를 제거한 후, (B)층 상에 맞붙임으로써, (C)층을 갖는 가접착재를 형성할 수 있다.
이때, 형성되는 막 두께는 0.1 내지 30㎛, 특히는 1.0 내지 15㎛ 사이에 있는 것이 바람직하다. 막 두께가 0.1㎛ 이상이면, 기판이나 지지체로부터의 박리가 한층 더 용이해진다. 한편, 막 두께가 30㎛ 이하이면 박형 웨이퍼를 형성하는 경우의 연삭 공정에 충분히 견딜 수 있다. 또한, 이 열경화성 실록산 중합체층 (C)에는, 내열성을 더욱 높이기 위해서, 실리카 등의 필러를, 열경화성 실록산 중합체의 각 성분 (c1), (c2), (c3)의 혼합한 합계 100질량부에 대하여, 50질량부 이하 첨가해도 된다.
이 (C)층은, (A)층 및 (B)층의 중간층으로 할 수도 있지만, 기판측에서 보아 (A)층, (B)층, (C)층의 순으로 마련할 수도 있다.
[기판의 제조 방법]
이상의 공정에 의해 얻어진 적층체는 추가로, CVD 가공이나 연마·절삭 가공을 실시하고, 그 후 지지체로부터 기판을 박리함으로써, 박형 웨이퍼를 얻을 수 있다.
또한, 얻어지는 박형 웨이퍼의 두께는, 전형적으로는 5 내지 300㎛, 보다 전형적으로는 10 내지 100㎛가 바람직하다.
즉, 본 발명은, 기판의 제조 방법도 제공한다. 즉, 상기 적층체의 제조 방법에 의해 적층체를 얻은 후, 상기 기판의 이면을 가공하는 공정 (d)를 행하고, 그 후, 용액 박리, 기계 박리 등의 박리 공정 후, 추가로 상기 적층체로부터 상기 지지체와 상기 가접착재를 제거한 후, 상기 기판을 세정하는 공정 (e)를 갖고, 상기 공정 (e)에 있어서, 기판을 세정한 후의 지지체를 제거한 측의 면의 물 접촉각을 30° 미만으로 하는 기판의 제조 방법이다. 이 때 사용하는 세정액은, 일반적인 유기 용제를 사용한 세정액을 사용할 수 있다.
상기 기판의 이면을 가공하는 공정 (d)는, 특별히 한정되지 않지만, CVD 가공이나 연마·절삭 가공 등을 실시하는 공정을 들 수 있다. 상기 공정 (e)에 있어서, 상기 적층체로부터 지지체와 가접착재를 제거하는 방법과, 기판을 세정하는 방법도 특별히 한정되지 않고 공지된 방법을 사용할 수 있다. 예를 들어, 지지체와 가접착재를 제거하는 방법으로서는, 기판으로부터 이들을 박리 제거하는 방법을 들 수 있고, 기판을 세정하는 방법으로서는, 잔류한 가접착재 등을 용해할 수 있는 세정 용제를 분무한 후, 추가로 임의의 용제를 분무해서 린스를 행하는 방법을 들 수 있다.
또한, 세정한 기판의 물 접촉각을 측정하기 위해서는, 공지된 측정 방법을 사용하면 된다. 예를 들어, 세정성 시험 후의 기판의 물 접촉각은, 교와 가이멘 가가꾸(주)제 접촉각계 DM-301을 사용하여 측정할 수 있다.
이상과 같은 기판의 제조 방법이면, 계속되는 공정에서 가접착재 유래의 불량이 발생하지 않고, 관통 전극 구조나 범프 접속 구조를 갖는 박형 기판을 용이하게 제조할 수 있는 기판을 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 나타내서 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다. 또한, 하기 예에서 부는 질량부이다. 또한, Me은 메틸기, Vi는 비닐기를 나타낸다.
[수지 용액 제작예 1]
수소 첨가 스티렌·이소프렌·부타디엔 공중합체인 열가소성 수지 셉톤 4033(스티렌 30% 함유, 쿠라레제) 24g을 이소노난 176g에 용해하고, 12질량%의 수소 첨가 스티렌·이소프렌·부타디엔 공중합체의 이소노난 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 열가소성 수지의 이소노난 용액 (A-1)을 얻었다.
[수지 용액 제작예 2]
수소 첨가 스티렌·이소프렌·부타디엔 공중합체인 열가소성 수지 셉톤 4044(스티렌 32% 함유, 쿠라레제) 30g을 이소노난 176g에 용해하고, 12질량%의 수소 첨가 스티렌·이소프렌·부타디엔 공중합체의 이소노난 용액을 얻었다. 얻어진 용액을 0.2㎛의 멤브레인 필터로 여과하여, 열가소성 수지의 이소노난 용액 (A-2)를 얻었다.
[수지 용액 제작예 3]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 플라스크 내에 9,9'-비스(3-알릴-4-히드록시페닐)플루오렌 (M-1) 43.1g, 평균 구조식 (M-3)으로 표시되는 오르가노하이드로겐실록산 29.5g, 톨루엔 135g, 염화백금산 0.04g을 투입하고, 80℃로 승온했다. 그 후, 1,4-비스(디메틸실릴)벤젠 (M-5) 17.5g을 1시간 걸쳐서 플라스크 내에 적하했다. 이때, 플라스크 내 온도는, 85℃까지 상승했다. 적하 종료 후, 추가로 80℃에서 2시간 숙성한 후, 톨루엔을 증류 제거함과 함께, 시클로헥사논을 80g 첨가하여, 수지 고형분 농도 50질량%의 시클로헥사논을 용제로 하는 수지 용액을 얻었다. 이 용액의 수지분의 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 45,000이었다. 또한, 이 수지 용액 50g에, 가교제로서 에폭시 가교제인 EOCN-1020(니혼 가야쿠(주)제)을 7.5g, 경화 촉매로서, 와코 쥰야꾸 고교(주)제, BSDM(비스(tert-부틸술포닐)디아조메탄)을 0.2g, 또한 산화 방지제로서, 테트라키스[메틸렌-(3,5-디-t-부틸-4-히드록시하이드로신나메이트)]메탄(상품명:아데카스탭 AO-60)을 0.1g 첨가하고, 1㎛의 멤브레인 필터로 여과하여, 수지 용액 (B-1)을 얻었다. 상기 수지를 경화해서 이루어지는 경화막의 동적 점탄성 측정에 의해 측정되는 탄성률은, 25℃에 있어서 300㎫였다.
[수지 용액 제작예 4]
교반기, 온도계, 질소 치환 장치 및 환류 냉각기를 구비한 5L 플라스크 내에 에폭시 화합물 (M-2) 84.1g을 톨루엔 600g에 용해 후, 화합물 (M-3) 294.6g, 화합물 (M-4) 25.5g을 추가하고, 60℃로 가온했다. 그 후, 카본 담지 백금 촉매(5질량%) 1g을 투입하고, 내부 반응 온도가 65 내지 67℃로 승온하는 것을 확인 후, 추가로 90℃까지 가온하고, 3시간 숙성했다. 이어서 실온까지 냉각 후, 메틸이소부틸케톤(MIBK) 600g을 추가하고, 본 반응 용액을 필터로 가압 여과함으로써 백금 촉매를 제거했다. 이 수지 용액 중의 용제를 감압 증류 제거함과 함께, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA) 270g을 첨가하여, 고형분 농도 60질량%의 PGMEA를 용제로 하는 수지 용액을 얻었다. 이 수지 용액 중의 수지 분자량을 GPC에 의해 측정하면, 폴리스티렌 환산으로 중량 평균 분자량 28,000이었다. 또한 이 수지 용액 100g에 4관능 페놀 화합물인 TEP-TPA(아사히 유키자이 고교(주)제)를 9g, 테트라히드로 무수 프탈산(신니혼 리카(주)제, 리카시드 HH-A) 0.2g을 첨가하고, 1㎛의 멤브레인 필터로 여과하여, 수지 용액 (B-2)를 얻었다. 상기 수지를 경화해서 이루어지는 경화막의 동적 점탄성 측정에 의해 측정되는 탄성률은, 25℃에 있어서 500㎫였다.
Figure 112019110342476-pat00014
[수지 용액 제작예 5]
3몰%의 비닐기를 양 말단 및 측쇄에 갖고, 분자 말단이 SiMe2Vi기로 봉쇄되어 있고, GPC에 의한 수 평균 분자량(Mn)이 50,000인 폴리디메틸실록산 100부 및 이소도데칸 400부를 포함하는 용액에, 하기 식 (M-7)로 표시되는 오르가노하이드로겐폴리실록산 10부(알케닐기에 대하여 2몰)를 첨가해서 혼합했다. 추가로 폴리디메틸실록산 100부에 대해, 백금 촉매 CAT-PL-5(신에쯔 가가꾸 고교 가부시키가이샤제)를 0.05부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실록산 중합체 용액 (C-1)을 얻었다.
Figure 112019110342476-pat00015
[수지 용액 제작예 6]
3몰%의 비닐기를 양 말단 및 측쇄에 갖고, 분자 말단이 SiMe2Vi기로 봉쇄되어 있고, GPC에 의한 수 평균 분자량(Mn)이 50,000인 폴리디메틸실록산 100부 및 이소도데칸 400부를 포함하는 용액에, 하기 식 (M-6)으로 표시되는 오르가노하이드로겐폴리실록산 5부(알케닐기에 대하여 2몰)를 첨가해서 혼합했다. 추가로 폴리디메틸실록산 100부에 대해, 백금 촉매 CAT-PL-5(신에쯔 가가꾸 고교 가부시키가이샤제)를 0.05부 첨가하고, 0.2㎛의 멤브레인 필터로 여과하여, 열경화성 실록산 중합체 용액 (C-2)를 얻었다.
Figure 112019110342476-pat00016
(실시예 1)
상기 열가소성 수지 용액 (A-1)을, 필름 코터로서 콤마 코터를 사용하여, 이형 기재로서의 폴리에틸렌테레프탈레이트(PET) 필름(두께 38㎛) 상에 도공 속도 0.4m/min으로 도포하고, 건조해서 제1 가접착재층인 (A-1)층을 제작했다. 계속해서 상기 수지 용액 (B-1)을, 필름 코터로서 콤마 코터를 사용하여, 상기 (A-1)층이 형성된 폴리에틸렌테레프탈레이트(PET) 필름 상에 도공 속도 0.4m/min으로 도포하고, 건조해서 제2 가접착재층인 (B-1)층을 제작했다. 또한, 상기 열경화성 실록산 중합체 용액 (C-1)을, 필름 코터로서 콤마 코터로 사용하고, 상기 (B-1)층 및 (A-1)층이 형성된 폴리에틸렌테레프탈레이트(PET) 필름 상에, 도공 속도 0.4m/min으로 도포, 건조하여, 제3 가접착재층인 (C-1)층을 제작했다. 그 후, 제작한 필름의 표면에, 보호 필름으로서 폴리에틸렌(PE) 필름(두께100㎛)을 압력 1㎫로 맞붙이고, 속도: 0.4m/min, 장력: 30N 하, 플라스틱관에 권취하여, 직경 130㎜의 필름 롤을 제작했다.
공정 (a): 기판의 비가공면, 혹은 지지체에 가접착재를 적층하는 공정
직경 200㎜(두께: 500㎛)의 유리판을 지지체로 하고, 진공 라미네이터 TEAM-100((주)타카토리제)을 사용하여, 진공 챔버 내를 진공도 80㎩로 설정하고, 상기 기판 가공용 가접착 필름 롤로부터 보호 필름을 박리하면서, (A-1)층, (B-1)층 및 (C-1)층을 포함하는 복합 필름상 가접착재를 연신하고, 지지체에 (C-1)층이 배치되도록 라미네이션한 후, 이형 기재를 제거했다.
공정 (b): 접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정
표면에 높이 40㎛, 직경 40㎛의 구리 포스트가 전체면에 형성된 직경 200㎜ 실리콘 웨이퍼(두께: 725㎛)를 기판으로서 사용하고, 상기 기판의 구리 포스트면과, 공정 (a)에서 제작한 상기 지지체의 가접착재층면이 대향하도록, 진공 맞붙임 장치(EVG520IS) 내에서 표 1에 기재된 온도에서 미리 가열을 행하였다.
공정 (c): 상기 기판과 상기 지지체를, 가접착재를 통해서 접합하는 공정
공정 (b)에서 배치한 기판과 지지체를, 챔버 내 압력 10-3mbar 이하, 하중은 5kN으로 접합을 개시했다. 그리고, 해당 적층체를 표 1에 기재된 온도에서, 표 1에 기재된 시간에서 가열을 행하여, 접착시키고, 접합시키고, 이어서 180℃에서 1시간 오븐을 사용해서 적층체를 가열하여, (B-1)층과 (C-1)층을 경화시켜서, 시료를 제작했다.
(실시예 2 내지 5 및 비교예 1 내지 4)
표 1에 기재된 조건에서, 실시예 1과 마찬가지로 처리하고, 시료를 제작했다. 또한, 표 1의 가접착재의 란에 있어서, 예를 들어 「A-1/B-1/C-1」이란, 가접착재가 (A-1)층, (B-1)층 및 (C-1)층을 포함하고, 상기 (C-1)층이 지지체에 배치되는 것을 나타낸다.
또한, 여기에서는, 기판 접착 후의 이상을 눈으로 보고 판별하기 위해서 지지체로서 유리판을 사용했지만, 웨이퍼 등의 광을 투과하지 않는 실리콘 기판도 사용 가능하다.
그 후, 이 접합된 기판(시료)에 대하여, 하기 시험을 행하여, 실시예 및 비교예의 결과를 표 1에 나타냈다. 또한, 하기의 순으로 평가를 실시했지만, 이면 연삭 내성 시험 이후의 평가로 판정이 「×」가 된 시점에서, 그 이후의 평가를 중지했다.
-접착성 시험-
상술한 바와 같이, 180℃에서 1시간 오븐을 사용해서 가열 경화시켜서 얻어진 적층체(시료)를 실온까지 냉각하고, 그 후의 계면의 접착 상황을 눈으로 보고 확인했다. 계면에서의 기포 등의 이상이 발생하지 않은 경우를 양호하다고 평가하고 「○」로 나타내고, 이상이 발생한 경우를 불량이라고 평가하고 「×」로 나타냈다.
-이면 연삭 내성 시험-
그라인더((주)디스코제, DAG810)로 다이아몬드 지석을 사용하여, 상술한 바와 같이 180℃에서 1시간 오븐을 사용해서 가열 경화시켜서 얻어진 적층체(시료)에 대해서, 실리콘 웨이퍼의 이면 연삭을 행하였다. 최종 기판 두께 50㎛까지 그라인드한 후, 광학 현미경(100배)으로 크랙, 박리 등의 이상의 유무를 조사했다. 이상이 발생하지 않은 경우를 「○」로 나타내고, 이상이 발생한 경우를 「×」로 나타냈다.
-CVD 내성 시험-
실리콘 웨이퍼를 이면 연삭한 후의 가공체를 CVD 장치에 도입하여, 2㎛의 SiO2막의 생성 실험을 행하고, 그 때의 외관 이상의 유무를 조사했다. 외관 이상이 발생하지 않은 경우를 「○」로 나타내고, 보이드, 웨이퍼 팽창, 웨이퍼 파손 등이 발생한 경우를 「×」로 나타냈다. CVD 내성 시험의 조건은, 이하와 같다.
장치명: 플라스마 CVD PD270STL(삼코(주)제)
RF500W, 내압 40㎩
TEOS(테트라에틸오르토실리케이트):O2=20sc㎝:680sc㎝
-박리성 시험-
기판의 박리성은, 이하의 방법으로 평가했다. 먼저, CVD 내성 시험을 종료한 웨이퍼 가공체의 50㎛까지 박형화한 웨이퍼측에 다이싱 프레임을 사용해서 다이싱 테이프를 붙이고, 이 다이싱 테이프면을 진공 흡착에 의해, 흡착판에 세트했다. 그 후, 실온에서, 유리의 1점을 핀셋으로 들어 올림으로써, 유리 기판을 박리했다. 50㎛의 웨이퍼를 깨지 않고 박리할 수 있는 경우를 「○」로 나타내고, 깨짐 등의 이상이 발생한 경우를 불량이라고 평가하고 「×」로 나타냈다.
-세정 제거성 시험-
상기 박리성 시험 종료 후의 다이싱 테이프를 통해서 다이싱 프레임에 장착된 200㎜ 웨이퍼(내열성 시험 조건에 노출된 것)를, 스핀 코터에 세트하고, 세정 용제로서 이소노난을 3분간 분무한 뒤, 웨이퍼를 회전시키면서 이소프로필알코올(IPA)을 분무로 린스를 행하였다. 그 후, 외관을 관찰해서 잔존하는 접착재 수지의 유무를 눈으로 보고 체크했다. 수지의 잔존이 확인되지 않는 것을 양호라 평가하고 「○」로 나타내고, 수지의 잔존이 확인된 것을 불량이라 평가하고 「×」로 나타냈다.
-접촉각 시험-
상기 세정성 시험 후의 웨이퍼의 물 접촉각을, 하기 장치를 사용해서 측정했다. 5회 측정한 접촉각의 평균값을 표 1에 나타낸다.
측정 장치: 교와 가이멘 가가꾸(주)제 접촉각계 DM-301
-용융 점도 측정-
레오미터(HAAKE MARS II(에코 세이키 가부시키가이샤제))를 사용하여, 갭 500㎛, 샘플 직경 8㎜, 승온 속도 10℃/min, 주파수 1㎐로 25℃ 내지 200℃까지의 범위에서 측정을 행하였다. 각 층의 용융 점도비 α/β를 표 1에 나타낸다.
점도비(25℃): 25℃에 있어서의 용융 점도비
점도비(최저): 100℃ 이상 200℃ 이하에 있어서의 최저 용융 점도비
표 1에 도시된 바와 같이, 본 발명의 요건을 충족시키는 접합 전의 가열 조건에서는, 기판과 지지체와의 가접착이 용이하고, 박리도 용이하고, 특히 세정 제거성이 우수한 것을 알 수 있다(실시예 1 내지 5). 한편, 접합 전의 가열 조건이 본 발명의 요건을 충족시키지 않는 비교예 1 내지 4에서는, 접착성, 혹은 세정 제거성에 문제가 있었다.
또한, 본 발명은, 상기 실시 형태에 한정되는 것은 아니다. 상기 실시 형태는 예시이며, 본 발명의 특허 청구 범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 마찬가지 작용 효과를 발휘하는 것은, 어떠한 것이든 본 발명의 기술적 범위에 함유된다.
1 : 기판
2 : 가접착재
(A) : 제1 가접착재층
(B) : 제2 가접착재층
3 : 지지체
4 : 기판 설치 플레이트
5 : 지지체 설치 플레이트

Claims (9)

  1. 이면을 가공해야 할 기판의 비가공면과 지지체를, 가접착재를 통해서 접합시키는 적층체의 제조 방법으로서,
    상기 가접착재로서, 적어도 상기 기판측에 위치하는 제1 가접착재층 (A)와, 해당 제1 가접착재층 (A)보다 상기 지지체측에 위치하는 제2 가접착재층 (B)의 2층 이상을 갖는 동시에, 상기 제1 가접착재층 (A)와 상기 제2 가접착재층 (B)의 용융 점도비 α/β가, 25℃에 있어서의 용융 점도비로 10 이하이고, 100℃ 이상 200℃ 이하에 있어서의 최저 용융 점도비로 100 이상인 가접착재를 사용하고,
    상기 기판의 비가공면 및 상기 지지체 중, 어느 한쪽 또는 양쪽에 상기 가접착재를 적층하는 공정 (a)와,
    접합 개시 전에 상기 기판과 상기 지지체를 미리 가열하는 공정 (b)와,
    상기 기판과 상기 지지체를, 상기 가접착재를 통해서 접합하는 공정 (c)를 갖고,
    상기 공정 (b)에 있어서, 상기 기판을 50℃ 이상 250℃ 이하의 온도로 가열하고, 상기 지지체를 50℃ 이상 250℃ 이하 또한 상기 기판과 다른 온도로 가열함과 함께, 상기 공정 (c)에서는, 미리 가열된 상기 기판의 온도와 상기 지지체의 온도가 다른 상태에서, 접합을 개시하는 것을 특징으로 하는 적층체의 제조 방법.
  2. 제1항에 있어서, 상기 공정 (c)에서는, 상기 기판의 온도와 상기 지지체의 온도가 10℃ 이상 다른 상태에서 접합을 개시하는 것을 특징으로 하는 적층체의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 공정 (b)에 있어서, 상기 기판의 온도를 상기 지지체의 온도보다도 높게 하는 것을 특징으로 하는 적층체의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 공정 (a)에 있어서, 상기 제1 가접착재층 (A)와 상기 제2 가접착재층 (B)가 인접하도록 형성해서 상기 가접착재를 적층하는 것을 특징으로 하는 적층체의 제조 방법.
  5. 제1항 또는 제2항에 있어서, 상기 제2 가접착재층 (B)가 열경화성 수지를 포함하고, 해당 열경화성 수지를 경화해서 이루어지는 경화막의 동적 점탄성 측정에 의해 측정되는 탄성률이, 25℃에 있어서, 50㎫ 이상 1㎬ 이하인 가접착재를 사용하는 것을 특징으로 하는 적층체의 제조 방법.
  6. 제1항 또는 제2항에 있어서, 상기 제2 가접착재층 (B)를, 하기 일반식 (1)로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 포르말린 또는 포르말린-알코올에 의해 변성된 아미노 축합물, 멜라민 수지, 요소 수지, 1분자 중에 평균해서 2개 이상의 메틸올기 또는 알콕시메틸올기를 갖는 페놀 화합물 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 열경화성 수지 조성물에 의해 형성하는 것을 특징으로 하는 적층체의 제조 방법.
    Figure 112024039778150-pat00018

    [식 중, R1 내지 R4는 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, m은 1 내지 100의 정수이고, B는 양수, A는 0 또는 양수이다. 단 A+B=1이다. X는 하기 일반식 (2)로 표시되는 2가의 유기기이다.
    Figure 112024039778150-pat00019

    (식 중, Z는
    Figure 112024039778150-pat00020

    중 어느 것에서 선택되는 2가의 유기기이고, N은 0 또는 1이다. 또한, R5, R6은 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. k는 0, 1, 2 중 어느 것이다.)]
  7. 제1항 또는 제2항에 있어서, 상기 제2 가접착재층 (B)를, 하기 일반식 (3)으로 표시되는 반복 단위를 갖는 중량 평균 분자량이 3,000 내지 500,000인 실록산 결합 함유 중합체 100질량부에 대하여, 가교제로서 1분자 중에 평균해서 2개 이상의 페놀기를 갖는 페놀 화합물 및 1분자 중에 평균해서 2개 이상의 에폭시기를 갖는 에폭시 화합물에서 선택되는 어느 1종 이상을 0.1 내지 50질량부 함유하는 열경화성 수지 조성물에 의해 형성하는 것을 특징으로 하는 적층체의 제조 방법.
    Figure 112024039778150-pat00021

    [식 중, R7 내지 R10은 동일하거나 상이해도 되는 탄소 원자수 1 내지 8의 1가 탄화수소기를 나타낸다. 또한, n은 1 내지 100의 정수이고, D는 양수, C는 0 또는 양수이다. 단, C+D=1이다. 또한, Y는 하기 일반식 (4)로 표시되는 2가의 유기기이다.
    Figure 112024039778150-pat00022

    (식 중, V는
    Figure 112024039778150-pat00023

    중 어느 것에서 선택되는 2가의 유기기이고, p는 0 또는 1이다. 또한, R11, R12는 각각 탄소 원자수 1 내지 4의 알킬기 또는 알콕시기이고, 서로 동일하거나 상이해도 된다. h는 0, 1, 2 중 어느 것이다.)]
  8. 제1항 또는 제2항에 있어서, 상기 가접착재로서, 기판측에서 보아 제1 가접착재층 (A), 제2 가접착재층 (B), 제3 가접착재층 (C)의 순이 되도록 추가로 제3 가접착재층 (C)를 마련하는 것을 특징으로 하는 적층체의 제조 방법.
  9. 기판의 제조 방법으로서,
    제1항 또는 제2항에 기재된 적층체의 제조 방법에 의해 적층체를 얻은 후, 상기 기판의 이면을 가공하는 공정 (d)를 행하고, 그 후 추가로 상기 적층체로부터 상기 지지체와 상기 가접착재를 제거한 후, 상기 기판을 세정하는 공정 (e)를 갖고,
    상기 공정 (e)에 있어서, 기판을 세정한 후의 지지체를 제거한 측의 면의 물 접촉각을 30° 미만으로 하는 것을 특징으로 하는 기판의 제조 방법.
KR1020190135045A 2018-11-01 2019-10-29 적층체의 제조 방법 및 기판의 제조 방법 Active KR102717397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018206753 2018-11-01
JPJP-P-2018-206753 2018-11-01

Publications (2)

Publication Number Publication Date
KR20200050393A KR20200050393A (ko) 2020-05-11
KR102717397B1 true KR102717397B1 (ko) 2024-10-16

Family

ID=68424588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190135045A Active KR102717397B1 (ko) 2018-11-01 2019-10-29 적층체의 제조 방법 및 기판의 제조 방법

Country Status (6)

Country Link
US (1) US11183417B2 (ko)
EP (1) EP3648147B1 (ko)
JP (1) JP7220135B2 (ko)
KR (1) KR102717397B1 (ko)
CN (1) CN111146133B (ko)
TW (1) TWI814931B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102576310B1 (ko) * 2018-03-30 2023-09-07 린텍 가부시키가이샤 경화 봉지체의 휨 방지용 적층체, 및 경화 봉지체의 제조 방법
FR3135728A1 (fr) * 2022-05-17 2023-11-24 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de collage temporaire

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182016A (ja) * 2007-01-24 2008-08-07 Tokyo Electron Ltd 貼り合わせ装置、貼り合わせ方法
EP2738797A2 (en) 2012-11-30 2014-06-04 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, wafer processing member, temporary adhering material for processing wafer, and manufacturing method of thin wafer
US20170069521A1 (en) 2014-03-18 2017-03-09 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6059631B2 (ja) 1980-03-14 1985-12-26 アマノ株式会社 タイムレコ−ダ−用カ−ドロツク装置
JPS6059631U (ja) 1983-09-29 1985-04-25 株式会社東芝 フェ−ズロックドル−プ回路
US7534498B2 (en) 2002-06-03 2009-05-19 3M Innovative Properties Company Laminate body, method, and apparatus for manufacturing ultrathin substrate using the laminate body
JP4565804B2 (ja) 2002-06-03 2010-10-20 スリーエム イノベイティブ プロパティズ カンパニー 被研削基材を含む積層体、その製造方法並びに積層体を用いた極薄基材の製造方法及びそのための装置
JP4652030B2 (ja) * 2004-11-29 2011-03-16 東京応化工業株式会社 サポートプレートの貼り付け方法
US7635617B2 (en) 2007-04-27 2009-12-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
JP2013004872A (ja) * 2011-06-20 2013-01-07 Hitachi Chem Co Ltd 半導体装置の製造方法、フィルム状接着剤及び接着剤シート
JP5975528B2 (ja) * 2012-10-11 2016-08-23 信越化学工業株式会社 ウエハ加工体、ウエハ加工用部材、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6589766B2 (ja) * 2015-08-18 2019-10-16 信越化学工業株式会社 ウエハ加工用接着材、ウエハ積層体及び薄型ウエハの製造方法
JP6502824B2 (ja) * 2015-10-19 2019-04-17 信越化学工業株式会社 ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6610510B2 (ja) * 2015-11-26 2019-11-27 信越化学工業株式会社 ウエハ積層体及びその製造方法
JP6463664B2 (ja) * 2015-11-27 2019-02-06 信越化学工業株式会社 ウエハ加工体及びウエハ加工方法
JP6536464B2 (ja) * 2016-04-26 2019-07-03 信越化学工業株式会社 洗浄剤組成物及び薄型基板の製造方法
JP6859708B2 (ja) * 2017-01-10 2021-04-14 昭和電工マテリアルズ株式会社 半導体装置を製造する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182016A (ja) * 2007-01-24 2008-08-07 Tokyo Electron Ltd 貼り合わせ装置、貼り合わせ方法
EP2738797A2 (en) 2012-11-30 2014-06-04 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, wafer processing member, temporary adhering material for processing wafer, and manufacturing method of thin wafer
US20170069521A1 (en) 2014-03-18 2017-03-09 Shin-Etsu Chemical Co., Ltd. Wafer processing laminate, temporary adhesive material for wafer processing, and method for manufacturing thin wafer

Also Published As

Publication number Publication date
US11183417B2 (en) 2021-11-23
CN111146133A (zh) 2020-05-12
CN111146133B (zh) 2025-03-11
US20200144093A1 (en) 2020-05-07
EP3648147A1 (en) 2020-05-06
JP2020097217A (ja) 2020-06-25
TW202030298A (zh) 2020-08-16
KR20200050393A (ko) 2020-05-11
EP3648147B1 (en) 2024-05-01
JP7220135B2 (ja) 2023-02-09
TWI814931B (zh) 2023-09-11

Similar Documents

Publication Publication Date Title
JP6130522B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6325432B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6023737B2 (ja) ウエハ加工体、ウエハ加工用仮接着材、及び薄型ウエハの製造方法
JP6225894B2 (ja) ウエハの仮接着方法及び薄型ウエハの製造方法
KR102494875B1 (ko) 웨이퍼 가공용 가접착재, 웨이퍼 가공체 및 박형 웨이퍼의 제조 방법
JP7542089B2 (ja) 基板加工用仮接着材料及び積層体の製造方法
KR20180133213A (ko) 기판 가공용 가접착 필름 롤, 박형 기판의 제조 방법
KR102717397B1 (ko) 적층체의 제조 방법 및 기판의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000