KR102719331B1 - 반도체 시험 장치 - Google Patents

반도체 시험 장치 Download PDF

Info

Publication number
KR102719331B1
KR102719331B1 KR1020220002675A KR20220002675A KR102719331B1 KR 102719331 B1 KR102719331 B1 KR 102719331B1 KR 1020220002675 A KR1020220002675 A KR 1020220002675A KR 20220002675 A KR20220002675 A KR 20220002675A KR 102719331 B1 KR102719331 B1 KR 102719331B1
Authority
KR
South Korea
Prior art keywords
base unit
probe card
test head
load distribution
testing equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020220002675A
Other languages
English (en)
Other versions
KR20230106933A (ko
Inventor
노형래
이광화
Original Assignee
주식회사 와이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 와이씨 filed Critical 주식회사 와이씨
Priority to KR1020220002675A priority Critical patent/KR102719331B1/ko
Publication of KR20230106933A publication Critical patent/KR20230106933A/ko
Application granted granted Critical
Publication of KR102719331B1 publication Critical patent/KR102719331B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

반도체 시험 장치가 제공된다. 본 발명의 일 실시예에 따른 반도체 시험 장치는, 하나 이상의 테스트 보드를 포함하는 테스트 헤드와, 프로브 카드와, 상기 테스트 헤드와 상기 프로브 카드 사이에 배치되고, 중앙 영역에 형성된 소정 크기의 클램프를 포함하는 베이스 유닛과, 상기 베이스 유닛과 상기 프로브 카드 사이에서 배치되되, 상기 프로브 카드의 외곽 영역에 위치하는 복수의 하중 분산 부재를 포함할 수 있다.

Description

반도체 시험 장치{SEMICONDUCTOR TEST APPARATUS}
본 발명은 반도체 시험 장치에 관한 것이다. 보다 자세하게는, 접촉력에 의해 발생하는 하중을 분산시키는 반도체 시험 장치에 관한 것이다.
반도체 디바이스의 제조 공정에 있어서, 반도체 디바이스의 성능, 기능 등을 시험하기 위해서 반도체 시험 장치가 사용되고 있다. 반도체 시험 장치에서는, 테스트 헤드에 실장된 베이스 유닛을, 프로버에 실장된 프로브 카드에 접속시켜 피시험 디바이스(DUT ： Device Under Test)의 시험을 실시한다.
한편, 프로브 카드를 고정하기 위한 클램프(clamp)를 베이스 유닛의 중앙 영역에 배치하기도 한다.
도 1은 클램프가 배치된 베이스 유닛과 프로브 카드를 구비하는 종래의 반도체 시험 장치를 개략적으로 예시한 도면이다.
도 1을 예시된 바와 같이, 베이스 유닛의 하부 프레임(10)의 중앙 영역에는 클램프(40)가 배치된다. 클램프(40)의 일면은 하부 프레임(10)과 결합될 수 있다. 또한, 베이스 유닛과 프로브 카드가 결합될 때, 클램프(40)의 타면은 프로브 카드의 보강 부재(20)와 접촉될 수 있다.
그런데 프로브 카드의 핀(40) 개수가 증가하면, 클램프(40)와 프로브 카드의 보강 부재(20) 간의 접촉력(contact force)이 증가되어, 도 1과 같이 프로브 카드의 외곽 부분의 처짐 현상이 발생할 수 있다.
이러한 처짐 현상이 발생하는 경우, 핀(40)의 중앙 부분과 외곽 부분의 경사가 발생하게 되어, 웨이퍼(50)에 포함된 피시험 디바이스의 시험을 제대로 수행하지 못할 수 있다.
공개특허 제10-2012-0052862호 (2012년 5월 24일 공개)
본 발명이 해결하고자 하는 기술적 과제는, 반도체 시험을 수행할 때에, 프로브 카드의 평탄도를 유지하고 접촉력에 의한 하중을 분산시키는 반도체 시험 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는, 피시험 디바이스의 검사 오류를 개선하는 반도체 시험 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 또 다른 기술적 과제는, 프로브 카드와 베이스 유닛 간에 접촉 품질을 향상시키는 반도체 시험 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명의 기술분야에서의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 해결하기 위한, 본 발명의 일 실시예에 따른 반도체 시험 장치는, 하나 이상의 테스트 보드를 포함하는 테스트 헤드와, 프로브 카드와, 상기 테스트 헤드와 상기 프로브 카드 사이에 배치되고, 중앙 영역에 형성된 소정 크기의 클램프를 포함하는 베이스 유닛과, 상기 베이스 유닛과 상기 프로브 카드 사이에서 배치되되, 상기 프로브 카드의 외곽 영역에 위치하는 복수의 하중 분산 부재를 포함할 수 있다.
일 실시예에서, 상기 하중 분산 부재는, 상기 프로브 카드의 보강부재 상면에서부터 상기 베이스 유닛의 하부 프레임을 관통하여 형성되는 샤프트와, 상기 샤프트의 상면에 형성되는 스프링을 포함할 수 있다.
몇몇 실시예에서, 상기 하중 분산 부재는 상기 프로브 카드의 보강부재의 상면에 배치되는 하나 이상의 접시 스프링을 포함할 수 있다.
몇몇 실시예에서, 상기 하중 분산 부재는, 상기 베이스 유닛의 하부 프레임과 체결 부재를 통해서 결합될 수 있다.
몇몇 실시예에서, 상기 하나 이상의 접시 스프링은, 복수 개이고, 상기 복수 개의 접시 스프링은 직렬 또는 병렬 배열될 수 있다.
일 실시예에서, 상기 테스트 헤드는, 상기 테스트 헤드의 중앙 영역에 배치되는 베이스 유닛 지지부재를 포함할 수 있다.
일 실시예에서, 상기 베이스 유닛 지지부재는, 일 측이 상기 테스트 헤드의 프레임과 결합되는 공압 클램프와, 일 측이 상기 공압 클램프의 타면과 결합되고, 타 측은 상기 베이스 유닛의 베이스 프레임과 밀착 접촉되는 접촉 부재를 포함할 수 있다.
일 실시예에서, 상기 클램프는, 상기 베이스 유닛의 베이스 프레임과 상기 프로브 카드의 보강 부재 사이에서, 베이스 유닛의 중앙 영역에 배치될 수 있다.
일 실시예에서, 상기 하중 분산 부재는, 접촉력에 따라 발생하는 하중을 상기 프로브 카드의 외곽 영역으로 분산시킬 수 있다.
도 1은 클램프가 배치된 베이스 유닛과 프로브 카드를 구비하는 종래의 반도체 시험 장치를 개략적으로 예시한 도면이다.
도 2는 본 발명의 일 실시예에 따른, 반도체 시험 장치에 배치된 하중 분산 부재를 개략적으로 예시하는 도면이다.
도 3은 본 발명의 일 실시예에 따른, 반도체 테스트 장치를 예시하는 도면이다.
도 4는 베이스 유닛 지지부재의 확대도이다.
도 5는 본 발명의 일 실시예에 따른, 하중 분산 부재의 단면을 예시하는 도면이다.
도 6은 본 발명의 다른 실시예에 따른, 하중 분산 부재의 단면을 예시하는 도면이다.
도 7과 도 8은 접시 스프링의 하중 특성을 나타내는 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명의 기술적 사상은 이하의 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 이하의 실시예들은 본 발명의 기술적 사상을 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 기술적 사상은 청구항의 범주에 의해 정의될 뿐이다.
각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다. 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다.
또한, 본 발명의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성 요소 사이에 또 다른 구성 요소가 "연결", "결합" 또는 "접속"될 수도 있다고 이해되어야 할 것이다.
명세서에서 사용되는 "포함한다 (comprises)" 및/또는 "포함하는 (comprising)"은 언급된 구성 요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
이하, 도면들을 참조하여 본 발명의 몇몇 실시예들을 설명한다.
도 2는 본 발명의 일 실시예에 따른, 반도체 시험 장치에 배치된 하중 분산 부재를 개략적으로 예시하는 도면이다.
도 2에 예시된 바와 같이, 베이스 유닛(130)의 하부 프레임(137)과 프로브 카드(140)의 보강 부재(141) 사이에 하중 분산 부재(120a, 120b)가 배치되고, 그 하중 분산 부재(120a, 120b)는 프로브 카드(140)의 외곽 영역에 위치될 수 있다.
상기 하중 분산 부재(120a, 120b)에 의해서, 베이스 유닛(130)과 프로브 카드(140) 간의 접촉력에 의해서 발생하는 하중은 프로브 카드(140)의 중앙 영역으로 집중되지 않고, 프로브 카드(140)의 양 측면에도 분산되어, 결과적으로 프로브 카드(140)가 휘는 현상이 예방될 수 있다.
하중 분산 부재(120a, 120b)는 탄성력을 가지는 스프링 등을 포함할 수 있다. 하중 분산 부재(120a, 120b)에 대한 다양한 실시예에 대해서는, 도 5 및 도 6을 참조하여 보다 구체적으로 설명하기로 한다.
도 3은 본 발명의 일 실시예에 따른, 반도체 테스트 장치를 예시하는 도면이다.
도 3에 도시된 바와 같이, 반도체 테스트 장치(100)는 테스트 헤드(110), 베이스 유닛(130), 하중 분산 부재(120a, 120b), 프로버(prober)(150) 및 프로브 카드(140)를 포함할 수 있다.
테스트 헤드(110)는 베이스 유닛 지지부재(111), 프레임(112), 복수의 테스트 보드(113) 및 락 모듈(114)을 포함할 수 있다. 또한, 테스트 헤드(110)는 장치 본체와 전기적으로 접속되고, 웨이퍼(160)에 포함된 피시험 디바이스에서 반응하는 응답 신호를 상기 장치 본체로 전송할 수 있다.
프레임(112)은 테스트 헤드(110)의 하나 이상의 면에 형성되어 테스트 보드(113)를 수용하고 보호하는 기능을 수행할 수 있다.
테스트 보드(113)는 직사각형의 형상으로서, 복수 개가 테스트 헤드(110)에 장착될 수 있다. 테스트 보드(113)는 피시험 디바이스를 시험하기 위한 전기적 신호를 발생시킬 수 있다.
락 모듈(114)은 테스트 헤드(110)를 베이스 유닛(130)과 결합할 수 있다.
본 발명의 실시예에서는, 테스트 헤드(110)는 테스트 헤드(110)의 중앙 영역에 배치되어 중앙 프레임 기능을 수행하는 베이스 유닛 지지부재(111)를 포함할 수 있다.
베이스 유닛 지지부재(111)는 베이스 유닛(130)의 처짐을 보완할 수 있다. 부연하면, 락 모듈(114)은 양 측부의 영역에 위치되어 있고, 그 락 모듈(114)에 의한 결합력에 결합에 의해서 테스트 헤드(110)와 베이스 유닛(130)이 결합된다. 그런데 락 모듈(114)이 양 측부 영역에 배치되는 구조에 의해, 베이스 유닛(130)의 중앙 영역이 취약하게 되어 처짐이 발생할 수 있고, 이는 웨이퍼(160)에 포함된 피시험 디바이스를 시험하는데 있어서의 테스트 품질을 저하시킬 수 있다.
베이스 유닛(130)의 중앙 영역의 취약성을 보완하기 위하여, 베이스 유닛 지지부재(111)는 테스트 헤드(110)의 중앙 영역에 배치되고, 베이스 유닛(130)의 베이스 프레임(131)의 상단과 밀착 결합되어 베이스 유닛(130)의 중앙 영역을 지지할 수 있다.
도 4는 베이스 유닛 지지부재의 확대도이다.
도 4를 참조하면, 베이스 유닛 지지부재(111)는 공압 클램프(111a) 및 접촉 부재(111b)를 포함할 수 있다. 공압 클램프(111a)의 상승 운동으로 접촉 부재(111b)를 베이스 유닛(130)의 베이스 프레임(131)으로 밀착시킴으로써, 베이스 유닛(130)의 중앙 처짐을 해소시킬 수 있다.
일 실시예에서, 공압 클램프(111a)의 일 측은 테스트 헤드(110)의 프레임(112)과 결합되고, 공압 클램프(111a)의 타 측은 접촉 부재(111b)와 결합될 수 있다.
접촉 부재(111b)의 일 측은 공압 클램프(111a)와 결합되고, 접촉 부재(111b)의 타 측은 베이스 유닛(130)의 베이스 프레임(131)에 밀착 접촉될 수 있다.
베이스 유닛 지지부재(111)는 베이스 프레임(131), 고정 모듈(132), 중앙 클램프(133), 플로팅 유닛(134), 커넥터(135), 탑 플레이트(136), 하부 프레임(137) 및 훅(138)을 포함할 수 있다.
베이스 프레임(131)은 베이스 유닛(130)의 상면을 형성할 수 있으며, 양 측부가 테스트 헤드(110)의 락 모듈(114)과 결합될 수 있다.
고정 모듈(132)은 테스트 헤드(110)와 탑 플레이트(136)와 평행이 되도록, 테스트 헤드(110)를 고정할 수 있다. 고정 모듈(132)은 테스트 헤드(110)와 탑 플레이트(136) 간에 평행이 되도록, 경사면을 가지는 고정 블록에 수평 이동할 수 있다.
중앙 클램프(133)는 베이스 프레임(131)과 프로브 카드(140)의 보강 부재(141) 사이에서 배치될 수 있다. 상기 중앙 클램프(133)는 베이스 유닛(130)의 중앙 영역에 소정의 크기로 형성될 수 있다.
플로팅 유닛(134)은 베이스 유닛(130)에 복수 개가 배치될 수 있다. 플로팅 유닛(134)은 XYZ 방향으로 플로팅이 이루어질 수 있도록 내부에 스프링이 설치될 수 있다.
탑 플레이트(136)는 테스트 헤드(110)와 전기적으로 접속하기 위하여 복수의 커넥터(136) 및 복수 개의 훅(138)을 포함할 수 있다.
복수 개의 커넥터(136)는, 도시하지 않은 케이블에 의해 테스트 헤드(110)와 전기적으로 접속될 수 있다.
하부 프레임(137)은 탑 플레이트(136)에 고정될 수 있다. 또한, 하부 프레임(137)은 프로브 카드(140)를 고정할 수 있다.
복수 개의 훅(138)은, L자형으로 형성될 수 있으며, 커넥터(136)보다 외측에 설치될 수 있다. 탑 플레이트(136)의 훅(138)은 프로버(150)의 훅(152)과 결합될 수 있다.
프로브 카드(140)는, 보강 부재(141), PCB(142)(Printed Circuit Board), 복수 개의 핀(143), 클램프 헤드(144) 및 커넥터(145)를 포함할 수 있다.
PCB(142)는 피시험 디바이스의 테스트를 위한 회로를 형성하고, 보강 부재(141)는 PCB(142)의 상면에 설치되어 PCB(142)를 외부의 충격 등으로부터 보호할 수 있다.
복수 개의 핀(143)은 PCB(142)의 하면에 배치되어, 웨이퍼(160)에 포함된 피시험 디바이스와 전기적으로 접촉될 수 있다.
커넥터(145)는 베이스 유닛(130)의 커넥터(135)와 연결될 수 있다. 상기 커넥터(145)로서 ZIF(Zero Insertion Force) 커넥터 등이 사용될 수 있다.
프로버(150)는 상판(151), 훅(152) 및 카드 홀더(153)를 포함할 수 있다.
프로버(150)의 훅(152)은 'ㄱ' 형태로서 베이스 유닛(130)의 훅(138)에 끼워질 수 있다.
카드 홀더(153)는 개구를 가질 수 있으며, 프로브 카드(140)를 탑재할 수 있다.
도 2 및 도 3에 예시된 바와 같이, 복수의 하중 분산 부재(120a, 120b)가 프로브 카드(140)의 외곽 영역에 배치될 수 있다. 복수의 하중 분산 부재(120a, 120b)에 의해서, 핀(143)과 피시험 디바이스의 접촉에 따라 발생하는 하중을 중앙 집중시키지 않고 프로브 카드(140)의 외곽 영역으로 분산시킬 수 있다.
상기 하중 분산 부재(120a, 120b)는 탄성력을 가지는 코일 스프링 또는 접시 스프링을 포함할 수 있다.
본 실시예에 따르면, 반도체 시험을 수행할 때에 프로브 카드의 평탄도를 유지하고 접촉력에 의한 하중을 골고루 분산시킬 수 있다. 또한, 본 실시예에 따르면, 핀(143)과 웨이퍼(160)의 접촉(Contact) 품질이 저하됨으로 인하여 발생하는 피시험 디바이스의 검사 오류를 최소화할 수 있다.
도 5는 본 발명의 일 실시예에 따른, 하중 분산 부재의 단면을 예시하는 도면이다.
도 5에 도시된 바와 같이, 본 발명의 일 실시예에 따른 하중 분산 부재(120a, 120b)는 샤프트(121), 스프링(122) 및 브라켓(123)을 포함할 수 있다.
샤프트(121)는 프로브 카드(140)의 보강 부재(141)의 상면에서부터 베이스 유닛(130)의 하부 프레임(137)까지 관통되는 길이로 형성될 수 있다.
상기 샤프트(121)의 상면에는 스프링(122)이 형성될 수 있다. 상기 스프링(122)은 코일 스프링일 수 있다.
일 실시예에 따른 하중 분산 부재(120a, 120b)에 의해서, 핀(143)과 피시험 디바이스의 접촉에 따라 발생하는 하중이 프로브 카드(140)의 외곽 영역으로 분산되어, 프로브 카드(140)의 외곽 영역이 휘는 현상이 방지될 수 있다. 일 실시예에 따른, 하중 분산 부재(120a, 120b)를 이용하는 경우, 정밀한 하중 제어가 가능할 수 있다.
도 6은 본 발명의 다른 실시예에 따른, 하중 분산 부재의 단면을 예시하는 도면이다.
도 6에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 하중 분산 부재(120a, 120b)는 커버(126), 복수의 접시 스프링(127), 브라켓(128) 및 체결부재(125)를 포함할 수 있다.
체결부재(125)는 고정 볼트 등으로서, 하부 프레임(137)의 하면에 상기 하중 분산 부재(120a, 120b)를 체결할 수 있다.
복수의 접시 스프링(127)은 보강 부재(141)의 상면에 배치될 수 있다. 하중에 기초에, 복수 개의 접시 스프링(127)은 병렬 또는 직렬로 배열될 수 있으며, 또한 배열되는 접시 스프링(127)의 개수가 결정될 수도 있다.
도 7과 도 8은 접시 스프링의 하중 특성을 나타내는 그래프이다.
도 7은 접시 스프링이 직렬로 조합되는 경우에 하중 특성을 예시하고, 도 8은 접시 스프링이 병렬로 조합되는 경우에 하중 특성을 예시하는 있다.
도 7과 도 8을 참조하여, 하중 분산 부재(120a, 120b)에 포함되는 접시 스프링(127)의 개수와 조합 상태가 결정될 수 있다.
몇몇 실시예에서, 복수의 접시 스프링(127)을 포함하는 복수의 접시 스프링 그룹이 보강 부재(141)의 서로 다른 위치에 배치될 수도 있다.
접시 스프링(127)을 포함하는 하중 분산 부재는 샤프트(121)와 스프링(122)을 포함하는 하중 분산 부재와 비교하여, 필요 공간이 작음을 알 수 있다.
지금까지 도 1 내지 도 8을 참조하여 본 발명의 다양한 실시예들 및 그 실시예들에 따른 효과들을 언급하였다. 본 발명의 기술적 사상에 따른 효과들은 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 본 발명이 다른 구체적인 형태로도 실시될 수 있다는 것을 이해할 수 있다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명에 의해 정의되는 기술적 사상의 권리범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (9)

  1. 하나 이상의 테스트 보드를 포함하는 테스트 헤드;
    프로브 카드;
    상기 테스트 헤드와 상기 프로브 카드 사이에 배치되고, 중앙 영역에 형성된 소정 크기의 클램프를 포함하는 베이스 유닛; 및
    상기 베이스 유닛과 상기 프로브 카드 사이에서 배치되되, 상기 프로브 카드의 외곽 영역에 위치하는 복수의 하중 분산 부재를 포함하고,
    상기 테스트 헤드는,
    상기 테스트 헤드의 외곽 영역에 배치되어, 상기 테스트 헤드와 상기 베이스 유닛을 결합하는 복수의 락 모듈; 및
    상기 락 모듈의 결합으로 인한 상기 베이스 유닛의 처짐 현상을 방지하기 위해, 상기 테스트 헤드의 중앙 영역에 배치되고 상기 베이스 유닛의 베이스 프레임과 밀착 접촉되어 상기 베이스 유닛의 중앙 영역을 지지하는 베이스 유닛 지지 부재를 포함하고,
    상기 베이스 유닛 지지부재는,
    일 측이 상기 테스트 헤드의 프레임과 결합되는 공압 클램프; 및
    일 측이 상기 공압 클램프의 타면과 결합되고, 타 측은 상기 베이스 유닛의 베이스 프레임과 밀착 접촉되는 접촉 부재를 포함하는,
    반도체 시험 장치.
  2. 제1항에 있어서,
    상기 하중 분산 부재는,
    상기 프로브 카드의 보강부재 상면에서부터 상기 베이스 유닛의 하부 프레임을 관통하여 형성되는 샤프트; 및
    상기 샤프트의 상면에 형성되는 스프링을 포함하는,
    반도체 시험 장치.
  3. 제1항에 있어서,
    상기 하중 분산 부재는,
    상기 프로브 카드의 보강부재의 상면에 배치되는 하나 이상의 접시 스프링을 포함하는,
    반도체 시험 장치.
  4. 제3항에 있어서,
    상기 하중 분산 부재는,
    상기 베이스 유닛의 하부 프레임과 체결 부재를 통해서 결합되는 것인,
    반도체 시험 장치.
  5. 제3항에 있어서,
    상기 하나 이상의 접시 스프링은, 복수 개이고,
    상기 복수 개의 접시 스프링은 직렬 또는 병렬 배열되는 것인,
    반도체 시험 장치.
  6. 삭제
  7. 삭제
  8. 제1항에 있어서,
    상기 클램프는,
    상기 베이스 유닛의 베이스 프레임과 상기 프로브 카드의 보강 부재 사이에서, 베이스 유닛의 중앙 영역에 배치되는 것인,
    반도체 시험 장치.
  9. 제1항에 있어서,
    상기 하중 분산 부재는,
    접촉력에 따라 발생하는 하중을 상기 프로브 카드의 외곽 영역으로 분산시키는,
    반도체 시험 장치.
KR1020220002675A 2022-01-07 2022-01-07 반도체 시험 장치 Active KR102719331B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220002675A KR102719331B1 (ko) 2022-01-07 2022-01-07 반도체 시험 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220002675A KR102719331B1 (ko) 2022-01-07 2022-01-07 반도체 시험 장치

Publications (2)

Publication Number Publication Date
KR20230106933A KR20230106933A (ko) 2023-07-14
KR102719331B1 true KR102719331B1 (ko) 2024-10-18

Family

ID=87155386

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220002675A Active KR102719331B1 (ko) 2022-01-07 2022-01-07 반도체 시험 장치

Country Status (1)

Country Link
KR (1) KR102719331B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102892420B1 (ko) * 2024-02-06 2025-12-01 주식회사 와이씨 카드 커넥팅 장치
KR102698565B1 (ko) 2024-02-19 2024-08-23 서기복 프로브 헤드 및 이를 포함하는 기판 검사 장치
CN120142713B (zh) * 2024-02-19 2026-03-31 徐基福 探头和包含其的基板检查装置
JP2025181621A (ja) * 2024-05-30 2025-12-11 ワイシー コーポレイション プローブカード固定装置および方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05215776A (ja) * 1991-10-09 1993-08-24 Matsushita Electron Corp 半導体集積回路装置の検査装置およびそのプローブカードならびに半導体集積回路装置の検査方法
WO2007057944A1 (ja) * 2005-11-15 2007-05-24 Advantest Corporation 電子部品試験装置及び電子部品試験装置へのパフォーマンスボードの装着方法
JP5049694B2 (ja) * 2007-08-07 2012-10-17 ルネサスエレクトロニクス株式会社 プローブカード、半導体検査装置および半導体装置の製造方法
JP5316964B2 (ja) 2010-11-15 2013-10-16 ワイアイケー株式会社 半導体試験装置のベースユニット
KR102123989B1 (ko) * 2013-12-17 2020-06-26 삼성전자주식회사 테스터 및 이를 구비하는 반도체 소자 검사 장치

Also Published As

Publication number Publication date
KR20230106933A (ko) 2023-07-14

Similar Documents

Publication Publication Date Title
KR102719331B1 (ko) 반도체 시험 장치
US7611377B2 (en) Interface apparatus for electronic device test apparatus
US7692435B2 (en) Probe card and probe device for inspection of a semiconductor device
US6252415B1 (en) Pin block structure for mounting contact pins
US20120038383A1 (en) Direct-docking probing device
US5994894A (en) Testboard for IC tester
WO2002075330A2 (en) Universal test interface between a device under test and a test head
KR20150070766A (ko) 테스터 및 이를 구비하는 반도체 소자 검사 장치
US9651578B2 (en) Assembly method of direct-docking probing device
US4614386A (en) Adaptor for changing the pitch of a contact array used with a printed circuit board testing apparatus
JP5681423B2 (ja) 多心ケーブルをピングリッドアレイコネクタに接続する装置
KR20090029806A (ko) 프로브 카드 기판상의 타일 모서리 절단
US20100039133A1 (en) Probe head controlling mechanism for probe card assemblies
US6255832B1 (en) Flexible wafer level probe
US20080100323A1 (en) Low cost, high pin count, wafer sort automated test equipment (ate) device under test (dut) interface for testing electronic devices in high parallelism
KR20200007659A (ko) 회로 장치, 테스터, 검사 장치 및 회로 기판의 휨 조정 방법
US7382143B2 (en) Wafer probe interconnect system
KR102399195B1 (ko) 웨이퍼 테스트용 프로브 카드
KR100761836B1 (ko) 입체형 소켓 보드 및 이를 포함하는 병렬 테스트 보드시스템
JP3864201B2 (ja) プローブカード
US20110156740A1 (en) Probe card
EP0654672B1 (en) Integrated circuit test apparatus
US7559773B2 (en) Electrical connecting apparatus
US11693043B2 (en) Test head assembly for semiconductor device
KR101104289B1 (ko) 테스트부 유닛, 테스트 헤드 및 전자부품 시험장치

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20220107

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240620

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20240826

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20241015

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20241015

End annual number: 3

Start annual number: 1

PG1601 Publication of registration