KR102780351B1

KR102780351B1 - 팬-아웃 반도체 패키지

Info

Publication number: KR102780351B1
Application number: KR1020190055467A
Authority: KR
Inventors: 임지현
Original assignee: 삼성전자주식회사
Priority date: 2019-05-13
Filing date: 2019-05-13
Publication date: 2025-03-12
Anticipated expiration: 2039-05-13
Also published as: KR20200130925A

Abstract

본 개시는 관통부를 갖는 프레임, 상기 프레임의 관통부에 배치되며 접속패드를 갖는 반도체칩, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 봉합하는 봉합재, 및 상기 프레임 및 상기 반도체칩 하측에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하며, 상기 프레임은 제1절연층, 상기 제1절연층의 일측 상에 배치된 제1도체 패턴층, 및 상기 제1절연층의 일측에 매립된 제2도체 패턴층을 포함하며, 상기 제1도체 패턴층 및 상기 제2도체 패턴층 각각의 적어도 일부가 서로 접하여 전기적으로 연결된 팬-아웃 반도체 패키지에 관한 것이다.

Description

팬-아웃 반도체 패키지{FAN-OUT SEMICONDUCTOR PACKAGE}

본 개시는 팬-아웃 반도체 패키지에 관한 것이다.

최근 반도체칩에 관한 기술 개발의 주요한 추세 중의 하나는 부품의 크기를 축소하는 것이며, 이에 패키지 분야에서도 소형 반도체칩 등의 수요 급증에 따라 소형의 크기를 가지면서 다수의 핀을 구현하는 것이 요구되고 있다.

이에 부합하기 위하여 제안된 패키지 기술 중의 하나가 팬-아웃 반도체 패키지이다. 팬-아웃 반도체 패키지는 전기연결금속을 반도체칩이 배치된 영역 외로도 재배선하여, 소형의 크기를 가지면서도 다수의 핀을 구현할 수 있게 해준다.

본 개시의 여러 목적 중 하나는 방열 및 워피지(warpage) 개선 효과를 갖는 반도체 패키지를 제공하는 것이다.

본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 프레임에 포함되는 복수의 도체 패턴층 중 하나 이상의 도체 패턴층의 적어도 일부가 서로 접하게 하여 도체 패턴층의 두께를 향상시키는 것이다.

예를 들면, 본 개시에서 제안하는 일례에 따른 반도체 패키지는 관통부를 갖는 프레임, 상기 프레임의 관통부에 배치되며 접속패드를 갖는 반도체칩, 상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 봉합하는 봉합재, 및 상기 프레임 및 상기 반도체칩 하측에 배치되며 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체를 포함하며, 상기 프레임은 제1절연층, 상기 제1절연층의 일측 상에 배치된 제1도체 패턴층, 및 상기 제1절연층의 일측에 매립된 제2도체 패턴층을 포함하며, 상기 제1도체 패턴층 및 상기 제2도체 패턴층 각각의 적어도 일부가 서로 접하여 전기적으로 연결된 팬-아웃 반도체 패키지일 수 있다.

본 개시의 여러 효과 중 일 효과로서, 복수의 도체 패턴층이 접하여 두꺼운 도체 패턴층을 형성함으로써 방열 및 워피지(warpage) 개선 효과를 갖는 반도체 패키지 및 그 제조방법을 제공할 수 있다.

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3a 및 도 3b는 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.
도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.
도 5는 팬-인 반도체 패키지가 인쇄회로기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 6은 팬-인 반도체 패키지가 인쇄회로기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.
도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.
도 9는 팬-아웃 반도체 패키지의 일례를 개략적으로 나타낸 단면도다.
도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ?-Ⅰ' 절단 평면도다.
도 11은 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 12는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 13은 도 12의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 14는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 15는 도 14의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.
도 16은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.
도 17은 도 16의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.

이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.

전자기기

도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도이다.

도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 부품과도 결합되어 다양한 신호라인(1090)을 형성한다.

칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 부품이 포함될 수 있음은 물론이다. 또한, 이들 부품(1020)이 서로 조합될 수 있음은 물론이다.

네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.

기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 수동부품 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 부품(1020) 및/또는 네트워크 관련 부품(1030)과 더불어 서로 조합될 수 있음은 물론이다.

전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품을 포함할 수 있다. 다른 부품의 예를 들면, 카메라(1050), 안테나(1060), 디스플레이(1070), 배터리(1080), 오디오 코덱(미도시), 비디오 코덱(미도시), 전력 증폭기(미도시), 나침반(미도시), 가속도계(미도시), 자이로스코프(미도시), 스피커(미도시), 대량 저장 장치(예컨대, 하드디스크 드라이브)(미도시), CD(compact disk)(미도시), 및 DVD(digital versatile disk)(미도시) 등이 있으며, 다만, 이에 한정되는 것은 아니고, 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 부품 등이 포함될 수 있음은 물론이다.

전자기기(1000)는, 스마트 폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.

도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.

도면을 참조하면, 반도체 패키지는 상술한 바와 같은 다양한 전자기기에 다양한 용도로써 적용된다. 예를 들면, 스마트 폰(1100)의 바디(1101) 내부에는 메인보드(1110)가 수용되어 있으며, 메인보드(1110)에는 다양한 부품(1120) 들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라(1130)와 같이 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 바디(1101) 내에 수용되어 있다. 부품(1120) 중 일부는 칩 관련부품일 수 있으며, 반도체 패키지(100)는, 예를 들면, 그 중 어플리케이션 프로세서일 수 있으나, 이에 한정되는 것은 아니다. 전자기기는 반드시 스마트 폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.

반도체 패키지

일반적으로 반도체칩은 수많은 미세 전기 회로가 집적되어 있으나 그 자체로는 반도체 완성품으로서의 역할을 할 수 없으며, 외부의 물리적 또는 화학적 충격에 의해 손상될 가능성이 존재한다. 그래서 반도체칩 자체를 그대로 사용하지 않고 반도체칩을 패키징하여 패키지 상태로 전자기기 등에 사용하고 있다.

반도체 패키징이 필요한 이유는, 전기적인 연결이라는 관점에서 볼 때, 반도체칩과 전자기기의 메인보드의 회로 폭에 차이가 있기 때문이다. 구체적으로, 반도체칩의 경우, 접속패드의 크기와 접속패드간의 간격이 매우 미세한 반면 전자기기에 사용되는 메인보드의 경우, 부품 실장 패드의 크기 및 부품 실장 패드의 간격이 반도체칩의 스케일보다 훨씬 크다. 따라서, 반도체칩을 이러한 메인보드 상에 바로 장착하기 어려우며 상호간의 회로 폭 차이를 완충시켜 줄 수 있는 패키징 기술이 요구되는 것이다.

이러한 패키징 기술에 의하여 제조되는 반도체 패키지는 구조 및 용도에 따라서 팬-인 반도체 패키지(Fan-in semiconductor package)와 팬-아웃 반도체 패키지(Fan-out semiconductor package)로 구분될 수 있다.

이하에서는, 도면을 참조하여 팬-인 반도체 패키지와 팬-아웃 반도체 패키지에 대하여 보다 자세히 알아보도록 한다.

(팬-인 반도체 패키지)

도 3은 팬-인 반도체 패키지의 패키징 전후를 개략적으로 나타낸 단면도다.

도 4는 팬-인 반도체 패키지의 패키징 과정을 개략적으로 나타낸 단면도다.

도면을 참조하면, 반도체칩(2220)은 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함하는 바디(2221), 바디(2221)의 일면 상에 형성된 알루미늄(Al) 등의 도전성 물질을 포함하는 접속패드(2222), 및 바디(2221)의 일면 상에 형성되며 접속패드(2222)의 적어도 일부를 덮는 산화막 또는 질화막 등의 패시베이션막(2223)을 포함하는, 예를 들면, 베어(Bare) 상태의 집적회로(IC)일 수 있다. 이때, 접속패드(2222)는 매우 작기 때문에, 집적회로(IC)는 전자기기의 메인보드 등은 물론, 중간 레벨의 인쇄회로기판(PCB)에도 실장 되기 어렵다.

이에, 접속패드(2222)를 재배선하기 위하여 반도체칩(2220) 상에 반도체칩(2220)의 사이즈에 맞춰 연결부재(2240)를 형성한다. 연결부재(2240)는 반도체칩(2220) 상에 감광성 절연 수지(PID)와 같은 절연물질로 절연층(2241)을 형성하고, 접속패드(2222)를 오픈시키는 비아홀(2243h)을 형성한 후, 배선패턴 (2242) 및 비아(2243)를 형성하여 형성할 수 있다. 그 후, 연결부재(2240)를 보호하는 패시베이션층(2250)을 형성하고, 개구부(2251)를 형성한 후, 언더범프금속층(2260) 등을 형성한다. 즉, 일련의 과정을 통하여, 예를 들면, 반도체칩(2220), 연결부재(2240), 패시베이션층(2250), 및 언더범프금속층(2260)을 포함하는 팬-인 반도체 패키지(2200)가 제조된다.

이와 같이, 팬-인 반도체 패키지는 반도체칩의 접속패드, 예컨대 I/O(Input/Output) 단자를 모두 소자 안쪽에 배치시킨 패키지형태이며, 팬-인 반도체 패키지는 전기적 특성이 좋으며 저렴하게 생산할 수 있다. 따라서, 스마트폰에 들어가는 많은 소자들이 팬-인 반도체 패키지 형태로 제작되고 있으며, 구체적으로는 소형이면서도 빠른 신호 전달을 구현하는 방향으로 개발이 이루어지고 있다.

다만, 팬-인 반도체 패키지는 I/O 단자를 모두 반도체칩 안쪽에 배치해야 하는바 공간적인 제약이 많다. 따라서, 이러한 구조는 많은 수의 I/O 단자를 갖는 반도체칩이나 크기가 작은 반도체칩에 적용하는데 어려운 점이 있다. 또한, 이러한 취약점으로 인하여 전자기기의 메인보드에 팬-인 반도체 패키지가 직접 실장 되어 사용될 수 없다. 반도체칩의 I/O 단자를 재배선 공정으로 그 크기와 간격을 확대하였다 하더라도, 전자기기 메인보드에 직접 실장 될 수 있을 정도의 크기와 간격을 가지는 것은 아니기 때문이다.

도 5는 팬-인 반도체 패키지가 인터포저 기판 상에 실장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도 6은 팬-인 반도체 패키지가 인터포저 기판 내에 내장되어 최종적으로 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도면을 참조하면, 팬-인 반도체 패키지(2200)는 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 인터포저 기판(2301)을 통하여 다시 한 번 재배선되며, 최종적으로는 인터포저 기판(2301) 상에 팬-인 반도체 패키지(2200)가 실장된 상태로 전자기기의 메인보드(2500)에 실장될 수 있다. 이때, 솔더볼(2270) 등은 언더필 수지(2280) 등으로 고정될 수 있으며, 외측은 몰딩재(2290) 등으로 커버될 수 있다. 또는, 팬-인 반도체 패키지(2200)는 별도의 인터포저 기판(2302) 내에 내장(Embedded) 될 수 도 있으며, 내장된 상태로 인터포저 기판(2302)에 의하여 반도체칩(2220)의 접속패드들(2222), 즉 I/O 단자들이 다시 한 번 재배선되고, 최종적으로 전자기기의 메인보드(2500)에 실장될 수 있다.

이와 같이, 팬-인 반도체 패키지는 전자기기의 메인보드에 직접 실장 되어 사용되기 어렵기 때문에, 별도의 인터포저 기판 상에 실장된 후 다시 패키징 공정을 거쳐 전자기기 메인보드에 실장되거나, 또는 인터포저 기판 내에 내장된 채로 전자기기 메인보드에 실장되어 사용되고 있다.

(팬-아웃 반도체 패키지)

도 7은 팬-아웃 반도체 패키지의 개략적은 모습을 나타낸 단면도다.

도면을 참조하면, 팬-아웃 반도체 패키지(2100)는, 예를 들면, 반도체칩(2120)의 외측이 봉합재(2130)로 보호되며, 반도체칩(2120)의 접속패드(2122)가 연결부재(2140)에 의하여 반도체칩(2120)의 바깥쪽까지 재배선된다. 이때, 연결부재(2140) 상에는 패시베이션층(2150)이 더 형성될 수 있으며, 패시베이션층(2150)의 개구부에는 언더범프금속층(2160)이 더 형성될 수 있다. 언더범프금속층(2160) 상에는 솔더볼(2170)이 더 형성될 수 있다. 반도체칩(2120)은 바디(2121), 접속패드(2122), 패시베이션막(미도시) 등을 포함하는 집적회로(IC)일 수 있다. 연결부재(2140)는 절연층(2141), 절연층(2241) 상에 형성된 재배선층(2142), 접속패드(2122)와 재배선층(2142) 등을 전기적으로 연결하는 비아(2143)를 포함할 수 있다.

이와 같이, 팬-아웃 반도체 패키지는 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태이다. 상술한 바와 같이, 팬-인 반도체 패키지는 반도체칩의 I/O 단자를 모두 반도체칩 안쪽에 배치시켜야 하고 이에 소자 사이즈가 작아지면 볼 크기와 피치를 줄여야 하므로 표준화된 볼 레이아웃을 사용할 수 없다. 반면, 팬-아웃 반도체 패키지는 이와 같이 반도체칩 상에 형성된 연결부재를 통하여 반도체칩의 바깥쪽에 까지 I/O 단자를 재배선하여 배치시킨 형태인바 반도체칩의 크기가 작아지더라도 표준화된 볼 레이아웃을 그대로 사용할 수 있는바, 후술하는 바와 같이 전자기기의 메인보드에 별도의 인터포저 기판 없이도 실장될 수 있다.

도 8은 팬-아웃 반도체 패키지가 전자기기의 메인보드에 실장된 경우를 개략적으로 나타낸 단면도다.

도면을 참조하면, 팬-아웃 반도체 패키지(2100)는 솔더볼(2170) 등을 통하여 전자기기의 메인보드(2500)에 실장될 수 있다. 즉, 상술한 바와 같이, 팬-아웃 반도체 패키지(2100)는 반도체칩(2120) 상에 반도체칩(2120)의 사이즈를 벗어나는 팬-아웃 영역까지 접속패드(2122)를 재배선할 수 있는 연결부재(2140)를 형성하기 때문에, 표준화된 볼 레이아웃을 그대로 사용할 수 있으며, 그 결과 별도의 인터포저 기판 등 없이도 전자기기의 메인보드(2500)에 실장 될 수 있다.

이와 같이, 팬-아웃 반도체 패키지는 별도의 인터포저 기판 없이도 전자기기의 메인보드에 실장 될 수 있기 때문에, 인터포저 기판을 이용하는 팬-인 반도체 패키지 대비 두께를 얇게 구현할 수 있는바 소형화 및 박형화가 가능하다. 또한, 열 특성과 전기적 특성이 우수하여 모바일 제품에 특히 적합하다. 또한, 인쇄회로기판(PCB)을 이용하는 일반적인 POP(Package on Package) 타입 보다 더 컴팩트하게 구현할 수 있고, 휨 현상 발생으로 인한 문제를 해결할 수 있다.

한편, 팬-아웃 반도체 패키지는 이와 같이 반도체칩을 전자기기의 메인보드 등에 실장하기 위하여, 그리고 외부의 충격으로부터 반도체칩을 보호하기 위한 패키지 기술을 의미하는 것으로, 이와는 스케일, 용도 등이 상이하며, 팬-인 반도체 패키지가 내장되는 인터포저 기판 등의 인쇄회로기판(PCB)과는 다른 개념이다.

이하에서는, 둘 이상의 도체 패턴층이 서로 접하는 반도체 패키지에 대하여 도면을 참조하여 설명한다.

도 9는 팬-아웃 반도체 패키지의 일례를 대략 나타낸 단면도다.

도 10은 도 9의 팬-아웃 반도체 패키지의 개략적인 Ⅰ?-Ⅰ' 절단 평면도다.

도면을 참조하면, 일례에 따른 반도체 패키지(100A)는 관통부(110H)를 갖는 프레임(110), 상기 프레임(110)의 관통부에 배치되며 접속패드(122)를 갖는 반도체칩(120), 상기 프레임(110) 및 상기 반도체칩(120) 각각의 적어도 일부를 봉합하는 봉합재(130), 및 상기 프레임(110) 및 상기 반도체칩(120) 하측에 배치되며, 상기 접속패드(122)와 전기적으로 연결된 재배선층(142a, 142b)을 포함하는 연결구조체(140)를 포함한다. 상기 프레임(110)은, 제1절연층(111a), 상기 제1절연층의 일측 상에 배치된 제1도체 패턴층(112a), 상기 제1절연층의 일측에 매립된 제2도체 패턴층(112b), 제1절연층(111a)의 타측 상에 배치된 제3도체 패턴층(112c), 제1절연층(111a)의 타측 상에 배치되며 제3도체 패턴층(112c)의 적어도 일부를 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제4도체 패턴층(112d)을 포함한다. 제1 및 제2도체 패턴층(112a, 112b) 각각은 서로 접하여 전기적으로 연결되고, 제2 및 제3도체 패턴층(112b, 112c)은 제1절연층(111a)을 관통하는 제1도체비아(113a)를 통하여 전기적으로 연결되며, 제3 및 제4도체 패턴층(112c, 112d)은 제2절연층(111b)을 관통하는 제2도체비아(113b)를 통하여 전기적으로 연결된다. 제1 내지 제4도체 패턴층(112a, 112b, 112c, 112d)은 연결구조체(140)의 재배선층(142a, 142b)과 접속접속비아(143a, 143b)를 통하여 그 기능에 따라서 접속패드(122)와 전기적으로 연결될 수 있다.

일례에 따른 팬-아웃 반도체 패키지(100A)와 같이 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)이 접하여 전기적으로 연결되도록 하는 경우, 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)이 합쳐져 하나의 도체 패턴층을 구성하는 것처럼 형성된다. 예를 들면, 기존 공정의 두께보다 두 배 향상된 두께를 갖는 도체 패턴층을 확보할 수 있다. 따라서, 방열 및 워피지(warpage) 개선 효과를 갖는 반도체 패키지를 제공할 수 있다.

이하, 일례에 따른 팬-아웃 반도체 패키지(100A)에 포함되는 각각의 구성에 대하여 보다 자세히 설명한다.

프레임(110)은 절연층(111a, 111b)의 구체적인 재료에 따라 패키지(100A)의 강성을 보다 개선시킬 수 있으며, 봉합재(130)의 두께 균일성 확보 등의 역할을 수행할 수 있다. 프레임(110)은 절연층(111a, 111b)을 관통하는 관통부(110H)를 가진다. 관통부(110H)에는 반도체칩(120)이 배치되며, 필요에 따라서는 수동부품(미도시)이 함께 배치될 수도 있다. 관통부(110H)는 벽면이 반도체칩(120)을 둘러싸는 형태일 수 있으나, 반드시 이에 한정되는 것은 아니다. 프레임(110)은 절연층(111a, 111b) 외에도 도체 패턴층(112a, 112b, 112c, 112d)과 도체비아(113a, 113b)를 포함하며, 따라서 상하 전기적 연결 경로를 제공하는 전기연결부재로 기능할 수 있다. 필요에 따라서는, 프레임(110)으로 금속 포스트(Metal Post)와 같은 다른 형태의 상하 전기적 연결 경로를 제공할 수 있는 전기연결부재가 도입될 수 있다.

프레임(110)은, 제1절연층(111a), 연결구조체(140)와 접하며 제1절연층(111a) 일측 상에 배치된 제1도체 패턴층(112a), 제1절연층 일측에 매립된 제2도체 패턴층(112b), 제1절연층(111a)의 타측 상에 배치된 제3도체 패턴층(112c), 제1절연층(111a)의 타측 상에 배치되며 제3도체 패턴층(112c)의 적어도 일부를 덮는 제2절연층(111b), 및 제2절연층(111b) 상에 배치된 제4도체 패턴층(112d)을 포함한다. 제1 및 제2도체 패턴층(112a, 112b) 각각은 서로 접하여 전기적으로 연결되고, 제2 및 제3도체 패턴층(112b, 112c)은 제1절연층(111a)을 관통하는 제1도체비아(113a)를 통하여 전기적으로 연결되며, 제3 및 제4도체 패턴층(112c, 112d)은 제2절연층(111b)을 관통하는 제2도체비아(113b)를 통하여 전기적으로 연결된다. 제1 내지 제4도체 패턴층(112a, 112b, 112c, 112d)은 연결구조체(140)의 재배선층(142a, 142b)과 접속접속비아(143a, 143b)를 통하여 그 기능에 따라서 접속패드(122)와 전기적으로 연결될 수 있다.

절연층(111a, 111b)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합된 수지, 예를 들면, ABF(Ajinomoto Build-up Film) 등이 사용될 수 있다. 또는, 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric) 등의 심재에 상술한 수지가 함침된 재료, 예를 들면, 프리프레그(prepreg) 등이 사용될 수 있다.

도체 패턴층(112a, 112b, 112c, 112d)은 도체비아(113a, 113b)와 함께 패키지의 상/하 전기적 연결 경로를 제공할 수 있으며, 접속패드(122)를 재배선하는 역할을 수행할 수 있다. 도체 패턴층(112a, 112b, 112c, 112d)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 도체 패턴층(112a, 112b, 112c, 112d)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함한다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴일 수 있다. 또한, 도체 패턴층(112a, 112b, 112c, 112d)은 각각 다양한 종류의 비아 패드 등을 포함할 수 있다. 도체 패턴층(112a, 112b, 112c, 112d)은 공지의 도금 공정으로 형성될 수 있으며, 각각 시드층(305) 및 도금층을 포함할 수 있다.

도체 패턴층(112a, 112b, 112c, 112d) 각각의 두께는 재배선층(142a, 142b) 각각의 두께보다 두꺼울 수 있다. 구체적으로, 프레임(110)은 반도체칩(120) 이상의 두께를 가질 수 있으며, 강성 유지를 위하여 절연층(111a, 111b)의 재료를 프리프레그 등을 선택하는바, 이에 형성되는 도체 패턴층(112a, 112b, 112c, 112d)의 두께도 상대적으로 두꺼울 수 있다. 반면, 연결구조체(140)는 미세회로 및 고밀도 설계가 요구되며, 따라서 절연층(141a, 141b)의 재료를 감광성 절연물질(PID) 등을 선택하는바, 이에 형성되는 재배선층(142a, 142b)의 두께도 상대적으로 얇을 수 있다.

도체비아(113a, 113b)는 서로 다른 층에 형성된 도체 패턴층(112b, 112c, 112d)을 전기적으로 연결시키며, 그 결과 프레임(110) 내에 전기적 경로를 형성시킨다. 도체비아(113a, 113b)의 형성물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 도체비아(113a, 113b)는 신호용 비아, 파워용 비아, 그라운드용 비아 등을 포함할 수 있으며, 파워용 비아와 그라운드용 비아는 동일한 비아일 수 있다. 도체비아(113a, 113b)는 각각 금속 물질로 충전된 필드 타입의 비아일 수도 있고, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 컨포멀 타입의 비아일 수도 있다. 또한, 각각 테이퍼 형상을 가질 수 있다. 도체비아(113a, 113b)도 도금공정으로 형성될 수 있으며, 시드층(305) 및 도체층으로 구성될 수 있다.

제1도체비아(113a)를 위한 홀을 형성할 때 제2도체 패턴층(112b)의 일부 패드가 스토퍼(stopper) 역할을 수행할 수 있는바, 제1도체비아(113a)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제1도체비아(113a)는 제3도체 패턴층(112c)의 패드 패턴과 일체화될 수 있다. 또한, 제2도체비아(113b)를 위한 홀을 형성할 때 제3도체 패턴층(112c)의 일부 패드가 스토퍼 역할을 수행할 수 있는바, 제2도체비아(113b)는 윗면의 폭이 아랫면의 폭보다 큰 테이퍼 형상인 것이 공정상 유리할 수 있다. 이 경우, 제2도체비아(113b)는 제4도체 패턴층(112d)의 패드 패턴과 일체화될 수 있다.

한편, 일례에 따른 팬-아웃 반도체 패키지(100A)의 절연층(111a, 111b), 도체 패턴층(112a, 112b, 112c, 112d) 및 도체비아(113a, 113b)는 도면에 도시한 것 보다 많을 수도, 적을 수도 있다. 즉, 설계에 따라서 층의 수는 달라질 수 있다.

또한, 필요에 따라서 복수의 도체 패턴층(112a, 112b, 112c, 112d)의 두께는 서로 상이할 수 있다. 예를 들면, 제1 도체 패턴층(112a)의 두께는 제2 도체 패턴층(112b)의 두께보다 작을 수 있다.

한편, 일례에 따른 팬-아웃 반도체 패키지(100A)는 복수의 도체 패턴층 (112a, 112b, 112c, 112d) 중 제1 및 제2도체 패턴층(112a, 112b)이 서로 접하여 두께가 제3 및 제4도체 패턴층(112c, 112d)상대적으로 두꺼워진 구조를 개시하나 이에 한정되는 것은 아니다. 즉, 도금 두께를 두껍게 하는 층은 프로세스 조정을 통하여 선택 가능하며, 층 내에서도 전체 패턴(pattern)뿐 아니라 특정 패턴(pattern)에 대해서만 두껍게 할 수도 있다.

한편, 도면에는 도시하지 않았으나, 필요에 따라서 전자파 차폐의 목적이나 방열 목적으로 프레임(110)의 관통부(110H)의 벽면에 금속층(미도시)이 배치될 수도 있으며, 금속층(미도시)은 반도체칩(120)을 둘러쌀 수 있다.

반도체칩(120)은 소자 수백 내지 수백만 개 이상이 하나의 칩 안에 집적화된 집적회로(IC: Integrated Circuit)일 수 있다. 이때 반도체칩(120)을 구성하는 집적회로는, 예를 들면, 센트랄 프로세서, 그래픽 프로세서, 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 및/또는 마이크로 컨트롤러 등을 포함하는 어플리케이션 프로세서 칩일 수 있으나, 이에 한정되는 것은 아니다. 반도체칩(120)은 별도의 범프나 배선층이 형성되지 않은 베어(Bare) 상태의 집적회로일 수 있다. 다만, 이에 한정되는 것은 아니며, 필요에 따라서는 패키지 타입의 집적회로일 수도 있다.

집적회로는 액티브 웨이퍼를 기반으로 형성될 수 있다. 이 경우 반도체칩(120)의 바디(121)를 이루는 모재로는 실리콘(Si), 게르마늄(Ge), 갈륨비소(GaAs) 등이 사용될 수 있다. 바디(121)에는 다양한 회로가 형성되어 있을 수 있다. 접속패드(122)는 반도체칩(120)을 다른 구성요소와 전기적으로 연결시키기 위한 것으로, 형성 물질로는 구리(Cu), 알루미늄(Al) 등의 금속 물질을 특별한 제한 없이 사용할 수 있다. 바디(121) 상에는 접속패드(122)를 오픈시키는 패시베이션막(123)이 형성될 수 있으며, 패시베이션막(123)은 산화막 또는 질화막 등일 수 있고, 또는 산화막과 질화막의 이중층일 수도 있다. 기타 필요한 위치에 각각 절연막(미도시) 등이 더 배치될 수도 있다. 한편, 반도체칩(120)은 접속패드(122)가 배치된 면이 활성면이 되며, 그 반대측인 백면이 비활성면이 된다. 다만, 경우에 따라서는 백면에도 접속패드가 배치됨으로써, 양측 모두 활성면일 수도 있다. 한편, 일례에서는 반도체칩(120)의 활성면에 패시베이션막(123)이 형성된 경우에는 반도체칩(120)의 활성면은 패시베이션막(123)의 최하면을 기준으로 위치 관계를 판단한다.

제1봉합재(130)는 반도체칩(120)과 프레임(110)의 적어도 일부를 덮으며, 관통부(110H)의 적어도 일부를 채운다. 제1봉합재(130)는 절연물질을 포함하며, 절연물질로는 비감광성 절연재료, 보다 구체적으로는 무기필러 및 절연수지를 포함하는 비감광성 절연재료, 예컨대 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들에 무기필러와 같은 보강재가 포함된 수지, 구체적으로 ABF나, EMC와 같은 비감광성 절연물질을 사용할 수 있다. 필요에 따라 열경화성 수지나 열가소성 수지와 같은 절연수지가 무기필러 및/또는 유리섬유 등의 심재에 함침된 재료를 사용할 수도 있다. 이를 통하여, 보이드와 언듈레이션 문제를 개선할 수 있고, 워피지 제어도 보다 용이할 수 있다. 필요에 따라서는, PIE(Photo Image-able Encapsulant)를 사용할 수도 있다.

연결구조체(140)는 반도체칩(120)의 접속패드(122)를 재배선할 수 있다. 연결구조체(140)를 통하여 다양한 기능을 가지는 수십 수백의 반도체칩(120)의 접속패드(122)가 각각 재배선 될 수 있으며, 전기연결금속(170)을 통하여 그 기능에 맞춰 외부에 물리적 및/또는 전기적으로 연결될 수 있다. 연결구조체(140)는 절연층(141a, 141b), 절연층(141a, 141b)의 하면 상에 배치된 재배선층(142a, 142b), 절연층(141a, 141b)을 관통하며 재배선층(142a, 142b)과 연결된 접속접속비아(143a, 143b)를 포함한다. 절연층(141a, 141b)과 재배선층(142a, 142b)과 접속접속비아(143a, 143b)는 도면에 도시한 것 보다 많을 수도, 적을 수도 있다. 즉, 설계에 따라서 층의 수는 달라질 수 있다.

절연층(141a, 141b)의 물질로는 절연물질이 사용될 수 있는데, 이때 절연물질로는 감광성 절연물질(PID)을 사용할 수 있으며, 이 경우 포토 비아를 통한 파인 피치의 도입도 가능해지는바, 미세회로 및 고밀도 설계에 유리하여, 반도체칩(120)의 수십 내지 수백만의 접속패드(122)를 매우 효과적으로 재배선할 수 있다. 절연층(141a, 141b)은 서로 경계가 구분될 수도 있고, 경계가 불분명할 수도 있다.

재배선층(142a, 142b)은 반도체칩(120)의 접속패드(122)를 재배선하여 전기연결금속(170)과 전기적으로 연결시킬 수 있다. 재배선층(142a, 142b)의 형성물질 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 재배선층(142a, 142b) 역시 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GND) 패턴, 파워(PWR) 패턴, 신호(S) 패턴 등을 포함할 수 있다. 그라운드(GND) 패턴과 파워(PWR) 패턴은 동일한 패턴일 수 있다. 또한, 재배선층(142a, 142b)은 다양한 종류의 비아 패드, 전기연결금속 패드 등을 포함할 수 있다. 재배선층(142a, 142b)도 도금공정으로 형성될 수 있으며, 시드층(305) 및 도체층으로 구성될 수 있다.

접속비아(143a, 143b)는 서로 다른 층에 형성된 재배선층(142a, 142b)을 전기적으로 연결한다. 또한, 반도체칩(120)의 접속패드(122) 및 프레임(110)의 제1도체 패턴층(112a)을 재배선층(142a, 142b)과 전기적으로 연결한다. 접속비아(143a, 143b)는 반도체칩(120)이 베어 다이인 경우 접속패드(122)와 물리적으로 접할 수 있다. 접속비아(143a, 143b)의 형성물질로는 마찬가지로 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 금속 물질을 사용할 수 있다. 접속비아(143a, 143b)는 신호용 비아, 파워용 비아, 그라운드용 비아 등을 포함할 수 있으며, 파워용 비아와 그라운드용 비아는 동일한 비아일 수 있다. 접속비아(143a, 143b) 역시 각각 금속 물질로 충전된 필드 타입의 비아일 수도 있고, 또는 금속 물질이 비아 홀의 벽면을 따라 형성된 컨포멀 타입의 비아일 수도 있다. 또한, 도체비아(113a, 113b)와는 반대 방향의 테이퍼 형상을 가질 수 있다. 접속비아(143a, 143b)도 도금공정으로 형성될 수 있으며, 시드층 및 도체층으로 구성될 수 있다.

패시베이션층(150)은 연결구조체(140)를 외부의 물리적 화학적 손상 등으로부터 보호하기 위한 부가적인 구성이다. 패시베이션층(150)은 열경화성 수지를 포함할 수 있다. 예컨대, 패시베이션층(150)은 ABF일 수 있으나, 이에 한정되는 것은 아니다. 패시베이션층(150)은 재배선층(142a, 142b) 중 최하측 재배선층(142a, 142b)의 적어도 일부를 오픈시키는 개구를 가진다. 개구는 수십 내지 수만 개 존재할 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 각각의 개구는 복수의 홀로 구성될 수도 있다. 필요에 따라서, 패시베이션층(150)의 하면에는 커패시터와 같은 표면실장 부품이 배치되어 재배선층(142a, 142b)과 전기적으로 연결될 수 있으며, 결과적으로 반도체칩(120)과도 전기적으로 연결될 수 있다.

언더범프금속(160) 역시 부가적인 구성으로, 전기연결금속(170)의 접속 신뢰성을 향상시켜주며, 그 결과 반도체 패키지(300A)의 보드 레벨 신뢰성을 개선할 수 있다. 언더범프금속(160)은 수십 내지 수백만 개 있을 수 있으며, 그 이상 또는 그 이하의 수를 가질 수도 있다. 각각의 언더범프금속(160)은 패시베이션층(150)의 개구부에 형성되어 오픈된 최하측 재배선층(142a, 142b)과 전기적으로 연결될 수 있다. 언더범프금속(160)은 금속을 이용하여 공지의 메탈화 방법으로 형성할 수 있으나, 이에 한정되는 것은 아니다.

전기연결금속(170) 역시 부가적인 구성으로, 반도체 패키지(300A)를 외부와 물리적 및/또는 전기적으로 연결시키기 위한 구성이다. 예를 들면, 반도체 패키지(300A)는 전기연결금속(170)을 통하여 전자기기의 메인보드에 실장될 수 있다. 전기연결금속(170)은 패시베이션층(150)의 하측 상에 배치되며 각각 언더범프금속(160)과 전기적으로 연결될 수 있다. 전기연결금속(170)은 각각 저융점 금속, 예를 들면, 주석(Sn)이나 또는 주석(Sn)을 포함하는 합금으로 구성될 수 있다. 보다 구체적으로는 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다.

전기연결금속(170)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 전기연결금속(170)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 기둥(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다. 전기연결금속(170)의 개수, 간격, 배치 형태 등은 특별히 한정되지 않으며, 통상의 기술자에게 있어서 설계 사항에 따라 충분히 변형이 가능하다. 예를 들면, 전기연결금속(170)의 수는 접속패드(122)의 수에 따라서 수십 내지 수백만 개일 수 있으며, 더 많을 수도, 더 적을 수도 있다.

전기연결금속(170) 중 적어도 하나는 팬-아웃 영역에 배치된다. 팬-아웃 영역이란 반도체칩(120)이 배치된 영역을 벗어나는 영역을 의미한다. 팬-아웃(fan-out) 패키지는 팬-인(fan-in) 패키지에 비하여 신뢰성이 우수하고, 다수의 I/O 단자 구현이 가능하며, 3D 인터코넥션(3D interconnection)이 용이하다. 또한, BGA(Ball Grid Array) 패키지, LGA(Land Grid Array) 패키지 등과 비교하여 패키지 두께를 얇게 제조할 수 있으며, 가격 경쟁력이 우수하다.

도면에 도시하지 않았으나, 필요에 따라서는 프레임(110)의 관통부(110H) 내에 복수의 반도체칩(미도시)이 배치될 수도 있으며, 프레임(110)의 관통부(110H)가 복수 개(미도시)고, 각각의 관통부 내에 반도체칩(미도시)이 배치될 수도 있다. 또한, 반도체칩 외에 별도의 수동부품(미도시), 예를 들면, 컨덴서, 인덕터 등이 함께 관통부(110H) 내에 함께 봉합될 수 있다. 또한, 패시베이션층(150) 상에 표면실장부품(미도시)이 실장 될 수도 있다.

도 11는 도 9의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.

도면을 참조하면, 먼저, 캐리어 필름(301)을 준비한다. 캐리어 필름(301)의 일면 또는 양면에는 금속막(302, 303)이 형성될 수 있다. 금속막(302, 303) 사이의 접합면에는 후속하는 분리 공정에서의 분리가 용이하도록 표면처리가 되어 있을 수 있다. 또는, 금속막(302, 303) 사이에 이형층(Release layer)을 구비하여 후속 공정에서 분리를 용이하게 할 수도 있다. 캐리어 필름(301)은 공지의 절연기판일 수 있으며, 그 재질은 어떠한 것이든 무방하다. 금속막(302, 303)은 통상 동박(Cu foil)일 수 있으나, 이에 한정되는 것은 아니며, 다른 도전성 물질로 이루어진 얇은 박막일 수도 있다. 다음으로, 드라이 필름(304)을 이용하여 제2도체 패턴층(112b) 형성을 위한 패터닝을 수행한다. 이는 공지의 포토리소그래피 공법을 이용하여 형성할 수 있다. 드라이 필름(304)은 감광성 재료로 이루어진 공지의 드라이 필름일 수 있다. 다음으로, 드라이 필름(304)의 패터닝된 공간을 도전성 물질로 채워 제2도체 패턴층(112b)을 형성한다. 도금 공정을 이용할 수 있으며, 이때 금속막(303)은 시드층(305) 역할을 수행할 수 있다. 도금 공정으로는 전해도금 또는 무전해 도금, 구체적으로는 CVD(chemical vapor deposition), PVD(Physical Vapor Deposition), 스퍼터링(sputtering), 서브트랙티브(Subtractive), 애디티브(Additive), SAP(Semi-Additive Process), MSAP(Modified Semi-Additive Process) 등을 이용할 수 있으나, 이에 한정되는 것은 아니다. 다음으로, 드라이 필름(304)을 제거한다. 이는 공지의 방법, 예를 들면 에칭 공정 등을 이용할 수 있다.

도 11b를 참조하면, 다음으로, 금속막(303) 상에 제2도체 패턴층(112b) 의 적어도 일부를 매립하는 제1절연층(111a)을 형성한다. 그 후, 제1절연층(111a)을 관통하는 제1도체비아(113a)를 형성한다. 또한, 제1절연층(111a) 상에 제3도체 패턴층(112c) 을 형성한다. 제1절연층(111a)은 전구체를 공지의 라미네이션 방법으로 라미네이션한 후 경화하는 방법, 또는 공지의 도포 방법으로 전구체 물질을 도포한 후 경화하는 방법 등으로 형성할 수 있다. 제1비아(113a) 및 제3도체 패턴층(112c)은 포토리소그래피법, 기계적 드릴, 및/또는 레이저 드릴 등을 이용하여 제1절연층(111a)에 비아 홀을 형성한 후 드라이 필름 등으로 패터닝하고, 도금 공정 등으로 비아 홀 및 패터닝된 공간을 채우는 방법으로 형성할 수 있다. 다음으로, 제1절연층(111a) 상에 제3도체 패턴층(112c)을 덮는 제2절연층(111b)을 형성하고 제2절연층(111b)에 비아 홀을 형성한다. 형성 방법은 상술한 바와 동일하다. 다음으로, 제2절연층(111b) 상면 및 제2절연층(111b)에 형성된 비아 홀 벽면을 따라 시드층(305)을 형성한 후, 캐리어 필름(301)을 박리한다. 이때, 박리는 금속막(302, 303)이 분리되는 것일 수 있다. 분리에는 블레이드를 이용할 수 있으나, 이에 한정되지 않으며, 공지된 모든 방법이 사용될 수 있다. 그 후, 제2절연층(111b)에 형성된 비아 홀에 제2도체비아(113b)를 형성하고, 제2절연층(112b) 상에 제4도체 패턴층(112d)을 형성한다. 또한, 제1절연층(112a) 일측의 제2도체 패턴층(112b)이 매립된 부분과 접하여 전기적으로 연결되도록 제1절연층(112a) 일측 상에 제1도체 패턴층(112a)을 형성한다. 이들의 형성 방법은 상술한 바와 동일하다. 다음으로, 금속막(303) 및 제4도체 패턴층(112d)의 시드층(305)을 에칭 공정 등을 통하여 제거한다.

한편, 일련의 과정은 캐리어 필름(301)의 박리 전에 제2절연층(111b)에 비아 홀을 형성하고, 캐리어 필름(301)의 박리 후 제2도체비아(113b) 및 제4도체 패턴층(112d)을 형성하는 것으로 설명하였으나 이에 한정되는 것은 아니며, 캐리어 필름(301)을 박리하기 전에 상술한 공정에 따라 제2도체비아(113b) 및 제4도체 패턴층(112d)을 먼저 형성할 수도 있음은 물론이다. 즉, 순서가 반드시 설명한 순서에 한정되는 것은 아니다.

또한, 도면 상에는 캐리어 필름(301)의 일면에만 금속막(302, 303)이 형성되는 것으로 도시 하였으나 이에 한정되는 것은 아니며, 도면 상 금속막(302, 303)이 형성된 캐리어 필름(301)의 반대 면에도 금속막이 형성되어 캐리어 필름(301)의 양면에 금속막이 형성될 수 있다.

한편, 일례에 따르면, 캐리어 필름(301)을 박리한 후 바로 금속막(303) 및 시드층(305)을 제거하는 것이 아니라, 제1절연층(112a) 일측 상에 제2도체 패턴층(112b)과 접하여 전기적으로 연결되는 제1도체 패턴층(112a)을 형성한 후 금속막(303) 및 시드층(305)을 제거하는 과정을 거친다. 따라서, 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)이 서로 접하게 되어 향상된 두께의 도체 패턴층을 형성할 수 있다. 따라서, 프로세스(process)의 일부 변경만으로 향상된 두께의 도체 패턴층 형성이 가능하다.

다음으로(도면 미도시), 프레임(110)에 관통부(110H)을 형성한다. 관통부(110H)은 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홀(110H) 내의 수지 스미어를 제거한다. 다음으로, 프레임(110)의 일측에 점착필름을 부착한다. 점착필름은 프레임(110)를 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다. 다음으로, 프레임(110)의 관통부(110H) 내에 반도체칩(120)을 배치한다. 예를 들면, 관통부(110H) 내의 점착필름 상에 반도체칩(120)을 부착하는 방법으로 이를 배치한다. 반도체칩(120)은 접속패드(122)가 점착필름에 부착되도록 페이스-다운(face-down) 형태로 배치한다.

다음으로(도면 미도시), 봉합재(130)를 이용하여 반도체칩(120)을 봉합한다. 봉합재(130)는 프레임(110) 및 반도체칩(120)의 비활성면을 적어도 봉합하며, 관통부(110H) 내의 공간을 채운다. 봉합재(130)는 공지의 방법으로 형성될 수 있으며, 예를 들면, 봉합재(130) 전구체를 라미네이션을 한 후 경화하여 형성할 수 있다. 또는, 점착필름 상에 반도체칩(120)을 봉합할 수 있도록 봉합재(130)를 도포한 후 경화하여 형성할 수도 있다. 경화에 의하여 반도체칩(120)은 고정되게 된다. 라미네이션 방법으로는, 예를 들면, 고온에서 일정시간 가압한 후 감압하여 실온까지 식히는 핫 프레스 후, 콜드 프레스에서 식혀 작업 툴을 분리하는 방법 등이 이용될 수 있다. 도포 방법으로는, 예를 들면, 스퀴즈로 잉크를 도포하는 스크린 인쇄법, 잉크를 안개화하여 도포하는 방식의 스프레이 인쇄법 등을 이용할 수 있다. 다음으로, 점착필름을 박리한다. 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다. 다음으로, 점착필름을 제거한 프레임(110) 및 반도체칩(120)의 활성면 상에 연결구조체(140)를 형성한다. 연결구조체(140)는 절연층(141a, 141b)을 순차적으로 형성하되, 각각의 절연층(141a, 141b)을 형성한 후 해당 층에 각각 재배선층(142a, 142b) 및 접속비아(143a, 143b)를 형성하여 형성할 수 있다. 필요에 따라, 연결구조체(140) 상에 패시베이션층(150)을 형성한다. 패시베이션층(150)은 마찬가지로 패시베이션층(150) 전구체를 라미네이션 한 후 경화시키는 방법, 패시베이션층(150) 형성 물질을 도포한 후 경화시키는 방법 등을 통하여 형성할 수 있다. 패시베이션층(150)에는 연결구조체(140)의 재배선층(142b) 중 적어도 일부가 노출되도록 개구부(부호 미도시)를 형성할 수 있으며, 그 위에 공지의 메탈화 방법으로 언더범프금속층(160)을 형성할 수도 있다. 필요에 따라, 언더범프금속층(160) 상에 전기연결금속(170)를 형성한다. 전기연결금속(170)의 형성방법은 특별히 한정되지 않으며, 그 구조나 형태에 따라 당해 기술분야에 잘 알려진 공지의 방법에 의하여 형성할 수 있다. 전기연결금속(170)는 리플로우(reflow)에 의하여 고정될 수 있으며, 고정력을 강화시키기 위하여 전기연결금속(170)의 일부는 패시베이션층(150)에 매몰되고 나머지 부분은 외부로 노출되도록 함으로써 신뢰도를 향상시킬 수 있다.

한편, 일련의 과정은 대량생산에 용이하도록 대용량 사이즈의 캐리어 필름(301)을 준비한 후에 복수의 팬-아웃 반도체 패키지(100A)를 제조하고, 그 후 소잉(Sawing) 공정을 통하여 개별적인 팬-아웃 반도체 패키지(100A)로 싱귤레이션 하는 것일 수도 있다. 이 경우, 생산성이 우수하다는 장점이 있다.

도 12는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.

도 13은 도 12의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.

도 12를 참조하면, 다른 일례에 따른 팬-아웃 반도체 패키지(100B)에서는 제1절연층(111a)의 일측 상에 제1도체 패턴층(112a)과 소정거리 이격되며 제1도체 패턴층(112a)와 전기적으로 절연된 도체 패턴(114)이 배치된다. 도체 패턴(114)은 제2도체 패턴층(112b)이 매립되지 않은 제1절연층(111a)의 일측 상에 배치되며, 제2도체 패턴층(112b)과 전기적으로 절연된 더미(Dummy) 패턴일 수 있다. 그러나 이에 한정되는 것은 아니다.

다른 일례에 따른 팬-아웃 반도체 패키지(100B)에 따르면, 제1도체 패턴층(112a)과 제2도체 패턴층(112b)이 접하여 두꺼운 도금 두께를 가질 뿐 아니라, 도체 패턴(114)이 추가로 배치되므로 방열 및 워피지(warpage) 개선에 유리한 효과를 가질 수 있다. 또한, 도체 패턴(114)은 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)과 구분되어 상이한 기능을 수행할 수 있다. 예를 들면, 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)은 파워 패턴이고 도체 패턴(114)은 더미(Dummy) 패턴일 수 있다.

도 13b를 참조하면, 제1절연층(112a) 상에 제1도체 패턴층(112a)을 형성할 때, 제1도체 패턴층(112a) 패턴층과 소정거리 이격되며 제1도체 패턴층(112a)와 전기적으로 절연된 도체 패턴(114)을 추가적으로 함께 형성한다.

그 외에 다른 내용은 일례에 따른 반도체 패키지(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.

도 14는 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.

도 15는 도 14의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.

도 14를 참조하면, 프레임(110)은, 제1절연층(111a), 제1절연층(111a) 일측상에 배치된 제1도체 패턴층(112a) 및 전자부품(124), 제1절연층(111a) 일측에 매립된 제2도체 패턴층(112b), 제1절연층(111a)의 타측 상에 배치된 제3도체 패턴층(112c), 제1절연층(111a)의 타측 상에 배치되며 제3도체 패턴층(112c)의 적어도 일부를 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제4도체 패턴층(112d), 제1절연층(111a) 일측 상에 배치되며 제1도체 패턴층(112a) 및 전자부품(124)의 적어도 일부를 덮는 제3절연층(111c), 및 제3절연층 상에 배치된 제5도체 패턴층(112e)을 포함한다. 제1도체 패턴층 및 제2도체 패턴층(112a, 112b) 각각의 적어도 일부는 서로 접하여 전기적으로 연결되고, 제2도체 패턴층 및 제3도체 패턴층(112b, 112c)은 제1절연층(111a)을 관통하는 제1도체비아(113a)를 통하여 전기적으로 연결되고, 제3 및 제4도체 패턴층(112c, 112d)은 제2절연층(111b)을 관통하는 제2도체비아(113b)를 통하여 전기적으로 연결되며, 제1 및 제5도체 패턴층(112a, 112e)은 제3절연층(111c)을 관통하는 제3도체비아(113c)를 통하여 전기적으로 연결된다. 제1 내지 제5도체 패턴층(112a, 112b, 112c, 112d, 112e)은 연결구조체(140)의 재배선층(142a, 142b)과 접속접속비아(143a, 143b)를 통하여 그 기능에 따라서 접속패드(122)와 전기적으로 연결될 수 있다.

도체비아(113a, 113b, 113c)가 테이퍼 형상을 갖는 경우, 제1도체비아 및 제2도체비아(113a, 113b)는 제3도체비아(113c)와 서로 반대 방향의 테이퍼 형상을 가질 수 있다.

전자부품(124)은 다양한 능동부품 및/또는 수동부품일 수 있다. 즉, 전자부품(124)은 집적회로(IC)일 수도 있고, 또는 커패시터나 인덕터와 같은 수동부품일 수도 있다.

한편, 일례에 따른 팬-아웃 반도체 패키지(100C)는 복수의 절연층 중 제1절연층 일측 상에 전자부품(124)이 배치된 구조를 개시하나 이에 한정되는 것은 아니다. 즉, 전자부품(124)이 배치되는 절연층은 프로세스 조정을 통하여 선택 가능하다.

한편, 도면 상으로 전자부품(124)은 제1절연층(111a) 일측에 매립된 제2도체 패턴층(112b)과 전자부품(124) 일면이 서로 접하도록 배치되는 것으로 도시하였으나, 솔더 범프 등의 저융점 금속(미도시)을 통하여 제2도체 패턴층(112b)과 전기적으로 연결될 수 있다. 그러나 이에 한정되는 것은 아니다. 예를 들면, 점착필름을 사용하여 제1절연층 일측 상에 전자부품(124)을 배치하고, 제3절연층(113c)을 관통하는 비아(미도시)를 형성하여 제3절연층(113c) 상의 도체 패턴층(미도시)과 전기적으로 연결될 수 있다.

한편, 도면 상으로는 전자부품(124)이 배치된 측의 반대측 프레임(110)에는 전자부품(124)이 배치되지 않고 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)이 접하여 두꺼운 도체 패턴층을 형성하는 것으로 도시하였으나, 이에 한정되는 것은 아님은 물론이며, 통상의 기술자가 프레임의 구조에 변형을 가할 수 있다. 예를 들면, 필요에 따라 한 개 이상의 전자부품이 더 배치될 수도 있다.

한편, 패키지 내에 전자부품(124)을 실장하는 경우, 프레임에 관통부를 형성한 후 관통부에 전자부품(124)을 배치하는 방법으로 전자부품(124)을 실장할 수 있다. 그러나 다른 일례에 따른 반도체 패키지(100C)에 따르면, 별도의 관통부 가공이 없이도 패키지 내에 전자부품(124) 실장이 가능하다.

도 15c를 참조하면, 제1절연층(111a) 일측 상에 전자부품(124)을 배치한다. 다음으로 제1절연층(111a) 일측 상에 배치되며 제1도체 패턴층(112a) 및 전자부품(124) 각각의 적어도 일부를 덮는 제3절연층(111c)을 형성한다. 그 후 제3절연층(111c)을 관통하는 제3도체비아(113c)와 제3절연층 상에 배치되는 제5도체 패턴층(112e)을 형성한다.

도 16은 팬-아웃 반도체 패키지의 다른 일례를 개략적으로 나타낸 단면도다.

도 17은 도 16의 팬-아웃 반도체 패키지의 개략적인 제조 일례다.

도 16를 참조하면, 프레임(110)은, 제1절연층(111a), 제1절연층(111a) 일측상에 배치된 제1도체 패턴층(112a), 제1절연층(111a) 일측에 매립된 제2도체 패턴층(112b), 제1절연층(111a)의 타측 상에 배치된 제3도체 패턴층(112c), 제1절연층(111a)의 타측 상에 배치되며 제3도체 패턴층(112c)의 적어도 일부를 덮는 제2절연층(111b), 제2절연층(111b) 상에 배치된 제4도체 패턴층(112d), 제2절연층(111b) 상에 배치되며 제4도체 패턴층(112d)의 적어도 일부를 덮는 제3절연층(111c), 제3절연층(111c)상에 배치된 제5도체 패턴층(112e), 제1절연층(111a)의 제1도체 패턴층(112a)이 배치된 일측 상에 배치되며 제1도체 패턴층(112a)의 적어도 일부를 덮는 제4절연층(111d), 및 제4절연층(111d) 상에 배치된 제6도체 패턴층(112f)을 포함한다. 제1 및 제2도체 패턴층(112a, 112b) 각각의 적어도 일부는 서로 접하여 전기적으로 연결되고, 제2 및 제3도체 패턴층(112b, 112c)은 제1절연층(111a)을 관통하는 제1도체비아(113a)를 통하여 전기적으로 연결되고, 제3 및 제4도체 패턴층(112c, 112d)은 제2절연층(111b)을 관통하는 제2도체비아(113b)를 통하여 전기적으로 연결되고, 제4 및 제5도체 패턴층(112d, 112e)은 제3절연층(111c)을 관통하는 제3도체비아(113c)를 통하여 전기적으로 연결되며, 제1 및 제6도체 패턴층(112a, 112f)은 제4절연층(111d)을 관통하는 제4도체비아(113d)를 통하여 전기적으로 연결된다. 제1 내지 제6도체 패턴층(112a, 112b, 112c, 112d, 112e, 112f)은 연결구조체(140)의 재배선층(142a, 142b)과 접속접속비아(143a, 143b)를 통하여 그 기능에 따라서 접속패드(122)와 전기적으로 연결될 수 있다.

도체비아(113a, 113b, 113c, 113d)가 테이퍼 형상을 갖는 경우, 제1도체비아, 제2도체비아 및 제3도체비아(113a, 113b, 113c)는 제4도체비아(113d)와 서로 반대 방향의 테이퍼 형상을 가질 수 있다.

한편, 일례에 따른 팬-아웃 반도체 패키지(100D)는 복수의 도체 패턴층 (112a, 112b, 112c, 112d, 112e) 중 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)적어도 일부가 서로 접하여 비아 없이 전기적으로 연결된 구조를 개시하나 이에 한정되는 것은 아니다. 즉, 적어도 일부가 서로 접하여 비아 없이 전기적으로 연결되는 도체 패턴층은 프로세스 조정을 통하여 선택 가능하다.

다른 일례에 따른 반도체 패키지(100D)에 따르면, 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)의 일부는 접하지 않도록 어긋나게 배치되므로 비아 형성 없이 제1도체 패턴층(112a) 및 제2도체 패턴층(112b)의 전기적 연결이 가능하다. 따라서, 패키지 두께의 큰 증가 없이 배선 설계의 자유도를 향상시킬 수 있다.

도 17b를 참조하면, 제3절연층(111c)에 비아 홀을 형성한 후 및 제3절연층(111c) 상면 및 제3절연층(111c)에 형성된 비아 홀 벽면을 따라 시드층(305)을 형성한 후, 캐리어 필름(301)을 박리한다. 그 후, 제3절연층(111c)에 형성된 비아 홀에 제3도체비아(113c)를 형성하고, 제3절연층(111c)상에 제5도체 패턴층(112e)을 형성한다. 또한, 제1절연층(112a) 상에 제2도체 패턴층(112b)과 일부가 접하지 않도록 어긋나게 제1도체 패턴층(112a)을 형성한다. 다음으로, 금속막(303) 및 제5도체 패턴층(112e)의 시드층(305)을 에칭 공정 등을 통하여 제거한다.

도 17c를 참조하면, 제1절연층(111a) 상에 제1도체 패턴층(112a)의 적어도 일부를 매립하는 제4절연층(111d)을 형성한다. 그 후, 제4절연층(111d)을 관통하는 제4도체비아(113d)와 제4절연층(111d) 상에 배치되는 제6도체 패턴층(112f) 을 형성한다.

본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.

본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.

본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.

본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims

관통부를 갖는 프레임;
상기 프레임의 관통부에 배치되며, 접속패드를 갖는 반도체칩;
상기 프레임 및 상기 반도체칩 각각의 적어도 일부를 봉합하는 봉합재; 및
상기 프레임 및 상기 반도체칩 하측에 배치되며, 상기 접속패드와 전기적으로 연결된 재배선층을 포함하는 연결구조체; 를 포함하며,
상기 프레임은, 제1절연층과, 상기 제1절연층의 일측 상에 배치된 제1도체 패턴층과, 및 상기 제1절연층의 상기 일측에 매립된 제2도체 패턴층과, 상기 제1절연층의 상기 일측과 대향하는 상기 제1절연층의 타측 상에 배치된 제3도체 패턴층과, 상기 제1절연층을 관통하며 상기 제2도체 패턴층 및 상기 제3도체 패턴층을 전기적으로 연결하는 제1도체비아; 를 포함하며,
상기 제1도체 패턴층 및 상기 제2도체 패턴층 각각의 적어도 일부가 서로 접하여 전기적으로 연결되고,
상기 제1도체비아는 상기 제2도체 패턴층을 향하여 폭이 좁아지도록 경사진 측면을 갖는,
팬-아웃 반도체 패키지.
제 1항에 있어서,
상기 제1절연층의 상기 일측은 상기 연결구조체와 마주하는,
팬-아웃 반도체 패키지.
삭제
제 1항에 있어서,
상기 프레임은, 상기 제1절연층의 상기 타측에 배치되며 상기 제3도체 패턴층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제4도체 패턴층; 을 더 포함하며,
상기 제3도체 패턴층 및 상기 제4도체 패턴층은 상기 제2절연층을 관통하는 제2도체비아를 통하여 전기적으로 연결된,
팬-아웃 반도체 패키지.
제 1항에 있어서,
상기 프레임은, 상기 제1절연층의 상기 일측 상에 배치되며 상기 제1도체 패턴층을 덮는 제2절연층, 상기 제2절연층 상에 배치된 제4도체 패턴층; 을 더 포함하며,
상기 제1도체 패턴층 및 상기 제4도체 패턴층은 상기 제2절연층을 관통하는 제2도체비아를 통하여 전기적으로 연결된,
팬-아웃 반도체 패키지.
제 5항에 있어서,
상기 제1도체비아 및 상기 제2도체비아는 서로 반대 방향의 테이퍼 형상을 갖는,
팬-아웃 반도체 패키지.
제 1항에 있어서,
상기 제1도체 패턴층의 두께 및 상기 제2도체 패턴층의 두께의 합이 상기 제3도체 패턴층의 두께보다 두꺼운,
팬-아웃 반도체 패키지.
제 1항에 있어서,
상기 프레임은, 상기 제1절연층의 상기 일측 상에서 상기 제1도체 패턴층과 소정거리 이격되어 배치된 도체 패턴을 더 포함하며,
상기 도체 패턴은 상기 제2도체 패턴층과 전기적으로 절연된,
팬-아웃 반도체 패키지.
제 1항에 있어서,
상기 프레임은, 상기 제1절연층의 상기 일측 상에 배치된 전자부품을 더 포함하는,
팬-아웃 반도체 패키지.