KR102811643B1 - 데이터 저장 장치 및 그것의 동작 방법 - Google Patents

데이터 저장 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102811643B1
KR102811643B1 KR1020170014457A KR20170014457A KR102811643B1 KR 102811643 B1 KR102811643 B1 KR 102811643B1 KR 1020170014457 A KR1020170014457 A KR 1020170014457A KR 20170014457 A KR20170014457 A KR 20170014457A KR 102811643 B1 KR102811643 B1 KR 102811643B1
Authority
KR
South Korea
Prior art keywords
garbage collection
memory
storage device
data storage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170014457A
Other languages
English (en)
Other versions
KR20180089742A (ko
Inventor
송해룡
신웅식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020170014457A priority Critical patent/KR102811643B1/ko
Priority to US15/615,954 priority patent/US10558562B2/en
Publication of KR20180089742A publication Critical patent/KR20180089742A/ko
Application granted granted Critical
Publication of KR102811643B1 publication Critical patent/KR102811643B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0253—Garbage collection, i.e. reclamation of unreferenced memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0613—Improving I/O performance in relation to throughput
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1016—Performance improvement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7201—Logical to physical mapping or translation of blocks or pages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7208—Multiple device management, e.g. distributing data over multiple flash devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다. 상기 데이터 저장 장치의 동작 방법은, 사용된 빈 메모리 블럭의 수와 직전 가비지 컬렉션 스루풋의 평균값의 합에, 오픈 메모리 블럭의 사용된 페이지 양을 처리해야 할 쓰기 데이터 양으로 나눈 비율을 곱하여 (n)번째 가비지 컬렉션 스루풋을 결정하고, 그리고 상기 (n)번째 가비지 컬렉션 스루풋에 근거하여 가비지 컬렉션 동작을 수행한다.

Description

데이터 저장 장치 및 그것의 동작 방법{DATA STORAGE DEVICE AND OPERATING METHOD THEREOF}
본 발명은 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치에 관한 것이다.
최근 컴퓨터 환경에 대한 패러다임(paradigm)이 언제, 어디서나 컴퓨터 시스템을 사용할 수 있도록 하는 유비쿼터스 컴퓨팅(ubiquitous computing)으로 전환되고 있다. 이로 인해 휴대폰, 디지털 카메라, 노트북 컴퓨터 등과 같은 휴대용 전자 장치의 사용이 급증하고 있다. 이와 같은 휴대용 전자 장치는 일반적으로 메모리 장치를 이용하는 데이터 저장 장치를 사용한다. 데이터 저장 장치는 휴대용 전자 장치에서 사용되는 데이터를 저장하기 위해서 사용된다.
메모리 장치를 이용한 데이터 저장 장치는 기계적인 구동부가 없어서 안정성 및 내구성이 뛰어나며 정보의 액세스 속도가 매우 빠르고 전력 소모가 적다는 장점이 있다. 이러한 장점을 갖는 데이터 저장 장치는 USB(Universal Serial Bus) 메모리 장치, 다양한 인터페이스를 갖는 메모리 카드, UFS(Universal Flash Storage) 장치, 솔리드 스테이트 드라이브(Solid State Drive, 이하, SSD라 칭함)를 포함한다.
본 발명의 실시 예는 가비지 컬렉션 동작을 최적화시킬 수 있는 데이터 저장 장치 및 그것의 동작 방법을 제공하는 데 있다.
본 발명의 실시 예에 따른 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법은, 사용된 빈 메모리 블럭의 수와 직전 가비지 컬렉션 스루풋의 평균값의 합에, 오픈 메모리 블럭의 사용된 페이지 양을 처리해야 할 쓰기 데이터 양으로 나눈 비율을 곱하여 (n)번째 가비지 컬렉션 스루풋을 결정하고, 그리고 상기 (n)번째 가비지 컬렉션 스루풋에 근거하여 가비지 컬렉션 동작을 수행한다.
본 발명의 실시 예에 따른 데이터 저장 장치는, 페이지와 메모리 블럭으로 구성된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및 상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하되, 상기 컨트롤러는, 사용된 빈 메모리 블럭의 수와 직전 가비지 컬렉션 스루풋의 평균값의 합에, 오픈 메모리 블럭의 사용된 페이지 양을 처리해야 할 쓰기 데이터 양으로 나눈 비율을 곱하여 (n)번째 가비지 컬렉션 스루풋을 결정하고, 상기 (n)번째 가비지 컬렉션 스루풋에 근거하여 가비지 컬렉션 동작을 수행한다.
본 발명의 실시 예에 따르면 데이터 저장 장치의 가비지 컬렉션 동작이 최적화될 수 있고, 그로 인해서 데이터 저장 장치의 동작의 속도가 빨라질 수 있다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다.
도 2는 도 1의 랜덤 액세스 메모리에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
도 3은 도 2의 가비지 컬렉션 모듈에 의해서 수행되는 가비지 컬렉션 동작을 설명하기 위한 도면이다.
도 4a 내지 도 4d는 본 발명의 실시 예에 따른 가비지 컬렉션 스루풋을 결정하는 방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 6은 도 5에 도시된 컨트롤러를 예시적으로 보여주는 도면이다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템을 예시적으로 보여주는 도면이다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다.
본 발명의 이점 및 특징, 그리고 그것을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 통해 설명될 것이다. 그러나 본 발명은 여기에서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 단지, 본 실시 예들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여 제공되는 것이다.
도면들에 있어서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니며 명확성을 기하기 위하여 과장된 것이다. 본 명세서에서 특정한 용어들이 사용되었으나. 이는 본 발명을 설명하기 위한 목적에서 사용된 것이며, 의미 한정이나 특허 청구 범위에 기재된 본 발명의 권리 범위를 제한하기 위하여 사용된 것은 아니다.
본 명세서에서 '및/또는'이란 표현은 전후에 나열된 구성요소들 중 적어도 하나를 포함하는 의미로 사용된다. 또한, '연결되는/결합되는'이란 표현은 다른 구성 요소와 직접적으로 연결되거나 다른 구성 요소를 통해서 간접적으로 연결되는 것을 포함하는 의미로 사용된다. 본 명세서에서 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 또한, 명세서에서 사용되는 '포함한다' 또는 '포함하는'으로 언급된 구성 요소, 단계, 동작 및 소자는 하나 이상의 다른 구성 요소, 단계, 동작 및 소자의 존재 또는 추가를 의미한다.
이하, 도면들을 참조하여 본 발명의 실시 예에 대해 상세히 설명하기로 한다.
도 1은 본 발명의 실시 예에 따른 데이터 저장 장치를 예시적으로 보여주는 블럭도이다. 데이터 저장 장치(100)는 휴대폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 차량용 인포테인먼트(in-vehicle infotainment) 시스템 등과 같은 호스트 장치(도시되지 않음)에 의해서 액세스되는 데이터를 저장할 수 있다. 데이터 저장 장치(100)는 메모리 시스템이라고도 불릴 수 있다.
데이터 저장 장치(100)는 호스트 장치와 연결되는 인터페이스 프로토콜에 따라서 다양한 종류의 저장 장치들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 솔리드 스테이트 드라이브(solid state drive, SSD), MMC, eMMC, RS-MMC, micro-MMC 형태의 멀티 미디어 카드(multi media card), SD, mini-SD, micro-SD 형태의 시큐어 디지털(secure digital) 카드, USB(universal storage bus) 저장 장치, UFS(universal flash storage) 장치, PCMCIA(personal computer memory card international association) 카드 형태의 저장 장치, PCI(peripheral component interconnection) 카드 형태의 저장 장치, PCI-E(PCI express) 카드 형태의 저장 장치, CF(compact flash) 카드, 스마트 미디어(smart media) 카드, 메모리 스틱(memory stick) 등과 같은 다양한 종류의 저장 장치들 중 어느 하나로 구성될 수 있다.
데이터 저장 장치(100)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 예를 들면, 데이터 저장 장치(100)는 POP(package on package), SIP(system in package), SOC(system on chip), MCP(multi chip package), COB(chip on board), WFP(wafer-level fabricated package), WSP(wafer-level stack package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
데이터 저장 장치(100)는 컨트롤러(200)를 포함할 수 있다. 컨트롤러(200)는 컨트롤 유닛(220) 및 랜덤 액세스 메모리(230)를 포함할 수 있다.
컨트롤 유닛(220)은 코드 형태의 명령(instruction) 또는 알고리즘, 즉, 소프트웨어를 구동하고, 호스트 장치로부터 입력된 요청을 분석하고 처리할 수 있다. 컨트롤 유닛(220)은 호스트 장치의 요청을 처리하기 위해서 메모리 컨트롤 유닛(도시되지 않음)을 통해서 불휘발성 메모리 장치(300)를 제어할 수 있다.
랜덤 액세스 메모리(230)는 컨트롤 유닛(220)에 의해서 구동되는 소프트웨어를 저장할 수 있다. 또한, 랜덤 액세스 메모리(230)는 소프트웨어의 구동에 필요한 데이터, 예를 들면, 메타 데이터를 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 컨트롤 유닛(220)의 동작 메모리(working memory)로서 동작할 수 있다. 랜덤 액세스 메모리(230)는 호스트 장치로부터 불휘발성 메모리 장치(300)로 또는 불휘발성 메모리 장치(300)로부터 호스트 장치로 전송될 데이터를 임시 저장할 수 있다. 즉, 랜덤 액세스 메모리(230)는 데이터 버퍼 메모리 또는 데이터 캐시(cache) 메모리로서 동작할 수 있다.
데이터 저장 장치(100)는 불휘발성 메모리 장치(300)를 포함할 수 있다. 불휘발성 메모리 장치(300)는 데이터 저장 장치(100)의 저장 매체로서 동작할 수 있다. 불휘발성 메모리 장치(300)는 낸드(NAND) 플래시 메모리 장치, 노어(NOR) 플래시 메모리 장치, 강유전체 커패시터를 이용한 강유전체 램(ferroelectric random access memory: FRAM), 티엠알(tunneling magneto-resistive: TMR) 막을 이용한 마그네틱 램(magnetic random access memory: MRAM), 칼코겐 화합물(chalcogenide alloys)을 이용한 상 변화 램(phase change random access memory: PCRAM), 전이 금속 산화물(transition metal oxide)을 이용한 저항성 램(resistive random access memory: RERAM) 등과 같은 다양한 형태의 불휘발성 메모리 장치들 중 어느 하나로 구성될 수 있다. 강유전체 램(FRAM), 마그네틱 램(MRAM), 상 변화 램(PCRAM) 및 저항성 램(RERAM)은 메모리 셀에 대한 랜덤 액세스가 가능한 불휘발성 랜덤 액세스 메모리 장치의 한 종류이다. 불휘발성 메모리 장치(300)는 낸드 플래시 메모리 장치와 위에서 언급한 다양한 형태의 불휘발성 랜덤 액세스 메모리 장치의 조합으로 구성될 수 있다. 이하의 설명에서, 낸드 플래시 메모리 장치(이하, 플래시 메모리 장치로 칭함)로 구성된 불휘발성 메모리 장치(300)가 예시될 것이다.
플래시 메모리 장치(300)는 메모리 셀 영역(310)을 포함할 수 있다. 메모리 셀 영역(310)에 포함된 메모리 셀들은 동작의 관점에서 또는 물리적(또는 구조적) 관점에서 계층적인 메모리 셀 집합 또는 메모리 셀 단위로 구성될 수 있다. 예를 들면, 동일한 워드 라인에 연결되며, 동시에 읽혀지고 쓰여지는(또는 프로그램되는) 메모리 셀들은 페이지(P)로 구성될 수 있다. 이하에서, 설명의 편의를 위해서, 페이지(P)로 구성되는 메모리 셀들을 "페이지"라고 칭할 것이다. 또한, 동시에 소거되는 메모리 셀들은 메모리 블럭(B)으로 구성될 수 있다. 메모리 셀 영역(310)은 복수의 메모리 블럭들(B1~Bm)을 포함하고, 메모리 블럭들(B1~Bm) 각각은 복수의 페이지들(P1~Pn)을 포함할 수 있다.
도 2는 도 1의 랜덤 액세스 메모리(230)에서 구동되는 소프트웨어를 예시적으로 설명하기 위한 도면이다.
데이터 저장 장치(100)의 컨트롤 유닛(220)은 플래시 메모리 장치(300) 고유의 동작을 제어하고, 호스트 장치에 장치 호환성을 제공하기 위해서 플래시 변환 계층(flash translation lyaer)(FTL)이라 불리는 소프트웨어를 구동할 수 있다. 이러한 플래시 변환 계층(FTL)의 구동을 통해서, 데이터 저장 장치(100)는 호스트 장치에 하드 디스크와 같은 일반적인 데이터 저장 장치로 인식되고 사용될 수 있다.
랜덤 액세스 메모리(230)에 로딩된 플래시 변환 계층(FTL)은 여러 기능을 수행하기 위한 모듈들과, 모듈의 구동에 필요한 메타 데이터로 구성될 수 있다. 도 2를 참조하여 예를 들면, 플래시 변환 계층(FTL)은 어드레스 맵핑 테이블(MAP), 웨어-레벨링 모듈(WLM), 배드 블럭 관리 모듈(BBM) 및 가비지 컬렉션 모듈(GCM)을 포함할 수 있다. 플래시 변환 계층(FTL)의 구성은 앞서 언급된 모듈들에 국한되지 않으며, 플래시 메모리 장치(300)들을 병렬적으로 동작시키기 위한 인터리빙 모듈, 예상치 못한 전원 차단에 대비하기 위한 서든 파워 오프 관리 모듈 등과 같은 모듈들을 더 포함할 수 있다.
호스트 장치가 데이터 저장 장치(100)를 액세스하는 경우(예를 들면, 읽기 또는 쓰기 동작을 요청하는 경우), 호스트 장치는 논리 어드레스(logical address)를 데이터 저장 장치(100)로 제공할 수 있다. 플래시 변환 계층(FTL)은 제공된 논리 어드레스를 플래시 메모리 장치(300)의 물리 어드레스(physical address)로 변환하고, 변환된 물리 어드레스를 참조하여 요청된 동작을 수행할 수 있다. 이러한 어드레스 변환 동작을 위해서 어드레스 변환 데이터, 즉, 어드레스 맵핑 테이블(MAP)은 플래시 변환 계층(FTL)에 포함될 수 있다.
웨어-레벨링 모듈(WLM)은 플래시 메모리 장치(300)의 메모리 블럭들(B1~Bm)에 대한 웨어-레벨(wear-level)을 관리할 수 있다. 소거 동작 및 쓰기 동작에 의해서 플래시 메모리 장치(300)의 메모리 셀들은 노화(aging)될 수 있다. 노화된 메모리 셀, 즉, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)을 야기할 수 있다. 웨어-레벨링 모듈(WLM)은 특정 메모리 블럭이 다른 메모리 블럭들보다 빨리 마모되는 것을 방지하기 위해서 메모리 블럭들 각각의 소거-쓰기 횟수(erase-write count)가 평준화 되도록 관리할 수 있다.
배드 블럭 관리 모듈(BBM)은 플래시 메모리 장치(300)의 메모리 블럭들(B1~Bm) 중에서 결함이 발생된 메모리 블럭을 관리할 수 있다. 앞서 설명된 바와 같이, 마모된 메모리 셀은 결함(예를 들면, 물리적 결함)이 발생될 수 있다. 결함이 발생된 메모리 셀에 저장된 데이터는 정상적으로 읽혀질 수 없다. 또한, 결함이 발생된 메모리 셀에는 데이터가 정상적으로 저장되지 않을 수 있다. 배드 블럭 관리 모듈(BBM)은 결함이 발생된 메모리 셀을 포함하는 메모리 블럭이 사용되지 않도록 관리할 수 있다.
플래시 메모리 장치(300)는 구조적인 특징으로 인해서 데이터 덮어쓰기(overwrite)를 지원하지 않는다. 즉, 데이터가 쓰여진 상태의 메모리 셀에 데이터를 저장하는 것은 불가능하다. 따라서, 데이터가 쓰여진 상태의 메모리 셀에 데이터를 다시 쓰기 위해서는 소거 동작이 선행되어야 한다. 이를 쓰기 전 소거 (erase-before-write) 동작이라 한다.
플래시 메모리 장치(300)의 소거 동작은 긴 시간을 필요로 한다. 그러한 이유로, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀을 소거한 후, 소거된 메모리 셀에 데이터를 다시 쓰지 않는다. 대신, 컨트롤 유닛(210)은 데이터가 쓰여진 상태의 메모리 셀에 쓰여질 데이터를 소거 상태로 되돌려진 메모리 셀에 저장한다. 컨트롤 유닛(210)의 이러한 동작으로 인해서, 플래시 메모리 장치(300)에는 유효한 데이터와 무효한 데이터가 혼재(mixed)하게 된다. 필요에 따라서, 컨트롤 유닛(210)은 유효한 데이터들을 한 곳에 모으고, 무효한 데이터들을 소거하는 일련의 동작, 즉, 가비지 컬렉션(garbage collection) 동작을 수행할 수 있다. 가비지 컬렉션 동작은 병합(merge) 동작이라고도 불릴 수 있다.
가비지 컬렉션 모듈(GCM)은 플래시 메모리 장치(300)에 대한 가비지 컬렉션 동작을 수행할 수 있다. 가비지 컬렉션 모듈(GCM)에 의해서 수행되는 가비지 컬렉션 동작은 도 3을 참조하여 상세히 설명될 것이다.
도 3은 도 2의 가비지 컬렉션 모듈(GCM)에 의해서 수행되는 가비지 컬렉션 동작을 설명하기 위한 도면이다. 설명의 간략화를 위해서, 4개의 페이지들(P1~P4)을 각각 포함하는 6개의 메모리 블럭들(B1~B6)이 예시될 것이다. 메모리 셀 영역(310)을 구성하는 메모리 블럭의 수 및 메모리 블럭당 포함되는 페이지들의 수는 다양하게 변경될 수 있다.
메모리 블럭들(B1~B6)은 빈(empty) 메모리 블럭(EB), 오픈(open) 메모리 블럭(OB), 클로즈(close) 메모리 블럭(CB)으로 구분될 수 있다.
빈 메모리 블럭(EB)은, 메모리 블럭들(B5 및 B6)과 같이, 데이터가 쓰여지지 않은 메모리 블럭으로 정의될 수 있다. 빈 메모리 블럭(EB)은 빈 페이지(EP)를 포함할 수 있다. 데이터 저장 장치(100)는, 가비지 컬렉션(GC)과 같은 내부 동작에 필요한 빈 메모리 영역, 즉, 빈 메모리 블럭(EB)을 필요로할 수 있다. 내부 동작이 원활하게 수행될 수 있도록, 빈 메모리 블럭(EB)은 최소 개수 이상 확보되어야 할 것이다. 내부 동작이 원할하게 수행될 수 있도록 확보해야 하는 빈 메모리 블럭의 수를 최소 빈 메모리 블럭(MIN(EB))이라 정의할 것이다.
오픈 메모리 블럭(OB)은, 메모리 블럭들(B1 및 B2)과 같이, 쓰기가 진행 중인 메모리 블럭으로 정의될 수 있다. 즉, 오픈 메모리 블럭(OB)은 일부 페이지에만 데이터가 쓰여진 메모리 블럭을 의미할 수 있다. 오픈 메모리 블럭(OB)은 유효한(valid) 데이터가 저장된 페이지(이하, 유효 페이지(VP)라 칭함), 무효한(invalid) 데이터가 저장된 페이지(이하, 무효 페이지(IVP)라 칭함), 빈 페이지(EP)를 포함할 수 있다.
클로즈 메모리 블럭(CB)은, 메모리 블럭들(B3 및 B4)과 같이, 쓰기가 완료된 메모리 블럭으로 정의될 수 있다. 즉, 클로즈 메모리 블럭(CB)은 모든 페이지에 데이터가 쓰여진 메모리 블럭을 의미할 수 있다. 클로즈 메모리 블럭(CB)은 유효 페이지(VP) 및 무효 페이지(IVP)를 포함할 수 있다.
가비지 컬렉션(GC) 동작이 수행되면, 오픈 메모리 블럭(OB)과 클로즈 메모리 블럭(CB)의 유효 페이지 중에서 가비지 컬렉션(GC) 동작의 대상으로 선정된 페이지가 빈 메모리 블럭(EB)으로 복사될 수 있다. 예를 들면, 메모리 블럭(B1)의 유효 페이지들(P1 및 P2)은 메모리 블럭(B5)의 빈 페이지들(P1 및 P2)에 각각 복사될 수 있다. 또한, 메모리 블럭(B3)의 유효 페이지들(P3 및 P4)은 메모리 블럭(B5)의 빈 페이지들(P3 및 P4)에 각각 복사될 수 있다. 유효 페이지(VP)가 모두 복사된 메모리 블럭, 예를 들면, 메모리 블럭(B3)은 삭제된 후 빈 메모리 블럭(EB)으로 변경될 수 있다.
가비지 컬렉션(GC) 동작은 유효 페이지(VP)를 빈 메모리 블럭(EB)으로 복사하는 동작, 즉, 쓰기 동작과, 유효 페이지(VP)가 모두 복사된 메모리 블럭을 소거하는 동작을 수반하기 때문에 컨트롤러(200)의 리소스를 많이 소모하게 되고, 긴 동작 시간을 필요로 할 수 있다. 가비지 컬렉션(GC) 동작은 호스트 장치의 요청과는 무관하게 컨트롤러(200)의 내부 동작으로서 수행될 수 있지만, 호스트 장치의 요청을 수행하는 도중에 수행될 수도 있다. 따라서, 가비지 컬렉션(GC) 동작에 소요되는 시간 또는 가비지 컬렉션(GC) 동작의 수행량 또는 처리량(이하, 가비지 컬렉션 스루풋(throughput)이라 칭함)을 최적화 시키면, 데이터 저장 장치(100)의 동작 속도 및 호스트 장치의 요청에 대한 응답 속도가 향상될 수 있다.
도 4a 내지 도 4d는 본 발명의 실시 예에 따른 가비지 컬렉션 스루풋을 결정하는 방법을 설명하기 위한 도면이다. 가비지 컬렉션 스루풋은 도 4a 내지 도 4d에 도시된 수학식과 같이 계산될 수 있다.
도 4a를 참조하면, (n)번째 가비지 컬렉션 스루풋(GCTH(n))은 사용된 빈 메모리 블럭의 수(#UEB)와 직전 수행된 가비지 컬렉션의 스루풋들의 평균값(MEAN(GCTH_P))(이하, 직전 가비지 컬렉션 스루풋 평균값이라 칭함)을 더한 값에 따라서 결정될 수 있다. 또한 (n)번째 가비지 컬렉션 스루풋(GCTH(n))은 오픈 메모리 블럭의 사용된 페이지 양(#UP_OB)을 처리해야 할 쓰기 데이터 양(즉, 호스트 장치로부터 쓰기 요청된 데이터 양)(PWD)으로 나눈 비율에 따라서 결정될 수 있다. 사용된 빈 블럭의 수(#UEB)와 직전 가비지 컬렉션 스루풋 평균값(MEAN(GCTH_P))을 더하여 결정되는 가비지 컬렉션 스루풋을 미세 조정하기 위해서, 오픈 메모리 블럭의 사용된 페이지 양(#UP_OB)을 처리해야 할 쓰기 데이터 양(PWD)으로 나눈 비율이, 사용된 빈 메모리 블럭의 수(#UEB)와 직전 가비지 컬렉션 스루풋 평균값(MEAN(GCTH_P))의 합에 곱해질 수 있다.
도 4b를 참조하면, 사용된 빈 메모리 블럭의 수(#UEB)는 최소 빈 메모리 블럭(MIN(EB))의 수에서 남은(remain) 빈 메모리 블럭(REB)의 수를 빼서 계산될 수 있다. 사용된 빈 메모리 블럭의 수(#UEB)는 최소 빈 메모리 블럭(MIN(EB))의 수와 남은 빈 메모리 블럭(EB)의 수의 차이, 즉, 가비지 컬렉션의 긴급한 정도를 가비지 컬렉션 스루풋에 반영시키기 위한 변수로 작용할 수 있다.
도 4c를 참조하면, 직전 가비지 컬렉션 스루풋 평균값(MEAN(GCTH_P))은 (n-2)번째 가비지 컬렉션 스루풋(GCTH(n-2))과 (n-1)번째 가비지 컬렉션 스루풋(GCTH(n-1))을 평균하여 계산될 수 있다. 직전 가비지 컬렉션 스루풋 평균값(MEAN(GCTH_P))은 가비지 컬렉션 스루풋의 급격한 변화에 대한 오류를 최소화시키기 위한 변수로 작용할 수 있다.
오픈 메모리 블럭의 사용된 페이지 양(#UP_OB)을 처리해야 할 쓰기 데이터 양(PWD)으로 나눈 비율은, 쓰기 데이터를 처리하기 위해서 수반되어야 할 가비지 컬렉션 양을 반영시키기 위한 변수로 작용할 수 있다. 도 4d를 참조하면, 처리해야 할 쓰기 데이터 양(PWD)은 쓰기 데이터 양(WD)을 페이지 크기(PS)로 나누고 올림 연산한 값(수학 기호 "┌ ┐"로 표기된 올림 함수(ceiling function)로 계산됨)으로 결정될 수 있다. 즉, 처리해야 할 쓰기 데이터 양은 쓰기 데이터를 처리하기 위해서 쓰여지는 최대 페이지의 수를 의미할 수 있다.
도 5는 본 발명의 실시 예에 따른 솔리드 스테이트 드라이브(SSD)를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 5를 참조하면, 데이터 처리 시스템(2000)은 호스트 장치(2100)와 솔리드 스테이트 드라이브(solid state drive)(2200)(이하, SSD라 칭함)를 포함할 수 있다.
SSD(2200)는 컨트롤러(2210), 버퍼 메모리 장치(2220), 불휘발성 메모리 장치들(2231~223n), 전원 공급기(2240), 신호 커넥터(2250) 및 전원 커넥터(2260)를 포함할 수 있다.
컨트롤러(2210)는 SSD(2200)의 제반 동작을 제어할 수 있다.
버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(2220)는 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(2220)에 임시 저장된 데이터는 컨트롤러(2210)의 제어에 따라 호스트 장치(2100) 또는 불휘발성 메모리 장치들(2231~223n)로 전송될 수 있다.
불휘발성 메모리 장치들(2231~223n)은 SSD(2200)의 저장 매체로 사용될 수 있다. 불휘발성 메모리 장치들(2231~223n) 각각은 복수의 채널들(CH1~CHn)을 통해 컨트롤러(2210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 불휘발성 메모리 장치가 연결될 수 있다. 하나의 채널에 연결되는 불휘발성 메모리 장치들은 동일한 신호 버스 및 데이터 버스에 연결될 수 있다.
전원 공급기(2240)는 전원 커넥터(2260)를 통해 입력된 전원(PWR)을 SSD(2200) 내부에 제공할 수 있다. 전원 공급기(2240)는 보조 전원 공급기(2241)를 포함할 수 있다. 보조 전원 공급기(2241)는 서든 파워 오프(sudden power off)가 발생되는 경우, SSD(2200)가 정상적으로 종료될 수 있도록 전원을 공급할 수 있다. 보조 전원 공급기(2241)는 전원(PWR)을 충전할 수 있는 대용량 캐패시터들(capacitors)을 포함할 수 있다.
컨트롤러(2210)는 신호 커넥터(2250)를 통해서 호스트 장치(2100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)는 커맨드, 어드레스, 데이터 등을 포함할 수 있다. 신호 커넥터(2250)는 호스트 장치(2100)와 SSD(2200)의 인터페이스 방식에 따라 다양한 형태의 커넥터로 구성될 수 있다.
도 6은 도 5에 도시된 컨트롤러를 예시적으로 보여주는 도면이다. 도 6을 참조하면, 컨트롤러(2210)는 호스트 인터페이스 유닛(2211), 컨트롤 유닛(2212), 랜덤 액세스 메모리(2213), 에러 정정 코드(ECC) 유닛(2214) 및 메모리 인터페이스 유닛(2215)을 포함할 수 있다.
호스트 인터페이스 유닛(2211)은, 호스트 장치(2100)의 프로토콜에 따라서, 호스트 장치(2100)와 SSD(2200)를 인터페이싱할 수 있다. 예를 들면, 호스트 인터페이스 유닛(2211)은, 시큐어 디지털(secure digital), USB(universal serial bus), MMC(multi-media card), eMMC(embedded MMC), PCMCIA(personal computer memory card international association), PATA(parallel advanced technology attachment), SATA(serial advanced technology attachment), SCSI(small computer system interface), SAS(serial attached SCSI), PCI(peripheral component interconnection), PCI-E(PCI Expresss), UFS(universal flash storage) 프로토콜들 중 어느 하나를 통해서 호스트 장치(2100)와 통신할 수 있다. 또한, 호스트 인터페이스 유닛(2211)은 호스트 장치(2100)가 SSD(2200)를 범용 데이터 저장 장치, 예를 들면, 하드 디스크 드라이브(HDD)로 인식하도록 지원하는 디스크 에뮬레이션(disk emulation) 기능을 수행할 수 있다.
컨트롤 유닛(2212)은 호스트 장치(2100)로부터 입력된 신호(SGL)를 분석하고 처리할 수 있다. 컨트롤 유닛(2212)은 SSD(2200)를 구동하기 위한 펌웨어 또는 소프트웨어에 따라서 내부 기능 블럭들의 동작을 제어할 수 있다. 랜덤 액세스 메모리(2213)는 이러한 펌웨어 또는 소프트웨어를 구동하기 위한 동작 메모리로서 사용될 수 있다.
에러 정정 코드(ECC) 유닛(2214)은 불휘발성 메모리 장치들(2231~223n)로 전송될 데이터의 패리티 데이터를 생성할 수 있다. 생성된 패리티 데이터는 데이터와 함께 불휘발성 메모리 장치들(2231~223n)에 저장될 수 있다. 에러 정정 코드(ECC) 유닛(2214)은 패리티 데이터에 근거하여 불휘발성 메모리 장치들(2231~223n)로부터 독출된 데이터의 에러를 검출할 수 있다. 만약, 검출된 에러가 정정 범위 내이면, 에러 정정 코드(ECC) 유닛(2214)은 검출된 에러를 정정할 수 있다.
메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)에 커맨드 및 어드레스와 같은 제어 신호를 제공할 수 있다. 그리고 메모리 인터페이스 유닛(2215)은, 컨트롤 유닛(2212)의 제어에 따라서, 불휘발성 메모리 장치들(2231~223n)과 데이터를 주고받을 수 있다. 예를 들면, 메모리 인터페이스 유닛(2215)은 버퍼 메모리 장치(2220)에 저장된 데이터를 불휘발성 메모리 장치들(2231~223n)로 제공하거나, 불휘발성 메모리 장치들(2231~223n)로부터 읽혀진 데이터를 버퍼 메모리 장치(2220)로 제공할 수 있다.
도 7은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 7을 참조하면, 데이터 처리 시스템(3000)은 호스트 장치(3100)와 데이터 저장 장치(3200)를 포함할 수 있다.
호스트 장치(3100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(3100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
호스트 장치(3100)는 소켓(socket), 슬롯(slot) 또는 커넥터(connector)와 같은 접속 터미널(3110)을 포함할 수 있다. 데이터 저장 장치(3200)는 접속 터미널(3110)에 마운트(mount)될 수 있다.
데이터 저장 장치(3200)는 인쇄 회로 기판과 같은 기판 형태로 구성될 수 있다. 데이터 저장 장치(3200)는 메모리 모듈 또는 메모리 카드로 불릴 수 있다. 데이터 저장 장치(3200)는 컨트롤러(3210), 버퍼 메모리 장치(3220), 불휘발성 메모리 장치(3231~3232), PMIC(power management integrated circuit)(3240) 및 접속 터미널(3250)을 포함할 수 있다.
컨트롤러(3210)는 데이터 저장 장치(3200)의 제반 동작을 제어할 수 있다. 컨트롤러(3210)는 도 5에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(3220)는 불휘발성 메모리 장치들(3231~3232)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(3220)에 임시 저장된 데이터는 컨트롤러(3210)의 제어에 따라 호스트 장치(3100) 또는 불휘발성 메모리 장치들(3231~3232)로 전송될 수 있다.
불휘발성 메모리 장치들(3231~3232)은 데이터 저장 장치(3200)의 저장 매체로 사용될 수 있다.
PMIC(3240)는 접속 터미널(3250)을 통해 입력된 전원을 데이터 저장 장치(3200) 내부에 제공할 수 있다. PMIC(3240)는, 컨트롤러(3210)의 제어에 따라서, 데이터 저장 장치(3200)의 전원을 관리할 수 있다.
접속 터미널(3250)은 호스트 장치의 접속 터미널(3110)에 연결될 수 있다. 접속 터미널(3250)을 통해서, 호스트 장치(3100)와 데이터 저장 장치(3200) 간에 커맨드, 어드레스, 데이터 등과 같은 신호와, 전원이 전달될 수 있다. 접속 터미널(3250)은 호스트 장치(3100)와 데이터 저장 장치(3200)의 인터페이스 방식에 따라 다양한 형태로 구성될 수 있다. 접속 터미널(3250)은 데이터 저장 장치(3200)의 어느 한 변에 배치될 수 있다.
도 8은 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 데이터 처리 시스템을 예시적으로 보여주는 도면이다. 도 8을 참조하면, 데이터 처리 시스템(4000)은 호스트 장치(4100)와 데이터 저장 장치(4200)를 포함할 수 있다.
호스트 장치(4100)는 인쇄 회로 기판(printed circuit board)과 같은 기판(board) 형태로 구성될 수 있다. 비록 도시되지 않았지만, 호스트 장치(4100)는 호스트 장치의 기능을 수행하기 위한 내부 기능 블럭들을 포함할 수 있다.
데이터 저장 장치(4200)는 표면 실장형 패키지 형태로 구성될 수 있다. 데이터 저장 장치(4200)는 솔더 볼(solder ball)(4250)을 통해서 호스트 장치(4100)에 마운트될 수 있다. 데이터 저장 장치(4200)는 컨트롤러(4210), 버퍼 메모리 장치(4220) 및 불휘발성 메모리 장치(4230)를 포함할 수 있다.
컨트롤러(4210)는 데이터 저장 장치(4200)의 제반 동작을 제어할 수 있다. 컨트롤러(4210)는 도 5에 도시된 컨트롤러(2210)와 동일하게 구성될 수 있다.
버퍼 메모리 장치(4220)는 불휘발성 메모리 장치(4230)에 저장될 데이터를 임시 저장할 수 있다. 또한, 버퍼 메모리 장치(4220)는 불휘발성 메모리 장치들(4230)로부터 읽혀진 데이터를 임시 저장할 수 있다. 버퍼 메모리 장치(4220)에 임시 저장된 데이터는 컨트롤러(4210)의 제어에 따라 호스트 장치(4100) 또는 불휘발성 메모리 장치(4230)로 전송될 수 있다.
불휘발성 메모리 장치(4230)는 데이터 저장 장치(4200)의 저장 매체로 사용될 수 있다.
도 9는 본 발명의 실시 예에 따른 데이터 저장 장치를 포함하는 네트워크 시스템(5000)을 예시적으로 보여주는 도면이다. 도 9를 참조하면, 네트워크 시스템(5000)은 네트워크(5500)를 통해서 연결된 서버 시스템(5300) 및 복수의 클라이언트 시스템들(5410~5430)을 포함할 수 있다.
서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)의 요청에 응답하여 데이터를 서비스할 수 있다. 예를 들면, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로부터 제공된 데이터를 저장할 수 있다. 다른 예로서, 서버 시스템(5300)은 복수의 클라이언트 시스템들(5410~5430)로 데이터를 제공할 수 있다.
서버 시스템(5300)은 호스트 장치(5100) 및 데이터 저장 장치(5200)를 포함할 수 있다. 데이터 저장 장치(5200)는 도 1의 데이터 저장 장치(100), 도 5의 데이터 저장 장치(1200), 도 7의 데이터 저장 장치(2200), 도 8의 데이터 저장 장치(3200)로 구성될 수 있다.
도 10은 본 발명의 실시 예에 따른 데이터 저장 장치에 포함된 불휘발성 메모리 장치를 예시적으로 보여주는 블럭도이다. 도 10을 참조하면, 불휘발성 메모리 장치(300)는 메모리 셀 어레이(310), 행 디코더(320), 데이터 읽기/쓰기 블럭(330), 열 디코더(340), 전압 발생기(350) 및 제어 로직(360)을 포함할 수 있다.
메모리 셀 어레이(310)는 워드 라인들(WL1~WLm)과 비트 라인들(BL1~BLn)이 서로 교차된 영역에 배열된 메모리 셀(MC)들을 포함할 수 있다.
행 디코더(320)는 워드 라인들(WL1~WLm)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 행 디코더(320)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 행 디코더(320)는 외부 장치(도시되지 않음)로부터 제공된 어드레스를 디코딩할 수 있다. 행 디코더(320)는 디코딩 결과에 근거하여 워드 라인들(WL1~WLm)을 선택하고, 구동할 수 있다. 예시적으로, 행 디코더(320)는 전압 발생기(350)로부터 제공된 워드 라인 전압을 워드 라인들(WL1~WLm)에 제공할 수 있다.
데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn)을 통해서 메모리 셀 어레이(310)와 연결될 수 있다. 데이터 읽기/쓰기 블럭(330)은 비트 라인들(BL1~BLn) 각각에 대응하는 읽기/쓰기 회로들(RW1~RWn)을 포함할 수 있다. 데이터 읽기/쓰기 블럭(330)은 제어 로직(360)의 제어에 따라 동작할 수 있다. 데이터 읽기/쓰기 블럭(330)은 동작 모드에 따라서 쓰기 드라이버로서 또는 감지 증폭기로서 동작할 수 있다. 예를 들면, 데이터 읽기/쓰기 블럭(330)은 쓰기 동작 시 외부 장치로부터 제공된 데이터를 메모리 셀 어레이(310)에 저장하는 쓰기 드라이버로서 동작할 수 있다. 다른 예로서, 데이터 읽기/쓰기 블럭(330)은 읽기 동작 시 메모리 셀 어레이(310)로부터 데이터를 독출하는 감지 증폭기로서 동작할 수 있다.
열 디코더(340)는 제어 로직(360)의 제어에 따라 동작할 수 있다. 열 디코더(340)는 외부 장치로부터 제공된 어드레스를 디코딩할 수 있다. 열 디코더(340)는 디코딩 결과에 근거하여 비트 라인들(BL1~BLn) 각각에 대응하는 데이터 읽기/쓰기 블럭(330)의 읽기/쓰기 회로들(RW1~RWn)과 데이터 입출력 라인(또는 데이터 입출력 버퍼)을 연결할 수 있다.
전압 발생기(350)는 불휘발성 메모리 장치(300)의 내부 동작에 사용되는 전압을 생성할 수 있다. 전압 발생기(350)에 의해서 생성된 전압들은 메모리 셀 어레이(310)의 메모리 셀들에 인가될 수 있다. 예를 들면, 프로그램 동작 시 생성된 프로그램 전압은 프로그램 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다. 다른 예로서, 소거 동작 시 생성된 소거 전압은 소거 동작이 수행될 메모리 셀들의 웰-영역에 인가될 수 있다. 다른 예로서, 읽기 동작 시 생성된 읽기 전압은 읽기 동작이 수행될 메모리 셀들의 워드 라인에 인가될 수 있다.
제어 로직(360)은 외부 장치로부터 제공된 제어 신호에 근거하여 불휘발성 메모리 장치(300)의 제반 동작을 제어할 수 있다. 예를 들면, 제어 로직(360)은 불휘발성 메모리 장치(300)의 읽기, 쓰기, 소거 동작과 같은 불휘발성 메모리 장치(300)의 동작을 제어할 수 있다.
이상에서, 본 발명은 구체적인 실시 예를 통해 설명되고 있으나, 본 발명은 그 범위에서 벗어나지 않는 한도 내에서 여러 가지로 변형할 수 있음은 잘 이해될 것이다. 그러므로, 본 발명의 범위는 상술한 실시 예에 국한되어 정해져서는 안되며, 후술하는 특허청구범위 및 이와 균등한 것들에 의해 정해져야 한다. 본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 잘 이해될 것이다.
100 : 데이터 저장 장치
200 : 컨트롤러
220 : 컨트롤 유닛
230 : 랜덤 액세스 메모리
300 : 불휘발성 메모리 장치
310 : 메모리 셀 어레이

Claims (10)

  1. 불휘발성 메모리 장치를 저장 매체로서 사용하는 데이터 저장 장치의 동작 방법에 있어서:
    (n-2)번째 가비지 컬렉션 스루풋과 (n-1)번째 가비지 컬렉션 스루풋을 평균하여 직전 가비지 컬렉션 스루풋의 평균값을 획득하고,
    사용된 빈 메모리 블럭의 수와 상기 직전 가비지 컬렉션 스루풋의 평균값의 합에, 오픈 메모리 블럭의 사용된 페이지 양을 처리해야 할 쓰기 데이터 양으로 나눈 비율을 곱하여 (n)번째 가비지 컬렉션 스루풋을 결정하고, 그리고
    상기 (n)번째 가비지 컬렉션 스루풋에 근거하여 가비지 컬렉션 동작을 수행하는 데이터 저장 장치의 동작 방법.
  2. 제1항에 있어서,
    상기 사용된 빈 메모리 블럭의 수는, 확보해야 하는 최소 빈 메모리 블럭의 수에서 남은 빈 메모리 블럭의 수를 빼서 계산되는 데이터 저장 장치의 동작 방법.
  3. 삭제
  4. 제1항에 있어서,
    상기 처리해야 할 쓰기 데이터양은 쓰기 데이터 양을 페이지 크기로 나누고 올림 연산하여 계산되는 데이터 저장 장치의 동작 방법.
  5. 제1항에 있어서,
    상기 오픈 메모리 블럭은 데이터가 쓰여진 사용된 페이지와 빈 페이지를 포함하는 데이터 저장 장치의 동작 방법.
  6. 페이지와 메모리 블럭으로 구성된 메모리 셀 영역을 포함하는 불휘발성 메모리 장치; 및
    상기 불휘발성 메모리 장치를 제어하는 컨트롤러를 포함하되,
    상기 컨트롤러는, (n-2)번째 가비지 컬렉션 스루풋과 (n-1)번째 가비지 컬렉션 스루풋을 평균하여 직전 가비지 컬렉션 스루풋의 평균값을 획득하고, 사용된 빈 메모리 블럭의 수와 상기 직전 가비지 컬렉션 스루풋의 평균값의 합에, 오픈 메모리 블럭의 사용된 페이지 양을 처리해야 할 쓰기 데이터 양으로 나눈 비율을 곱하여 (n)번째 가비지 컬렉션 스루풋을 결정하고, 상기 (n)번째 가비지 컬렉션 스루풋에 근거하여 가비지 컬렉션 동작을 수행하는 데이터 저장 장치.
  7. 제6항에 있어서,
    상기 컨트롤러는, 확보해야 하는 최소 빈 메모리 블럭의 수에서 남은 빈 메모리 블럭의 수를 빼서 상기 사용된 빈 메모리 블럭의 수를 계산하는 데이터 저장 장치.
  8. 삭제
  9. 제6항에 있어서,
    상기 컨트롤러는, 쓰기 데이터 양을 페이지 크기로 나누고 올림 연산하여 상기 처리해야 할 쓰기 데이터 양을 계산하는 데이터 저장 장치.
  10. 제6항에 있어서,
    상기 오픈 메모리 블럭은 데이터가 쓰여진 사용된 페이지와 빈 페이지를 포함하는 데이터 저장 장치.
KR1020170014457A 2017-02-01 2017-02-01 데이터 저장 장치 및 그것의 동작 방법 Active KR102811643B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170014457A KR102811643B1 (ko) 2017-02-01 2017-02-01 데이터 저장 장치 및 그것의 동작 방법
US15/615,954 US10558562B2 (en) 2017-02-01 2017-06-07 Data storage device and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170014457A KR102811643B1 (ko) 2017-02-01 2017-02-01 데이터 저장 장치 및 그것의 동작 방법

Publications (2)

Publication Number Publication Date
KR20180089742A KR20180089742A (ko) 2018-08-09
KR102811643B1 true KR102811643B1 (ko) 2025-05-22

Family

ID=62979928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170014457A Active KR102811643B1 (ko) 2017-02-01 2017-02-01 데이터 저장 장치 및 그것의 동작 방법

Country Status (2)

Country Link
US (1) US10558562B2 (ko)
KR (1) KR102811643B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10474527B1 (en) * 2017-06-30 2019-11-12 Seagate Technology Llc Host-assisted error recovery
CN111949560B (zh) * 2019-05-16 2024-01-23 兆易创新科技集团股份有限公司 一种数据写入方法、装置及存储设备
KR20210099870A (ko) 2020-02-05 2021-08-13 에스케이하이닉스 주식회사 메모리 시스템 및 그것의 동작방법
CN117785071B (zh) * 2024-02-27 2024-05-24 合肥康芯威存储技术有限公司 一种存储器及其性能优化方法
CN120196558B (zh) * 2025-05-23 2025-09-26 深圳星火半导体科技有限公司 映射表垃圾回收方法、回收装置、存储装置和电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101477047B1 (ko) 2008-02-29 2014-12-30 삼성전자주식회사 메모리 시스템 및 그것의 블록 병합 방법
KR20150139112A (ko) * 2014-06-02 2015-12-11 삼성전자주식회사 가비지 컬렉션 유닛을 포함하는 메모리 시스템 및 동작 방법
KR102596400B1 (ko) * 2016-03-07 2023-11-01 에스케이하이닉스 주식회사 데이터 저장 장치 및 데이터 저장 장치의 동작 방법
US10185657B2 (en) * 2016-04-13 2019-01-22 Nanjing University Method and system for optimizing deterministic garbage collection in NAND flash storage systems

Also Published As

Publication number Publication date
US20180217928A1 (en) 2018-08-02
KR20180089742A (ko) 2018-08-09
US10558562B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
US20200218653A1 (en) Controller, data storage device, and operating method thereof
US10275349B2 (en) Data storage device and the operating method thereof
KR102233400B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20170053278A (ko) 데이터 저장 장치 및 그것의 동작 방법
US9436267B2 (en) Data storage device
KR102515137B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102544162B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
US11086772B2 (en) Memory system performing garbage collection operation and operating method of memory system
KR102270103B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102811643B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200114212A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190083148A (ko) 데이터 저장 장치 및 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템
KR20160097657A (ko) 데이터 저장 장치 그리고 그것의 동작 방법
KR20210147696A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210144249A (ko) 저장 장치 및 이의 동작 방법
KR20190061942A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102746969B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102474937B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20210068734A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20200015185A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102425470B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR102873594B1 (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20190041082A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20180121733A (ko) 데이터 저장 장치 및 그것의 동작 방법
KR20150072485A (ko) 데이터 저장 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20170201

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20220103

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20170201

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20240809

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20250408

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20250519

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20250520

End annual number: 3

Start annual number: 1

PG1601 Publication of registration