KR102882995B1 - 표시 패널 및 이를 포함하는 표시 장치 - Google Patents

표시 패널 및 이를 포함하는 표시 장치

Info

Publication number
KR102882995B1
KR102882995B1 KR1020210144260A KR20210144260A KR102882995B1 KR 102882995 B1 KR102882995 B1 KR 102882995B1 KR 1020210144260 A KR1020210144260 A KR 1020210144260A KR 20210144260 A KR20210144260 A KR 20210144260A KR 102882995 B1 KR102882995 B1 KR 102882995B1
Authority
KR
South Korea
Prior art keywords
inspection
control signal
voltage
transistor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020210144260A
Other languages
English (en)
Other versions
KR20230060563A (ko
Inventor
인해정
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210144260A priority Critical patent/KR102882995B1/ko
Priority to CN202211044102.4A priority patent/CN116030741A/zh
Priority to US17/903,468 priority patent/US12223863B2/en
Publication of KR20230060563A publication Critical patent/KR20230060563A/ko
Application granted granted Critical
Publication of KR102882995B1 publication Critical patent/KR102882995B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

표시 패널은 스캔 라인 및 데이터 라인에 연결되는 화소 및 데이터 라인을 통해 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함할 수 있다. 점등 검사 회로는 점등 검사 전압을 수신하는 제1 전극, 제2 전극 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터 그리고 제1 검사 트랜지스터의 제2 전극에 연결되는 제1 전극, 데이터 라인에 연결되는 제2 전극 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함할 수 있다.

Description

표시 패널 및 이를 포함하는 표시 장치{DISPLAY PANEL AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 영상을 표시하는 표시 패널 및 표시 패널에 신호들을 제공하는 구동부들을 포함할 수 있다. 표시 패널은 영상을 형성하는 광들을 방출하는 복수의 화소들을 포함할 수 있다.
표시 장치를 제조하는 과정에서 표시 패널과 구동부들을 연결하기 전에 표시 패널의 화소들의 점등 상태를 검사할 수 있다. 표시 패널과 구동부들이 연결되기 전의 점등 검사 기간에는 화소들에 화소들의 점등 상태를 검사하기 위한 점등 검사 전압이 인가될 수 있다. 한편, 표시 패널과 구동부들이 연결된 후의 영상 표시 기간에는 화소들에 점등 검사 전압이 인가되지 않을 수 있다.
본 발명의 일 목적은 영상 표시 기간에 화소에 점등 검사 전압이 인가되는 것을 방지하는 표시 패널 및 이러한 표시 패널을 포함하는 표시 장치를 제공하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 패널은 스캔 라인 및 데이터 라인에 연결되는 화소 및 상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함할 수 있다. 상기 점등 검사 회로는 상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터 그리고 상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 N형 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가질 수 있다. 상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 로우 전압을 가질 수 있다.
일 실시예에 있어서, 상기 영상 표시 기간은 상기 데이터 라인에 상기 데이터 전압이 기입되는 데이터 기입 기간 및 상기 데이터 라인에 상기 데이터 전압이 기입되지 않는 데이터 포치 기간을 포함할 수 있다. 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 데이터 포치 기간 내에 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 하나의 프레임 기간마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 복수의 프레임 기간들마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 일정한 하이 전압을 가질 수 있다.
일 실시예에 있어서, 상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 P형 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가질 수 있다. 상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 하이 전압을 가질 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 일정한 로우 전압을 가질 수 있다.
일 실시예에 있어서, 상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 산화물 반도체 트랜지스터 및 비정질 실리콘 트랜지스터 중 하나일 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 스캔 라인 및 데이터 라인에 연결되는 화소, 상기 스캔 라인을 통해 상기 화소에 스캔 신호를 제공하는 스캔 구동부, 상기 데이터 라인을 통해 상기 화소에 데이터 전압을 제공하는 데이터 구동부, 그리고 상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함할 수 있다. 상기 점등 검사 회로는 상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터 그리고 상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 N형 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 상기 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가질 수 있다. 상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 로우 전압을 가질 수 있다.
일 실시예에 있어서, 상기 영상 표시 기간은 상기 데이터 라인에 상기 데이터 전압이 기입되는 데이터 기입 기간 및 상기 데이터 라인에 상기 데이터 전압이 기입되지 않는 데이터 포치 기간을 포함할 수 있다. 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 데이터 포치 기간 내에 상기 로우 전압에서 상기 하이 전압으로 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 하나의 프레임 기간마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 복수의 프레임 기간들마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 일정한 하이 전압을 가질 수 있다.
일 실시예에 있어서, 상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 P형 트랜지스터일 수 있다.
일 실시예에 있어서, 상기 데이터 라인을 통해 상기 화소에 상기 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가질 수 있다. 상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 하이 전압을 가질 수 있다.
본 발명의 실시예들에 따른 표시 패널 및 표시 장치에 있어서, 점등 검사 회로가 직렬 연결되는 제1 검사 트랜지스터 및 제2 검사 트랜지스터를 포함하고, 제1 검사 트랜지스터 및 제2 검사 트랜지스터 각각의 게이트 전극에 교번하는 로우 전압 및 하이 전압이 인가됨에 따라, 제1 및 제2 검사 트랜지스터들의 문턱 전압들이 네거티브(negative)하게 또는 포지티브(positive)하게 시프트되는 것을 방지할 수 있다. 이에 따라, 영상 표시 기간에 화소에 점등 검사 전압이 인가되는 것을 방지할 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 나타내는 블럭도이다.
도 2는 본 발명의 일 실시예에 따른 화소를 나타내는 회로도이다.
도 3은 본 발명의 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 점등 검사 회로를 나타내는 회로도이다.
도 5는 본 발명의 일 실시예에 따른 점등 검사 기간을 설명하기 위한 타이밍도이다.
도 6은 본 발명의 일 실시예에 따른 영상 표시 기간을 설명하기 위한 타이밍도이다.
도 7은 본 발명의 다른 실시예에 따른 영상 표시 기간을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 일 실시예에 따른 점등 검사 회로를 나타내는 회로도이다.
도 9는 본 발명의 일 실시예에 따른 점등 검사 기간을 설명하기 위한 타이밍도이다.
도 10은 본 발명의 일 실시예에 따른 영상 표시 기간을 설명하기 위한 타이밍도이다.
도 11은 본 발명의 다른 실시예에 따른 영상 표시 기간을 설명하기 위한 타이밍도이다.
도 12는 본 발명의 일 실시예에 따른 표시 장치를 포함하는 전자 기기를 나타내는 블럭도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 장치 및 표시 패널을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(100)를 나타내는 블럭도이다.
도 1을 참조하면, 표시 장치(100)는 표시 패널(110), 스캔 구동부(120), 데이터 구동부(130), 점등 검사 회로(140), 및 타이밍 제어부(150)를 포함할 수 있다.
표시 패널(110)은 표시 영역(DA)에 배치되는 복수의 화소들(PX), 복수의 스캔 라인들(SL), 및 복수의 데이터 라인들(DL)을 포함할 수 있다. 화소들(PX) 각각은 스캔 라인(SL) 및 데이터 라인(DL)에 연결될 수 있다. 스캔 라인(SL)은 스캔 신호(SS)를 전송할 수 있다. 데이터 라인(DL)은 데이터 전압(DATA) 또는 점등 검사 전압(DC)을 전송할 수 있다. 화소들(PX) 각각은 스캔 신호(SS) 및 데이터 전압(DATA)에 기초하여 광을 방출할 수 있다. 일 실시예에 있어서, 화소들(PX)은 적색 광을 방출하는 적색 화소, 녹색 광을 방출하는 녹색 화소, 및 청색 광을 방출하는 청색 화소를 포함할 수 있다.
스캔 구동부(120)는 스캔 라인들(SL)을 통해 화소들(PX)에 스캔 신호(SS)를 제공할 수 있다. 데이터 구동부(130)는 영상 표시 기간에 데이터 라인들(DL)을 통해 화소들(PX)에 데이터 전압(DATA)을 제공할 수 있다. 상기 영상 표시 기간은 표시 패널(110)이 스캔 구동부(120) 및 데이터 구동부(130)에 연결된 후에 영상 데이터에 기초하여 표시 패널(110)이 영상을 표시하는 기간일 수 있다.
점등 검사 회로(140)는 점등 검사 기간에 데이터 라인들(DL)을 통해 화소들(PX)에 점등 검사 전압(DC)을 제공할 수 있다. 상기 점등 검사 기간은 표시 패널(110)이 스캔 구동부(120) 및 데이터 구동부(130)에 연결되기 전에 점등 검사 전압(DC)에 기초하여 표시 패널(110)의 점등을 검사하는 기간일 수 있다.
점등 검사 회로(140)는 표시 패널(110)의 주변 영역(PA)에 배치될 수 있다. 주변 영역(PA)은 표시 영역(DA)의 적어도 일부를 둘러쌀 수 있다. 주변 영역(PA)은 영상을 표시하지 않는 비표시 영역일 수 있다.
타이밍 제어부(150)는 스캔 구동부(120)의 동작 및 데이터 구동부(130)의 동작을 제어할 수 있다. 타이밍 제어부(150)는 스캔 구동부(120)에 스캔 제어 신호를 제공할 수 있고, 데이터 구동부(130)에 데이터 제어 신호 및 상기 영상 데이터를 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 화소(PX)를 나타내는 회로도이다.
도 2를 참조하면, 화소(PX)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 스토리지 커패시터(CST), 및 발광 소자(LE)를 포함할 수 있다. 화소(PX)는 스캔 신호들(SS), 데이터 전압(DATA), 초기화 전압(VINIT), 제1 전원 전압(ELVDD), 및 제2 전원 전압(ELVSS)을 수신할 수 있다. 스캔 신호들(SS)은 제1 스캔 신호(SS1) 및 제2 스캔 신호(SS2)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원 전압(ELVDD)을 제공하는 제1 전원 라인과 제1 노드(N1) 사이에 연결될 수 있고, 제2 노드(N2)의 전압에 응답하여 턴-온될 수 있다. 제1 트랜지스터(M1)의 제1 전극은 제1 전원 전압(ELVDD)을 수신할 수 있고, 제1 트랜지스터(M1)의 제2 전극은 제1 노드(N1)에 연결될 수 있으며, 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 연결될 수 있다. 제1 트랜지스터(M1)는 스토리지 커패시터(CST)에 저장되는 전압에 기초하여 발광 소자(LE)에 구동 전류를 제공할 수 있다.
제2 트랜지스터(M2)는 데이터 전압(DATA)을 제공하는 데이터 라인(DL)과 제2 노드(N2) 사이에 연결될 수 있고, 제1 스캔 신호(SS1)에 응답하여 턴-온될 수 있다. 제2 트랜지스터(M2)의 제1 전극은 데이터 전압(DATA)을 수신할 수 있고, 제2 트랜지스터(M2)의 제2 전극은 제2 노드(N2)에 연결될 수 있으며, 제2 트랜지스터(M2)의 게이트 전극은 제1 스캔 신호(SS1)를 수신할 수 있다. 제2 트랜지스터(M2)는 제1 스캔 신호(SS1)에 기초하여 제2 노드(N2)에 데이터 전압(DATA)을 제공할 수 있다.
제3 트랜지스터(M3)는 초기화 전압(VINIT)을 제공하는 초기화 라인과 제1 노드(N1) 사이에 연결될 수 있고, 제2 스캔 신호(SS2)에 응답하여 턴-온될 수 있다. 제3 트랜지스터(M3)의 제1 전극은 초기화 전압(VINIT)을 수신할 수 있고, 제3 트랜지스터(M3)의 제2 전극은 제1 노드(N1)에 연결될 수 있으며, 제3 트랜지스터(M3)의 게이트 전극은 제2 스캔 신호(SS2)를 수신할 수 있다. 제3 트랜지스터(M3)는 제2 스캔 신호(SS2)에 기초하여 제1 노드(N1)에 초기화 전압(VINIT)을 제공할 수 있다.
일 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 제3 트랜지스터(M3) 각각은 N형 트랜지스터일 수 있다. 다른 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 제3 트랜지스터(M3) 중 적어도 하나는 P형 트랜지스터일 수도 있다.
일 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 및 제3 트랜지스터(M3) 각각은 산화물 반도체 트랜지스터, 비정질 실리콘 트랜지스터, 및 다결정 실리콘 트랜지스터 중 하나일 수 있다.
스토리지 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 커패시터(CST)의 제1 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 스토리지 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이의 전압 차에 대응하는 전압을 저장할 수 있다.
발광 소자(LE)는 제2 전원 전압(ELVSS)을 제공하는 제2 전원 라인과 제1 노드(N1) 사이에 연결될 수 있다. 발광 소자(LE)의 애노드 전극은 제1 노드(N1)에 연결될 수 있고, 발광 소자(LE)의 캐소드 전극은 제2 전원 전압(ELVSS)을 수신할 수 있다. 발광 소자(LE)는 상기 구동 전류에 기초하여 발광할 수 있다.
일 실시예에 있어서, 발광 소자(LE)는 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있다. 다른 실시예에 있어서, 발광 소자(LE)는 무기 발광 다이오드(inorganic light emitting diode) 또는 양자점 발광 다이오드(quantum dot light emitting diode)일 수도 있다.
도 3은 본 발명의 다른 실시예에 따른 화소(PX)를 나타내는 회로도이다.
도 3을 참조하면, 화소(PX)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 스토리지 커패시터(CST), 홀드 커패시터(CHD), 및 발광 소자(LE)를 포함할 수 있다. 화소(PX)는 스캔 신호들(SS), 데이터 전압(DATA), 기준 전압(VREF), 초기화 전압(VINIT), 제1 전원 전압(ELVDD), 및 제2 전원 전압(ELVSS)을 수신할 수 있다. 스캔 신호들(SS)은 기입 게이트 신호(GW), 기준 게이트 신호(GR), 초기화 게이트 신호(GI), 및 발광 제어 신호(EM)를 포함할 수 있다.
제1 트랜지스터(M1)는 제1 전원 전압(ELVDD)을 제공하는 제1 전원 라인과 제1 노드(N1) 사이에 연결될 수 있고, 제2 노드(N2)의 전압에 응답하여 턴-온될 수 있다. 제1 트랜지스터(M1)의 제1 전극은 제5 트랜지스터(M5)를 통해 상기 제1 전원 라인에 연결될 수 있고, 제1 트랜지스터(M1)의 제2 전극은 제1 노드(N1)에 연결될 수 있으며, 제1 트랜지스터(M1)의 게이트 전극은 제2 노드(N2)에 연결될 수 있고, 제1 트랜지스터(M1)의 백 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 이에 따라, 제1 트랜지스터(M1)는 상기 백 게이트 전극을 포함하는 백 게이트 트랜지스터일 수 있다. 제1 트랜지스터(M1)는 스토리지 커패시터(CST)에 저장되는 전압에 기초하여 발광 소자(LE)에 구동 전류를 제공할 수 있다.
제2 트랜지스터(M2)는 데이터 전압(DATA)을 제공하는 데이터 라인(DL)과 제2 노드(N2) 사이에 연결될 수 있고, 기입 게이트 신호(GW)에 응답하여 턴-온될 수 있다. 제2 트랜지스터(M2)의 제1 전극은 데이터 전압(DATA)을 수신할 수 있고, 제2 트랜지스터(M2)의 제2 전극은 제2 노드(N2)에 연결될 수 있으며, 제2 트랜지스터(M2)의 게이트 전극은 기입 게이트 신호(GW)를 수신할 수 있다. 제2 트랜지스터(M2)는 기입 게이트 신호(GW)에 기초하여 제2 노드(N2)에 데이터 전압(DATA)을 제공할 수 있다.
제3 트랜지스터(M3)는 기준 전압(VREF)을 제공하는 기준 라인과 제2 노드(N2) 사이에 연결될 수 있고, 기준 게이트 신호(GR)에 응답하여 턴-온될 수 있다. 제3 트랜지스터(M3)의 제1 전극은 기준 전압(VREF)을 수신할 수 있고, 제3 트랜지스터(M3)의 제2 전극은 제2 노드(N2)에 연결될 수 있으며, 제3 트랜지스터(M3)의 게이트 전극은 기준 게이트 신호(GR)를 수신할 수 있다. 제3 트랜지스터(M3)는 기준 게이트 신호(GR)에 기초하여 제2 노드(N2)에 기준 전압(VREF)을 제공할 수 있다.
제4 트랜지스터(M4)는 초기화 전압(VINIT)을 제공하는 초기화 라인과 제1 노드(N1) 사이에 연결될 수 있고, 초기화 게이트 신호(GI)에 응답하여 턴-온될 수 있다. 제4 트랜지스터(M4)의 제1 전극은 초기화 전압(VINIT)을 수신할 수 있고, 제4 트랜지스터(M4)의 제2 전극은 제1 노드(N1)에 연결될 수 있으며, 제4 트랜지스터(M4)의 게이트 전극은 초기화 게이트 신호(GI)를 수신할 수 있다. 제4 트랜지스터(M4)는 초기화 게이트 신호(GI)에 기초하여 제1 노드(N1)에 초기화 전압(VINIT)을 제공할 수 있다.
제5 트랜지스터(M5)는 상기 제1 전원 라인과 제1 트랜지스터(M1) 사이에 연결될 수 있고, 발광 제어 신호(EM)에 응답하여 턴-오프될 수 있다. 제5 트랜지스터(M5)의 제1 전극은 제1 전원 전압(ELVDD)을 수신할 수 있고, 제5 트랜지스터(M5)의 제2 전극은 제1 트랜지스터(M1)의 상기 제1 전극에 연결될 수 있으며, 제5 트랜지스터(M5)의 게이트 전극은 발광 제어 신호(EM)를 수신할 수 있다.
일 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5) 각각은 N형 트랜지스터일 수 있다. 다른 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5) 중 적어도 하나는 P형 트랜지스터일 수도 있다.
일 실시예에 있어서, 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 및 제5 트랜지스터(M5) 각각은 산화물 반도체 트랜지스터, 비정질 실리콘 트랜지스터, 및 다결정 실리콘 트랜지스터 중 하나일 수 있다.
스토리지 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 스토리지 커패시터(CST)의 제1 전극은 제1 노드(N1)에 연결될 수 있고, 스토리지 커패시터(CST)의 제2 전극은 제2 노드(N2)에 연결될 수 있다. 스토리지 커패시터(CST)는 제1 노드(N1)와 제2 노드(N2) 사이의 전압 차에 대응하는 전압을 저장할 수 있다.
홀드 커패시터(CHD)는 제1 노드(N1)와 상기 제1 전원 라인 사이에 연결될 수 있다. 홀드 커패시터(CHD)의 제1 전극은 제1 노드(N1)에 연결될 수 있고, 홀드 커패시터(CHD)의 제2 전극은 상기 제1 전원 라인에 연결될 수 있다.
발광 소자(LE)는 제2 전원 전압(ELVSS)을 제공하는 제2 전원 라인과 제1 노드(N1) 사이에 연결될 수 있다. 발광 소자(LE)의 애노드 전극은 제1 노드(N1)에 연결될 수 있고, 발광 소자(LE)의 캐소드 전극은 제2 전원 전압(ELVSS)을 수신할 수 있다. 발광 소자(LE)는 상기 구동 전류에 기초하여 발광할 수 있다.
일 실시예에 있어서, 발광 소자(LE)는 유기 발광 다이오드(organic light emitting diode, OLED)일 수 있다. 다른 실시예에 있어서, 발광 소자(LE)는 무기 발광 다이오드(inorganic light emitting diode) 또는 양자점 발광 다이오드(quantum dot light emitting diode)일 수도 있다.
도 4는 본 발명의 일 실시예에 따른 점등 검사 회로(140)를 나타내는 회로도이다.
도 4를 참조하면, 점등 검사 회로(140)는 제1 점등 검사 어레이(LTA1) 및 제2 점등 검사 어레이(LTA2)를 포함할 수 있다. 제1 점등 검사 어레이(LTA1)는 복수의 제1 검사 트랜지스터들(T1)을 포함할 수 있다. 제2 점등 검사 어레이(LTA2)는 복수의 제2 검사 트랜지스터들(T2)을 포함할 수 있다. 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 각각은 제1 전극, 제2 전극, 및 게이트 전극을 포함할 수 있다.
제1 검사 트랜지스터(T1)의 상기 제1 전극은 점등 검사 전압(DC_R, DC_G, DC_B)을 수신할 수 있고, 제1 검사 트랜지스터(T1)의 상기 제2 전극은 제2 검사 트랜지스터(T2)의 상기 제1 전극에 연결될 수 있다. 제1 검사 트랜지스터(T1)의 상기 게이트 전극은 제1 검사 제어 신호(TEST_GATE_1)를 수신할 수 있다. 점등 검사 전압(DC_R, DC_G, DC_B)은 상기 적색 화소의 점등 검사를 위한 제1 점등 검사 전압(DC_R), 상기 녹색 화소의 점등 검사를 위한 제2 점등 검사 전압(DC_G), 및 상기 청색 화소의 점등 검사를 위한 제3 점등 검사 전압(DC_B)을 포함할 수 있다.
제2 검사 트랜지스터(T2)의 상기 제1 전극은 제1 검사 트랜지스터(T1)의 상기 제2 전극에 연결될 수 있고, 제2 검사 트랜지스터(T2)의 상기 제2 전극은 데이터 라인(DL)에 연결될 수 있다. 제2 검사 트랜지스터(T2)의 상기 게이트 전극은 제2 검사 제어 신호(TEST_GATE_2)를 수신할 수 있다. 제2 검사 트랜지스터(T2)의 상기 제1 전극이 제1 검사 트랜지스터(T1)의 상기 제2 전극에 연결됨에 따라, 제1 검사 트랜지스터(T1)와 제2 검사 트랜지스터(T2)는 직렬-연결될 수 있다.
제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 각각은 N형 트랜지스터일 수 있다. 일 실시예에 있어서, 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 각각은 산화물 반도체 트랜지스터 및 비정질 실리콘 트랜지스터 중 하나일 수 있다.
도 5는 본 발명의 일 실시예에 따른 점등 검사 기간(LTP)을 설명하기 위한 타이밍도이다.
도 4 및 도 5를 참조하면, 점등 검사 기간(LTP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 일정한 하이(high) 전압을 가질 수 있다. 상기 하이 전압은 N형 트랜지스터의 게이트 턴-온 전압일 수 있다.
점등 검사 기간(LTP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각이 상기 일정한 하이 전압을 가짐에 따라, 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2)가 턴-온될 수 있고, 데이터 라인(DL)에 점등 검사 전압(DC_R, DC_G, DC_B)이 인가될 수 있다. 이에 따라, 점등 검사 기간(LTP)에 데이터 라인(DL)을 통해 화소(PX)에 점등 검사 전압(DC_R, DC_G, DC_B)이 제공될 수 있고, 표시 패널(110)의 점등 검사가 수행될 수 있다.
도 6은 본 발명의 일 실시예에 따른 영상 표시 기간(IDP)을 설명하기 위한 타이밍도이다.
도 4 및 도 6을 참조하면, 영상 표시 기간(IDP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 교번하는 로우(low) 전압 및 하이 전압을 가질 수 있다. 상기 로우 전압은 N형 트랜지스터의 게이트 턴-오프 전압일 수 있다.
영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 중 적어도 하나는 상기 로우 전압을 가질 수 있다. 다시 말해, 영상 표시 기간(IDP)에 제1 검사 제어 신호(TEST_GATE_1)의 상기 하이 전압과 제2 검사 제어 신호(TEST_GATE_2)의 상기 하이 전압은 중첩하지 않을 수 있다.
영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 중 적어도 하나가 상기 로우 전압을 가짐에 따라, 영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 중 적어도 하나가 턴-오프될 수 있고, 데이터 라인(DL)에 점등 검사 전압(DC_R, DC_G, DC_B)이 인가되지 않을 수 있다. 이에 따라, 영상 표시 기간(IDP)에 데이터 라인(DL)을 통해 화소(PX)에 데이터 전압(DATA_R, DATA_G, DATA_B)이 제공될 수 있고, 표시 패널(110)이 영상을 표시할 수 있다.
본 발명의 비교예에 있어서, 점등 검사 회로는 N형 검사 트랜지스터들을 포함하는 하나의 점등 검사 어레이를 포함할 수 있고, 영상 표시 기간에 상기 검사 트랜지스터의 게이트 전극에 인가되는 검사 제어 신호가 일정한 로우 전압을 가질 수 있다. 상기 검사 트랜지스터의 상기 게이트 전극에 장시간에 걸쳐 상기 일정한 로우 전압이 인가되는 경우에, 상기 검사 트랜지스터의 문턱 전압이 네거티브(negative)하게 시프트될 수 있다. 상기 검사 트랜지스터의 상기 문턱 전압이 네거티브하게 시프트되는 경우, 상기 영상 표시 기간에 상기 검사 트랜지스터의 상기 게이트 전극에 상기 로우 전압이 인가되더라도 상기 검사 트랜지스터가 턴-온되어 상기 영상 표시 기간에 데이터 라인에 점등 검사 전압이 인가될 수 있다.
본 발명의 실시예에 있어서, 점등 검사 회로(140)가 직렬-연결되는 검사 트랜지스터들(T1, T2)을 포함하고, 영상 표시 기간(IDP)에 검사 트랜지스터(T1, T2)의 상기 게이트 전극에 인가되는 검사 제어 신호(TEST_GATE_1, TEST_GATE_2)가 교번하는 상기 로우 전압 및 상기 하이 전압을 가짐에 따라, 영상 표시 기간(IDP)에 검사 트랜지스터(T1, T2)의 문턱 전압이 네거티브하게 시프트되는 것을 방지할 수 있다. 또한, 영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2)가 동시에 상기 하이 전압을 가지지 않음에 따라, 영상 표시 기간(IDP)에 데이터 라인(DL)에 점등 검사 전압(DC_R, DC_G, DC_B)이 인가되지 않을 수 있다.
영상 표시 기간(IDP)은 프레임 기간들(FP)을 포함할 수 있고, 프레임 기간들(FP) 각각은 데이터 기입 기간(DWP) 및 데이터 포치(porch) 기간(DPP)을 포함할 수 있다. 프레임 기간들(FP)은 영상의 프레임들이 각각 표시되는 기간일 수 있다. 데이터 기입 기간(DWP)은 데이터 라인(DL)에 데이터 전압(DATA_R, DATA_G, DATA_B)이 기입되는 기간일 수 있고, 데이터 포치 기간(DPP)은 데이터 라인(DL)에 데이터 전압(DATA_R, DATA_G, DATA_B)이 기입되지 않는 기간일 수 있다. 데이터 포치 기간(DPP)은 데이터 기입 기간들(DWP) 사이에 위치할 수 있다.
제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 데이터 포치 기간(DPP) 내에 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 다시 말해, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 데이터 포치 기간(DPP) 내에 전압 레벨이 변경될 수 있다. 이에 따라, 데이터 기입 기간(DWP) 내에 기입되는 데이터 전압(DATA_R, DATA_G, DATA_B)에 대한 검사 제어 신호들(TEST_GATE_1, TEST_GATE_2)의 간섭이 감소하거나 실질적으로 방지될 수 있다.
일 실시예에 있어서, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 하나의 프레임 기간(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 예를 들면, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각의 주기는 두 개의 프레임 기간들(FP)일 수 있다. 검사 제어 신호(TEST_GATE_1, TEST_GATE_2)가 하나의 프레임 기간(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환됨에 따라, 검사 제어 신호(TEST_GATE_1, TEST_GATE_2)가 상대적으로 큰 주파수를 가질 수 있고, 검사 트랜지스터(T1, T2)의 문턱 전압이 네거티브하게 또는 포지티브(positive)하게 시프트되는 정도가 감소할 수 있다.
도 7은 본 발명의 다른 실시예에 따른 영상 표시 기간(IDP)을 설명하기 위한 타이밍도이다.
도 4 및 도 7을 참조하면, 다른 실시예에 있어서, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 복수의 프레임 기간들(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 예를 들면, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각의 주기는 네 개 이상의 프레임 기간들(FP)일 수 있다. 검사 제어 신호(TEST_GATE_1, TEST_GATE_2)가 복수의 프레임 기간들(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환됨에 따라, 검사 제어 신호(TEST_GATE_1, TEST_GATE_2)가 상대적으로 작은 주파수를 가질 수 있고, 표시 장치(100)의 전력 소모가 감소할 수 있다.
도 8은 본 발명의 일 실시예에 따른 점등 검사 회로(140)를 나타내는 회로도이다.
도 8을 참조하여 설명하는 점등 검사 회로(140)에 있어서, 도 4를 참조하여 설명한 점등 검사 회로(140)와 실질적으로 동일하거나 유사한 구성들에 대한 설명은 생략한다.
도 8을 참조하면, 점등 검사 회로(140)는 제1 점등 검사 어레이(LTA1) 및 제2 점등 검사 어레이(LTA2)를 포함할 수 있다. 제1 점등 검사 어레이(LTA1)는 복수의 제1 검사 트랜지스터들(T1)을 포함할 수 있다. 제2 점등 검사 어레이(LTA2)는 복수의 제2 검사 트랜지스터들(T2)을 포함할 수 있다. 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 각각은 P형 트랜지스터일 수 있다.
도 9는 본 발명의 일 실시예에 따른 점등 검사 기간(LTP)을 설명하기 위한 타이밍도이다.
도 8 및 도 9를 참조하면, 점등 검사 기간(LTP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 일정한 로우 전압을 가질 수 있다. 상기 로우 전압은 P형 트랜지스터의 게이트 턴-온 전압일 수 있다.
점등 검사 기간(LTP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각이 상기 일정한 로우 전압을 가짐에 따라, 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2)가 턴-온될 수 있고, 데이터 라인(DL)에 점등 검사 전압(DC_R, DC_G, DC_B)이 인가될 수 있다. 이에 따라, 점등 검사 기간(LTP)에 데이터 라인(DL)을 통해 화소(PX)에 점등 검사 전압(DC_R, DC_G, DC_B)이 제공될 수 있고, 표시 패널(110)의 점등 검사가 수행될 수 있다.
도 10은 본 발명의 일 실시예에 따른 영상 표시 기간(IDP)을 설명하기 위한 타이밍도이다.
도 8 및 도 10을 참조하면, 영상 표시 기간(IDP)에 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 교번하는 로우 전압 및 하이 전압을 가질 수 있다. 상기 하이 전압은 P형 트랜지스터의 게이트 턴-오프 전압일 수 있다.
영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 중 적어도 하나는 상기 하이 전압을 가질 수 있다. 다시 말해, 영상 표시 기간(IDP)에 제1 검사 제어 신호(TEST_GATE_1)의 상기 로우 전압과 제2 검사 제어 신호(TEST_GATE_2)의 상기 로우 전압은 중첩하지 않을 수 있다.
영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 중 적어도 하나가 상기 하이 전압을 가짐에 따라, 영상 표시 기간(IDP) 내의 모든 시점들에서 제1 검사 트랜지스터(T1) 및 제2 검사 트랜지스터(T2) 중 적어도 하나가 턴-오프될 수 있고, 데이터 라인(DL)에 점등 검사 전압(DC_R, DC_G, DC_B)이 인가되지 않을 수 있다. 이에 따라, 영상 표시 기간(IDP)에 데이터 라인(DL)을 통해 화소(PX)에 데이터 전압(DATA_R, DATA_G, DATA_B)이 제공될 수 있고, 표시 패널(110)이 영상을 표시할 수 있다.
제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 데이터 포치 기간(DPP) 내에 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 다시 말해, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 데이터 포치 기간(DPP) 내에 전압 레벨이 변경될 수 있다.
일 실시예에 있어서, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 하나의 프레임 기간(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 예를 들면, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각의 주기는 두 개의 프레임 기간들(FP)일 수 있다.
도 11은 본 발명의 다른 실시예에 따른 영상 표시 기간을 설명하기 위한 타이밍도이다.
도 8 및 도 11을 참조하면, 다른 실시예에 있어서, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각은 복수의 프레임 기간들(FP)마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환될 수 있다. 예를 들면, 제1 검사 제어 신호(TEST_GATE_1) 및 제2 검사 제어 신호(TEST_GATE_2) 각각의 주기는 네 개 이상의 프레임 기간들(FP)일 수 있다.
도 12는 본 발명의 일 실시예에 따른 표시 장치(1160)를 포함하는 전자 기기(1100)를 나타내는 블럭도이다.
도 12를 참조하면, 전자 기기(1100)는 프로세서(1110), 메모리 장치(1120), 저장 장치(1130), 입출력 장치(1140), 파워 서플라이(1150), 및 표시 장치(1160)를 포함할 수 있다. 전자 기기(1100)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트들(ports)을 더 포함할 수 있다.
프로세서(1110)는 특정 계산들 또는 태스크들(tasks)을 수행할 수 있다. 일 실시예에 있어서, 프로세서(1110)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU) 등일 수 있다. 프로세서(1110)는 어드레스 버스(address bus), 제어 버스(control bus), 데이터 버스(data bus) 등을 통하여 다른 구성 요소들에 연결될 수 있다. 일 실시예에 있어서, 프로세서(1110)는 주변 구성요소 상호연결(peripheral component interconnect, PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
메모리 장치(1120)는 전자 기기(1100)의 동작에 필요한 데이터들을 저장할 수 있다. 예를 들면, 메모리 장치(1120)는 EPROM(erasable programmable read-only memory), EEPROM(electrically erasable programmable read-only memory), 플래시 메모리(flash memory), PRAM(phase change random access memory), RRAM(resistance random access memory), NFGM(nano floating gate memory), PoRAM(polymer random access memory), MRAM(magnetic random access memory), FRAM(ferroelectric random access memory) 등과 같은 비휘발성 메모리 장치 및/또는 DRAM(dynamic random access memory), SRAM(static random access memory), 모바일 DRAM 등과 같은 휘발성 메모리 장치를 포함할 수 있다.
저장 장치(1130)는 솔리드 스테이트 드라이브(solid state drive, SSD), 하드 디스크 드라이브(hard disk drive, HDD), 씨디롬(CD-ROM) 등을 포함할 수 있다. 입출력 장치(1140)는 키보드, 키패드, 터치패드, 터치스크린, 마우스 등과 같은 입력 수단 및 스피커, 프린터 등과 같은 출력 수단을 포함할 수 있다. 파워 서플라이(1150)는 전자 기기(1100)의 동작에 필요한 파워를 공급할 수 있다. 표시 장치(1160)는 상기 버스들 또는 다른 통신 링크를 통해서 다른 구성 요소들에 연결될 수 있다.
표시 장치(1160)에 있어서, 점등 검사 회로가 직렬 연결되는 제1 검사 트랜지스터 및 제2 검사 트랜지스터를 포함하고, 제1 검사 트랜지스터 및 제2 검사 트랜지스터 각각의 게이트 전극에 교번하는 로우 전압 및 하이 전압이 인가됨에 따라, 제1 및 제2 검사 트랜지스터들의 문턱 전압들이 네거티브하게 또는 포지티브하게 시프트되는 것을 방지할 수 있다. 이에 따라, 영상 표시 기간에 화소에 점등 검사 전압이 인가되는 것을 방지할 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 장치는 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 장치 및 표시 패널에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
100: 표시 장치
110: 표시 패널
120: 스캔 구동부
130: 데이터 구동부
140: 점등 검사 회로
DC: 점등 검사 전압
DL: 데이터 라인
DPP: 데이터 포치 기간
DWP: 데이터 기입 기간
IDP: 영상 표시 기간
PX: 화소
TEST_GATE_1: 제1 검사 제어 신호
TEST_GATE_2: 제2 검사 제어 신호
T1: 제1 검사 트랜지스터
T2: 제2 검사 트랜지스터

Claims (20)

  1. 스캔 라인 및 데이터 라인에 연결되는 화소; 및
    상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함하고,
    상기 점등 검사 회로는,
    상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터; 및
    상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함하고,
    상기 데이터 라인을 통해 상기 화소에 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가지고,
    상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 로우 전압을 가지는, 표시 패널.
  2. 제1 항에 있어서,
    상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 N형 트랜지스터인, 표시 패널.
  3. 삭제
  4. 제1 항에 있어서,
    상기 영상 표시 기간은 상기 데이터 라인에 상기 데이터 전압이 기입되는 데이터 기입 기간 및 상기 데이터 라인에 상기 데이터 전압이 기입되지 않는 데이터 포치 기간을 포함하고,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 데이터 포치 기간 내에 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 패널.
  5. 제1 항에 있어서,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 하나의 프레임 기간마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 패널.
  6. 제1 항에 있어서,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 복수의 프레임 기간들마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 패널.
  7. 제1 항에 있어서,
    상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 하이 전압을 가지는, 표시 패널.
  8. 스캔 라인 및 데이터 라인에 연결되는 화소; 및
    상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함하고,
    상기 점등 검사 회로는,
    상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터; 및
    상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함하고,
    상기 데이터 라인을 통해 상기 화소에 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가지고,
    상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 하이 전압을 가지는, 표시 패널.
  9. 제8 항에 있어서,
    상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 P형 트랜지스터인, 표시 패널.
  10. 제8 항에 있어서,
    상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 로우 전압을 가지는, 표시 패널.
  11. 제1 항에 있어서,
    상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 산화물 반도체 트랜지스터 및 비정질 실리콘 트랜지스터 중 하나인, 표시 패널.
  12. 스캔 라인 및 데이터 라인에 연결되는 화소;
    상기 스캔 라인을 통해 상기 화소에 스캔 신호를 제공하는 스캔 구동부;
    상기 데이터 라인을 통해 상기 화소에 데이터 전압을 제공하는 데이터 구동부; 및
    상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함하고,
    상기 점등 검사 회로는,
    상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터; 및
    상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함하고,
    상기 데이터 라인을 통해 상기 화소에 상기 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가지고,
    상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 로우 전압을 가지는, 표시 장치.
  13. 제12 항에 있어서,
    상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 N형 트랜지스터인, 표시 장치.
  14. 삭제
  15. 제12 항에 있어서,
    상기 영상 표시 기간은 상기 데이터 라인에 상기 데이터 전압이 기입되는 데이터 기입 기간 및 상기 데이터 라인에 상기 데이터 전압이 기입되지 않는 데이터 포치 기간을 포함하고,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 데이터 포치 기간 내에 상기 로우 전압에서 상기 하이 전압으로 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 장치.
  16. 제12 항에 있어서,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 하나의 프레임 기간마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 장치.
  17. 제12 항에 있어서,
    상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 영상 표시 기간 내의 복수의 프레임 기간들마다 상기 로우 전압에서 상기 하이 전압 또는 상기 하이 전압에서 상기 로우 전압으로 전환되는, 표시 장치.
  18. 제12 항에 있어서,
    상기 데이터 라인을 통해 상기 화소에 상기 점등 검사 전압이 제공되는 점등 검사 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 상기 하이 전압을 가지는, 표시 장치.
  19. 스캔 라인 및 데이터 라인에 연결되는 화소;
    상기 스캔 라인을 통해 상기 화소에 스캔 신호를 제공하는 스캔 구동부;
    상기 데이터 라인을 통해 상기 화소에 데이터 전압을 제공하는 데이터 구동부; 및
    상기 데이터 라인을 통해 상기 화소에 점등 검사 전압을 제공하는 점등 검사 회로를 포함하고,
    상기 점등 검사 회로는,
    상기 점등 검사 전압을 수신하는 제1 전극, 제2 전극, 및 제1 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제1 검사 트랜지스터; 및
    상기 제1 검사 트랜지스터의 상기 제2 전극에 연결되는 제1 전극, 상기 데이터 라인에 연결되는 제2 전극, 및 제2 검사 제어 신호를 수신하는 게이트 전극을 포함하는 제2 검사 트랜지스터를 포함하고,
    상기 데이터 라인을 통해 상기 화소에 상기 데이터 전압이 제공되는 영상 표시 기간에 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 각각은 교번하는 로우 전압 및 하이 전압을 가지고,
    상기 영상 표시 기간 내의 모든 시점들에서 상기 제1 검사 제어 신호 및 상기 제2 검사 제어 신호 중 적어도 하나는 상기 하이 전압을 가지는, 표시 장치.
  20. 제19 항에 있어서,
    상기 제1 검사 트랜지스터 및 상기 제2 검사 트랜지스터 각각은 P형 트랜지스터인, 표시 장치.
KR1020210144260A 2021-10-27 2021-10-27 표시 패널 및 이를 포함하는 표시 장치 Active KR102882995B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210144260A KR102882995B1 (ko) 2021-10-27 2021-10-27 표시 패널 및 이를 포함하는 표시 장치
CN202211044102.4A CN116030741A (zh) 2021-10-27 2022-08-30 显示面板和包括显示面板的显示装置
US17/903,468 US12223863B2 (en) 2021-10-27 2022-09-06 Display panel and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210144260A KR102882995B1 (ko) 2021-10-27 2021-10-27 표시 패널 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20230060563A KR20230060563A (ko) 2023-05-08
KR102882995B1 true KR102882995B1 (ko) 2025-11-10

Family

ID=86055462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210144260A Active KR102882995B1 (ko) 2021-10-27 2021-10-27 표시 패널 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US12223863B2 (ko)
KR (1) KR102882995B1 (ko)
CN (1) CN116030741A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102939405B1 (ko) * 2022-04-01 2026-03-17 삼성디스플레이 주식회사 표시 장치 및 이의 과전류 보호 동작 수행 방법
KR20250098045A (ko) 2023-12-21 2025-07-01 삼성디스플레이 주식회사 표시 장치
KR20250177485A (ko) 2024-06-14 2025-12-24 삼성디스플레이 주식회사 표시 장치
CN121438739A (zh) * 2024-07-30 2026-01-30 三星显示有限公司 像素电路和包括像素电路的显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167769A1 (en) * 2012-12-14 2014-06-19 Young-kwang Kim Organic light emitting display device including a redundant element for a test gate line

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635495B1 (ko) 2005-02-18 2006-10-17 삼성에스디아이 주식회사 점등 테스트부를 구비한 평판 표시 장치
US8427170B2 (en) * 2009-03-05 2013-04-23 Casio Computer Co., Ltd. Drive circuit array substrate and production and test methods thereof
KR101992273B1 (ko) 2012-10-22 2019-10-01 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그 검사방법
CN105590573B (zh) 2016-03-24 2018-03-30 深圳市华星光电技术有限公司 Amoled显示面板线缺陷的修复结构及修复方法
KR102391459B1 (ko) * 2017-06-01 2022-04-27 삼성디스플레이 주식회사 표시 장치
KR102667016B1 (ko) * 2020-03-10 2024-05-21 삼성디스플레이 주식회사 표시 패널 검사 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167769A1 (en) * 2012-12-14 2014-06-19 Young-kwang Kim Organic light emitting display device including a redundant element for a test gate line

Also Published As

Publication number Publication date
US12223863B2 (en) 2025-02-11
CN116030741A (zh) 2023-04-28
US20230129192A1 (en) 2023-04-27
KR20230060563A (ko) 2023-05-08

Similar Documents

Publication Publication Date Title
CN110232891B (zh) 有机发光二极管显示设备的显示面板
US10373566B2 (en) Organic light emitting diode display device and display system including the same
KR102888981B1 (ko) 표시 장치 및 표시 장치의 구동 방법
US11398528B2 (en) Display panel of an organic light emitting diode display device having a pentile pixel structure
US20180226029A1 (en) Pixel and display device having the same
KR20200034086A (ko) 표시 장치
US12223863B2 (en) Display panel and display device including the same
WO2019237748A1 (zh) 像素电路及其驱动方法、显示装置
KR20240176134A (ko) 표시 장치
KR20250160247A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR102834107B1 (ko) 표시 장치 및 이의 구동 방법
KR20240112999A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250149816A (ko) 게이트 구동부 및 이를 포함하는 표시 장치
KR20250151696A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
US20250140156A1 (en) Display device
KR20260025944A (ko) 표시 셀 및 이를 포함하는 검사 시스템
KR20260017556A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250179753A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250160264A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20250179751A (ko) 픽셀 회로 및 이를 포함하는 표시 장치
KR20260001048A (ko) 픽셀 회로, 픽셀 회로를 포함하는 표시 장치 및 픽셀 회로를 포함하는 전자 장치
KR20260001588A (ko) 픽셀 및 이를 포함하는 표시 장치
CN120894981A (zh) 像素电路、显示设备以及电子设备
KR20250125491A (ko) 표시 장치 및 이의 구동 방법
KR20240038217A (ko) 스캔 구동부 및 이를 포함하는 표시 장치

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

D22 Grant of ip right intended

Free format text: ST27 STATUS EVENT CODE: A-1-2-D10-D22-EXM-PE0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

F11 Ip right granted following substantive examination

Free format text: ST27 STATUS EVENT CODE: A-2-4-F10-F11-EXM-PR0701 (AS PROVIDED BY THE NATIONAL OFFICE)

PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

U11 Full renewal or maintenance fee paid

Free format text: ST27 STATUS EVENT CODE: A-2-2-U10-U11-OTH-PR1002 (AS PROVIDED BY THE NATIONAL OFFICE)

Year of fee payment: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

Q13 Ip right document published

Free format text: ST27 STATUS EVENT CODE: A-4-4-Q10-Q13-NAP-PG1601 (AS PROVIDED BY THE NATIONAL OFFICE)