KR19980077337A - 반도체소자의 도전배선 형성방법 - Google Patents

반도체소자의 도전배선 형성방법 Download PDF

Info

Publication number
KR19980077337A
KR19980077337A KR1019970014433A KR19970014433A KR19980077337A KR 19980077337 A KR19980077337 A KR 19980077337A KR 1019970014433 A KR1019970014433 A KR 1019970014433A KR 19970014433 A KR19970014433 A KR 19970014433A KR 19980077337 A KR19980077337 A KR 19980077337A
Authority
KR
South Korea
Prior art keywords
tungsten silicide
semiconductor device
conductive wiring
wsi
dcs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019970014433A
Other languages
English (en)
Inventor
김현수
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970014433A priority Critical patent/KR19980077337A/ko
Publication of KR19980077337A publication Critical patent/KR19980077337A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/038—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers covering conductive structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/23—Cleaning during device manufacture during, before or after processing of insulating materials

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 반도체기판 상부에 하부도전배선층인 다결정실리콘막을 화학기상증착 ( Chemical vapor deposition, 이하 CVD라 함 ) 방법을 이용하여 소정두께 증착하고, 상기 다결정실리콘막을 세척 ( cleaning ) 한 다음, 상기 다결정실리콘막 상부에 디.씨.에스. 베이스 텅스텐 실리사이드 ( DCS base WSiX) 를 형성하고, SiH4과 WF6를 이용하여 엠.에스. 베이스 텅스텐 실리사이드 ( MS base WSiX) 를 얇게 증착시켜 염소 ( Cl ) 를 캡핑 ( capping ) 함으로써 Cl 기로 인한 문제점을 해결하여 후속 공정을 용이하게 하고 반도체소자의 특성을 향상시키는 기술이다.

Description

반도체소자의 도전배선 형성방법
본 발명은 반도체소자의 도전배선 형성방법에 관한 것으로, 특히 반도체소자의 워드라인 ( word line ) 및 비트라인 ( bit line ) 에 사용되는 도전배선재료인 텅스텐 실리사이드로 형성하는 기술에 관한 것이다.
종래에는 WF6와 DCS 가스, WF6와 엠.에스. ( MS : Mono Silane, SiH4, 이하 MS 라 함 ) 가스 또는 WF6와 디.에스. ( DS : DiSilane, Si2H6, 이하 DS 라 함 ) 가스를 사용하여 텅스텐 실리사이드 ( WSiX) 를 제조하였다.
그리고, 상기 WF6와 DCS 가스를 이용하여 형성된 텅스텐 실리사이드 ( 이하 DCS 텅스텐 실리사이드라 함 ) 는 WF6와 MS 가스를 사용하여 형성된 텅스텐 실리사이드 ( 이하 MS 텅스텐 실리사이드라 함 ) 가스 또는 WF6와 DS 가스를 사용하여 형성된 텅스텐 실리사이드 ( 이하 DS 텅스텐 실리사이드라 함 ) 보다 훨씬 적은 양의 불소를 내부에 갖게 되어 소자의 특성을 향상시킨다. 그리고, 단차피복비와 응력에 대하여 우수한 특성을 갖는다.
또한, 상기 DCS 텅스텐 실리사이드는 MS 텅스텐 실리사이드에 비하여 많은 장점을 갖고 있어 워드라인이나 비트라인용으로 주목되고 있다.
그러나, 상기 DCS 텅스텐 실리사이드는 Cl 을 함유한 DCS 가스를 이용하여 WF6와 환원반응시켜 증착하는 과정에서 박막의 내부는 물론 박막 표면에 Cl 기를 형성하게 된다.
그리고, 상기 박막 표면의 Cl 기는, 강한 반응성으로 인하여 공기중에 노출시 습기 ( H2O ) 등과 쉽게 반응하여 헤이즈 ( haze ) 형태의 잔류물 ( particle ) 을 형성함으로써 박막의 특성을 열화시키고, 후속 공정 패턴시 식각을 어렵게 하며, 비트라인 및 금속배선 등의 콘택저항을 악화시킨다.
상기한 바와 같이 종래기술에 따른 도전배선 형성방법은, Cl 에 의한 잔류물때문에 후속공정인 비트라인, 커패시터 및 금속배선 형성공정을 어렵게 하여 반도체소자의 수율 및 특성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여, DCS 텅스텐 실리사이드 박막 표면에 MS WSiX를 얇게 형성시켜 박막 표면의 Cl 기를 캡핑 ( capping ) 함으로써 반도체소자의 특성 및 신뢰성을 향상시키고 그에 따른 반도체소자의 고집적화를 가능하게 하는 반도체소자의 도전배선 형성방법을 제공하는데 그 목적이 있다.
이상의 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 도전배선 형성방법은;
반도체기판 상부에 게이트 절연막을 증착하는 공정과;
상기 게이트 절연막 상부에 하부도전배선층인 다결정실리콘막을 CVD방법으로 증착하는 공정과;
상기 다결정실리콘막을 세척하여 자연산화막을 제거하는 공정과;
상기 다결정실리콘막 상부에 DCS 텅스텐 실리사이드를 증착하는 공정과;
상기 DCS 텅스텐 실리사이드의 증착장비 내에 SiH4와 WF6가스를 플로우하여 상기 DCS 텅스텐 실리사이드 표면에 얇은 막을 형성시키는 공정을 포함하는 것을 특징으로 한다.
이상의 목적을 달성하기 위한 본 발명의 원리는, DCS 텅스텐 실리사이드를 증착한 후 SiH4와 WF6가스를 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 유발되는 Cl 기를 캡핑 ( capping ) 함으로써 Cl 기에 의한 잔류물의 유발을 억제하고 후속 공정인 패터닝 ( pattering ) 및 컨택공정을 용이하게 할 수 있도록 하는 것이다.
이하, 본 발명을 공정순서에 따라 상세히 설명하기로 한다.
먼저, 반도체기판 상부에 게이트 산화막을 형성한다.
그리고, 상기 게이트 산화막 상부에 하부도전배선층인 다결정실리콘막을 CVD 방법으로 증착한다.
이때, 상기 다결정실리콘막은 언도프드 다결정실리콘에 POCl3가스로 도핑된 도프트 다결정실리콘이나 비정질 실리콘으로 형성할 수 있다.
그 후, 세척공정으로 상기 다결정실리콘막 상부의 자연산화막을 제거한다.
여기서, 상기 세척공정은 상기 다결정실리콘막과 텅스텐 실리사이드를 증착할 수 있는 모듈 ( module ) 장비에서 진공제동 ( vacuum break ) 없이 인 - 시튜 ( in - situ ) 방법으로 다결정실리콘막과 텅스텐 실리사이드를 연속적으로 형성함으로써 생략할 수 있다.
그 다음, 상기 다결정실리콘막 상부에 500 내지 650 ℃ 정도의 온도에서 DCS 텅스텐 실리사이드를 증착시킨다.
그 후, 상기 DCS 텅스텐 실리사이드 증착장비 내에 SiH4와 WF6가스를 짧은 시간동안 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 MS WSiX로 구성된 얇은 막을 형성함으로써 박막 표면의 Cl 기를 캡핑 ( capping ) 한다.
이때, 상기 DCS 텅스텐 실리사이드 표면에 MS WSiX로 구성된 얇은 막은 5 ~ 500 Å 정도의 두께로 한다.
그리고, 상기 SiH4와 WF6가스를 짧은 시간동안 플로우하여 상기 DCS 텅스텐 실리사이드 표면에 MS WSiX로 구성된 얇은 막을 형성시키는 공정은, 상기 DCS 가스를 이용하여 형성되는 모든 종류의 실리콘 화합물 증착시 Cl 기에 의한 결함발생을 방지할 수 있다.
한편, 상기 MS WSiX로 구성된 얇은 막은 DS 텅스텐 실리사이드로 대신할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 반도체소자의 도전배선 형성방법은, DCS 텅스텐 실리사이드 증착장비 내에 SiH4와 WF6가스를 짧은 시간동안 플로우시켜 상기 DCS 텅스텐 실리사이드 표면에 MS WSiX로 구성된 얇은 막을 형성함으로써 상기 DCS 표면의 Cl 기가 외부에 노출되어 습기 등과 반응하는 것을 방지함으로써 후속 패터닝공정 및 컨택공정을 용이하게 하고, 그에 따른 반도체소자의 특성을 향상시키며 반도체소자의 고집적화를 가능하게 하는 이점이 있다.

Claims (5)

  1. 반도체기판 상부에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 상부에 하부도전배선층인 다결정실리콘막을 CVD방법으로 증착하는 공정과,
    상기 다결정실리콘막을 세척하여 공정과,
    상기 다결정실리콘막 상부에 DCS 텅스텐 실리사이드를 증착하는 공정과,
    SiH4와 WF6가스를 이용하여 상기 DCS 텅스텐 실리사이드 표면에 MS WSi6로 구성된 얇은 막을 형성하는 공정을 포함하는 반도체소자의 도전배선 형성방법.
  2. 청구항 1 에 있어서,
    상기 MS WSiX는 5 ~ 500 Å 정도의 두께로 증착하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  3. 청구항 2 에 있어서,
    상기 MS WSiX은 DS 텅스텐 실리사이드로 대신하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  4. 청구항 1 또는 2 에 있어서,
    상기 MS WSiX는 진공제동 없이 인-시튜공정으로 형성하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
  5. 청구항 4 에 있어서,
    상기 MS WSiX은 DS 텅스텐 실리사이드로 대신하는 것을 특징으로 하는 반도체소자의 도전배선 형성방법.
KR1019970014433A 1997-04-18 1997-04-18 반도체소자의 도전배선 형성방법 Withdrawn KR19980077337A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014433A KR19980077337A (ko) 1997-04-18 1997-04-18 반도체소자의 도전배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014433A KR19980077337A (ko) 1997-04-18 1997-04-18 반도체소자의 도전배선 형성방법

Publications (1)

Publication Number Publication Date
KR19980077337A true KR19980077337A (ko) 1998-11-16

Family

ID=65954709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014433A Withdrawn KR19980077337A (ko) 1997-04-18 1997-04-18 반도체소자의 도전배선 형성방법

Country Status (1)

Country Link
KR (1) KR19980077337A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002912A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002912A (ko) * 2000-06-30 2002-01-10 박종섭 반도체 소자의 제조방법

Similar Documents

Publication Publication Date Title
KR100648252B1 (ko) 텅스텐막 형성 방법 및 이를 이용하는 반도체 소자의 형성방법
US7288284B2 (en) Post-cleaning chamber seasoning method
KR950021220A (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
JPH05109637A (ja) 半導体薄膜の形成方法および半導体装置の製造方法
KR100297628B1 (ko) 반도체소자제조방법
JPH10163132A (ja) 半導体装置の金属配線およびその形成方法
US7384486B2 (en) Chamber cleaning method
US6737357B2 (en) Method for manufacturing a semiconductor device
CN102054758A (zh) 钨栓塞的形成方法
US5607878A (en) Contact plug forming method
JPH0831825A (ja) 半導体装置の製造方法
KR19980077337A (ko) 반도체소자의 도전배선 형성방법
KR19980077336A (ko) 반도체소자의 도전배선 형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100197974B1 (ko) 반도체 소자의 도전배선 형성방법
KR100259166B1 (ko) 반도체 소자의 제조방법
KR100197652B1 (ko) 반도체소자의 도전배선 형성방법
KR100292088B1 (ko) 반도체소자 제조방법
KR100219061B1 (ko) 반도체 장치의 금속배선 형성 방법
KR100291439B1 (ko) 반도체소자의제조방법
KR19990043548A (ko) 텅스텐실리사이드막 상의 고온산화막 증착방법
US6177345B1 (en) Method of silicide film formation onto a semiconductor substrate
KR100310254B1 (ko) 반도체메모리장치의 워드라인 형성방법
KR100273716B1 (ko) 반도체 소자의 제조방법
KR19990002649A (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000