KR19980077451A - 불 휘발성 반도체 메모리 장치 - Google Patents

불 휘발성 반도체 메모리 장치 Download PDF

Info

Publication number
KR19980077451A
KR19980077451A KR1019970014571A KR19970014571A KR19980077451A KR 19980077451 A KR19980077451 A KR 19980077451A KR 1019970014571 A KR1019970014571 A KR 1019970014571A KR 19970014571 A KR19970014571 A KR 19970014571A KR 19980077451 A KR19980077451 A KR 19980077451A
Authority
KR
South Korea
Prior art keywords
region
array region
array
main
redundant field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019970014571A
Other languages
English (en)
Inventor
권석천
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970014571A priority Critical patent/KR19980077451A/ko
Publication of KR19980077451A publication Critical patent/KR19980077451A/ko
Ceased legal-status Critical Current

Links

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 반도체 메모리 장치에 관한 것으로서, 데이터를 저장하기 위한 주 어레이 영역과, 상기 주 어레이 영역 내의 결함 셀들을 대체하기 위한 리던던시 어레이 영역과, 그리고 상기 주 어레이 영역에 관련된 어드레스 맵핑 및 배드 섹터 등의 정보들을 저장하기 위한 리던던트 필드 어레이 영역을 갖는 불 휘발성 반도체 메모리 장치의 상기 주 어레이 영역과 상기 리던던트 필드 어레이 영역은 상호 분리된 불순물 영역들 상에 각각 형성된다.

Description

불 휘발성 반도체 메모리 장치.
본 발명은 반도체 메모리 장치에 관한 것으로서, 구체적으로는 데이터의 재기입이 가능한 불 휘발성 반도체 메모리 장치(non volatile semicoductor memory device)에 관한 것이다.
일반적으로, 불 휘발성 반도체 메모리 장치인 플래시 메모리의 셀 어레이(cell array)는, 잘 알려져 있는 바와같이, 크게 3 개의 영역들, 즉 주 어레이(main array)와, 리던던시 어레이(redundancy array 및 리던던트 필드 어레이(redundant field array)로 구분된다. 주 어레이는 통상의 데이터를 저장하는 영역이고, 리던던시 어레이는 상기 주 어레이와 관련하여 배치되어서 상기 주 어레이 내의 결함 셀들(defective cells)의 대체물(replacement)로서 기능하는 영역이다. 도 1에 도시된 바와같이, 주 어레이와 리던던시 어레이는 주 데이터의 저장을 위한 복수 개의 메모리 섹터들 즉, 주 필드 어레이 (10)에 해당한다. 리던던트 필드 어레이는 상기 각 메모리 섹터들에 대한 정보들 예컨대, 배드 섹터(bad sector)에 대한 정보, 해당 메모리 장치의 데이터 포맷(data format)을 위한 어드레스 맵핑(address mapping) 정보 등과 같은 디바이스 데이터를 저장하는 영역 (12)으로서, 통상적으로 워드 라인 당 16 바이트가 제공된다.
도 2는 종래 기술에 따른 도 1의 셀 어레이 영역의 주 어레이 영역과 리던던트 필드 어레이 영역의 회로를 보여주는 회로도이다.
도 2를 참조하면, 셀 어레이 영역 (14)은 복수 개의 어레이 블럭들(a plurality of array blocks) (BLK0)∼(BLKi)과 상기 블럭들 (BLK0)∼(BLKi)에 대응하는 블럭 디코더들(block decoders) (DEC0)∼(DECi)과 챠아지 펌프 회로(charge pumping circuit) (16)을 포함한다. 어레이 블럭들 (BLK0)∼(BLKi)은 복수 개의 스트링들과 행 방향으로 신장하는 복수 개의 워드 라인들과 상기 스트링들과 각각 대응하고 열 방향으로 신장하는 복수 개의 비트 라인들을 갖는다. 상기 스트링들은 각각 해당하는 비트 라인에 드레인이 접속된 스트링 선택 트랜지스터(string selection transistor) (SST)와 그라운드에 소오스가 접속된 그라운드 선택 트랜지스터(ground selection transistor) (GST)을 갖고, 상기 스트링 선택 트랜지스터 (SST)의 소오스와 상기 그라운드 선택 트랜지스터 (GST)의 드레인 사이에 전류 통로들이 직렬로 순차로 형성되는 복수 개의 메모리 셀들 (MC0)∼(MCn)을 갖는다.
상기 어레이 블럭들 (BLK0)∼(BLKi) 내부의 상기 스트링 선택 트랜지스터 (SST), 상기 메모리 셀들 (MC0)∼(MCn), 그리고 상기 그라운드 선택 트랜지스터 (GST)의 게이트들은 블럭 디코더 회로들 (DEC0)∼(DECi)에 접속된 블럭 선택 라인들 (BSL0)∼(BSLi)에 제어되는 전달 트랜지스터들 (T0)∼(Ti)을 통해 스트링 선택 라인 (SSL), 행 선택 라인들 (S0)∼(Sn), 그리고 그라운드 선택 라인 (GSL)에 각각 접속되어 있다. 도 2에 도시된 바와같이, 도 1의 주 어레이 영역 (10)과 리던던트 필드 어레이 영역(12)은 동일한 기판(substrate) 상에 형성되어 있다. 그리고, 챠아지 펌프 회로 (16)은 소거 동작시 상기 주 어레이 영역 (10)과 상기 리던던트 필드 어레이 영역 (12)이 형성된 기판에 소거 전압(erasure voltage)을 인가하기 위한 것이다.
도 3은 도 2의 셀 어레이 영역을 3a-3b 방향으로 절단한 단면도이다.
상기한 바와같이, 종래 낸드형 플래시 메모리(NAND type flash memory)는 일정 크기의 주 어레이 영역 (10)과 리던던트 필드 어레이 영역 (12)으로 구성된 일정 크기의 어레이 블럭을 기본 단위로 소거 동작(이하, 블럭 소거라 칭함)을 수행한다. 도 2의 어레이 블럭들 (BLK0)∼(BLKi) 중 블럭 (BLK0)가 선택되고 나머지 어레이 블럭들 (BLK1)∼(BLKi)이 비선택되었다고 가정하자. 블럭 소거 동작이 시작되면, 메모리 셀들의 기판에 소정의 소거 전압(예를들면, 20볼트)을 인가하고, 스트링 선택 라인 (SSL)과 행 선택 라인들 (S0)∼(Sn)과 그라운드 선택 라인 (GSL) 상에 각각 0V를 인가한다. 이러한 조건하에서, 비선택된 어레이 블럭들 (BLK1)∼(BLKi)에 접속된 블럭 선택 라인들 (BSL1)∼(BSLi)은 0V가 인가되기 때문에 비선택된 어레이 블럭들 (BLK1)∼(BLKi) 내의 메모리 셀들의 게이트들의 전압은 플로팅 상태(floating state)가 되어 기판에 인가되는 소거 전압에 의해 커플링되어 상승하게 된다.
따라서, 비선택된 블럭들 (BLK1)∼(BLKi)의 메모리 셀들은 그것의 플로팅 게이트(floating gate)로부터 기판(substrate)으로의 전자 방출(electron emission)이 발생하지 않아서 이전 상태를 유지하게 된다. 반면에 선택된 어레이 블럭 (BLK0)은 관련된 블럭 디코더 (DEC0)로부터 블럭 선택 라인 (BSL0) 상으로 전원 전압이 인가되기 때문에 선택된 어레이 블럭 (BLK0)의 메모리 셀들의 게이트들에는 0V가 인가된다. 그 결과, 메모리 셀들의 플로팅 게이트들로부터 기판으로 전자 방출이 발생하여 그것들의 드레솔드 전압(threshold voltage)이 음의 값을 갖는 소거 상태가 된다. 하지만, 주 어레이 영역 (10)과 동일한 기판 상에 형성된 리던던트 필드 어레이 영역 (12)에 저장된 상기 주 어레이 영역 (10)에 관련된 섹터 및 어드레스 맵핑 등의 정보가 모두 소거되는 문제점이 생겼다.
따라서 본 발명의 목적은 블럭 소거 동작 동안에 주 어레이 영역에 저장된 데이터를 소거시 리던던트 필드 어레이 영역에 저장된 정보를 유지할 수 있는 불 휘발성 반도체 메모리 장치를 제공하는 것이다.
도 1은 불 휘발성 반도체 메모리 장치의 셀 어레이 영역의 개략도;
도 2는 종래 기술에 따른 도 1의 주 어레이 영역과 리던던트 필드 어레이 영역의 회로를 보여주는 회로도;
도 3은 도 2의 셀 어레이 영역을 3a-3b 방향으로 절단한 단면도;
도 4는 본 발명에 따른 주 어레이 영역과 리던던트 필드 어레이 영역의 회로를 보여주는 회로도;
도 5는 도 4의 셀 어레이 영역을 5a-5b 방향으로 절단한 단면도;
도 6은 도 4의 셀 어레이 영역을 6a-6b 방향으로 절단한 단면도,
*도면의 주요 부분에 대한 부호 설명
10 : 주 어레이 영역 12 : 리던던트 필드 어레이 영역
14 : 셀 어레이 영역
상술한 바와같은 목적을 달성하기 위한 본 발명의 일특징에 의하면, 데이터를 저장하기 위한 주 어레이 영역과, 상기 주 어레이 영역 내의 결함 셀들을 대체하기 위한 리던던시 어레이 영역과, 그리고 상기 주 어레이 영역에 관련된 어드레스 맵핑 및 배드 섹터 등의 정보들을 저장하기 위한 리던던트 필드 어레이 영역을 갖는 불 휘발성 반도체 메모리 장치에 있어서, 상기 주 어레이 영역과 상기 리던던트 필드 어레이 영역이 상호 분리된 불순물 영역들 상에 각각 형성되는 것을 특징으로 한다.
이 실시예에 있어서, 상기 주 어레이 영역에 저장된 데이터에 관련된 소거 동작 동안에 상기 주 어레이 영역에 해당하는 불순물 영역에 소정 레벨의 소거 전압을 인가하고 상기 리던던트 필드 어레이 영역에 해당하는 불순물 영역이 플로팅되는 것을 특징으로 한다.
이와같은 장치에 의해서, 주 어레이 영역과 리던던트 필드 어레이 영역을 서로 다른 기판 상에 형성할 수 있다.
이하 본 발명의 실시예에 따른 참조도면 도 4 내지 도 6에 의거하여 상세히 설명한다.
도 4를 참조하면, 본 발명의 신규한 불 휘발성 반도체 메모리 장치는 데이터를 저장하기 위한 주 어레이 영역 (10)과 상기 주 어레이 영역 (10)에 관련된 어드레스 맵핑 정보와 배드 섹터 정보 등을 저장하기 위한 리던던트 필드 어레이 영역 (12)을 서로 다른 불순물 영역들 즉, 분리된 웰 영역들 상에 형성하였다. 이로써, 주 어레이 영역 (10)의 데이터를 소거하기 위한 블럭 소거 동작시 상기 주 어레이 영역 (10)에 해당하는 리던던트 필드 어레이 영역 (12)에 저장된 데이터가 소거되는 것을 방지할 수 있다.
도 4는 본 발명의 바람직한 실시예에 따른 주 어레이 영역과 리던던트 필드 어레이 영역의 회로도이다.
도 4를 참조하면, 본 발명에 따른 불 휘발성 반도체 메모리 장치 즉, 낸드형 플래시 메모리 장치는 데이터를 저장하기 위한 주 어레이 영역 (10)과 상기 주 어레이 영역 (10)에 관련된 정보를 저장하기 위한 리던던트 필드 어레이 영역 (12)을 포함한다. 상기 주 어레이 영역 (10)과 상기 리던던트 필드 어레이 영역 (12)은 열 방향으로 복수 개의 블럭들 (BLK0)∼(BLKi)로 분리되어 있고, 상기 주 어레이 영역 (10)과 상기 리던던트 필드 어레이 영역 (12)은 상호 분리된 기판 즉, 분리된 웰 영역 상에 형성되어 있다. 상기 주 어레이 영역 (10)과 상기 리던던트 필드 어레이 영역 (12)과 블럭 디코더 회로들 (DEC0)∼(DECi)은 도 2의 그것들과 동일하다. 따라서, 설명의 중복을 피하기 위해, 여기서는 그것들에 대한 상세한 설명을 생략한다.
블럭 소거 동작시 상기 주 어레이 영역 (10)과 상기 리던던트 필드 어레이 영역 (12)의 기판들로 각각 소거 전압들을 공급하기 위해, 상기 영역들 (10) 및 (12)은 챠아지 펌프 회로 (16)로부터 공급되는 높은 전압을 해당하는 기판들로 인가하기 위한 스위치 펌프 회로들 (18A) 및 (18B)을 각각 포함한다. 그 결과, 블럭 소거 동작시 주 어레이 영역 (10)에 해당하는 기판으로 약 20볼트의 소거 전압이 인가되고 리던던트 필드 어레이 영역 (12)의 기판은 플로팅 상태로 유지된다. 이로써, 블럭 소거 동작시 주 어레이 영역 (10)의 데이터를 소거할 경우 대응되는 리던던트 필드 어레이 영역 (12)의 정보가 소거되는 것을 방지할 수 있다.
도 5에 도시된 단면도는 도 4의 셀 어레이 영역의 스트링들 중 하나의 그것을 5a-5b 방향으로 절단한 것으로서, P형 반도체 기판과 웰 영역들 (A-WELL) 및 (B-WELL) 사이에 N-웰(N-WELL) 영역이 형성되어 있다. 상기 웰 영역 (A-WELL)은 도 4의 주 어레이 영역 (10)의 기판을 나타내고, 상기 웰 영역 (B-WELL)은 도 4의 리던던트 필드 어레이 영역 (12)의 기판을 나타낸다. 상기 웰 영역들 (A-WELL) 및 (B-WELL) 상에 형성되는 각 스트링은 상술한 바와같은 스트링 선택 트랜지스터 (SST), 메모리 셀들 (MC0)∼(MCn), 그리고 그라운드 선택 트랜지스터 (GST)로 구성된다. 상기 스트링 선택 트랜지스터 (SST)의 드레인 영역은 비트 라인 (BL)에 접속되고 상기 트랜지스터 (SST)의 소오스 영역과 그라운드 선택 트랜지스터(GST)의 드레인 영역 사이에 소정 간격을 두고 직렬로 순차로 불순물 영역들(소오스 영역 또는 드레인 영역)이 형성되며, 각 소오스 및 드레인 영역은 인접한 트랜지스터에 의해서 공통으로 사용된다.
도 6은 도 4의 어레이 블럭들의 워드 라인들 중 하나의 그것을 6a-6b 방향으로 절단한 것으로서, 주 어레이 영역 (10)에 해당하는 기판 즉, 웰 (A-WELL)과 리던던트 필드 어레이 영역 (12)에 해당하는 기판 즉, 웰 (B-WELL)은 P형 반도체 기판 상에 형성된 N웰 (N-WELL) 영역 상에 상기 두 영역들 (10) 및 (12)을 분리하기 위한 필드 산화막(OX)을 사이에 두고 형성되어 있다. 그리고, 동일한 워드 라인 상에 연결되는 메모리 셀들은 산화막(OX)을 사이에 두고 상기 웰 영역들 (A-WELL) 및 (B-WELL) 상에 형성되어 있다.
이와 같이, 디바이스의 밀도(density)를 나타내는 메모리 셀들을 구비한 주 어레이 영역 (10)과 여분으로 지원되는 리던던트 필드 어레이 영역 (12)의 기판들을 분리하여 블럭 소거 동작시 소거 전압이 인가되는 주 어레이 영역 (10)의 기판과 리던던트 필드 어레이 영역 (12)의 그것을 각각 다르게 구동함으로써 리던던트 필드 어레이 영역 (12)의 불필요한 소거 동작이 수행되는 것을 방지할 수 있다.
상기한 바와같이, 데이터를 저장하기 위한 주 어레이 영역과 상기 주 어레이 영역에 관련된 정보를 저장하기 위한 리던던트 필드 어레이 영역을 분리된 기판 상에 형성시킴으로써 블럭 소거 동작시 리던던트 필드 어레이 영역의 정보가 소거되는 것을 방지할 수 있다.

Claims (2)

  1. 데이터를 저장하기 위한 주 어레이 영역과, 상기 주 어레이 영역 내의 결함 셀들을 대체하기 위한 리던던시 어레이 영역과, 그리고 상기 주 어레이 영역에 관련된 어드레스 맵핑 및 배드 섹터 등의 정보들을 저장하기 위한 리던던트 필드 어레이 영역을 갖는 불 휘발성 반도체 메모리 장치에 있어서,
    상기 주 어레이 영역과 상기 리던던트 필드 어레이 영역이 상호 분리된 불순물 영역들 상에 각각 형성되는 것을 특징으로 하는 불 휘발성 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 주 어레이 영역에 저장된 데이터에 관련된 소거 동작 동안에 상기 주 어레이 영역에 해당하는 불순물 영역에 소정 레벨의 소거 전압을 인가하고 상기 리던던트 필드 어레이 영역에 해당하는 불순물 영역이 플로팅되는 것을 특징으로 하는 불 휘발성 반도체 메모리 장치.
KR1019970014571A 1997-04-18 1997-04-18 불 휘발성 반도체 메모리 장치 Ceased KR19980077451A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970014571A KR19980077451A (ko) 1997-04-18 1997-04-18 불 휘발성 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970014571A KR19980077451A (ko) 1997-04-18 1997-04-18 불 휘발성 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR19980077451A true KR19980077451A (ko) 1998-11-16

Family

ID=65954878

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970014571A Ceased KR19980077451A (ko) 1997-04-18 1997-04-18 불 휘발성 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR19980077451A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법
KR100692982B1 (ko) * 2005-08-26 2007-03-12 삼성전자주식회사 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144278A (ja) * 1991-11-20 1993-06-11 Fujitsu Ltd フラツシユ・メモリ
JPH05266689A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 不揮発性半導体記憶装置
JPH06111589A (ja) * 1992-09-11 1994-04-22 Internatl Business Mach Corp <Ibm> 一括消去型不揮発性半導体記憶装置
JPH06150688A (ja) * 1992-10-30 1994-05-31 Nec Ic Microcomput Syst Ltd 電気的消去・書き込み可能な不揮発性メモリ
US6215699B1 (en) * 1998-05-25 2001-04-10 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device having main block and redundancy block formed on different wells

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144278A (ja) * 1991-11-20 1993-06-11 Fujitsu Ltd フラツシユ・メモリ
JPH05266689A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 不揮発性半導体記憶装置
JPH06111589A (ja) * 1992-09-11 1994-04-22 Internatl Business Mach Corp <Ibm> 一括消去型不揮発性半導体記憶装置
JPH06150688A (ja) * 1992-10-30 1994-05-31 Nec Ic Microcomput Syst Ltd 電気的消去・書き込み可能な不揮発性メモリ
US6215699B1 (en) * 1998-05-25 2001-04-10 Sharp Kabushiki Kaisha Nonvolatile semiconductor storage device having main block and redundancy block formed on different wells

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100692982B1 (ko) * 2005-08-26 2007-03-12 삼성전자주식회사 배드 블럭 정보가 기록된 난드 타입의 플래시 메모리
KR100655078B1 (ko) * 2005-09-16 2006-12-08 삼성전자주식회사 비트 레지스터링 레이어를 갖는 반도체 메모리 장치 및그의 구동 방법

Similar Documents

Publication Publication Date Title
US6954382B2 (en) Multiple use memory chip
US5313432A (en) Segmented, multiple-decoder memory array and method for programming a memory array
JP3661164B2 (ja) 不揮発性半導体メモリのプログラム方法
KR100331563B1 (ko) 낸드형 플래쉬 메모리소자 및 그 구동방법
KR100470572B1 (ko) 반도체 기억 장치 및 그 동작 방법
US5568421A (en) Semiconductor memory device on which selective transistors are connected to a plurality of respective memory cell units
US6859394B2 (en) NAND type non-volatile semiconductor memory device
JP2862584B2 (ja) 不揮発性半導体メモリ装置
JP3843187B2 (ja) ナンドタイプセルアレーを含む不揮発性メモリ装置のプログラム方法
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
EP0991080A2 (en) Non-volatile semiconductor memory device
JPH04123471A (ja) 半導体記憶装置のデータ書込みおよび消去方法
JPH09120688A (ja) 半導体メモリ装置
EP1339069B1 (en) Word line selector for a semiconductor memory
KR19990029125A (ko) 메모리 셀 및 이를 구비한 불휘발성 반도체 기억 장치
US5677871A (en) Circuit structure for a memory matrix and corresponding manufacturing method
JP3895816B2 (ja) 不揮発性半導体記憶装置とその制御方法、メモリカード、及び記憶システム
JP4060938B2 (ja) 不揮発性半導体記憶装置
EP1214715B1 (en) 1 transistor cell for eeprom application
US20130170292A1 (en) High voltage tolerant row driver
KR20030010474A (ko) 반도체 기억 장치 및 반도체 기억 장치의 구동 방법
KR19990013057A (ko) 단일 비트 데이터와 다중 비트 데이터를 동일한 칩에 선택적으로 저장하는 플래시 메모리 장치의 독출 및 기입 방법
JP3692664B2 (ja) 不揮発性半導体記憶装置
KR19980077451A (ko) 불 휘발성 반도체 메모리 장치
US6291843B1 (en) Semiconductor memory device

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19970418

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20020225

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19970418

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040226

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040228

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20040524

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20040228

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

Patent event date: 20040226

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I