KR19990077228A - 수신기, 디-인터리빙 수단 및 감소된 시간 동안 메모리를 디-인터리빙하는 방법 - Google Patents

수신기, 디-인터리빙 수단 및 감소된 시간 동안 메모리를 디-인터리빙하는 방법 Download PDF

Info

Publication number
KR19990077228A
KR19990077228A KR1019980705370A KR19980705370A KR19990077228A KR 19990077228 A KR19990077228 A KR 19990077228A KR 1019980705370 A KR1019980705370 A KR 1019980705370A KR 19980705370 A KR19980705370 A KR 19980705370A KR 19990077228 A KR19990077228 A KR 19990077228A
Authority
KR
South Korea
Prior art keywords
metric
bits
deinterleaving
data
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980705370A
Other languages
English (en)
Other versions
KR100545115B1 (ko
Inventor
안토이네 델라루엘레
드 라아르 프랜시스쿠스 안토니우스 마리아 반
마르코 얀 게르이트 베쿠이즈
요세푸스 안토니우스 후이스켄
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR19990077228A publication Critical patent/KR19990077228A/ko
Application granted granted Critical
Publication of KR100545115B1 publication Critical patent/KR100545115B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H03M13/2789—Interleaver providing variable interleaving, e.g. variable block sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H2201/00—Aspects of broadcast communication
    • H04H2201/10—Aspects of broadcast communication characterised by the type of broadcast system
    • H04H2201/20—Aspects of broadcast communication characterised by the type of broadcast system digital audio broadcasting [DAB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

본 발명은 메트릭을 기억하기 위한 시간 감소된 디인터리빙 메모리가 이용되는 DAB 수신기를 제공하여 통상 메모리의 기억 용량을 초과하지 않도록 DAB 서비스의 처리를 허용한다. 이것은 필요한 기억 용량에 의거하여 기억된 메트릭의 길이를 변화시키며 메트릭 내에 기억된 신뢰 비트의 수를 변화시킴으로써 구현된다. 상기 방법에서, 트레이드 오프는 기억 용량과 처리 품질간에 이루어진다.

Description

수신기, 디-인터리빙 수단 및 감소된 시간 동안 메모리를 디-인터리빙 하는 방법
본 발명은 또한 프레임 내에 배열된 디지탈 신호를 디인터리빙하며 메트릭을 기억하는 메트릭 기억 수단을 구비한 디인터리빙 장치로서, 상기 프레임은 메트릭들을 포함하며, 상기 메트릭은 데이터 비트와 상기 각 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는 다수의 신뢰 비트를 포함하고, 상기 기억 수단의 기억 용량은 프레임당 메트릭의 총 수 보다 적은 상기 디인터리빙 장치에 관한 것이다.
본 발명은 또한 상기 장치의 방법에 관한 것이다. 전제부에 따른 수신기, 디인터리빙 장치 및 방법은 WO96/20536 호에 공지되어 있다. 공지된 수신기는 수신된 RF 신호로부터 데이터를 검색하는 수단을 포함하여, 수신된 데이터 비트의 신뢰도를 나타내기 위하여 데이터 신뢰 비트를 부가한다. 그 결과 비트는 디인터리빙을 목적으로 상기 비트를 일시적으로 기억하는 기억 수단 메모리를 이용하여 디인터리빙된다. 제한된 기억 용량은 고질의 오디오 에플리케이션과 때로는 저급의 에플리케이션을 디인터리빙 하기에 충분한데, 이것은 상기 오디오 에플리케이션의 데이터가 프레임의 데이터 용량의 일부만을 취하기 때문이다. 따라서, 저가의 기억 수단(또는, 디인터리빙 메모리로 불리운다)이 제공되어 상기 에플리케이션을 처리할 수 있게 된다. 이로서 디인터리빙 메모리의 이용가능한 기억 용량을 넘지 않도록 에플리케이션에 디인터리빙 메모리의 이용을 효과적으로 제한할 수 있다. 프레임의 전체 데이터 용량중 중요한 부분을 이용하는 디지탈 비디오 같은 에플리케이션은 공지된 수신기에 의해 처리될 수 없다.
본 발명은 시간 인터리브된 데이터 비트의 프레임으로 변조된 RF 신호를 수신하는 수신기로서, 상기 수신기는 RF 신호로부터 시간 인터리브된 데이터 비트의 프레임을 검색하며 상기 검색된 데이터 비트에 응답하여 메트릭을 발생하는 수단, 및 메트릭을 기억하며 그 기억 용량이 프레임당 메트릭의 총 수 보다 적은 메트릭 기억 수단을 갖는 디인터리빙 수단을 포함하며, 상기 메트릭은 검색된 데이터 비트와 상기 검색된 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는 다수의 신뢰 비트를 포함한 수신기에 관한 것이다.
도 1은 본 발명에 따른 디인터리빙 방법이 적용되는 DAB 수신기를 도시함
도 2는 본 발명에 따른 방법의 흐름도를 도시함
도 3 은 본 발명에 따른 디인터리빙 메모리로부터의 판독 동작에 대한 흐름도를 도시함
도면에서, 동일한 소자는 동일한 참조 부호를 붙였다. 흐름도에서, "Y" 는 블록의 상태가 충족됨을 의미하고, "N" 는 블록의 상태가 충족되지 않음을 의미한다.
본 발명의 목적은 초과량의 디인터리빙 메모리를 요구하는 에플리케이션을 처리할 수 있는 감소된 디인터리빙 용량을 수신기에 제공하는데 있다.
본 발명에 따른 수신기에 있어서, 상기 디인터리빙 수단은 메트릭당 기억된 신뢰 비트의 수를 역으로 변화시킴으로써 기억될 데이터량에 의존하여 기억 수단의 메트릭 기억 용량을 변화시키도록 배치되는 것을 특징으로 한다. 본 발명은 디인터리빙 메모리 내의 신뢰 비트의 부분(또는 모든 부분)을 기억하지 않고 디인터리빙을 처리하여 상기 신뢰 비트에 의해 일반적으로 이용되는 메모리 부분이 별도의 메트릭을 기억하기 위해 이용될 수 있도록 메모리를 재구성할 수 있다는 사실에 기초한다. 디인터리빙 메모리 내에 기억된 신뢰 비트의 수가 감소하면 다음의 시간 디인터리빙 처리가 정밀도 및 품질이 저하되어 실행될 수 있다. 본 발명에 따른 측정을 이용함으로써, 제한된 기억 용량을 필요로하는 다른 에플리케이션을 고품질로 처리하며, 프레임의 데이터 용량의 대부분 또는 전부를 차지하며 이에 따라 큰 기억 용량을 감소된 품질로 필요로하는 에플리케이션을 처리할 수 있다.
본 발명에 따른 실시예에서는, 기억 수단이 메모리 로케이션 그룹에 배열되며, 그룹 내의 상기 메모리 로케이션들은 개별적으로 액세스가능하거나 또는 그룹 내의 다른 로케이션중 적어도 하나와 함께 액세스가능한 것을 특징으로 한다.
메모리 로케이션 그룹은 전체 메트릭, 즉 신뢰 비트와 더불어 데이터 비트를 기억하기 위해 이용된다. 상기 메모리 로케이션 그룹은 일반적으로 하나의 어드레스로 어드레스된다. 본 발명에 따른 측정을 이용함으로써, 그룹 내의 각 메모리 로케이션은 신뢰 비트 없이 데이터 비트만을 기억하기 위해서 각각 어드레스될 수 있어서, 1 개 또는 2 개의 신뢰 비트와 함께 데이터 비트를 기억하기 위한 2개조의 쌍 또는 3개조의 쌍 내의 감소된 메트릭에 대하여 최대 기억 용량을 갖으며, 전체 메트릭을 기억하기 위한 전체 그룹은 표준 사이즈의 메트릭에 대하여 최소 기억 용량을 갖는다. 상기 어드레싱 모드 사이를 스위칭함으로써, 기억 용량에 대한 요구에 따라 메트릭의 기억 용량을 동적으로 재구성할 수 있다. 이로서 저가의 유연하며 다용도의 수신기를 제공할 수 있다.
본 발명의 목적 및 특징은 도면을 참조한 양호한 실시예의 설명으로부터 명백해진다.
본 발명에서는 예로서 디지탈 오디오 브로드캐스팅 시스템(DAB)이 설명된다. DAB 신호는 컨벌루션 디코드된, 즉 인터리브된 디지탈 데이터스트림을 포함한다. 데이터스트림은 프레임으로 구성되며, OFDM 기술을 이용하여 캐리어상에서 변조된다. 데이터스트림 내의 각 프레임은 동기화 채널(SC), 고속 정보 채널(FIC) 및 주 서비스 채널(MSC)을 포함한다. MSC에서 이용가능한 데이터 용량은 전송 모드에 종속된다. 모드 Ⅱ에서는 예컨대 MSC 가 864 용량 유닛으로 구성된다. 용량 유닛은 프레임 내로의 최소의 어드레스가능한 정보 유닛이고, 64 데이터비트로 구성되며, 이들은 각각 16 비트로된 4개의 그룹으로 분할된다. FIC는 프레임 내의 용량 유닛으로 프레임에 전송된 서비스의 맵핑에 관한 정보를 제공한다. 즉, 이것은 프레임 내의 용량 유닛이 그 서비스를 위해 이용됨을 나타낸다. DAB 신호 및 FIC 기준은 상세히 설명된 1996년 6월자의 "ETSI PRETS 300 401 Draft"에 규정된 DAB 표준으로 이루어진다.
도 1은 본 발명에 따른 디인터리빙 방법이 적용된 DAB 수신기를 도시한다. 도 1에서, 프런트-엔드 FRE 는 수신된 DAB 변조 캐리어 RF를 중간 주파수 DAB 신호 IF 로 변환하고, 복조부 DEM 은 상기 IF 로부터 DAB 복조 신호 DB를 유도한다. DAB 복조 신호 DB 는 메트릭(metric)으로 불리우는 4비트 샘플을 포함한다. 각 메트릭은 인터리브된 컨벌루션 피인코드 데이터스트림의 데이터비트를 나타내는 데이터 비트와 수신된 데이터 비트의 신뢰도를 나타내는 3개의 신뢰 비트를 포함한다. DAB 변조된 신호에는 정규의 시간 간격으로 정수의 용량 유닛으로 된 버스트(burst)가 있다.
인터리빙 장치 ILA에서, 버퍼 메모리 BME 는 DAB 복조 신호 DB 내의 메트릭을 기억하고, 상기 버스트 내의 상기 메트릭을 기억한다. 메트릭은 버퍼 메모리 BME 로부터 판독되며, 메모리 제어 유닛 MCU 의 제어하에 인터리빙 메모리 IME(또한 메트릭 기억 수단으로 불리운다)에 전송된다. 메모리 제어 유닛 MCU 는 또한 인터리빙 메모리 IME 에 기억된 메트릭의 판독을 제어한다. 이것은 WO96/20356의 도 1에 도시된 바와 같이 디인터리빙 구조와 일치한다. 디인터리브된 메트릭은 선입 선출(FIFO) 기억 장치 FIF에 공급된다. 이것은 시간적으로 더 일정하게 버스트 같은 형태로 메모리로부터 판독된 디인터리브된 메트릭을 확장하기 위해 실행된다. 그러나, 시간적으로 더 일정하게 디인터리브된 메트릭을 확장하기 위해 필요하지 않은 경우에 기억 장치 FIF 는 필요없게 된다. 디인터리브된 DAB 복조된 신호 DD 는 FIFO 기억 장치 FIF 로부터 얻어진다. 인터리브 장치 ILA 는 명세서에서 더 설명되지 않는 2개의 레지스터 RG1 및 RG2를 더 포함한다. 인터리브 장치 ILA 에 대한 더 상세한 설명은 WO96/20356을 참조한다. WO96/20356에 설명된 바와 같이 디인터리빙 구조에서는, 480 비트가 인터리빙 메모리 IME 의 행마다 기억되며, 각 행은 하나의 용량 유닛과 관련한다. EP-A 405 673 에서는 인터리빙 메모리의 간단한 제어를 가능하게한 개선된 디인터리빙 방법이 설명되어 있다. 상기 인터리빙 방법은 또한 본 발명에서 이용될 수 있다. 그러나, 이러한 인터리빙이 본 발명의 필수요건은 아니다.
디인터리빙 후, 디인터리빙된 DAB 복조 신호 DD 는 입력 신호 DD 에 응답하여 에러 정정 신호 DA를 출력하는 디코딩부 DEC 에 공급된다. 디코딩부 DEC 는 그 에러 정정 계산시 메트릭 내의 신뢰 비트를 이용하여 디코딩 질을 향상시킨다. 상기 디코더는 예컨대 소프트-결정의 비테르비 디코더일 수 있다.
DAB 수신기의 디지탈 회로는 글로벌 제어기 GLC 의 제어하에 동작한다. 글로벌 제어 GLC 는 수신된 DAB 신호로부터 원하는 서비스(사용자에 의해 지시되는 바와 같이)를 검색하기 위해 a.o.를 이용한다. 상기 목적을 위하여, 글로벌 제어기 GLC 는 상기 서비스에 대하여 FIC 로부터 정보를 검색하고, 상기 정보를 이용하여 소망하는 서비스와 관련된 인터리빙 메모리 IME에만 용량 유닛을 선택적으로 기억하도록 MCU 에게 명령을 보낸다. 이것은 인터리빙 메모리가 더 이상 프레임 내의 모든 용량 유닛을 기억하거나 그 선택을 할 필요가 없음을 의미한다. 예를 들면, 프레임당 216 용량 유닛으로 인터리빙 가능한 인터리빙 메모리는 168 용량 유닛만을 차지하는 고품질의 오디오 서비스를 처리하기에 충분하며, 64 용량 유닛의 부가적인 데이터 에플리케이션을 처리할 수도 있다. 이러한 방식의 단점은 프레임당 216 용량 유닛 이상을 차지하지 않는 서비스만이 처리될 수 있다는 점이다. 이것은 수신기의 유연성을 상당히 제한하여 프레임 내의 864 용량 유닛 모두를 이용해야 하는 비디오 서비스가 처리될 수 없음을 의미한다.
본 발명은 기억된 데이터량에 좌우되는 인터리빙 메모리 IME 또는 기억 수단의 메트릭 기억 용량을 변화시키거나, 메트릭당 기억된 신뢰 비트의 수를 변화시킴으로써 상기한 문제를 해결할 수 있게 된다. 본 발명에서는 메트릭당 신뢰 비트를 기억함으로써 기억 용량과 처리 품질간에 트레이드-오프를 이룰수 있다. 이것은 다음과 같이 처리될 수 있다. 글로벌 제어기 GLC 는 유저 입력 및 FIC 로부터 검색된 정보에 기초하여 프레임당 얼마의 용량 유닛이 처리되어야 하는 가를 판단한다. 상기 수가 이용가능한 기억 용량 보다 낮다면, 216 용량 유닛의 경우 물론 용량의 문제가 없으며 측정도 취해질 필요가 없다. 상기 수가 216 보다는 크로 432 용량 유닛 보다는 작다면, 인터리빙 메모리는 메트릭당 2개의 비트만을, 즉 최대 유효 신뢰 비트와 함께 데이터 비트를 기억하도록 재구성된다. 따라서, 메트릭이 4개의 비트 대신에 2개의 비트에 기억될 수 있어서, 메트릭에 나타난 바와 같이 기억 용량을 2배로 된다. 만약 상기 수가 432 용량 유닛 이상이라면, 인터리빙 메모리 IME 는 메트릭당 1 비트만을, 즉 데이터 비트를 기억하도록 재구성된다. 이로서 원래의 메트릭 기억 용량의 4배의 메트릭 기억 용량이 된다. 이것은 메트릭의 길이(즉, 비트수)를 감소함으로써 실현된다. 글로벌 제어기 GLC 가, 예를 들면 유저가 제한된 기억 용량을 필요로 하는 서비스의 감소된 수에만 관계한다는 사실에 기인하여 용량 유닛의 필요한 수가 감소될 수 있다고 판단하면, 이에 따라 인터리빙 메모리 IME 는 재구성된다. 이것은 한 프레임씩을 기초로하여 실행될 수 있다. 이것은 메트릭당 신뢰 비트의 수가 감소하면 디코딩 품질이 저하하기 때문에, 기억될 수 있는 용량 유닛의 수와 디코딩 품질간에 트레이드 오프가 있음을 의미한다. 예를 들면, 비테르비 디코딩 알고리즘의 경우, 디코딩을 위한 3개의 신뢰 비트가 손상되면 수 dB의 수신기의 감도 손상이 나타난다.
도 2 는 본 발명에 따른 방법의 흐름도를 도시한다. 상기 방법은 GLC 및 MCU에서 실행될 수 있다. 흐름도를 개시함에 있어 서비스가 처리될 필요가 있음을 알 수 있다. 이것은 유저에 의해 판단되며 상세하게는 설명되지 않는다. 상기 예에서, 용량 유닛에 표시된 이용가능한 기억 용량 ASC 는 프레임당 용량 유닛의 전체 수(864 CUs)중 25%(=216 CUs)로 설정된다. ASC 는 기억될 수 있는 CUs 의 수이고, 메트릭은 4비트의 전체 길이를 갖는다. 블록 Ⅰ에서, FIC 는 서비스와 CUs 의 맵핑상의 정보를 검색하기 위해 분석된다. 상기 정보로부터 필요한 기억 용량 RSC(= 기억될 CUs 의 수)은 블록 Ⅱ에서 계산된다. 블록 Ⅲ에서, 상기 필요한 기억 용량 RSC 는 이용가능한 기억 용량 ASC 와 비교된다. 만약, 조건(RSC〉ASC)가 참("Y")이 아니라면, 기억 용량이 충분하여 기억된 메트릭의 메트릭 길이 ML 은 블록 Ⅳ에서 그 최대값인 4로 설정된다. 블록 Ⅲ의 조건이 참이면, 블록 Ⅴ에서는 RSC〉2*ASC 임이 판단된다. 이 후, ML 은 블록 Ⅶ에서 1로 설정되어 메트릭 기억 용량을 최소화한다. RSC〉2*ASC ML 이면, 블록 Ⅵ에서 중간 기억 용량 및 중간 품질로서 2로 설정된다. 파라미터 ML 은 판독 및 기입 동작중 인터리빙 메모리 IME를 어드레스하기 위해 도 1 의 MCU 에 의해 이용된다. 사실상, ML 은 판독 또는 기입될 메트릭당 비트의 수를 나타낸다. 블록 Ⅷ에서, 디인터리빙이 발생하는데, 이것은 WO96/20536에 개재된 바와 같이, 그러나 파라미터 ML 의 함수에 따라 인터리빙 메모리 IME 로부터 및 IME 까지 판독 및 기입 동작을 포함한다. 그러나, 인터리빙 메모리 IME 로부터의 판독 동작은 기입 동작과는 몇가지 면에서 상당히 차이가 있다. 기입 동작시에는, 전체 4비트 메트릭이 4 메모리 유닛에 공급되며, 관련된 메모리 로케이션만을 어드레싱함으로써 메트릭의 관련된 비트만이 파라미터 ML을 이용하여 기억된다.
도 3은 본 발명에 따른 인터리빙 메모리로부터의 판독 동작을 위한 흐름도를 도시한다. 상기 판독 동작은 MCU 에 의해 제어된다. 블록 IX에서, ML 비트는 인터리빙 메모리 IME 내의 메모리 로케이션으로부터 판독된다. ML 이 4 보다 작다면, 별도의 더미 비트가 4 비트의 정상적인 메트릭 길이에 도달하기 위하여 ML 비트에 부가될 필요가 있다. 상기 4 비트는 다른 처리를 위해 필요한데, 이것은 상기 처리가 일반적으로 4 비트의 메트릭 길이에 의존하기 때문이다. 따라서, ML 의 값은 블록 X 및 X1에서 검색된다. ML = 4 이면(블록 X에서 "Y"), 더 이상의 동작이 취해질 필요가 없어서 블록 XIV에서 메트릭이 출력된다. ML=2 이면(블럭 X에서 "N", 블록 X1에서 "Y"), 2개의 비트가 메트릭의 최소 유효 장소로 블록에서 부가된다. 상기 2개의 비트 값은 데이터 비트를 동반하는 신뢰 비트의 값과 동일한 것이 바람직하다. ML=1 이면(XI에서 "N"), 3 비트가 데이터 비트에 부가되며, 상기 비트의 값은 데이터 비트의 값과 동일한 것이 바람직하다. 이것은 일반적으로 데이터 비트의 신뢰도가 최상으로 될 수 있음을 의미한다. 소프트-결정의 비테르비 디코더에 비하여 이것은 실제로 하드-결정 비테르비 디코더로서 동작함을 의미한다. 메트릭스의 길이를 4로 정규화하는 다른 방법도 또한 가능하다.
인터리빙 메모리 IME 는 어드레싱 능력의 변화에 따라서 다른 메트릭 길이로 처리되도록 배열되어야 한다. DAB 예에서, 메모리 로케이션은 데이터 비트와 최대 유효 신뢰 비트(즉, 2비트 메트릭)를 기억하기 위한 쌍 또는 전체 4 비트(즉, 데이터 비트 플러스 3 신뢰 비트) 메트릭을 기억하기 위한 4개의 그룹 내의 데이터 비트만(즉, 1 비트 메트릭)을 기억하기 위해 각각 어드레스될 수 있다. WO96/20356에서 알 수 있는 바와 같이, 인터리빙 메모리는 동일한 사이즈의 DRAM 유닛의 4개의 메모리 유닛 내에 배열된다. 각 메모리 유닛 내의 메모리 로케이션은 적절한 행 및 열 선택선을 활성화시킴으로써 어드레스된다. 메모리 유닛 각각에 동일한 행 및 열을 동시에 활성화시킴으로써, 4 비트 메트릭은 인터리빙 메모리 IME 로부터 기입 또는 판독될 수 있다. 메모리가 1 또는 2 비트의 메트릭 길이로 재구성되면, 어드레싱은 1 비트의 메트릭 길이의 경우 하나의 메모리 유닛만의 적정한 행 및 열 선택선을 간단히 활성화시키며, 2 비트가 판독 또는 기입되는 2개의 메모리 유닛의 적정한 행 및 열 선택선을 간단히 활성화시킴으로써 실행될 수 있다. 메모리 로케이션의 상기 유연한 어드레싱은 여러 가지 방법으로 실행될 수 있다. 상술한 바와 같이, 관련 메모리 유닛의 행 및 열 선택선만을 활성화시킴으로써 실행될 수 있다. 메모리 유닛이 메모리 유닛 선택선이 활성 상태에 있을 때만 메모리 유닛이 기입 또는 판독되도록 하는 메모리 유닛 선택선을 갖는 경우, 행 및 열선은 모두 동시에 어드레스될 수 있으며, 이때 메모리 유닛 선택선은 다른 메모리 유닛의 메모리 로케이션 사이를 구별하기 위해 이용될 수 있다. 메모리를 어드레싱하는 다른 방법이 본 발명의 범주를 이탈하지 않는 범위 내에서 고려될 수 있다.
제한된 수의 실시예는 예시를 위해 도시 및 설명된 것으로서, 당업자가 청구된 본 발명의 사상 및 범주를 이탈하지 않는 범위 내에서 많은 다른 실시예를 고려할 수 있다.
본 발명은 또한 DAB 이외의 수신기, 예컨대 디지탈 비디오 브로드캐스트(DVB) 수신기에서 이용되어도 좋다. 종래의 DVB 수신기는 디인터리빙의 몇가지 형태를 동일하게 포함할 수 있다.
또한, 인터리빙 메모리가 내장된 RAM 뿐만 아니라 외부 RAM 일 수 있음은 명백하다.
본 명세서에서 이용되는 용어 선택선이 행 및 열로 대체될 수 있음은 자명하다.
어떤 불리한 조건없이 기억 용량을 4 비트 메트릭 내지 2 및 1 비트 메트릭으로 증가시킬 수 있다. 기억 용량의 감소(즉, 메트릭 길이의 증가)는 다른 에플리케이션이 다른 메모리 뱅크 내의 로케이션에 기억되어 있기 때문에 데이터의 일시적인 손실이 나타날 수 있다. 이러한 데이터의 손실은 15 프레임 이상 확장될 수 있으며, 오디오 에플리케이션의 경우 오디오 신호의 순간적인 뮤팅시에 나타난다. 그러나, 적정한 메모리 관리를 통해 상기 데이터의 손실을 피할 수 있다.
메트릭의 포맷이 1 데이터 비트 및 3 신뢰 비트로 제한되지 않음은 자명하다. 본 발명은 또한 3과 다른 신뢰 비트의 수를 갖는 메트릭에 이용될 수 있다. 또한, 메트릭은 하나의 데이터 비트 이상을 포함할 수 있다. 각각의 경우, 기억된 메트릭의 길이의 감소로 또한 기억되는 신뢰 비트의 수를 감소가능하다.

Claims (4)

  1. 시간 인터리브된 데이터 비트의 프레임으로 변조된 RF 신호를 수신하는 수신기로서, 상기 수신기는 RF 신호로부터 시간 인터리브된 데이터 비트의 프레임을 검색하며 상기 검색된 데이터 비트에 응답하여 메트릭을 발생하는 수단, 및 메트릭을 기억하며 그 기억 용량이 프레임당 메트릭의 총 수 보다 적은 메트릭 기억 수단을 갖는 디인터리빙 수단을 포함하며, 상기 메트릭은 검색된 데이터 비트와 상기 검색된 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는 다수의 신뢰 비트를 포함한 수신기에 있어서,
    상기 디인터리빙 수단은 메트릭당 기억된 신뢰 비트의 수를 역으로 변화시킴으로써 기억될 데이터량에 의존하여 기억 수단의 메트릭 기억 용량을 변화시키도록 배치되는 것을 특징으로 하는 수신기.
  2. 제 1 항에 있어서, 상기 기억 수단은 메모리 로케이션 그룹에 배열되며, 그룹 내의 상기 메모리 로케이션들은 개별적으로 액세스가능하거나 또는 그룹 내의 다른 로케이션중 적어도 하나와 함께 액세스가능한 것을 특징으로 하는 수신기
  3. 프레임 내에 배열된 디지탈 신호를 디인터리빙하며 메트릭을 기억하는 메트릭 기억 수단을 구비한 디인터리빙 장치로서, 상기 프레임은 메트릭들을 포함하며, 상기 메트릭은 데이터 비트와 상기 각 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는 다수의 신뢰 비트를 포함하고, 상기 기억 수단의 기억 용량은 프레임당 메트릭의 총 수 보다 적은 상기 디인터리빙 장치에 있어서,
    상기 디인터리빙 장치는 메트릭당 기억된 신뢰 비트의 수를 역으로 변화시킴으로써 기억될 데이터량에 의존하는 기억 수단의 메트릭 기억 용량을 변화시키도록 배치되는 것을 특징으로 하는 디인터리빙 장치.
  4. 프레임 내에 배열된 디지탈 신호를 디인터리빙하며 기억 수단 내에 메트릭을 기억하는 단계를 갖는 디인터리빙 방법으로서, 상기 프레임은 메트릭들을 포함하며, 상기 메트릭은 데이터 비트와 상기 각 데이터 비트와 연관되어 상기 데이터 비트의 신뢰도를 나타내는 다수의 신뢰 비트를 포함하고, 상기 기억 수단의 기억 용량은 프레임당 메트릭의 총 수 보다 적은 상기 디인터리빙 방법에 있어서,
    상기 기억 수단의 메트릭 기억 용량은 메트릭당 기억된 신뢰 비트의 수를 역으로 변화시킴으로써 기억될 데이터량에 의존하여 변화되는 것을 특징으로 하는 디인터리빙 방법.
KR1019980705370A 1996-11-11 1997-10-03 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법 Expired - Fee Related KR100545115B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP96203144 1996-11-11
EP96203144.9 1996-11-11
PCT/IB1997/001205 WO1998021832A1 (en) 1996-11-11 1997-10-03 A receiver, de-interleaving means and a method for a reduced time de-interleaving memory

Publications (2)

Publication Number Publication Date
KR19990077228A true KR19990077228A (ko) 1999-10-25
KR100545115B1 KR100545115B1 (ko) 2006-04-17

Family

ID=8224572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980705370A Expired - Fee Related KR100545115B1 (ko) 1996-11-11 1997-10-03 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법

Country Status (6)

Country Link
US (1) US6075828A (ko)
EP (1) EP0879503B1 (ko)
JP (1) JP3804989B2 (ko)
KR (1) KR100545115B1 (ko)
DE (1) DE69721495T2 (ko)
WO (1) WO1998021832A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3359291B2 (ja) * 1998-07-17 2002-12-24 株式会社ケンウッド デインターリーブ回路
DE19936272C2 (de) * 1999-07-31 2001-09-27 Bosch Gmbh Robert Vorrichtung zum Empfang von digitalen Signalen und Vorrichtung zum Senden von digitalen Signalen
US6985537B1 (en) 1999-09-15 2006-01-10 Lucent Technologies Inc. Symbol self synchronous interleaving method and apparatus for OFDM-based communication system
DE10139856A1 (de) * 2001-08-14 2003-03-13 Bosch Gmbh Robert Verfahren und Vorrichtung zur Verarbeitung von in Rahmen empfangenen Daten
US7433429B2 (en) * 2002-07-19 2008-10-07 Intel Corporation De-interleaver method and system
KR101033582B1 (ko) 2004-04-09 2011-05-11 엘지전자 주식회사 방송 수신기에서의 시간 역인터리빙을 위한 메모리 제어 방법
US8359499B2 (en) 2008-10-10 2013-01-22 Csr Technology Inc. Method and apparatus for deinterleaving in a digital communication system
WO2010042901A2 (en) * 2008-10-10 2010-04-15 Auvitek International Ltd. A method and apparatus for deinterleaving in a digital communication system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2059723A (en) * 1979-09-19 1981-04-23 Marconi Co Ltd Interleavers for digital data signals
US5063533A (en) * 1989-04-10 1991-11-05 Motorola, Inc. Reconfigurable deinterleaver/interleaver for block oriented data
NL8901631A (nl) * 1989-06-28 1991-01-16 Philips Nv Inrichting voor het bufferen van data voor de duur van cyclisch repeterende buffertijden.
WO1996020537A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. De-interleaving and buffering in one memory
WO1996020536A1 (en) * 1994-12-23 1996-07-04 Philips Electronics N.V. Interleaving with low-speed memory
EP0740437A1 (en) * 1995-04-28 1996-10-30 Koninklijke Philips Electronics N.V. Hardware-efficient frequency de-interleaving
US5898698A (en) * 1996-09-24 1999-04-27 Orckit Communications Ltd. Multiple codeword interleaver method and apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100651500B1 (ko) * 2000-08-30 2006-11-28 삼성전자주식회사 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치

Also Published As

Publication number Publication date
EP0879503B1 (en) 2003-05-02
DE69721495D1 (de) 2003-06-05
WO1998021832A1 (en) 1998-05-22
DE69721495T2 (de) 2004-03-18
JP3804989B2 (ja) 2006-08-02
US6075828A (en) 2000-06-13
EP0879503A1 (en) 1998-11-25
KR100545115B1 (ko) 2006-04-17
JP2000507063A (ja) 2000-06-06

Similar Documents

Publication Publication Date Title
US7444580B2 (en) System and method for interleaving data in a communication device
US5968200A (en) Implied interleaving a family of systematic interleavers and deinterleavers
US6064664A (en) Base-band interleaver for code division multiple access mobile telecommunication system
JP3257984B2 (ja) インタリーブ方法及びデインタリーブ方法並びにインタリーブ装置及びデインタリーブ装置並びにインタリーブ／デインタリーブシステム並びにインタリーブ／デインタリーブ装置並びにインタリーブ機能付きの送信装置，デインタリーブ機能付きの受信装置及びインタリーブ／デインタリーブ機能付きの送受信装置
KR20020075905A (ko) 인코딩된 인터리빙 신호의 복조 및 디코딩 방법과 그를수신하는 수신기
KR100545115B1 (ko) 시간 디-인터리빙 메모리를 감소시키기 위한 수신기, 디인터리빙 수단 및 방법
KR100651500B1 (ko) 디지털 오디오 방송용 타임 디인터리버 메모리의 제어 장치
EP2242265B1 (en) A wireless communication receiver, a wireless communication receiving method and a television receiver
JP3697833B2 (ja) 放送信号受信装置
US7139961B2 (en) Method and apparatus for decoding error correction code
US6424680B1 (en) Interleaving with low-speed memory
JP3169832B2 (ja) フレーム構成のデジタル信号のデータ誤り訂正方法及びそれに利用する装置
GB2059723A (en) Interleavers for digital data signals
JP3865743B2 (ja) デジタル放送受信装置、およびデジタル放送受信方法
US6718505B1 (en) Method and apparatus for error correction in a process of decoding cross-interleaved Reed-Solomon code (CIRC)
KR100520934B1 (ko) 디인터리버 메모리의 크기가 절감된 디지털 방송 수신기의디인터리빙장치 및 그의 디인터리빙방법
JP3103098B2 (ja) Ｐｃｍ音声デコーダ装置
EP0320545B2 (en) Television transmission system with stereo sound
KR100188142B1 (ko) 콘벌루션 디인터리버의 빠른 동기화를 위한 메모리 억세스 방법
KR100733767B1 (ko) 시간 디인터리빙 장치 및 방법
EP1111799A1 (en) Error correction with a cross-interleaved Reed-Solomon code, particularly for CD-ROM
HK40039852A (en) Transmitter with an interleaver device and receiver for a signal generated by the transmitter
HK40039852B (en) Transmitter with an interleaver device and receiver for a signal generated by the transmitter

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

FPAY Annual fee payment

Payment date: 20090119

Year of fee payment: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20100117

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20100117

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000