KR19990077253A - 자동-시간 조절 명령 실행 유니트를 갖춘 데이터 처리 회로 - Google Patents

자동-시간 조절 명령 실행 유니트를 갖춘 데이터 처리 회로 Download PDF

Info

Publication number
KR19990077253A
KR19990077253A KR1019980705398A KR19980705398A KR19990077253A KR 19990077253 A KR19990077253 A KR 19990077253A KR 1019980705398 A KR1019980705398 A KR 1019980705398A KR 19980705398 A KR19980705398 A KR 19980705398A KR 19990077253 A KR19990077253 A KR 19990077253A
Authority
KR
South Korea
Prior art keywords
command
execution
time
unit
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980705398A
Other languages
English (en)
Other versions
KR100492048B1 (ko
Inventor
다이엘 그루어
폴 죠지 메천 그라덴비츠
게르하드 스테그만
다니엘 바우만
Original Assignee
요트.게.아. 롤페즈
코닌클리케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 요트.게.아. 롤페즈, 코닌클리케 필립스 일렉트로닉스 엔.브이. filed Critical 요트.게.아. 롤페즈
Publication of KR19990077253A publication Critical patent/KR19990077253A/ko
Application granted granted Critical
Publication of KR100492048B1 publication Critical patent/KR100492048B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3871—Asynchronous instruction pipeline, e.g. using handshake signals between stages
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

데이터 처리 회로는 동기적으로 동작하고, 처리의 완료를 신호하고, 이러한 신호화에 응답해서 다음의 처리를 시작하는 자동-시간 조정 명령 실행 유니트를 가지고 있다. 프로그램 실행에 있어서, 선택된 명령의 완료 이후에 생성된 준비 신호는 다음 명령의 시작에 이용되기 전에 타이머 신호로 개폐된다. 실시예에 있어서, 다음 명령의 시작에 이용되는 준비 신호 사이에 남아있는 시간의 량이 측정되고, 명령 실행 유니트의 전력 공급 전압을 조절하기 위해 이용됨으로써, 실시간 제약(constraint)을 충족시키는 충분히 빠른 명령 실행 유니트를 구성함에 충분하다.

Description

자동-시간 조절 명령 실행 유니트를 갖춘 데이터 처리 회로
미국 특허 제 5,367,638 호는 자동-시간(self-timed) 조절 소자를 포함하는 전자 회로가 포함된 회로가 공지되어 있다. 이러한 전자 회로는 동작을 초기화하기 위한 중앙 클럭을 요구하지 않는다. 대신, 회로로부터 수신된 그 자체의 로컬 "요청" 신호에 응답해서 동작하는 자동-시간 조절 소자는 예컨대, 자동-시간 조절 소자동 동작하는 동안 데이터를 산출하기 때문에, 자동-시간 조절 소자 이전에 동작해야만 한다. 자동-시간 조절 소자는 요청 신호를 수신하고, 자동-시간 조절 소자의 동작을 필요로할 때에만 동작을 개시한다. 이것은 중앙으로 시간 조절된 회로 소자와 대조하여 그들이 동작을 필요로 하는 지의 여부에 상관없이 클럭 신호를 수신한다. 따라서, 자동-시간 조절 소자는 중앙으로 시간 조절된 회로 소자보다 저 전력을 소모한다.
미국 특허 번호 제 5,367,638 호는 전자 회로의 공급 전압을 조절함으로써 더욱 전력 소모의 감소를 나타낸 것으로, 그 각각의 전력 소모 및 동작 속도에 따라, 자동-시간 조절 소자는 처리 로드로 대처하는 그 시간에 동작을 완료하지만, 그 동작이 빠르지 않다.
미국 특허 번호 제 5,367,638 호는 외부 클럭으로 정의된 실시간에 데이터를 수용 및/또는 전달하기 위한 것이다. 자동-시간 조정 요소로 이러한 실시간 요구를 만족시키기 위해 회로는 데이터가 자동-시간 조정 소자로 생산되는 시간에 즉시 데이터를 수용하고, 버퍼는 외부 클럭에 따라 요구된 순식간에 데이터를 출력한다. 이 회로의 속도는 FIFO 버퍼가 범람하지 않도록 조절된다.
실시간 수행하는 이러한 메카니즘의 유용성은 데이터의 실시간 생산에 제한된다.
서로에 대해 특정 시간-지연 또는 특정 평균 시간-지연으로 실행되어야 하는 일부 명령(예컨대, DRAM의 액세스를 리플레쉬하는 주변 제어 명령)을 갖춘 프로그램의 동작 동안 발생하는 것과 같은 다른 실시간 요구는 이러한 방법으로 안정화될 수 없다.
본 발명은 데이터 처리 시스템에 관한 것이다.
도 1은 본 발명에 따른 데이터 처리 회로의 실시예를 도시한 도면.
도 2는 데이터 처리 유니트에 대한 시퀀스 유니트를 도시한 도면.
도 3은 본 발명에 따른 데이터 처리 회로의 다른 실시예를 도시한 도면.
그 중에서도, 본 발명의 목적은 실시간 요구가 안정화될 수 있는 자동-시간 조정 명령 실행을 갖춘 회로를 제공하기 위한 것이다.
본 발명은 준비 신호를 전달하고, 요청 신호를 수신하기 위한 인터페이스를 갖추고, 제 1 명령의 실행을 시작할 준비가 되어 있음을 나타내는 준비 신호를 생성하며, 요청 신호를 수신할 때, 제 1 명령의 실행을 시작하는 자동-시간 조정 명령 실행 유니트,
상기 인터페이스에 결합되어 준비 신호에 응답해서 요청 신호를 생성하기 위한 시퀀스 유니트, 및
제 1 명령의 실행에 우선해서 제 2 명령의 실행으로 시작하는 소정 시간 간격을 시간 조정하고, 시퀀스 유니트에 결합되어, 시간-간격이 경과된 후까지 명령 실행 유니트로 요청 신호의 전달을 디스에이블시키는 타이머를 포함하는 데이터 처리 회로를 제공한다. 따라서, 실시간 요청은 제 1 및 제 2 명령의 실행간에 시간-간격이 부과될 수 있다. 타이머는 제 1 명령이 실행되지 않고, 제 2 명령의 실행 후 규정된 시간 간격이 경과된 후 실행되는 것을 보장한다. 명령 실행 유니트는 소정 시간 간격 후에 제 1 명령의 실행에 충분히 빠르다
본 발명에 따른 데이터 처리 회로는 상기 시퀀스 유니트는 제 2 명령의 실행의 시작 중 더욱 대응하는 준비 신호를 수신하고, 제 1 명령의 실행을 시작하기 위한 요청 신호를 생성할 때, 명령 실행 유니트로 소정 제 1 횟수의 요청 신호를 더욱 전달하기 위해 배치되며, 데이터 처리 유니트는 제 2 횟수의 명령을 카운트하기 위한 카운터를 구비해서 명령 실행 유니트가 제 2 명령 후에 실행을 시작하고, 카운터는 시퀀스 유니트에 결합되어 상기 제 2 횟수가 상기 소정 제 1 횟수에 도달할 때, 상기 요청 신호의 전달 억제를 활성화하는 실시예를 더욱 갖추고 있다. 이러한 방법으로, 어떠한 중간 명령도 완전히 자동-시간 조절되며, 따라서 최소 전력 소모의 관점에 대해서 최적화될 수 있다.
본 발명에 따른 데이터 처리 회로는, 상기 제 2 명령 및 상기 소정 횟수는 프로그램 가능한 실시예를 더욱 갖추고 있다. 따라서, 자동-시간 조정이 자유로운 다른 명령의 시간 조정을 배제하고 선택된 명령의 실시간 요구가 안정하게 프로그램될 수 있다.
본 발명에 따른 데이터 치리 회로는, 상기 제 1 명령을 실행하기 위한 요청 신호의 전달과 준비 신호의 전달 사이에 지연을 측정하기 위한 수단과,
명령 실행 유니트에 공급된 공급 전압과, 이 공급 전압에 의존하는 명령의 실행 속도를 제어하기 위한 전압 조절기를 포함하고, 상기 측정 수단은 소정값 쪽으로 지연을 조절하기 위해 상기 전압 조절기의 제어 입력에 결합된다. 따라서, 본 발명에 따른 데이터 처리 회로는 시간-간격이 준비 신호의 전달 이전에 완료할 때, 초과 시간을 검출하기 위한 수단을 포함하는 실시예를 갖추고 있으며,
명령 실행 유니트에 공급된 공급 전압과, 이 공급 전압에 의존하는 명령의 실행 속도를 제어하기 위한 전압 조절기를 포함하고, 상기 측정 수단은 소정값 쪽으로 지연을 조절하기 위해 전압 조절기의 제어 입력에 결합된다.
따라서, 전력 소모는 제 1 및 제 2 명령 사이에 실시간 요구로 최소의 호환성으로 줄어들 수 있다. 따라서, 제 1 및 제 2 명령의 실행들 사이에서 시간 지연을 변경하기 않고, 조절이 일어날 수 있다(처리 속도가 조절 동안 필요한 것 보다 높을 때). 종래 구조와 대비해서, 전력 공급을 조절을 필요로 하는 정의된 데이터스트림이 없으며, 따라서 데이터 처리 회로에 의해 실행된 응용 프로그램의 이해 없이도 적용할 수 있다.
도 1은 데이터 처리 회로를 나타낸 것이다. 이 회로는 자동-시간 조정 처리 유니트(10), 시퀀스 유니트(12) 및 타이머(14)를 포함한다. 처리 유니트(10)의 "RDY"(처리 유니트 준비)는 시퀀스 유니트(12)의 입력에 접속된다. 시퀀스 유니트(12)의 출력은 처리 유니트의 "실행 요청"("REQ") 입력 에 접속된다. 시퀀스 유니트(12)의 출력은 타이머(14)의 입력에도 접속된다. 타이머(14)의 출력은 시퀀스 유니트(12)의 입력에 또한 접속된다. 예컨대, 처리 유니트는 기계 명령을 포함하는 프로그램을 저장하기 위한 메모리(도시하지 않음)와, 다양한 I/O 연결 계산 유니트(도시하지 않음) 레지스터(도시하지 않음) 등을 포함할 수 있다. 그러나, 이들 소자는 생략되거나 또는 처리 유니트(10)에 외부적으로 제공될 수 도 있다.
동작에 있어서, 처리 유니트(10)는 실행에 있어서 연속적 명령을 차례로 취하게 된다. 처리 유니트(10)는 자동-시간 조정 모드에서 동작할 수 있다. 이렇게 회로가 동작하는 자동-시간 조정 모드는 이리 공지되어 있다.
REQ 입력 처리 유니트(10)에서 "요청 신호"를 수신하는 이러한 자동-시간 조정 모드는 자동-시간 조정형으로 명령의 실행을 시작하게 되는데, 즉 처리 유니트(10)의 일부 초기부는 명령의 일부 초기 처리가 되며, 결과적으로 초기 처리가 이용 가능할 때, 초기부는 내부 REQ 신호를 처리 유니트(10)의 다음부를 생성하게 되는 결과를 이용한다. 이들 다음부는 처리 등을 시작하게 된다. 초기부 및 다음부를 동기화함에 이용되는 중앙 클럭은 없다.
명령의 처리가 충분히 많이 진행되었을 때, 처리 유니트(10)는 다음 명령의 실행을 시작할 수 있게 된다. 처리 유니트(10)는 처리 유니트(10)의 RDY 출력 상에서 RDY 신호를 갖춘 것을 나타내게 된다. RDY 신호는 예컨대 처리 유니트(10)의 모든 부분이 그 자체의 준비 신호를 생성한 했을 때, 생성될 수 있다. 택일적으로, 처리 유니트(10)의 RDY 신호는 처리 유니트의 적어도 그 부분들이 그 자체 RDY 신호를 생성한 다음 명령의 실행의 시작으로 동요될 수 있을 때, 생성될 수 있으며, 파이프라인 처리(pipelined processing)를 허용한다. 본 발명의 목적을 위해, 명령 실행의 특정 일부의 "RDY"/"REQ" 핸드쉐이크(handshake)는 각 명령에서 그 일부가 나타나는 동안 이용될 수 있다. 바로 이점에서, 처리 유니트가 그 RDY 신호를 생성할 때, 그에 따라 처리 유니트에서 회로의 속도와 그 종류의 명령으로 결정된다. 자동-시간 조정 처리 유니트(10)에 있어서, 바로 이점은 중앙 클럭으로 정의되지 않는다.
시퀀스 유니트(12)는 처리 유니트(10)에 대한 REQ 신호를 생성한다. 이 REQ 신호는 시간 간격을 시작하기 위해 타이머(14)로도 공급될 수 있다. 시퀀스 유니트(12)는 처리 유니트(10)의 RDY 출력 및 타이머의 출력에 겹합된 입력을 갖춘다. 시퀀스 유니트(12)는 타이머(14)가 시간 간격이 경과됨을 나타낸 후에만 처리 유니트에 대해 처리 유니트(10)의 출력을 새로운 REQ 신호로 수신한 RDY 신호를 전환한다. 원리적으로, 시퀀스 유니트는 AND 게이트로서 수행될 수 있으며, 요청 신호 및 시간 간격이 경과함을 나타내는 신호를 가산한다.
도 2는 본 발명에 다른 데이터 처리 회로를 이용하는 시퀀스 유니트를 도시한 것이다. 시퀀스 유니트는 카운터(20), AND 게이트(22)를 포함한다. 카운터(20)는 프리로드(preload)값, 부하 신호 및 카운트 입력에 대한 입력을 갖춘다. 카운터(20)는 AND 게이트(22)의 입력에 결합된 카운트 출력을 갖춘다. 데이터 처리 회로에 있어서, 처리 유니트(10)의 RDY 출력은 AND 게이트(22)의 다른 입력에 결합된다. AND 게이트(22)의 출력은 처리 유니트(10)의 REQ 입력에 접속된다. AND 게이트(22)는 카운터(20)의 카운트 입력에도 결합된다. 타이머(14)는 카운터(20)의 로드 신호에 대한 입력에 결합된다.
동작에 있어서, 프리로드 값은 카운터(20)의 프리로드 값에 대한 입력에 공급된다. 이 프리로드 값은 예컨대, 처리 유니트(10)에 의해 실행된 명령의 제어 하에서 선택된다. 이 프리로드 값은 데이터 처리 회로가 이용되는 장치의 규정으로 요구되는 정도로 제조 동안 외부적 또는 고정적으로 설정될 수 도 있다. 프리로드 값은 카운터로 로드된다. 카운터(20)는 프리로드 값을 포함하고, 그 카운트 출력은 논리적 하이이고, AND 게이트(22)는 처리 유니트(10)의 REQ 입력을 통과한다 각 시간 RDY 신호가 통과되고, 이 신호는 카운터(20)의 카운트 입력에도 공급되며, 카운터(20)에서 카운트 값의 업데이트를 야기시킨다.
다수의 업데이트가 일어날 때, 카운터(20)는 카운터(20)의 출력이 논리적 로우가 되는 카운트 값에 도달한다. 결과적으로 AND 게이트(22)는 처리 유니트(10)의 REQ 입력으로 그 이상의 RDY 신호의 통과를 차단하게 된다. 통과 전에 요구된 수의 업데이트는 프리로드 값에 의존해서 차단된다. 약간의 시간 후에, 타이머(14)는 시간 간격의 종료를 신호하게 된다. 이것은 프리로드 값이 카운터(20)로 차단되게 하며, 반대로 AND-게이트(22)가 RDY 신호를 처리 유니트(10)의 REQ 입력으로 통과하게 한다. 따라서, 시퀀스 유니트는 시간 간격 동안 다만 소정 수의 명령을 실행하기 시작하는 것을 보장한다.
도 3은 본 발명에 따른 다른 데이터 처리 회로를 도시한 것이다. 이 회로는 처리 유니트(30), 시퀀스 유니트(32) 및 타이머(34)를 포함한다. 타이머(34)는 클럭 오실레이터(340) 및 시간 간격 카운터(342)를 포함하며, 이 클럭 회로(340)는 시간 간격 카운터(342)의 카운트 입력에 결합되고, 시간 간격 카운터(342)는 타이머의 출력이다. 시간 간격 카운터(342)는 시간 간격 카운터(342)의 프리로드 입력에도 결합된다.
더욱이, 데이터 처리 회로는 처리 유니트(30)의 공급 전압 입력에 결합된 조절된 공급 전압 출력을 갖춘 공급 전압 조절기(36)를 포함한다. 시퀀스 유니트(32)는 공급 전압 조절기(36)의 제 1 입력에 결합된 "대기"출력을 갖춘다. 타이머(34)에서 시간 간격 카운터(340)의 카운트 값 출력은 공급 전압 조절기의 제 2 입력에 결합된다.
동작에 있어서, 타이머(34)에서 시간 간격 카운터(342)는 클럭 오실레이터(340)의 다중 기간으로 시간 간격의 설정을 서브한다. 시간 간격 카운터(342)의 카운트 출력은 시간 간격 카운터(342)에서 카운트 값이 소정값(예컨대, 0)에 도달할 때, 출력 신호를 산출한다. 이 시간 간격 카운터(342)의 출력 신호는 처리 유니트(30)에서 REQ 입력으로 RDY 신호를 통과하게 하기 위해 시퀀스 유니트(32)가 이용된다. 이 시간 간격 카운터(342)의 출력 신호는 또한 시간 간격 카운터(342)가 새로운 카운트 값을 로드하게 한다. 새로운 카운트값은 처리 유니트(30)에 의해 실행되는 명령으로 바람직하게 설정되어, 실행되는 프로그램의 필요성에 의존해서 명령 실행 동안 시간 간격이 설정될 수 있다. 새로운 카운트 값은 데이터 처리 회로가 사용되는 장치의 규정으로 요구되는 정도로 제조 동안 외부적 또는 고정되어 설정될 수 있다. 엄밀히 말해서, 예컨대 카운터에 대한 프리로드된 신호와 같은 출력 신호와 "REQ" 신호의 논리적 "and"를 이용함으로써 시간 간격 카운터(342)의 출력 신호에 응답해서 "REQ" 신호가 생성될 때, 새로운 카운트 값이 로드될 수 있는 것이다. 그러나, 실제로 예컨대 "REQ" 신호가 보통 즉시 타이머(34)의 출력 신호를 따르기 때문에 출력 신호만이 사용되는 약간의 차이를 만든다.
시퀀스 유니트(32)가 타이머(34)로부터 신호를 대기하고 있는 것을 제외하고, 시퀀스 유니트(32)가 준비되어 처리 유니트(30)로 REQ 신호를 생성할 때, 시퀀스 유니트는 그 대기 출력에서 "WAIT" 신호를 생성한다(도 2의 시퀀스 유니트에서 예컨대 시퀀스 유니트에서 카운터(20)의 출력으로부터 이 신호가 유도될 수 있다). 이 신호에서 공급 전압 조절기(36)는 시간 간격 카운터(342)의 카운트 값을 샘플한다. 샘플된 값은 처리 유니트(30)의 공급 전압을 제어함에 이용된다(예컨대, DC-DC 컨버터를 이용하거나, 또는 공급 전압 캐패시터(도시하지 않음)로 공급된 전류의 펄스 폭을 변조함으로써). 타이머(34)의 출력이 "REQ"가 통과될 수 있는 시퀀스 유니트(32)로 신호를 보낸 후에만 처리 유니트가 "REQ" 신호를 생성할 때, "지연" 신호도 생성할 수 있다. "REQ" 신호가 상기 신호화 후에 생성될 때, 이 지연 신호는 공급 전압을 제어하기 위해 부가적으로 이용될 수 있다.
공급 전압의 변경은 처리 유니트(30)에 의한 명령 실행의 속도 변화를 일으킨다. 일반적으로, 처리 유니트(30)는 공급 전압이 줄어든 만큼 느려지게 된다. 결과적으로, 처리 유니트(30)는 상응하는 "REQ" 신호 후에 더 많은 지연을 갖춘 "RDY"를 생성하게 된다. 이것은 시간 간격 카운터(342)의 카운트 값에 남아있는 량에 영향을 미치게 된다.
공급 전압 조절기(36)는 예컨대, 피드백 조절에 의한 설정값 쪽으로 이 남아있는 량을 조절하기 위해 처리 유니트(30)의 공급 전압의 변경을 이용하게 된다.
따라서, 처리 유니트(30)의 공급 전압은 소정 속도를 달성하기 위한 최소한의 요구에 적응된다. 처리 유니트에 의해 소모된 전력은 일반적으로 그 공급 전압의 제곱에 비례하며, 결과적으로 상당한 전력의 절약을 가져오게 된다. 조절 동안, 시퀀스 유니트(32)는 소정 수의 명령이 시간 간격에서 실행되는 것을 보장하기 때문에, 전력 공급 전압이 변경되어도 단위 시간당 실행되는 명령의 평균 횟수는 변경되지 않는다.

Claims (6)

  1. 데이터 처리 회로에 있어서,
    준비 신호를 전달하고, 요청 신호를 수신하기 위한 인터페이스를 갖추고, 제 1 명령의 실행을 시작할 준비가 되어 있음을 나타내는 준비 신호를 생성하며, 요청 신호를 수신할 때, 제 1 명령의 실행을 시작하는 자동-시간 조정 명령 실행 유니트,
    상기 인터페이스에 결합되어 준비 신호에 응답해서 요청 신호를 생성하기 위한 시퀀스 유니트, 및
    제 1 명령의 실행에 우선해서 제 2 명령의 실행으로 시작하는 소정 시간 간격을 시간 조정하고, 시퀀스 유니트에 결합되어, 시간-간격이 경과된 후까지 명령 실행 유니트로 요청 신호의 전달을 단에이블시키는 타이머를 포함하는 데이터 처리 회로.
  2. 제 1 항에 있어서,
    상기 시퀀스 유니트는 제 2 명령의 실행의 시작 중 대응하는 다른 준비 신호를 수신하여, 제 1 명령의 실행을 시작하기 위한 요청 신호를 생성할 때, 명령 실행 유니트로 소정 제 1 횟수의 다른 요청 신호를 전달하도록 배치되고, 데이터 처리 유니트는 명령 실행 유니트가 제 2 명령 후에 실행을 시작하는 제 2 횟수의 명령을 카운트하는 카운터를 구비하고 상기 카운터는 시퀀스 유니트에 결합되어 상기 제 2 횟수가 상기 소정 제 1 횟수에 도달할 때, 상기 디스에이블을 활성화하는 데이터 처리 회로.
  3. 제 2 항에 있어서,
    상기 제 2 명령 및 상기 소정 횟수는 프로그램 가능한 데이터 처리 회로.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 명령을 실행하기 위해 요청 신호의 전달과 준비 신호의 전달 사이 지연을 측정하기 위한 수단과,
    명령 실행 유니트에 공급된 공급 전압과, 이 공급 전압에 의존하는 명령의 실행 속도를 제어하기 위한 전압 조절기를 포함하고, 상기 측정 수단은 소정값 쪽으로 지연을 조절하기 위해 상기 전압 조절기의 제어 입력에 결합되는 데이터 처리 회로.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 시간-간격이 준비 신호의 전달 이전에 완료할 때 초과 시간을 검출하기 위한 수단과,
    명령 실행 유니트에 공급되는 공급 전압과, 이 공급 전압에 의존하는 명령의 실행 속도를 제어하기 위한 전압 조절기를 포함하고,
    상기 검출 수단은 초과 시간을 연이어서 조절하기 위해 전압 조절기의 제어 입력에 결합되는 데이터 처리 회로.
  6. 제 4 항에 있어서,
    시간 간격이 준비 신호의 전달 이전에 완료할 때, 초과 시간을 검출하기 위한 수단을 포함하고, 상기 전압 조절기는 지연이 0 보다 클 때, 지연의 제어 하에서, 또한 초과 시간이 0 보다 클 때, 초과 시간의 제어 하에서 소정값 쪽으로 지연을 조절하는 데이터 처리 회로.
KR10-1998-0705398A 1996-11-15 1997-10-27 자체-타이밍명령실행유닛을갖춘데이터처리회로 Expired - Fee Related KR100492048B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP96203205.8 1996-11-15
EP96203205 1996-11-15

Publications (2)

Publication Number Publication Date
KR19990077253A true KR19990077253A (ko) 1999-10-25
KR100492048B1 KR100492048B1 (ko) 2005-08-31

Family

ID=8224586

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0705398A Expired - Fee Related KR100492048B1 (ko) 1996-11-15 1997-10-27 자체-타이밍명령실행유닛을갖춘데이터처리회로

Country Status (5)

Country Link
US (1) US6014749A (ko)
EP (1) EP0880738A1 (ko)
JP (1) JP3794712B2 (ko)
KR (1) KR100492048B1 (ko)
WO (1) WO1998022872A1 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6615189B1 (en) 1998-06-22 2003-09-02 Bank One, Delaware, National Association Debit purchasing of stored value card for use by and/or delivery to others
US7809642B1 (en) 1998-06-22 2010-10-05 Jpmorgan Chase Bank, N.A. Debit purchasing of stored value card for use by and/or delivery to others
FR2785405B1 (fr) * 1998-11-04 2001-01-19 Matra Nortel Communications Sequenceur d'actions synchrones dans un systeme a processeur, et circuit integre comportant un tel sequenceur
US7660763B1 (en) 1998-11-17 2010-02-09 Jpmorgan Chase Bank, N.A. Customer activated multi-value (CAM) card
US6032136A (en) 1998-11-17 2000-02-29 First Usa Bank, N.A. Customer activated multi-value (CAM) card
US6882984B1 (en) * 1999-06-04 2005-04-19 Bank One, Delaware, National Association Credit instrument and system with automated payment of club, merchant, and service provider fees
US7370004B1 (en) 1999-11-15 2008-05-06 The Chase Manhattan Bank Personalized interactive network architecture
US8793160B2 (en) 1999-12-07 2014-07-29 Steve Sorem System and method for processing transactions
US6615190B1 (en) * 2000-02-09 2003-09-02 Bank One, Delaware, National Association Sponsor funded stored value card
US6941279B1 (en) * 2000-02-23 2005-09-06 Banke One Corporation Mutual fund card method and system
US7113914B1 (en) 2000-04-07 2006-09-26 Jpmorgan Chase Bank, N.A. Method and system for managing risks
WO2002011019A1 (en) 2000-08-01 2002-02-07 First Usa Bank, N.A. System and method for transponder-enabled account transactions
US6631849B2 (en) * 2000-12-06 2003-10-14 Bank One, Delaware, National Association Selectable multi-purpose card
US7433829B2 (en) 2000-12-12 2008-10-07 Jpmorgan Chase Bank, N.A. System and method for managing global risk
US6985873B2 (en) * 2001-01-18 2006-01-10 First Usa Bank, N.A. System and method for administering a brokerage rebate card program
US7313546B2 (en) 2001-05-23 2007-12-25 Jp Morgan Chase Bank, N.A. System and method for currency selectable stored value instrument
WO2003010701A1 (en) 2001-07-24 2003-02-06 First Usa Bank, N.A. Multiple account card and transaction routing
US7809641B2 (en) * 2001-07-26 2010-10-05 Jpmorgan Chase Bank, National Association System and method for funding a collective account
US7306141B1 (en) 2001-08-13 2007-12-11 Jpmorgan Chase Bank, N.A. System and method for funding a collective account by use of an electronic tag
US6945453B1 (en) * 2001-08-13 2005-09-20 Bank One Delaware N.A. System and method for funding a collective account by use of an electronic tag
US8020754B2 (en) 2001-08-13 2011-09-20 Jpmorgan Chase Bank, N.A. System and method for funding a collective account by use of an electronic tag
US8800857B1 (en) 2001-08-13 2014-08-12 Jpmorgan Chase Bank, N.A. System and method for crediting loyalty program points and providing loyalty rewards by use of an electronic tag
US20070078719A1 (en) * 2001-11-01 2007-04-05 Jp Morgan Chase Bank S/M for offering reward programs
US20100030675A1 (en) * 2001-12-06 2010-02-04 Hanan Christopher C Payor focused business to business electronic invoice presentment and accounts payable reconciliation system and method
US7512566B1 (en) 2001-12-11 2009-03-31 Jpmorgan Chase Bank, N.A. System and method for using a stored value account having subaccount feature
DE10162309A1 (de) * 2001-12-19 2003-07-03 Philips Intellectual Property Verfahren und Anordnung zur Erhöhung der Sicherheit von Schaltkreisen gegen unbefugten Zugriff
US7756896B1 (en) 2002-03-11 2010-07-13 Jp Morgan Chase Bank System and method for multi-dimensional risk analysis
US20030172017A1 (en) * 2002-03-11 2003-09-11 Vincent Feingold High performance multi-dimensional risk engines for enterprise wide market risk management
US7899753B1 (en) * 2002-03-25 2011-03-01 Jpmorgan Chase Bank, N.A Systems and methods for time variable financial authentication
US20180165441A1 (en) 2002-03-25 2018-06-14 Glenn Cobourn Everhart Systems and methods for multifactor authentication
AU2003230751A1 (en) * 2002-03-29 2003-10-13 Bank One, Delaware, N.A. System and process for performing purchase transaction using tokens
US20040210498A1 (en) 2002-03-29 2004-10-21 Bank One, National Association Method and system for performing purchase and other transactions using tokens with multiple chips
US8239304B1 (en) 2002-07-29 2012-08-07 Jpmorgan Chase Bank, N.A. Method and system for providing pre-approved targeted products
US7809595B2 (en) 2002-09-17 2010-10-05 Jpmorgan Chase Bank, Na System and method for managing risks associated with outside service providers
US20040122736A1 (en) 2002-10-11 2004-06-24 Bank One, Delaware, N.A. System and method for granting promotional rewards to credit account holders
WO2004077278A2 (en) * 2003-02-27 2004-09-10 Jp Morgan Chase & Co. System and method for collecting data for risk events
US20040225868A1 (en) * 2003-05-07 2004-11-11 International Business Machines Corporation An integrated circuit having parallel execution units with differing execution latencies
US8306907B2 (en) * 2003-05-30 2012-11-06 Jpmorgan Chase Bank N.A. System and method for offering risk-based interest rates in a credit instrument
US7036029B2 (en) * 2003-06-27 2006-04-25 Sigmatel, Inc. Conserving power of a system on a chip using speed sensing
US7086586B1 (en) 2003-08-13 2006-08-08 Bank One, Delaware, National Association System and method for a card payment program providing mutual benefits to card issuers and cardholders based on financial performance
US7953663B1 (en) 2003-09-04 2011-05-31 Jpmorgan Chase Bank, N.A. System and method for financial instrument pre-qualification and offering
US8239323B2 (en) 2003-09-23 2012-08-07 Jpmorgan Chase Bank, N.A. Method and system for distribution of unactivated bank account cards
US7392222B1 (en) 2004-08-03 2008-06-24 Jpmorgan Chase Bank, N.A. System and method for providing promotional pricing
US20060095307A1 (en) * 2004-11-01 2006-05-04 Stevenson Jeffrey W Method and system for establishing a defined benefit plan
US8630898B1 (en) 2005-02-22 2014-01-14 Jpmorgan Chase Bank, N.A. Stored value card provided with merchandise as rebate
US7401731B1 (en) 2005-05-27 2008-07-22 Jpmorgan Chase Bank, Na Method and system for implementing a card product with multiple customized relationships
US20070027799A1 (en) * 2005-07-29 2007-02-01 Jpmorgan Chase Bank, N.A. Universal line of credit having multiple financial product features
US8408455B1 (en) 2006-02-08 2013-04-02 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
US7784682B2 (en) 2006-02-08 2010-08-31 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
US7753259B1 (en) 2006-04-13 2010-07-13 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to both customers and non-customers
US7505918B1 (en) 2006-05-26 2009-03-17 Jpmorgan Chase Bank Method and system for managing risks
DE102006048379B4 (de) * 2006-10-12 2008-11-06 Infineon Technologies Ag Verfahren zur Durchsatzsteuerung einer elektronischen Schaltung sowie entsprechende Durchsatzsteuerung und zugehörige Halbleiterschaltung
US20080177659A1 (en) * 2007-01-19 2008-07-24 Timothy Douglas Lacey Systems and methods for providing financial processing in conjunction with instant messaging and other communications
US8676642B1 (en) 2007-07-05 2014-03-18 Jpmorgan Chase Bank, N.A. System and method for granting promotional rewards to financial account holders
US8417601B1 (en) 2007-10-18 2013-04-09 Jpmorgan Chase Bank, N.A. Variable rate payment card
USD582977S1 (en) 2008-02-21 2008-12-16 Jpmorgan Chase Bank, N.A. Transaction device
RU2409832C1 (ru) * 2009-06-05 2011-01-20 Закрытое акционерное общество "Ди Эс Технолоджи" Самосинхронное устройство с автоматическим регулированием потребляемой мощности
RU2421772C2 (ru) * 2009-06-15 2011-06-20 Закрытое акционерное общество "Ди Эс Технолоджи" Самосинхронное вычислительное устройство с адаптивным режимом питания ядра
US9190012B2 (en) * 2009-12-23 2015-11-17 Ati Technologies Ulc Method and system for improving display underflow using variable HBLANK
US8407492B2 (en) * 2010-01-14 2013-03-26 The Boeing Company System and method of asynchronous logic power management
US9052725B1 (en) 2013-11-15 2015-06-09 Qualcomm Incorporated Apparatus and method for controlling power supplied to circuits based on time delay to produce data

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121488A (en) * 1986-06-12 1992-06-09 International Business Machines Corporation Sequence controller of an instruction processing unit for placing said unit in a ready, go, hold, or cancel state
TW226057B (ko) * 1991-12-23 1994-07-01 Philips Nv
JP3372970B2 (ja) * 1992-09-02 2003-02-04 シャープ株式会社 自己同期型転送制御回路
US5542061A (en) * 1993-01-21 1996-07-30 Nec Corporaiton Arrangement of controlling issue timing of a read instruction to a common block in a vector processor
US5475320A (en) * 1994-08-11 1995-12-12 Texas Instruments Incorporated Data processing with a self-timed approach to spurious transitions
EP0703530A3 (en) * 1994-09-21 1996-08-14 Texas Instruments Inc Detection in the change in logic state in a data processing system
JP2770760B2 (ja) * 1995-01-04 1998-07-02 日本電気株式会社 電力分散マルチプロセッサ
US5752012A (en) * 1996-03-04 1998-05-12 Motorola Computational array with self timed computational element and method of self timed calculation
US5737614A (en) * 1996-06-27 1998-04-07 International Business Machines Corporation Dynamic control of power consumption in self-timed circuits

Also Published As

Publication number Publication date
KR100492048B1 (ko) 2005-08-31
WO1998022872A1 (en) 1998-05-28
JP2000504454A (ja) 2000-04-11
JP3794712B2 (ja) 2006-07-12
US6014749A (en) 2000-01-11
EP0880738A1 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
KR19990077253A (ko) 자동-시간 조절 명령 실행 유니트를 갖춘 데이터 처리 회로
US7032117B2 (en) Dynamic power control in integrated circuits
CA2456220A1 (en) Controlling processor clock rate based on thread priority
US7890787B2 (en) Microprocessor programmable clock calibration system and method
US20150162903A1 (en) Efficient wakeup of power gated domains through charge sharing and recycling
US5784627A (en) Integrated timer for power management and watchdog functions
US5680593A (en) Data processor having precise timer output
US4857868A (en) Data driven clock generator
US6639436B2 (en) Semiconductor integrated circuit with function to start and stop supply of clock signal
WO1999031578A1 (en) Jitter free instruction execution
JPS6312286B2 (ko)
US20030088724A1 (en) Asynchronous bus interface apparatus
US6739501B2 (en) Cash drawer controlling apparatus and a method of controlling cash drawers
US5159675A (en) Performance control mechanism for alternately allowing instructions to be initiated for r clock beats and preventing initiating thereof for w clock beats
JPH05259825A (ja) クロック発生回路
JPH0512728B2 (ko)
US5524123A (en) Method for the computer-controlled generation of pulse interval sequences with periods of repeating pulse intervals
JPH03129415A (ja) スタンバイ回路
TWI475371B (zh) 電子裝置與其電源管理方法
CN101231601B (zh) 微控制器的共用计数电路及其共用计数方法
JPH09146896A (ja) マルチｃｐｕ制御装置
JPH06168115A (ja) 演算プロセッサ無演算継続ステップ命令方式
JPH02272615A (ja) デジタル電子制御装置
JPH07319573A (ja) クロック発振装置
JPH04222045A (ja) プロセッサ

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R17-X000 Change to representative recorded

St.27 status event code: A-5-5-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20130521

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20130521

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18 Changes to party contact information recorded

Free format text: ST27 STATUS EVENT CODE: A-5-5-R10-R18-OTH-X000 (AS PROVIDED BY THE NATIONAL OFFICE)

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000