KR19990077883A - 표준 ｃｍｏｓ 더블-폴리 코어에 장착된 고전압 스플릿 게이트 ｍｏｓ 트랜지스터 - Google Patents

표준 ｃｍｏｓ 더블-폴리 코어에 장착된 고전압 스플릿 게이트 ｍｏｓ 트랜지스터 Download PDF

Info

Publication number
KR19990077883A
KR19990077883A KR1019990008607A KR19990008607A KR19990077883A KR 19990077883 A KR19990077883 A KR 19990077883A KR 1019990008607 A KR1019990008607 A KR 1019990008607A KR 19990008607 A KR19990008607 A KR 19990008607A KR 19990077883 A KR19990077883 A KR 19990077883A
Authority
KR
South Korea
Prior art keywords
gate
transistor
high voltage
drain
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019990008607A
Other languages
English (en)
Other versions
KR100328551B1 (ko
Inventor
버쥬몬트앨버트
Original Assignee
클라크 3세 존 엠.
내셔널 세미콘덕터 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 클라크 3세 존 엠., 내셔널 세미콘덕터 코포레이션 filed Critical 클라크 3세 존 엠.
Publication of KR19990077883A publication Critical patent/KR19990077883A/ko
Application granted granted Critical
Publication of KR100328551B1 publication Critical patent/KR100328551B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/68—Floating-gate IGFETs
    • H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

스플릿-게이트 MOS 트랜지스터는 부분적으로 오버랩된 2 개의 분리된 게이트를 포함하여, 드레인-채널 계면 영역 부근의 전기장을 감소시킴으로써, 증가된 게이트-다이오드 항복전압을 갖는다.

Description

표준 ＣＭＯＳ 더블-폴리 코어에 장착된 고전압 스플릿 게이트 ＭＯＳ 트랜지스터{HIGH VOLTAGE SPLIT GATE MOS TRANSISTOR BUILT IN STANDARD CMOS DOUBLE-POLY CORE}
많은 집적회로(IC)는 작동하는데 고전압이 필요하다. 그러한 IC 는 EPROM, EEPROM 및 플래쉬-EPROM 을 포함하는 소위 비휘발성 메모리 IC 이다. 비휘발성 메모리 IC 에 있어서, 데이터의 저장에 사용되는 메모리 트랜지스터를 프로그램하거나 혹은 삭제하기 위해서는 내부적으로 생성되거나 외부에서 제공되는 고전압이 필요하다.
최근에는, 최근까지는 수개의 상이한 IC 가 필요했던 상이한 종류의 기능들을 집적해야할 필요성이 제기되어 왔다. 수개의 IC 에 의해 수행되는 기능들을 단일 IC 에 병합하는 데는, 상이한 바이어스 조건하에서 작동할 수 있는 새로운 트랜지스터 구조의 개발이 필요하다. 다양한 아날로그 및 디지탈 기능들을 수행하는 회로 뿐만 아니라 메모리 트랜지스터 및 보조회로등의 양 비휘발성 메모리 장치를 포함하는 IC 는 현재 시장에서 얻을 수 있다. 또한, 차세대 IC 는 매입형 플래쉬-EPROM 을 사용하여, 동일한 IC 내에 형성된 프로그램 가능한 논리 디바이스를 프로그램하거나 혹은 삭제한다.
대부분의 그러한 IC 에 있어서, 메모리 트랜지스터로 고전압을 전송하는 경로에 1 개 혹은 그 이상의 p-채널 혹은 n-채널 MOS 트랜지스터가 일반적으로 위치한다. MOS 트랜지스터는 고전압 경로에 사용되어, 프로그래밍/삭제 사이클 동안, 상기 고전압을 상기 메모리 트랜지스터로 통과시키거나 상기 고전압이 상기 메모리 트랜지스터로 인가되는 것을 억제한다. n-채널 MOS 트랜지스터를 사용하여 양의 고전압이 메모리 트랜지스터에 인가되는 것을 억제할 경우에는, 게이트-다이오드(gated-diode) 항복영역에는 진입하지 않으면서, 그 드레인 단자에 인가되는 고전압을 견딜 수 있어야만 한다.
도 1 은 n-채널 MOS 트랜지스터(10)를 사용하여 그 드레인 단자(24)에 인가되는 고전압(30)을 차단하는 경우에, 상기 n-채널 MOS 트랜지스터에 적용되는 바이어스 조건을 도시한다. 도 1 로부터 알 수 있듯이, 상기 트랜지스터 드레인 단자(24)에는 고전압(30)이 인가되고, 트랜지스터(10)의 게이트 단자(22) 및 소오스 단자(26)는 접지에 접속된다.
트랜지스터(10)가 게이트-다이오드 항복영역에 진입하는 것을 방지하기 위해, 드레인(14)과 채널(18)사이의 계면 부근의 전기장이 감소되어야만 한다.
드레인-채널 계면 부근의 전기장을 감소시키는 한가지 방법은, 게이트(12)의 전위를 높이는 것이다. 예를 들어, 도 2a 에서는 전압원(40)을 이용하여 게이트 단자(22)의 전위를 높인다. 도 2b 는 n-채널 MOS 트랜지스터(10) 게이트-소오스 전압(Vgs)의 증가가 트랜지스터 게이트-다이오드 항복전압 특성에 미치는 영향을 도해한다. 도 2b 에 있어서, x 축은 드레인-소오스 전압(Vds)을 나타내고, y 축은 드레인 단자(24)를 통해 흐르는 드레인 전류(Ids)를 나타낸다. 드레인 전압에 대한 드레인 전류의 그래프가 도 2b 에 도시되었으며, 각 그래프는 상이한 게이트-소오스 전압(Vgs)을 나타낸다. 도 2b 로부터 알 수 있듯이, 게이트-소오스 전압(Vgs)의 크기가 증가함에 따라, 게이트-다이오드 항복전압(BV)의 크기 또한 증가한다. 즉, BV3 의 크기는 BV2 보다 크다. 그러나, 게이트-소오스 전압(Vgs)의 증가는 트랜지스터(10)를 턴온시키고, 트랜지스터(10)가 고전압 스위치 디바이스로서 작동할 수 없도록 한다.
종래의 p-채널 혹은 n-채널 MOS 트랜지스터가 고전압에 장시간 노출되면, 다른 바람직하지 못한 결과를 얻는다. 가장 주목할 만한 것은, 드레인에 인접한 트랜지스터 채널 영역에서의 고 전기장으로 인해, 전자가 채널로부터 게이트 산화물로 주입된다. 일반적으로 "열전자 효과"로 알려진 이 현상은, 트랜지스터 성능의 저하 및 신뢰성의 저하와 같은 많은 장기적인 문제점을 일으킨다. 상기 고전압으로 인한 문제점들은 트랜지스터의 크기가 작아짐에 따라 보다 현저해진다.
게이트-다이오드 항복전압을 증가시키고 열전자 효과를 경감하기 위해 드레인-채널 계면 부근의 고 전기장을 감소시키는 기술은, 드레인의 도펀트 농도를 조절하여, 상기 드레인-채널 계면에서 보다 완만하고 감소된 도핑농도를 만든다. 상기 기술분야에서 널리 공지된 그러한 기술중의 두가지는, LDD(Lightly Doped Drain) 및 DDD(Double Diffused Drain)이다.
도 3 은 LDD 영역(12)을 포함하는 종래의 MOS 트랜지스터(30)를 도시하며, 1988 년 McGraw-Hill International 에 의해 발행된 S.M. Sze 의 "VLSI TECHNOLOGY", p 482-483 에 기재되어 있다. n-LDD 영역(12)에서의 도펀트 농도는 n+영역(14)의 도펀트 농도보다 수 차수(order) 낮다. 드레인-채널 계면 부근에서의 도펀트 농도의 감소에 기인하는 드레인-채널 영역(혹은 소오스-채널 영역) 부근에서의 전기장의 감소는, 트랜지스터(30)의 게이트-다이오드 항복전압의 증가로 귀결된다.
상기 트랜지스터(30)의 단점은, LDD 영역(12)을 형성하기 위해서는 추가적인 마그킹 및 주입 단계가 필요하다는 것이다.
도 4 는 전기장을 감소시킴으로써 게이트-다이오드 항복전압을 증가시키는 DDD 를 포함하는 트랜지스터(40)를 도시하며, 이는 하켄(Haken) 등에 의해 발행된 제 4,851,360 호 미국특허에 기재되어 있다. 도 4 에 도시된 바와 같이, 트랜지스터(40)의 소오스 및 드레인 영역 양자는 두개의 확산영역(14 및 18)을 포함한다. 더블 확산영역(14 및 18)을 형성하기 위해서는, 제 1 마스크를 이용하여 영역(14)에 인을 주입한다. 그후, 동일한 마스크를 이용하여, 동일한 영역에 비소를 주입하고 이어서 트랜지스터(40)를 어닐링한다. 인 원자가 비소 원자보다 확산성이 크기 때문에, 어닐링 공정 동안 인이 측면으로 확산하여, 인접 영역(14)이 갖는 도펀트 농도보다 낮은 도펀트 농도를 갖는 영역(18)을 형성한다.
상기 트랜지스터(40)의 단점은, DDD 영역(14)이 소오스/드레인 접합 커패시턴스를 증가시킨다는 것이다. 소오스/드레인 접합 커패시턴스의 증가때문에 RC 시간상수가 증가하여, 전파지연(propagation delays)이 길어지고 상기 트랜지스터(40)를 사용하는 회로의 성능이 느려진다.
상기 트랜지스터(40)의 또 다른 단점은, DDD 영역(14)을 형성하기 위해서는, 추가적인 주입단계가 필요하다는 것이다.
본 발명에 따르면, 고전압 스플릿 게이트 MOS 트랜지스터는, 드레인-채널 계면영역 부근에서 감소된 전기장을 가지며 그로인해 증가된 게이트-다이오드 항복전압을 갖는다. 상기 스플릿 게이트 트랜지스터는, 부분적으로 오버랩된 2 개의 분리된 게이트를 포함한다. 제 1 게이트는 소오스 영역과 부분적으로 오버랩되고, 채널영역의 바로 위에 위치한 영역내 채널의 일부분을 따라 연장된다. 제 2 게이트는 드레인 영역과 부분적으로 오버랩되며, 상기 채널영역의 남은 부분을 따라 연장된다.
상기 고전압 스플릿 게이트 MOS 트랜지스터는, 표준 더블-폴리 제조공정으로 제조되면, 추가의 제조공정 단계가 필요하지 않다.
도 1 은 드레인 단자에 인가되는 고전압을 차단하기 위해 구성된 n-채널 MOS 트랜지스터를 도시한다.
도 2a 는 양 전압원에 접속된 게이트 및 드레인 단자를 가지며, 접지된 소오스 및 기판을 갖는 n-채널 MOS 트랜지스터를 도시한다.
도 2b 는 도 2a 의 n-채널 MOS 트랜지스터의 게이트-소오스 전압 증가가 트랜지스터 게이트-다이오드 항복전압 특성에 미치는 영향을 도시한다.
도 3 은 LDD 를 포함하는 종래의 n-채널 MOS 트랜지스터 를 도시한다.
도 4 는 DDD 를 포함하는 종래의 n-채널 MOS 트랜지스터 를 도시한다.
도 5 는 본 발명에 따른 고전압 n-채널 MOS 스플릿 게이트 트랜지스터를 도시한다.
도 6 은 본 발명에 따른 고전압 p-채널 MOS 스플릿 게이트 트랜지스터를 도시한다.
도 7 은 드레인 단자로 인가되는 고전압을 차단하기 위해 구성된 n-채널 MOS 스플릿 게이트 트랜지스터를 도시한다.
도 8 은 드레인 단자로 인가되는 고전압을 통과시키기 위해 구성된 n-채널 MOS 스플릿 게이트 트랜지스터를 도시한다.
*도면의주요부분에대한부호의설명*
102 : 소오스
104 : 드레인
108 : 게이트 산화물
114 : 제 1 채널 영역
116 : 제 2 채널 영역
110, 112 : 제 1 및 제 2 폴리실리콘 게이트
138 : 오버랩 영역
도 5 에 도시된 바와 같이, 본 발명에 따른 고전압 n-채널 MOS 스플릿 게이트 트랜지스터(100)는, n 형 소오스(102), n 형 드레인(104), p 형 기판(106), 게이트 산화물(108), 제 1 채널영역(114), 제 2 채널영역(116), 제 1 폴리실리콘 게이트(110) 및 제 2 폴리실리콘 게이트(112)를 포함한다. 폴리실리콘 게이트(110 및 112)들은 서로 부분적으로 오버랩되어 오버랩 영역(138)을 형성하며, 상기 오버랩 영역은 SiO2등의 유전물질로 충진된다. 폴리실리콘(112)의 하부표면과 폴리실리콘(110)의 상부표면에 의해 구획되는 오버랩 영역(138)은, 필요할 때, 소오스(102)와 드레인(104) 사이에 연속적인 채널이 확실히 형성되도록 한다.
표준 더블-폴리 비휘발성 메모리 집적회로 제조공정을 이용하여 트랜지스터(100)를 제조하면 추가적인 공정단계가 필요없다. 표준 더블-폴리 비휘발성 메모리 집적회로 제조공정으로 제 1 및 제 2 폴리실리콘층을 증착한 후에, 폴리실리콘 게이트(110 및 112)을 각각 형성하고 패터닝한다. 따라서, 상기 트랜지스터(100)는 비휘발성 IC 에 있어서 고전압 스위치용으로 이상적으로 적합하다.
도 6 은 본 발명에 따른 고전압 PMOS 스플릿 게이트 트랜지스터(200)를 도시한다. 상기 PMOS 트랜지스터(200)는, p 형 소오스(102), p 형 드레인(104), n 형 기판(106), 게이트 산화물(108), 제 1 채널영역(114), 제 2 채널영역(116), 제 1 폴리실리콘 게이트(110) 및 제 2 폴리실리콘 게이트(112)를 포함한다. 폴리실리콘 게이트(110 및 112)는 부분적으로 서로 오버랩되어, 폴리실리콘(112)의 하부표면과 폴리실리콘(110)의 상부표면으로 구획되는 오버랩 영역(138)을 형성하며, 상기 오버랩 영역은 SiO2등의 유전물질로 충진된다. 이후의 설명은 n-채널 및 p-채널 고전압 MOS 스플릿 게이트 트랜지스터(100) 양자에 동일하게 적용할 수 있으며, n-채널 트랜지스터의 작동만을 설명하였다.
도 7 은, 프로그래밍 사이클 중에 프로그램 되지 않는 메모리 트랜지스터(도시 않음)의 고전압 경로, 예를 들어 프로그래밍 경로에 트랜지스터(100)가 위치할 때, 상기 메모리 트랜지스터에 고전압이 인가되는 것을 트랜지스터(100)가 차단할 필요가 있을 경우, 트랜지스터(100)에 인가되는 전압들을 도시한다. 고전압을 차단하기 위해 전압들을 배치할 때, 트랜지스터(100)의 여러 단자에 인가되는 일반적인 전압은 다음과 같다. 전압원(150)(일반적으로 12 V)이 드레인 단자(118)에 인가되고, 전압원(170)(일반적으로 0 V)이 소오스 단자(122), 기판 단자(130) 및 제 1 게이트 단자(134)에 인가되고, 전압원(160)(일반적으로 5 V)이 제 2 게이트 단자(136)에 인가된다. 트랜지스터(100)에 인가되는 상기의 바이어스 전압은 종래기술에서 게이트-다이오드 배치 모드로 널리 공지된 것이다.
도 7 에 도시된 바와 같이, 트랜지스터(100)는, 상기 게이트-다이오드에 항복현상이 일어나지 않도록 하면서, 고전압(150)이 드레인 단자(118)에 인가되는 것을 차단한다. 게이트 단자(136)에 인가되는 전압원(160)때문에 채널 영역(114)이 반전(invert)되어, 드레인-채널 계면 영역 부근의 전기장이 감소된다. 결과적으로, 게이트-다이오드 항복전압이 증가하며, 이는 트랜지스터(100)가 게이트-다이오드 항복 영역에 진입하지 않고 고전압(150)을 유지할 수 있게한다. 또한, 게이트(110)가 0 V 로 유지되기 때문에, 채널영역(116)은 반전되지 않고 남아있으며, 트랜지스터(100)을 오프상태로 유지시킨다.
도 8 은, 프로그래밍 사이클 중에 프로그램 되는 메모리 트랜지스터(도시 않음)의 고전압 경로, 예를 들어 프로그래밍 경로에 트랜지스터(100)가 위치할 때, 트랜지스터(100)가 고전압을 상기 메모리 트랜지스터로 통과시킬 필요가 있을 경우, 트랜지스터(100)에 인가되는 전압들을 도시한다. 도 8 로부터 알 수 있듯이, 고전압이 통과하는 디바이스로서 작동할 때, 트랜지스터(100)의 여러 단자에 인가되는 전압은 다음과 같다. 전압원(150)(일반적으로 12 V)이 드레인 단자(118)와 제 1 및 제 2 게이트 단자(134 및 136)에 인가되고, 전압원(170)(일반적으로 0 V)이 기판 단자(130)에 인가된다. 소오스 단자(122)는, 고전압을 메모리 트랜지스터(도시 않음)로 전달하는 회로에 접속된다.
도 8 에 도시된 바와 같이, 트랜지스터(100)는 일반적인 활성 모드로 작동하도록 구성된다. 게이트단자(134 및 136)에 인가되는 전압원(150)은 채널영역(114 및 116)을 반전시킴으로써, 트랜지스터의 소오스와 드레인 단자들 사이에 도전 경로를 형성한다. 이렇게 구성된 트랜지스터(100)는 고전압원(150)을 드레인 단자(118)로부터 소오드 단자(122)로 통과시킨다.
상기 스플릿-게이트 MOS 트랜지스터는, 표준 더블-폴리 CMOS 공정을 이용하여 제조될 때, 추가 공정을 필요로하지 않고, 그 드레인-채널 계면영역 부근의 전기장을 감소시킨다. 따라서, 추가비용을 들이지 않고 제조된다. 상기 전기장의 감소는, 트랜지스터가 고전압 스위칭 디바이스로 사용될 때, 트랜지스터가 게이트-다이오드 항복영역에 진입하는 것을 방지한다.
상기 스플릿-게이트 MOS 트랜지스터는 열전자로 인한 효과를 최소화하고, 결과적으로 성능저하를 없애고 신뢰성을 개선한다.

Claims (4)

  1. 소오스 영역,
    드레인 영역,
    상기 소오스 및 드레인 영역을 분리하는 채널 영역을 정의하는 기판 영역,
    상기 소오스 영역의 일부분과 오버랩되고, 상기 채널 영역의 일부분을 따라 연장되는 제 1 게이트,
    상기 드레인 영역의 일부분과 오버랩되고, 상기 채널 영역의 남아있는 일부분을 따라 연장되며, 상기 제 1 게이트와 부분적으로 오버랩되는 제 2 게이트, 및
    상기 게이트들을 서로 분리하고 상기 기판으로부터 분리하는 유전물질을 구비하는 것을 특징으로 하는 스플릿-게이트 MOS 트랜지스터.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 게이트가 폴리실리콘으로 형성되는 것을 특징으로 하는 MOS 트랜지스터.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 게이트 사이의 오버랩 영역이, 상기 제 1 게이트 위에 위치하는 상기 제 2 게이트부로써 정의되는 것을 특징으로 하는 MOS 트랜지스터.
  4. 제 3 항에 있어서,
    상기 제 2 게이트 하부의 상기 채널 영역이 항상 반전된 상태로 남아있는 것을 특징으로 하는 MOS 트랜지스터.
KR1019990008607A 1998-03-18 1999-03-15 전압 블로킹 방법 Expired - Fee Related KR100328551B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9/044,220 1998-03-18
US09/044,220 1998-03-18
US09/044,220 US6118157A (en) 1998-03-18 1998-03-18 High voltage split gate CMOS transistors built in standard 2-poly core CMOS

Publications (2)

Publication Number Publication Date
KR19990077883A true KR19990077883A (ko) 1999-10-25
KR100328551B1 KR100328551B1 (ko) 2002-03-14

Family

ID=21931148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990008607A Expired - Fee Related KR100328551B1 (ko) 1998-03-18 1999-03-15 전압 블로킹 방법

Country Status (3)

Country Link
US (1) US6118157A (ko)
KR (1) KR100328551B1 (ko)
DE (1) DE19910890A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899533B1 (ko) * 2002-06-29 2009-05-27 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060007772A1 (en) * 2002-03-19 2006-01-12 O2Ic, Inc. Non-volatile memory device
US6965145B2 (en) * 2002-03-19 2005-11-15 O2Ic, Inc. Non-volatile memory device
US6954377B2 (en) * 2002-03-19 2005-10-11 O2Ic, Inc. Non-volatile differential dynamic random access memory
US6965524B2 (en) * 2002-03-19 2005-11-15 O2Ic, Inc. Non-volatile static random access memory
US7232717B1 (en) 2002-05-28 2007-06-19 O2Ic, Inc. Method of manufacturing non-volatile DRAM
US6972229B2 (en) 2003-12-23 2005-12-06 02Ic, Inc. Method of manufacturing self-aligned non-volatile memory device
US7186612B2 (en) * 2004-01-28 2007-03-06 O2Ic, Inc. Non-volatile DRAM and a method of making thereof
US20050219913A1 (en) * 2004-04-06 2005-10-06 O2Ic, Inc. Non-volatile memory array
US20060193174A1 (en) * 2005-02-25 2006-08-31 O2Ic Non-volatile and static random access memory cells sharing the same bitlines
US20070242514A1 (en) * 2005-03-10 2007-10-18 O2Ic, Inc. NAND-structured nonvolatile memory cell
US7692972B1 (en) 2008-07-22 2010-04-06 Actel Corporation Split gate memory cell for programmable circuit device
US8698240B2 (en) * 2010-05-25 2014-04-15 Macronix International Co., Ltd. Double diffused drain metal-oxide-simiconductor devices with floating poly thereon and methods of manufacturing the same
US8916440B2 (en) 2012-08-03 2014-12-23 International Business Machines Corporation Semiconductor structures and methods of manufacture
US9425308B2 (en) * 2013-12-31 2016-08-23 Delta Electronics, Inc. Power semiconductor device and method for fabricating the same
US9905428B2 (en) 2015-11-02 2018-02-27 Texas Instruments Incorporated Split-gate lateral extended drain MOS transistor structure and process

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5100819A (en) * 1988-07-15 1992-03-31 Texas Instruments Incorporated Method of making electrically programmable and erasable memory cells with field plate conductor defined drain regions
US5012315A (en) * 1989-01-09 1991-04-30 Regents Of University Of Minnesota Split-gate field effect transistor
DE69128876T2 (de) * 1990-11-30 1998-08-06 Sharp Kk Dünnfilm-Halbleitervorrichtung
US5373183A (en) * 1993-04-28 1994-12-13 Harris Corporation Integrated circuit with improved reverse bias breakdown
JP3133667B2 (ja) * 1995-02-23 2001-02-13 三洋電機株式会社 スプリットゲート型トランジスタ、スプリットゲート型トランジスタの製造方法、不揮発性半導体メモリ
US5608243A (en) * 1995-10-19 1997-03-04 National Semiconductor Corporation Single split-gate MOS transistor active pixel sensor cell with automatic anti-blooming and wide dynamic range

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899533B1 (ko) * 2002-06-29 2009-05-27 매그나칩 반도체 유한회사 고전압 소자 및 그 제조방법

Also Published As

Publication number Publication date
KR100328551B1 (ko) 2002-03-14
DE19910890A1 (de) 1999-10-14
US6118157A (en) 2000-09-12

Similar Documents

Publication Publication Date Title
KR100328551B1 (ko) 전압 블로킹 방법
US5668034A (en) Process for fabricating a high voltage MOS transistor for flash EEPROM applications having a uni-sided lightly doped drain
TWI493555B (zh) 電子系統、反熔絲記憶體元件及其提供方法
US6960501B2 (en) Method of manufacturing a semiconductor memory device having a non-volatile memory cell portion with single misfet transistor type memory cells and a peripheral circuit portion with misfets
US5763912A (en) Depletion and enhancement MOSFETs with electrically trimmable threshold voltages
US6417550B1 (en) High voltage MOS devices with high gated-diode breakdown voltage and punch-through voltage
US7821062B2 (en) Field effect transistor and method for producing a field effect transistor
US6514824B1 (en) Semiconductor device with a pair of transistors having dual work function gate electrodes
CN107527917B (zh) 1.5t耗尽型sonos非挥发性存储器及其制造方法
KR20010072087A (ko) 전기적 소거가능 비휘발성 메모리
US5243234A (en) Dual gate LDMOSFET device for reducing on state resistance
US6238975B1 (en) Method for improving electrostatic discharge (ESD) robustness
US6369606B1 (en) Mixed threshold voltage CMOS logic device and method of manufacture therefor
US5019881A (en) Nonvolatile semiconductor memory component
US20050124119A1 (en) Open drain input/output structure and manufacturing method thereof in semiconductor device
US6350637B1 (en) Method of fabrication of a no-field MOS transistor
EP0204498A2 (en) Improved eeprom cell and method of fabrication
US20060220096A1 (en) Tunneling-enhanced floating gate semiconductor device
US20040062108A1 (en) Non-volatile programable and electrically erasable memory with a single layer of gate material
US6773987B1 (en) Method and apparatus for reducing charge loss in a nonvolatile memory cell
US10593772B2 (en) Double-gate MOS transistor with increased breakdown voltage
KR20030006941A (ko) 비휘발성 반도체 기억 장치 및 그 제조 방법
KR960014471B1 (ko) 비휘발성 반도체 메모리장치 및 그 제조방법
US6420765B1 (en) ROM memory cell not decodable by visual inspection
CN1116773A (zh) 半导体集成电路及其制造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 14

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 16

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 16

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20180305

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20180305

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000