KR20000020587A - 클럭동기장치의 미세위상차 제어회로 및 방법 - Google Patents

Abstract

클럭동기장치의 위상차 제어회로가, 내부클럭과 외부클럭의 미세한 위상차를 검출하여 내부 클럭의 위상이 빠를시 제1클럭을 발생하고 외부클럭의 위상이 빠를시 제2클럭을 발생하는 수단과, 제1클럭 및 제2클럭의 발생횟수를 각각 누적하며, 리드신호에 의해 초기화되는 카운터와, 일정 주기로 발생되는 리드신호에 의해 카운터의 누적 카운트 값을 래치하는 래치와, 래치 출력을 분석하여 외부클럭에 내부클럭을 동기시키기 위한 발진제어신호를 발생하는 제어부로 구성된다.

Description

클럭동기장치의 미세위상차 제어회로 및 방법

본 발명은 클럭 동기회로 및 방법에 관한 것으로, 특히 클럭의 미세 위상차를 제어할 수 있는 회로 및 방법에 관한 것이다.

일반적으로 전전자 교환기나 이에 수반되어 동작하는가입자 망 시스템 등의 통신시스템은 망 계위 상의 상위국사에서 기준 클럭을 수신하고 이에 동기된 클럭을 발진하고 분배하기 위한 클럭 동기장치를 구비한다. 상기 클럭 동기 장치는 매우 안정적인 클럭 분배 상태를 유지하기 위하여 이중화 또는 삼중화 등의 형태로 구성되어 있다. 이와 같이 이중화/삼중화되어 있는 클럭 동기 장치는 각각의 장치에서 출력되는 클럭의 위상이 동일하여야 하부에서 클럭을 수신하여 동작하는 장치들이 안정적으로 동작할 수 있다.

도 1은 이중화 구성의 일반적인 클럭 동기장치 구성을 도시하고 있다. 상기 도 1과 같은 구성을 갖는 클럭동기장치는 상위국사로 부터 수신된 기준클럭에 자체 내의 전압제어 발진기에서 출력되는 클럭의 주파수를 일치시킨다.

상기 도 1을 참조하면, 위상검출기111은 상위국사로 부터 출력되는 기준클럭과 내부 발진클럭의 위상차를 검출하여 일정 주기의 기준클럭 동안 상기 발진클럭의 천이 수를 출력한다. 메모리113은 상기 위상검출기111에서 출력되는 천이 횟 수를 저장한다. 상기 메모리113은 듀얼포트 메모리(Dual Port Memory)를 사용할 수 있다. 제어기115는 상기 메모리113에 누적 저장되는 천이 횟 수를 일정시간 주기로 억세스한다. 상기 제어기115는 억세스한 천이 횟 수를 기준 값과 비교하여 제어데이타를 발생한다. D/A변환기(Digital to Analog Converter)117은 상기 제어기115에서 출력되는 제어데이타를 아날로그 신호로 변환하여 발진 제어전압을 발생한다. 전압제어발진기119는 상기 발진제어전압에 따른 주파수를 발생하여 상기 위상검출기111에 인가한다. 미세위상차 제어기121은 상대 클럭보드의 출력과 상기 전압제어 발진기121의 출력을 입력하며, 두 입력의 미세 위상차를 검출하여 상기 제어부115에 출력한다.

상기와 같은 구성을 갖는 클럭 동기장치에서, 상위국사로부터 수신되어 분주된 클럭이 4KHz이고, 상기 전압제어 발진기119의 발진 특성이 양(+)의 특성을 가지며 16.384MHz의 주파수를 발생하고, D/A변환기117이 16 비트라고 가정한다. 이때 상기 전압제어 발진기119가 양의 특성이라고 함은 입력전압이 기준전압 보다 클 때 출력주파수가 증가하고, 반대로 작을 때 출력 주파수가 작아지는 특성을 가짐을 의미한다.

그러면 상기 위상검출기111은 상기 기준클럭과 전압제어 발진기119의 출력 위상차를 검출하여 출력한다. 즉, 상기 위상검출기111은 4KHz의 한 주기 동안 16.384MHz 클럭이 천이되는 개수를 세어 출력하며, 메모리113은 상기 위상검출기111에서 출력되는 천이 개 수를 순차적으로 저장한다. 상기 메모리113에 저장되는 클럭 개수 데이타는 계속 누적되며, 제어부115는 일정시간 마다 주기적으로 리드한다. 상기 제어부115는 리드한 데이타에서 4KHz 한 주기동안 16.384MHz 발진 클럭의 개수의 평균 값과 기준값을 비교하여 발진 제어데이타를 발생한다. 즉, 상기 제어부115는 정상적인 경우 4,096(16.384MHz/4KHz=4,096)개 보다 크면 상기 D/A변환기117에 8000H 보다 작은 값을 인가하여 전압제어 발진기119의 출력 주파수를 작아지게 하고, 상기 4,096개 보다 작으면 D/A변환기117에 8000H 보다 큰 값을 인가하여 전압제어 발진기119 출력 주파수를 커지게 한다.

상기와 같은 특성을 갖는 클럭동기장치에 있어서, 대부분의 통신시스템은 안정적인 클럭 공급을 위하여 이중화 또는 삼중화된 클럭동기장치를 구비하고 있다. 이때 이중화된 클럭 동기장치를 구비하는 경우, 이중화된 클럭 동기회로의 출력주파수 및 위상은 항상 동일하여야 한다. 그러나 이중화된 장치들은 각각 다른 전압제어 발진기에서 동기된 클럭을 출력한다. 따라서 클럭이 안정된 상태에서 출력되는 주파수는 동일하지만, 위상의 일치는 보장할 수 없다. 따라서 이중화된 클럭동기장치의 위치를 위하여, 클럭동기장치는 미세위상차 제어기121을 구비한다.

도 2는 종래의 미세위상차 제어기121의 구성을 도시하고 있다. 상기 미세위상차 제어기121은 이중화된 다른 보드 클럭동기장치의 전압제어 발진기에서 출력되는 클럭과 자신의 전압제어 발진기119에서 출력되는 클럭 간의 위상 편차를 검출하여 출력한다. 이때 상기 미세위상차 제어기121은 클럭이 불안정한 상태에서는 동작하지 않으며, 클럭의 주파수가 기준클럭에 일치된 이후, 즉 안정된 상태에서 동작한다. 또한 이중화된 클럭동기장치 간에는 마스터(master) 및 슬레이브(slave) 관계가 설정되어 있으며, 이에 따라 상기 미세위상차 제어기121는 슬레이브 측에 위치되어 마스터 클럭동기장치의 위상에 일치시키도록 제어한다.

도 3은 상기 도 2와 같은 구성을 갖는 미세위상차 제어기121의 동작 특성을 도시하는 타이밍도이다.

상기 도 2 및 도 3을 참조하면, 상기 미세위상차 제어기121은 상대편에서 출력되는 클럭과 자기 전압제어 발진기119에서 발진되는 클럭을 2개의 플립플롭212 및 214를 이용하여 사로 상대방의 클럭을 래치한다. 상기 플립플롭212 및 214에서 래치되는 신호는 도 3의 315 및 317과 같은 형태로 나타나는데, 마스터인 상대편의 클럭보다 자기 클럭의 위상이 조금 늦으면, 상기 플립플롭212 및 214은 315 및 317과 같이 각각 "1" 및 "0"의 형태로 출력되며, 마스터인 상대편의 클럭보다 자기 클럭의 위상이 조금 빠르면, 상기 플립플롭212 및 214은 315 및 317과 같이 각각 "0" 및 "1"의 형태로 출력된다. 물론 양측의 클럭 위상이 정확하게 일치하면 상기 플립플롭212 및 214의 출력은 각각 "0 및 "0" 또는 "1" 및 "1"의 형태로 나타날 수 있다. 상기 미세위상차 제어기121의 동작 특성은 하기 <표 1>과 같이 정리할 수 있다.

Q0	Q1	비고
0	0	위상이 동일한 상태
0	1	자기 클럭의 위상이 상대편 클럭 보다 느린 상태
1	0	자기 클럭의 위상이 상대편 클럭 보다 빠른 상태
1	1	위상이 동일한 상태

상기와 같이 출력되는 플립플롭212 및 214의 출력은 제어부115에 의해 주기적으로 리드되어 전압제어 발진기119의 발진제어 데이타로 출력된다. 즉, 마스터인 상대편의 클럭보다 자기 클럭의 위상이 조금 늦다면(Q0=1, Q1=0), 상기 제어부115는 전압제어 발진기119의 입력단에 기준 레벨보다 미세하게 조금 높은 전압을 인가하여 위상을 조금 앞당긴다. 그리고 마스터인 상대편의 클럭보다 자기 클럭의 위상이 조금 빠르다면(Q0=0, Q1=1), 상기 제어부115는 전압제어 발진기119의 입력단에 기준 레벨보다 미세하게 조금 낮은 전압을 인가하여 위상을 조금 늦춘다.

상기와 같은 종래의 미세위상차 제어121기의 경우, 전압제어 발진기119가 매우 정밀하여 미세 위상차 제어 주기 동안 거의 위상이 동일한 상태를 유지하면 제어부115가 리드하는 타이밍에 관계없이 동일한 결과를 얻을 수 있다. 그러나 전전자 교환기와 정합되어 동작하는 원격 국사나 가입자 망 시스템과 같은 비교적 소용량 가입자가 수용되는 곳에서는 이보다 덜 정확한 전압제어발진기가 실장된다. 이런 경우 제어부115가 리드하는 순간에 따라 리드되는 데이타는 달라질 수 있다. 왜냐하면 각각 다른 전압제어 발진기에서 출력되는 클럭의 위상이 제어주기 내에서 약간의 변이가 있을 수 있기 때문이다.

이런 상황에서 도 2와 같은 미세위상차 제어기를 사용할 경우, 제어부로 보고되는 데이타 자체가 리드될 때의 순간적인 데이타에 불과하므로, 정확한 위상 판별의 결과가 될 수 없다. 즉, 제어 주기 안에서 플립플롭212 및 214의 출력이 계속 "1", "0"을 유지하다가도 전압제어 발진기119의 특성 때문에 순간적으로 "0", "1"이 되고, 이때 제어부115가 리드하면 상기 제어부115는 자신의 클럭 위상이 빠르다고 간주하여 전압제어 발진기를 엉뚱한 방향으로 제어하게 된다. 따라서 상기 클럭 동기장치에서 종래의 미세 위상차 제어기는 출력되는 클럭의 지터(jitter)를 증가시키고 클럭의 품질을 저하시키는 문제점이 있었다.

따라서 본 발명의 목적은 클럭 동기장치에서 출력되는 클럭의 미세 위상차를 안정되게 제어할 수 있는 회로 및 방법을 제공함에 있다.

본 발명의 다른 목적은 이중화된 클럭동기장치에서 제어주기 동안 두 클럭 간의 위상차에 대한 값을 계속 누적시킨 뒤 누적 결과값을 이용하여 클럭의 미세 위상차를 제어할 수 있는 회로 및 방법을 제공함에 있다.

상기 목적을 달성하기 위한 본 발명의 실시예에 따른 클럭동기장치의 미세 위상 제어회로가, 내부클럭과 외부클럭의 미세한 위상차를 검출하여 내부 클럭의 위상이 빠를시 제1클럭을 발생하고 외부클럭의 위상이 빠를시 제2클럭을 발생하는 수단과, 상기 제1클럭 및 제2클럭의 발생횟수를 각각 누적하며, 리드신호에 의해 초기화되는 카운터와, 일정 주기로 발생되는 상기 리드신호에 의해 상기 카운터의 누적 카운트 값을 래치하는 래치와, 상기 래치 출력을 분석하여 상기 외부클럭에 내부클럭을 동기시키기 위한 발진제어신호를 발생하는 제어부로 구성된 것을 특징으로 한다.

도 1은 일반적인 클럭동기장치의 구성을 도시하는 도면

도 2는 종래의 미세 위상차 제어회로의 구성을 도시하는 도면

도 3은 도 2와 같은 미세 위상차 제어회로의 동작 타이밍을 도시하는 도면

도 4는 본 발명의 실시예에 따른 미세 위상차 제어회로의 구성을 도시하는 도면

도 5은 도 4와 같은 미세 위상차 제어회로의 동작 타이밍을 도시하는 도면

본 발명은 시스템의 안정성을 위하여 이중화 또는 그 이상으로 구성되는 시스템의 클럭동기장치에서, 이중화된 클럭동기장치의 출력 클럭의 미세 위상차를 제거하기 위하여, 제어부가 리드하는 순간적인 위상차 값을 제어부에 보고하지 않고 카운터를 이용하여 제어부의 제어 주기동안에 두 클럭 간의 위상차에 대한 값을 계속 누적시킨 뒤, 그 결과 값을 제어부에 보고하도록 한다. 이로인해 클럭동기장치는 제어주기 동안에 위상차의 변화된 값의 내역을 제어부가 파악할 수 있으므로 보다 정확하게 미세 위차를 제어할 수 있다. 따라서 본 발명의 실시예에서는 보다 정확한 미세 위상차 정보를 제어부에 보고하므로써, 정확한 제어를 할 수 있어 클럭을 품질을 향상시킬 수 있다.

본 발명의 실시예에 따른 클럭동기장치의 구성은 상기 도 1과 동일하며, 참조부호도 동일하다.

도 4는 본 발명의 실시예에 따른 클럭동기장치의 미세 위상차 제어회로의 구성을 도시하는 도면이다. 상기 도 4와 같은 미세 위상차 제어회로의 구성을 살펴보면, 이중화된 클럭 동기회로에서 출력되는 클럭을 입력하여 위상차 측정을 위한 출력을 래치하는 플립플롭412 및 414와, 자기 클럭 동기회로에서 출력되는 클럭의 위상이 상대 클럭동기회로에서 출력되는 클럭의 위상보다 빠를때에 클럭신호를 발생하는 앤드게이트420과, 자기 클럭동기회로에서 출력되는 클럭의 위상이 상대 클럭동기회로에서 출력되는 클럭의 위상보다 늦을 때 클럭신호를 발생시키는 앤드게이트422와, 카운트 최대값의 중간값으로 초기화된 뒤, 업클럭UCK가 0에서 1로 천이될 때 마다 카운트 값을 1 증가시키고, 다운클럭DCK가 0에서 1로 천이될 때 마다 카운트 값을 감소시키는 업/다운카운터426과, 제어부115에서 미세 위상차 데이타 리드신호가 0에서 1로 천이될 때 상기 업/다운 카운터426의 n비트 출력을 제어부115에 보고하는 래치428과, 상기 제어부115가 업/다운 카운터426의 출력을 리드한 후 상기 업/다운카운터426을 초기화시키는 플립플롭416,418 및 낸드게이트424로 구성된다.

도 5는 상기 도 4와 같은 구조를 갖는 본 발명의 실시예에 따른 클럭동기장치의 미세위상차 제어기 동작 특성을 도시하는 타이밍도이다.

상기 도 4 및 도 5를 참조하면, 상기 미세위상차 제어기121의 동작를 살펴본다. 일반적으로 미세 위상차 제어기는 클럭 동기가 불안정한 상태에서는 의미가 없으므로, 제어부115는 동작하지 않는다. 여기서 불안정 상태라 함은 기준클럭에 발진기의 주파수가 정확히 일치되지 않은 상태를 의미한다. 이는 상기 클럭 동기장치의 기능 상 주파수의 일치가 우선되어야 하며, 이중화된 클럭 동기장치 간의 미세 위상차는 주파수가 정확히 일치된 이후에 이루어지 때문이다.

먼저 제어부115의 제어에 의해 위상검출기111은 외부로부터 수신되는 기준클럭에 동기된 안정 상태에 다다른 후, 제어부115는 이중화된 클럭 동기장치 간의 위상 일치를 위하여 미세위상차 제어기121로 부터 위상차 데이타를 리드하여 전압제어 발진기119의 위상을 제어한다.

상기 511과 같이 상대 클럭동기장치로 부터 수신되는 클럭과 513과 같이 자신의 클럭동기장치의 내부 전압제어 발진기119에서 발생되는 클럭이 각각 엇갈려 플립플롭412 및 414에 입력된다. 이때 자기 클럭의 위상이 상대 클럭의 위상 보다 늦는 경우, 플립플롭412는 자기 클럭이 상대 클럭의 1인 상태를 클럭킹하므로 플립플롭412의 출력은 515와 같이 1이 되고, 플립플롭414는 상대 클럭이 자기 클럭의 0인 상태를 클럭킹하므로써 517과 같이 0가 된다. 반대로 자기 클럭의 위상이 상대 클럭의 위상 보다 빠른 경우, 플립플롭412는 자기 클럭이 상대 클럭의 0인 상태를 클럭킹하므로 플립플롭412의 출력은 515와 같이 0가 되고, 플립플롭414는 상대 클럭이 자기 클럭의 1인 상태를 클럭킹하므로써 517과 같이 1이 된다. 즉, 상기 플립플롭412 및 414의 출력은 자기 클럭의 위상이 상대 클럭의 위상 보다 늦는 경우에는 각각 1 및 0가 되고, 자기 클럭의 위상이 빠를 때에는 각각 0 및 1이 된다.

상기와 같이 자기 클럭의 위상이 상대 클럭의 위상보다 늦을 경우에 플립플롭412 및 414의 출력이 1 및 0이므로\, 앤드게이트420의 출력은 1이되고, 앤드게이트422의 출력은 자기 클럭이 그대로 출력된다. 그런데 상기 앤드게이트420 및 422의 출력이 그대로 카운터426의 업 및 클럭 클럭단자에 각각 직접 연결되므로, 자기 클럭이 0에서 1로 천이될 때 마다 카운터는426은 1씩 감소된다. 반대로 자기 클럭의 위상이 상대 클럭의 위상보다 빠른 경우에는 플립플롭412 및 414의 출력이 각각 0과 1이므로, 앤드게이트420의 출력은 자기 클럭이 그대로 출력되고 앤드게이트422의 출력은 0가 된다. 따라서 이런 경우 자기 클럭이 0에서 1로 천이될 때 마다 카운터426은 1씩 증가된다.

상기 카운터426의 출력 값은 제어부115에서 미세 위상차 리드신호가 발생될 시 래치428에서 래치되어 제어부115에 출력된다. 이때 상기 래치428에서 출력되는 카운트 데이타의 비트수는 전압제어 발진기119의 미세 위상차 검출 주기에 따라 달라진다. 즉, 상기 전압제어 발진기119의 발진주파수가 16.384MHz이고 검출 주기가 128msec 이면, 데이타 비트는 21비트(16.384*10⁶/(1/128*10^-3)=2²¹)와 사인 표시비트(sign bit) 1비트를 포함하여 22비트이다. 결과적으로 상기 카운터426은 도 5에 되시된 바와 같이 자기 클럭의 위상이 상대 클럭의 위상보다 빠를때마다 1씩 증가되고, 반대로 자기 클럭의 위상이 상대 클럭의 위상보다 늦을 때마다 1씩 감소된다. 그러면 카운터426의 출력 값은 주기적으로 제어부115에 의해 리드되어 출력된다.

또한 상기 제어부115가 미세 위상차 값을 읽어낸 후 카운터426을 초기값으로 세팅시키기 위해, 미세 위상차 값 리드신호를 두 번 클럭킹하고, 낸드게이트424로 초기화신호를 만들어 카운터426을 초기화시킨다. 즉, 미세 위상차 리드신호가 두 번 클럭킹된 후, 첫 번째 클럭킹된 신호와 두 번째 클럭킹된 신호의 역신호가 낸드게이트424를 통하면 상기 미세 위상차 값 리드신호가 래치428에서 래치되며, 이후 1클럭 주기 내에서 카운터426을 초기화시키는 신호가 발생된다.

상기 카운터426의 초기화는 비교되는 발진주파수와 미세 위상치 검출주기를 고려하여 결정되는데, 순수 데이타 비트 n-1 비트와 사인비트 1비트를 추가하여 n비트로 구성한다. 상기 도 6에 도시된 바와 같이 초기화시 카운터426의 MSB만을 1로 세팅하는 이유는 초기화된 값에서 업 카운트할 경우에는 Qn이 1로 유지되고, 반대로 다운 카운트할 경우에는 Qn이 0로 바뀌기 때문에 이를 구별하기 위함이다.

상기와 같이 16.384MHz, 128msec 인 경우, 리드된 데이타가 예를들어 +500을 읽었다면, 이는 총 2²¹번중 위상이 빠른 경우가 ((2²¹+500)/2)번이며, 위상이 느린 경우가 ((2²¹-500)/2)번이었음을 의미한다. 따라서 상기 제어부115는이 결과를 가지고 이중화된 클럭 동기 장치 간의 클럭의 위상은 거의 일치하지만, 아주 미세하게 자기 클럭 클럭동기장치의 클럭의 위상이 상대 클럭 동기장치의 위상보다 빠르다고 분석한다.

상술한 바와 같이 본 발명의 실시예에 따른 클럭 동기장치에서 미세 위상차를 제어할 시, 미세 위상차 측정 값을 단순히 순간적인 측정 값을 제어부에 출력하는 방식을 사용하지 않고, 매 제어주기 동안 위상차 측정 값을 누적하고 이런 누적 값을 제어부에 출력하므로써 보다 정확한 위상차 제어를 수행한다. 이와 같이 위상차 제어를 정확하게 제어하므로써, 발진회로에서 발진된 클럭의 안정성이 배가되므로, 클럭 지터를 감소시켜 클럭 품질을 향상시킬 수 있는 이점이 있다.

Claims (8)

1. 클럭동기장치의 위상차 제어회로에 있어서,

   내부클럭과 외부클럭의 미세한 위상차를 검출하여 내부 클럭의 위상이 빠를시 제1클럭을 발생하고 외부클럭의 위상이 빠를시 제2클럭을 발생하는 수단과,

   상기 제1클럭 및 제2클럭의 발생횟수를 각각 누적하며, 리드신호에 의해 초기화되는 카운터와,

   일정 주기로 발생되는 상기 리드신호에 의해 상기 카운터의 누적 카운트 값을 래치하는 래치와,

   상기 래치 출력을 분석하여 상기 외부클럭에 내부클럭을 동기시키기 위한 발진제어신호를 발생하는 제어부로 구성된 것을 특징으로 하는 클럭동기장치의 위상차 제어회로.
2. 제1항에 있어서, 상기 제1 및 제2클럭을 발생하는 수단이,

   상기 외부 클럭을 상기 내부 클럭으로 래치하는 제1플립플롭과,

   상기 내부클럭을 상기 외부 클럭으로 래치하는 제2플립플롭과,

   상기 제1플립플립의 반전출력, 상기 제2플립플롭의 출력 및 상기 내부 클럭을 논리곱하여 상기 내부 클럭의 위상이 빠를시 상기 내부클럭을 상기 제1클럭으로 출력하는 제1게이트와,

   상기 제1플립플롭의 출력, 상기 제2플립플롭의 반전출력 및 상기 내부클럭을 논리곱하여 상기 외부 클럭의 위상이 빠를시 상기 내부 클럭을 제2클럭으로 출력하는 제2게이트로 구성된 것을 특징으로 하는 클럭동기장치의 위상차 제어회로.
3. 제1항 또는 제2항에 있어서,

   상기 카운터가 제1클럭 발생시 업카운트하고 상기 제2클럭 발생시 다운카운트하여 누적하여 상기 래치에 출력하며, 상기 리드신호 발생시 상기 초기화되는 것을 특징으로 하는 클럭동기장치.
4. 이중화된 클럭동기장치에 있어서,

   발진 제어신호에 의해 기준클럭보다 N배 주파수인 내부 클럭을 발생하는 전압제어 발진기와,

   상기 기준클럭과 내부 클럭의 위상차를 검출하여 내부 클럭의 천이횟수를 검출하는 위상검출기와,

   상기 위상검출기의 출력을 누적 저장하는 메모리와,

   상대 클럭동기장치에 발진되는 외부클럭과 상기 내부클럭을 입력하며, 상기 두 클럭의 미세 위상차를 검출하여 누적하며, 일정주기로 발생되는 리드신호에 상기 누적된 위상차 값을 출력하는 미세위상차 제어기와,

   상기 미세위상차 제어기의 출력을 분석하여 상기 외부클럭에 내부클럭을 동기시키기 위한 발진제어신호를 발생하는 제어부로 구성된 것을 특징으로 하는 클럭동기장치의 위상차 제어회로.
5. 제4항에 있어서, 상기 미세위상차 제어기가,

   내부클럭과 외부클럭의 미세한 위상차를 검출하여 내부 클럭의 위상이 빠를시 제1클럭을 발생하고 외부클럭의 위상이 빠를시 제2클럭을 발생하는 수단과,

   상기 제1클럭 및 제2클럭의 발생횟수를 각각 누적하며, 리드신호에 의해 초기화되는 카운터와,

   일정 주기로 발생되는 상기 리드신호에 의해 상기 카운터의 누적 카운트 값을 래치하는 래치로 구성된 것을 특징으로 하는 클럭동기장치의 위상차 제어회로.
6. 제5항에 있어서, 상기 제1 및 제2클럭을 발생하는 수단이,

   상기 외부 클럭을 상기 내부 클럭으로 래치하는 제1플립플롭과,

   상기 내부클럭을 상기 외부 클럭으로 래치하는 제2플립플롭과,

   상기 제1플립플립의 반전출력, 상기 제2플립플롭의 출력 및 상기 내부 클럭을 논리곱하여 상기 내부 클럭의 위상이 빠를시 상기 내부클럭을 상기 제1클럭으로 출력하는 제1게이트와,

   상기 제1플립플롭의 출력, 상기 제2플립플롭의 반전출력 및 상기 내부클럭을 논리곱하여 상기 외부 클럭의 위상이 빠를시 상기 내부 클럭을 제2클럭으로 출력하는 제2게이트로 구성된 것을 특징으로 하는 클럭동기장치의 위상차 제어회로.
7. 제5항 또는 제6항에 있어서,

   상기 카운터가 제1클럭 발생시 업카운트하고 상기 제2클럭 발생시 다운카운트하여 누적하여 상기 래치에 출력하며, 상기 리드신호 발생시 상기 초기화되는 것을 특징으로 하는 클럭동기장치
8. 클럭동기장치의 위상차 제어방법에 있어서,

   내부클럭과 외부클럭의 미세한 위상차를 검출하여 내부 클럭의 위상이 빠를시 제1클럭을 발생하고 외부클럭의 위상이 빠를시 제2클럭을 발생하는 과정과,

   상기 제1클럭 및 제2클럭의 발생횟수를 카운트하여 누적 저장하는 과정과,

   일정 주기로 기 카운터의 누적된 카운트 값을 래치하고 누적 값을 초기화시키는 과정과,

   상기 래치된 출력을 분석하여 상기 외부클럭에 내부클럭을 동기시키기 위한 발진제어신호를 발생하는 과정으로 이루어짐을 특징으로 하는 클럭동기장치의 위상차 제어방법.