KR20000041364A - 씨모스 이미지 센서 및 그 구동 방법 - Google Patents

씨모스 이미지 센서 및 그 구동 방법 Download PDF

Info

Publication number
KR20000041364A
KR20000041364A KR1019980057223A KR19980057223A KR20000041364A KR 20000041364 A KR20000041364 A KR 20000041364A KR 1019980057223 A KR1019980057223 A KR 1019980057223A KR 19980057223 A KR19980057223 A KR 19980057223A KR 20000041364 A KR20000041364 A KR 20000041364A
Authority
KR
South Korea
Prior art keywords
sensing node
reset
transistor
unit pixel
single sensing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019980057223A
Other languages
English (en)
Other versions
KR100284304B1 (ko
Inventor
강회식
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980057223A priority Critical patent/KR100284304B1/ko
Priority to US09/468,857 priority patent/US6710803B1/en
Priority to TW088122560A priority patent/TW447216B/zh
Priority to JP36491099A priority patent/JP4320100B2/ja
Publication of KR20000041364A publication Critical patent/KR20000041364A/ko
Application granted granted Critical
Publication of KR100284304B1 publication Critical patent/KR100284304B1/ko
Assigned to 매그나칩 반도체 유한회사 reassignment 매그나칩 반도체 유한회사 권리의 전부이전등록 Assignors: 주식회사 하이닉스반도체
Assigned to 유.에스.뱅크 내셔널 어쏘시에이션 reassignment 유.에스.뱅크 내셔널 어쏘시에이션 근질권설정등록 Assignors: 매그나칩 반도체 유한회사
Assigned to 크로스텍 캐피탈, 엘엘씨 reassignment 크로스텍 캐피탈, 엘엘씨 권리의 전부이전등록 Assignors: 매그나칩 반도체 유한회사
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)

Abstract

본 발명은 CDS 방식을 지원하되, 화소 어레이를 보다 적은 수의 트랜지스터로 구성하여 전체 CMOS 이미지 센서의 칩 면적을 줄인 CMOS 이미지 센서 및 그 구동 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 M × N의 단위 화소로 어레이된 화소 어레이를 구비한 씨모스 이미지 센서에 있어서, 임의의 제K 라인에 대응하는 상기 단위 화소는 각각, 외부의 피사체 이미지를 촬상한 빛을 흡수하여 전하를 생성 및 축적하는 광전하 생성 수단; 상기 광전하 생성 수단으로부터의 광전하를 전달받는 단일 센싱 노드; 상기 단일 센싱 노드에 연결되며, 제1 제어 신호에 응답하여 상기 광전하 생성 수단을 공핍시키고, 상기 단일 센싱 노드의 리셋 전압 레벨을 출력단으로 전달하는 리셋 트랜지스터; 상기 제K 라인의 단위 화소와 동일 칼럼 상에 존재하는 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 인가받으며, 상기 단일 센싱 노드에 응답하여 소스 폴로우 역할을 수행하는 드라이브 트랜지스터; 및 상기 드라이브 트랜지스터 및 상기 출력단 사이에 연결되어 제2 제어 신호에 응답하여 스위칭으로 어드레싱을 수행하는 셀렉트 트랜지스터를 포함한다.

Description

씨모스 이미지 센서 및 그 구동 방법
본 발명은 씨모스(Complementary Metal Oxide semiconductor, 이하 CMOS라 함) 이미지 센서에 관한 것으로, 특히 CMOS 이미지 센서를 구성하는 화소 어레이(pixel array)의 구조 및 그 화소 어레이를 구동하는 방법에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
이를 위해 이미지 센서는 수만에서 수십만 개의 화소로 구성된 화소 어레이와, 수백개 정도의 화소에서 감지한 아날로그(analog) 전압을 디지털(digital) 전압으로 바꿔주는 장치와, 수백에서 수천 개의 저장 장치 등으로 구성된다.
도 1은 CMOS 이미지 센서에 대한 일실시예 블록도로서, CMOS 이미지 센서의 전체적인 동작을 제어하며, 외부 시스템(system)에 대한 인터페이스(interface) 역할을 담당하는 제어 및 외부 시스템 인터페이스 부(10), 빛에 반응하는 성질을 극대화 시키도록 만든 화소를 가로 N개, 세로 M개로 배치하여 외부에서 들어오는 상(image)에 대한 정보를 감지하는 화소 어레이부(20), 센서의 각 화소에서 감지한 아날로그 전압을 디지털 시스템에서 처리가 가능하도록 디지털 전압으로 바꿔주는 아날로그-디지털 변환기(Analog-digital converter, 30), 및 상기 아날로그-디지털 변환기(30)의 출력에 응답하여 디지털화된 화소의 이미지 신호값을 저장하는 버퍼(40)로 이루어진다. 그리고, 아날로그-디지털 변환기(30)는 각 화소에서 감지한 전압과 비교하는 데 사용되는, 클럭에 따라 선형적으로 감소하는 램프(ramp)형태의 비교 기준 전압(reference voltage)을 만들어내는 디지털-아날로그 변환기(Digital-Analog converter, 이하 DAC라 함, 31) 및 화소 어레이(20)로부터 출력되는 감지 전압(아날로그 전압)과 DAC(31)로부터 출력되는 비교 기준 전압을 비교하여, 비교 기준 전압이 화소 전압보다 큰 동안 제어 및 외부 시스템 인터페이스 부(10)로부터 출력되는 카운터 값을 버퍼(40)에 쓰여지도록 하는 쓰기 가능 신호를 출력하는 N개의 배열로 구성된 전압 비교기(32)로 이루어진다.
상기와 같은 구성의 CMOS 이미지 센서가 고화질의 이미지 생성을 위해 상호 연관된 이중 샘플링 방식(correlated double sampling method, 이하 CDS라 함)을 지원하는 경우, 도 2에 도시된 바와 같이 화소 어레이 중 단위 화소(100, 120) 각각은 1개의 포토 다이오드와 4개의 트랜지스터로 각각 구성된다. 4개의 트랜지스터는 포토 다이오드(101)에 생성된 광전하를 센싱 노드(A)로 운송하기 위한 트랜스퍼 트랜지스터(M21)와, 다음 신호 검출을 위해 상기 센싱 노드(A)에 저장되어 있는 전하를 배출하기 위한 리셋 트랜지스터(M11)와, 소스 폴로우(source follower) 역할을 수행하는 드라이브 트랜지스터(M31) 및 스위칭으로 어드레싱을 할 수 있도록 하는 셀렉트 트랜지스터(M41)이다.
여기서 CDS라 함은, 단위 화소를 구성하는 리셋 트랜지스터(M11)를 턴-온(turn-on), 트랜스퍼 트랜지스터(M21)를 턴-오프(turn-off) 시켜 리셋 레벨에 해당하는 전압을 얻고, 그 다음 리셋 트랜지스터(M11)를 턴-오프시킨 상태에서 트랜스퍼 트랜지스터(M21)를 턴-온 시켜 포토 다이오드(101)에서 생성된 전하를 읽어내어 데이터 전압을 얻은 후 리셋 레벨의 전압과 데이터 레벨의 전압의 차이를 구해 이미지 센서로부터 출력되는 이미지 출력값으로 출력하는 방식을 의미한다. 이를 통해 화소 및 비교기(32)에서 발생할 수 있는 옵셋(offset)을 제거할 수 있다.
도 3은 상기 도 2의 단위 화소 구성에서 각 트랜지스터를 제어하는 신호에 대한 제어 타이밍도로서, 이를 참조하여 단위 화소(100) 동작을 구간별로 살펴보면 다음과 같다.
1) 도 3에서 "A"구간은 트랜스퍼 트랜지스터(M21) 및 리셋 트랜지스터(M11)가 턴-온(turn-on)되고, 셀렉트 트랜지스터(M41)가 턴-오프(turn-off)되어 포토 다이오드(101)를 완전히 공핍(fully depletion)시키는 구간이다.
2) "B"구간은 턴-온된 트랜스퍼 트랜지스터(M21)가 다시 턴-오프됨으로써 포토 다이오드(101)에서 빛을 흡수하여 광전하를 생성하고, 생성된 광전하를 집적하는 구간이다.("B"구간은 리셋 트랜지스터(M11) 및 셀렉트 트랜지스터(M41)의 상태와 관계없이 트랜스퍼 트랜지스터(M21)가 다시 턴-온될 때까지 유지된다.)
3) "C"구간은 리셋 트랜지스터(M11) 및 트랜스퍼 트랜지스터(M21)가 각각 턴-온, 턴-오프 상태로 계속 유지되고, 셀렉트 트랜지스터(M41)가 턴-온됨으로써 센싱 노드(A)에 의해 구동되는 드라이브 트랜지스터(M31) 및 셀렉트 트랜지스터(M41)를 통해 리셋 전압 레벨을 전달하는 구간이다. (reset level transfer 구간)
4) "D"구간은 리셋 트랜지스터(M11)가 턴-오프됨으로써 "C"구간에서 발생한 리셋 전압 레벨을 안정시키는 구간이다.(reset level settling 구간)
5) "E"구간은 "D"구간으로부터의 리셋 전압 레벨을 샘플링하는 구간이다.(reset level sampling 구간)
6) "F"구간은 리셋 트랜지스터(M11) 및 셀렉트 트랜지스터(M41)가 각각 턴-오프, 턴-온 상태로 계속 유지되고, 트랜스퍼 트랜지스터(M21)가 턴-온됨으로써 B구간 동안 포토다이오드(101)에서 집적된 광전하에 의한 데이터 전압 레벨이 센싱 노드(A)에 전달되어 센싱 노드(A)에 의해 구동되는 드라이브 트랜지스터(M31) 및 셀렉트 트랜지스터(M41)에 의해 데이터 전압 레벨을 전달하는 구간이다.(data level transfer 구간)
7) "G"구간은 트랜스퍼 트랜지스터(M21)가 턴-오프됨으로써 "F"구간에서 발생한 데이터 전압 레벨을 안정시키는 구간이다.(data level settling 구간)
8) "H"구간은 "G"구간으로부터의 데이터 전압 레벨을 샘플링하는 구간이다.(data level sampling 구간)
"E"구간 및 "H"구간에서 각각 샘플링되는 리셋 레벨 및 데이터 레벨은 도 1의 아날로그-디지털 변환기(30)로 출력되어 디지털로 변환되어지고, 디지털로 변환된 두 값의 차가 포토 다이오드(101)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값이 된다.
상술한 바와 같은 종래의 단위 화소(100) 동작은 다른 모든 단위 화소에서도 동일하다.
이러한 종래의 단위 화소는 CDS 지원을 위해 단위 화소 당 4개의 트랜지스터를 사용함으로써 단위 화소의 사이즈를 증가시키고, 또한 다수의 단위 화소로 이루어진 화소 어레이의 전체 크기를 증가시킴으로써 결과적으로 CMOS 이미지 센서 칩 사이즈를 증가시키는 문제점을 발생한다.
그리고, 정확한 CDS를 위해 각 포토 다이오드의 피닝 전압(pinning voltage)이 리셋 전압 레벨로 되어야 하나, 포토 다이오드의 제조 특성 및 공정 특성에 따라 "A"구간에서 트랜스퍼 트랜지스터(M21) 및 리셋 트랜지스터(M11)를 턴-온, 셀렉트 트랜지스터(M41)를 턴-오프시켜 포토 다이오드(101)를 완전히 공핍시킬 때 포토 다이오드의 피닝 전압이 달라질 수 있고, 또한 도 2의 A 혹은 A2 노드의 전위가 리셋 전압 레벨을 읽어내는 E구간까지의 시간동안 일정하게 유지되어야 하나 외부의 에러로 인해 노드의 피닝 전압이 유지되지 못함으로 인해 종래의 단위 화소에 대한 CDS 동작 시 에러가 발생할 수 있는 여지가 있다.
본 발명은 상기 문제점을 해결하기 위하여 안출된 것으로써, CDS 방식을 지원하되, 화소 어레이를 보다 적은 수의 트랜지스터로 구성하여 전체 CMOS 이미지 센서의 칩 면적을 줄인 CMOS 이미지 센서 및 그 구동 방법을 제공하는데 그 목적이 있다.
도 1은 씨모스 이미지 센서에 대한 일실시예 블록도.
도 2는 종래의 단위 화소에 대한 일실시예 구성도.
도 3은 상기 도 2의 단위 화소에 대한 제어 타이밍도.
도 4는 본 발명에 따른 화소 어레이의 일실시 구성도.
도 5는 본 발명에 따른 상기 도 4의 화소 어레이에 대한 제어 타이밍도.
* 도면의 주요 부분에 대한 설명
200 : 더미 라인의 단위 화소
210 : 제1 라인의 단위 화소
220 : 제2 라인의 단위 화소
RT1, RT2, RT3 : 리셋 트랜지스터
DT1, DT2, DT3 : 드라이브 트랜지스터
ST1, ST2, ST3 : 셀렉트 트랜지스터
상기 목적을 달성하기 위한 본 발명은 M × N의 단위 화소로 어레이된 화소 어레이를 구비한 씨모스 이미지 센서에 있어서, 임의의 제K 라인에 대응하는 상기 단위 화소는 각각, 외부의 피사체 이미지를 촬상한 빛을 흡수하여 전하를 생성 및 축적하는 광전하 생성 수단; 상기 광전하 생성 수단으로부터의 광전하를 전달받는 단일 센싱 노드; 상기 단일 센싱 노드에 연결되며, 제1 제어 신호에 응답하여 상기 광전하 생성 수단을 공핍시키고, 상기 단일 센싱 노드의 리셋 전압 레벨을 출력단으로 전달하는 리셋 트랜지스터; 상기 제K 라인의 단위 화소와 동일 칼럼 상에 존재하는 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 인가받으며, 상기 단일 센싱 노드에 응답하여 소스 폴로우 역할을 수행하는 드라이브 트랜지스터; 및 상기 드라이브 트랜지스터 및 상기 출력단 사이에 연결되어 제2 제어 신호에 응답하여 스위칭으로 어드레싱을 수행하는 셀렉트 트랜지스터를 포함하여 이루어진다.
또한, 상기와 같은 구성을 가진 본 발명의 씨모스 이미지 센서에서의 단위 화소 구동 방법에 있어서, 상기 광전하 생성 수단을 완전히 공핍시키는 제1 단계; 상기 광전하 생성 수단에서 빛을 흡수하여 광전하를 생성 및 집적하는 제2 단계; 상기 리셋 트랜지스터 및 상기 셀렉트 트랜지스터를 각각 턴-오프 및 턴-온시키고, 상기 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 상기 드라이브 트랜지스터의 소스단으로 인가받아 상기 광전하에 의한 상기 단일 센싱 노드의 데이터 전압 레벨을 상기 출력단으로 전달하는 제3 단계; 및 상기 리셋 트랜지스터를 턴-온시켜 상기 단일 센싱 노드를 리셋 전압 레벨로 만들고, 상기 리셋 전압 레벨을 상기 드라이브 트랜지스터 및 상기 셀렉트 트랜지스터를 통해 상기 출력단으로 전달하는 제4 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.
도 4는 본 발명에 따른 화소 어레이의 일실시 구성도로서, 도면에 도시된 바와 같이 M개의 칼럼 × N개의 라인으로 구성된 화소 어레이 중 임의의 칼럼에 대한 제1 및 제2 라인의 단위 화소(210, 220)와, 상기 제1 라인의 단위 화소(210)에 전위 레벨을 공급하기 위해 추가로 구성된 더미 라인의 단위 화소(200)로 이루어진다. M 및 N은 임의의 자연수이다.
여기서, 제1 및 제2 라인의 단위 화소(210, 220)와 더미 라인의 단위 화소(200)는 각각, 포토 다이오드(201, 211, 221)와 3개의 트랜지스터로 각각 구성된다.
구체적인 단위 화소의 구성을 살펴보면, 더미 라인의 단위 화소(200)는 외부의 피사체 이미지를 촬상한 빛을 흡수하여 전하를 생성 및 축적하는 포토 다이오드(201)와, 센싱 노드(S1)와 리셋 제어 신호(Rx_pre) 입력단 사이에 연결되며 리셋 제어 신호(Rx_pre)에 응답하여 포토 다이오드(201)를 완전히 공핍시키거나, 리셋 전압 레벨을 출력 라인(data-out)으로 전달하는 리셋 트랜지스터(RT1)와, 전원전압단과 출력 라인(data-out) 사이에 직렬 연결되며, 게이트단이 센싱 노드(S1)에 연결되어 센싱 노드(S1)의 전위를 전달하는 드라이브 트랜지스터(DT1)와, 게이트단으로 셀렉트 제어 신호(Sx_pre)를 입력받아 드라이브 트랜지스터(DT1)로부터의 센싱 노드(S1) 전위를 출력 라인(data-out)으로 전달하는 셀렉트 트랜지스터(ST1)로 이루어진다.
그리고, 제1 라인의 단위 화소(210)는 더미 라인의 단위 화소(200)와 동일한 구성을 가지되, 드라이브 트랜지스터(DT2)의 소스단에 더미 라인의 단위 화소(200)의 리셋 제어 신호(Rx_pre)가 연결됨으로써 단위 화소(210)의 구동에 필요한 전압 레벨을 전원전압단(Vdd)이 아닌 리셋 제어 신호(Rx_pre)의 레벨로부터 공급받는다.
다음으로, 제2 라인의 단위 화소(220)는 제1 라인의 단위 화소(210)와 동일한 구성을 가지되, 드라이브 트랜지스터(DT3)의 소스단에 제1 라인의 단위 화소(210)의 리셋 제어 신호(Rx1)가 연결됨으로써 단위 화소(220)의 구동에 필요한 전압 레벨을 전원전압단(Vdd)이 아닌 리셋 제어 신호(Rx1)의 레벨로부터 공급받는다.
도 5는 본 발명에 따른 상기 도 4의 화소 어레이에 대한 제어 타이밍도로서, 이를 참조하여 제1 라인의 단위 화소(210) 및 제2 라인의 단위 화소(220)의 구동 방법을 각 구간별로 살펴보면 다음과 같다.
1) "A1"구간은 "하이" 레벨의 리셋 제어 신호(Rx1)에 의해 리셋 트랜지스터(RT2)가 턴-온되고, 셀렉트 트랜지스터(ST2)는 턴-오프됨으로써 포토 다이오드(211)를 완전히 공핍(fully depletion)시키는 구간이다. ("A1"구간은 다른 트랜지스터의 상태와 관계없이 리셋 트랜지스터(RT2)가 턴-온인 상태동안 유지된다.)
2) "B1"구간은 턴-온된 리셋 트랜지스터(RT2)가 다시 턴-오프됨으로써 포토 다이오드(211)에서 빛을 흡수하여 광전하를 생성하고, 생성된 광전하를 집적하는 구간이다. ("B1"구간은 다른 트랜지스터의 상태와 관계없이 리셋 트랜지스터(RT2)가 턴-오프인 상태 동안 유지된다.)
3) "A2"구간은 "하이" 레벨의 리셋 제어 신호(Rx2)에 의해 리셋 트랜지스터(RT3)가 턴-온되고, 셀렉트 트랜지스터(ST3)는 턴-오프됨으로써 포토 다이오드(221)를 완전히 공핍(fully depletion)시키는 구간이다. ("A2"구간은 다른 트랜지스터의 상태와 관계없이 리셋 트랜지스터(RT3)가 턴-온인 상태동안 유지된다.)
4) "B2"구간은 턴-온된 리셋 트랜지스터(RT3)가 다시 턴-오프됨으로써 포토 다이오드(221)에서 빛을 흡수하여 광전하를 생성하고, 생성된 광전하를 집적하는 구간이다. ("B2"구간은 다른 트랜지스터의 상태와 관계없이 리셋 트랜지스터(RT3)가 턴-오프인 상태 동안 유지된다.)
5) "C1"구간은 리셋 트랜지스터(RT2)가 턴-오프된 상태에서 포토 다이오드(211)는 계속해서 광전하를 집적하고, 리셋 제어 신호(Rx_pre)의 "하이" 전위 레벨이 드라이브 트랜지스터(DT2)의 드레인단으로 공급되는 구간이다.
6) "D1"구간은 셀렉트 트랜지스터(ST2)가 턴-온됨으로써 "B1"구간 동안 포토다이오드(211)에서 집적된 광전하에 의한 센싱 노드(S2)의 데이터 전압 레벨이 센싱 노드(S2)에 의해 구동되는 드라이브 트랜지스터(DT2) 및 셀렉트 트랜지스터(ST2)를 통해 출력 라인(data-out)으로 전달되어 일정한 전압 레벨로 안정화되는 구간이다.(data level transfer 및 settling 구간)
7) "E1"구간은 "D1"구간으로부터의 데이터 전압 레벨을 샘플링하는 구간이다. (data level sampling 구간)
8) "F1"구간은 "하이" 레벨의 리셋 제어 신호(Rx1)에 의해 리셋 트랜지스터(RT2)가 턴-온됨으로써 센싱 노드(S2) 및 포토 다이오드(211)를 리셋 전압 레벨로 만들고, 그 리셋 전압 레벨을 드라이브 트랜지스터(DT2) 및 셀렉트 트랜지스터(ST2)를 통해 출력 라인(data-out)으로 전달하는 구간이다.(reset level transfer 구간)
9) "G1"구간은 리셋 트랜지스터(RT2)가 다시 턴-오프됨으로써 F1구간에서 발생한 리셋 전압 레벨을 안정시키는 구간이다. (reset level settling 구간)
10) "H1"구간은 "G1"구간으로부터의 리셋 전압 레벨을 샘플링하는 구간이다. (reset level sampling 구간)
11) "C2"구간은 리셋 트랜지스터(RT3)가 턴-오프된 상태에서 포토 다이오드(221)는 계속해서 광전하를 집적하고, 제1 라인 리셋 제어 신호(Rx1)의 "하이" 전위 레벨이 드라이브 트랜지스터(DT3)의 드레인단으로 공급되는 구간이다.
12) "D2"구간은 셀렉트 트랜지스터(ST3)가 턴-온됨으로써 "B2"구간 동안 포토다이오드(221)에서 집적된 광전하에 의한 센싱 노드(S3)의 데이터 전압 레벨이 센싱 노드(S3)에 의해 구동되는 드라이브 트랜지스터(DT3) 및 셀렉트 트랜지스터(ST3)를 통해 출력 라인(data-out)으로 전달되어 일정한 전압 레벨로 안정화되는 구간이다.(data level transfer 및 settling 구간)
13) "E2"구간은 "D2"구간으로부터의 데이터 전압 레벨을 샘플링하는 구간이다. (data level sampling 구간)
14) "F2"구간은 "하이" 레벨의 리셋 제어 신호(Rx2)에 의해 리셋 트랜지스터(RT3)가 턴-온됨으로써 센싱 노드(S3) 및 포토 다이오드(221)를 리셋 전압 레벨로 만들고, 그 리셋 전압 레벨을 드라이브 트랜지스터(DT3) 및 셀렉트 트랜지스터(ST3)를 통해 출력 라인(data-out)으로 전달하는 구간이다.(reset level transfer 구간)
15) "G2"구간은 리셋 트랜지스터(RT3)가 다시 턴-오프됨으로써 F2구간에서 발생한 리셋 전압 레벨을 안정시키는 구간이다. (reset level settling 구간)
16) "H2"구간은 "G2"구간으로부터의 리셋 전압 레벨을 샘플링하는 구간이다. (reset level sampling 구간)
"A1" 내지 "H1"구간은 제1 라인의 포토 다이오드(211)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값을 출력하고, "A2" 내지 "H2"구간은 제2 라인의 포토 다이오드(221)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값을 출력한다.
종래 기술과 마찬가지로, 샘플링 구간인 "E1"구간 및 "H1"구간에서 각각 샘플링되는 제1 라인 단위 화소(210)의 포토 다이오드(211)에 대한 데이터 레벨 및 리셋 레벨이 도 1의 아날로그-디지털 변환기(30)로 출력되어 디지털로 변환되어지고, 디지털로 변환된 두 값의 차가 포토 다이오드(211)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값이 되며, 샘플링 구간인 "E2"구간 및 "H2"구간에서 각각 샘플링되는 제2 라인 단위 화소(220)의 포토 다이오드(221)에 대한 데이터 레벨 및 리셋 레벨이 도 1의 아날로그-디지털 변환기(30)로 출력되어 디지털로 변환되어지고, 디지털로 변환된 두 값의 차가 포토 다이오드(221)로부터 입력받은 이미지에 대한 CMOS 이미지 센서의 출력 이미지 값이 된다.
종래의 2개 단위 화소(도 2의 도면부호 100, 120)로부터 이미지 값을 읽어내는 시간동안 본 발명에 따른 제1 및 제2 라인의 단위 화소로부터 상기와 같은 구성 및 동작에 의해 동일한 이미지 값을 읽어낼 수 있다.
그리고 "D1", "G1", "D2", "G2"구간은 리셋 트랜지스터(RT2, RT3) 및 셀렉트 트랜지스터(ST2, ST3)의 턴-온 또는 턴-오프 과정에서 발생할 수도 있는 센싱 노드(A)의 글리치(glitch)에 의한 오동작을 줄이기 위한 것으로서, "D1", "G1", "D2", "G2"구간 후 센싱 노드(A)가 안정적인 상태에서 레벨값을 샘플링한다.
상기와 같이 이루어지는 본 발명에 따른 단위 화소의 구동 방법은 트랜스퍼 트랜지스터를 제거한 단위 화소의 구성에서 CDS 동작을 가능하도록 하기 위해 데이터 레벨을 먼저 읽어 내고, 리셋 레벨을 이후에 읽어낸다는 것에 가장 큰 특징이 있다. 따라서, 종래의 단위 화소 구동 시 문제가 되었던 CDS 에러를 데이터 레벨을 먼저 읽은 후 포토 다이오드를 피닝시켜 피닝 전압을 읽어서 CDS 동작을 수행하기 때문에 CDS 동작 시 에러가 존재하지 않게 된다.
또한, 화소 어레이의 크기를 줄이기 위해 종래의 화소 어레이에서 사용하는 전원전압단 라인(vdd line)을 사용하지 않는 대신, 이전 라인의 리셋 제어 신호를 공유하여 사용한다. 이는 한 번 읽혀진 라인은 집적 이전에 완전히 공핍되어야 하므로 리셋 제어 신호가 전원전압 레벨로 전위될 때 다음 라인의 기준 전위로 사용 가능하다. 즉, 리셋 제어 신호를 공급하는 라인은 화소 어레이의 해당 라인의 리셋 트랜지스터를 제어하는 기능과, 그 다음 라인의 단위 화소에 전위를 공급하는 기능을 함께 수행할 수 있다.
본 발명에 따른 화소 어레이는 상기 일실시예에서 기술한 단위 화소에 한정되는 구조가 아니라, M개 칼럼 × N개 라인의 화소 어레이로 확장하여 구성할 수 있다. 이때, 단위 화소 각각이 리셋 트랜지스터, 드라이버 트랜지스터 및 셀렉트 트랜지스터로 구성되고, 드라이버 트랜지스터의 일측이 그 이전 라인의 리셋 제어 신호에 연결되어 전위를 공급받도록 구성된다. 그리고, 제1 라인의 드라이버 트랜지스터의 드레인단으로 전위 레벨을 공급하기 위한 더미 라인의 단위 화소를 더 구비한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같이 이루어지는 본 발명은, 종래의 단위 화소 구성에서 트랜스퍼 트랜지스터를 제거하여 단위 화소를 1개의 포토 다이오드와 3개의 트랜지스터로 새롭게 구성함으로써 CMOS 이미지 센서의 전체 칩 면적을 획기적으로 줄일 수 있는 효과가 있다.
또한, 새로운 단위 화소의 구성으로부터 데이터 레벨을 먼저 읽어 내고, 리셋 레벨을 이후에 읽어내어 CDS 동작을 수행함으로써 종래의 단위 화소 구동 시 문제가 되었던 CDS 에러를 제거할 수 있는 또다른 효과가 있다.

Claims (11)

  1. M × N(M, N은 임의의 자연수)의 단위 화소로 어레이된 화소 어레이를 구비한 씨모스 이미지 센서에 있어서,
    임의의 제K 라인에 대응하는 상기 단위 화소는 각각,
    외부의 피사체 이미지를 촬상한 빛을 흡수하여 전하를 생성 및 축적하는 광전하 생성 수단;
    상기 광전하 생성 수단으로부터의 광전하를 전달받는 단일 센싱 노드;
    상기 단일 센싱 노드에 연결되며, 제1 제어 신호에 응답하여 상기 광전하 생성 수단을 공핍시키고, 상기 단일 센싱 노드의 리셋 전압 레벨을 출력단으로 전달하는 리셋 트랜지스터;
    상기 제K 라인의 단위 화소와 동일 칼럼 상에 존재하는 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 인가받으며, 상기 단일 센싱 노드에 응답하여 소스 폴로우 역할을 수행하는 드라이브 트랜지스터; 및
    상기 드라이브 트랜지스터 및 상기 출력단 사이에 연결되어 제2 제어 신호에 응답하여 스위칭으로 어드레싱을 수행하는 셀렉트 트랜지스터
    를 포함하여 이루어지는 씨모스 이미지 센서.
  2. 제 1 항에 있어서, 상기 K는
    상기 N보다 작거나 같은 임의의 자연수인 것을 특징으로 하는 씨모스 이미지 센서.
  3. 제 1 항에 있어서, 상기 화소 어레이는,
    상기 기준 전위를 상기 제1 라인에 어레이된 단위 화소로 인가하기 위한 M개의 더미 화소를 더 포함하여 이루어지는 씨모스 이미지 센서.
  4. 제 3 항에 있어서, 상기 M개의 더미 화소는 각각,
    상기 단위 화소와 동일한 구성을 가지되, 전원전압단으로부터 상기 기준 전위를 인가받도록 구성됨을 특징으로 하는 씨모스 이미지 센서.
  5. 제 1 항에 있어서,
    상기 출력단은,
    상기 출력단으로부터의 신호를 입력받아 디지털 변환을 수행하는 아날로그-디지털 변환 수단에 연결되는 것을 특징으로 하는 씨모스 이미지 센서.
  6. 상호 연관된 이중 샘플링 방식을 지원하고, 외부의 피사체 이미지를 촬상한 빛을 흡수하여 전하를 생성 및 축적하는 광전하 생성 수단; 상기 광전하 생성 수단으로부터의 광전하를 전달받는 단일 센싱 노드; 상기 단일 센싱 노드에 연결되며, 제1 제어 신호에 응답하여 상기 광전하 생성 수단을 공핍시키고, 상기 단일 센싱 노드의 리셋 전압 레벨을 출력단으로 전달하는 리셋 트랜지스터; 상기 제K 라인의 단위 화소와 동일 칼럼 상에 존재하는 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 인가받으며, 상기 단일 센싱 노드에 응답하여 소스 폴로우 역할을 수행하는 드라이브 트랜지스터; 및 상기 드라이브 트랜지스터 및 상기 출력단 사이에 연결되고, 제2 제어 신호에 응답하여 스위칭으로 어드레싱을 수행하는 셀렉트 트랜지스터를 포함하는 단위 화소가 M × N개 어레이된 화소 어레이를 구비한 씨모스 이미지 센서에서의 단위 화소 구동 방법에 있어서,
    상기 광전하 생성 수단을 완전히 공핍시키는 제1 단계;
    상기 광전하 생성 수단에서 빛을 흡수하여 광전하를 생성 및 집적하는 제2 단계;
    상기 리셋 트랜지스터 및 상기 셀렉트 트랜지스터를 각각 턴-오프 및 턴-온시키고, 상기 제K-1 라인에 대한 상기 단위 화소의 제1 제어 신호로부터 기준 전위를 상기 드라이브 트랜지스터의 소스단으로 인가받아 상기 광전하에 의한 상기 단일 센싱 노드의 데이터 전압 레벨을 상기 출력단으로 전달하는 제3 단계; 및
    상기 리셋 트랜지스터를 턴-온시켜 상기 단일 센싱 노드를 리셋 전압 레벨로 만들고, 상기 리셋 전압 레벨을 상기 드라이브 트랜지스터 및 상기 셀렉트 트랜지스터를 통해 상기 출력단으로 전달하는 제4 단계
    를 포함하여 이루어지는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
  7. 제 6 항에 있어서,
    상기 제1 단계에서 상기 셀렉트 트랜지스터의 상태와 관계없이 상기 리셋 트랜지스터가 턴-온인 동안에 상기 광전하 생성 수단을 공핍시키는 것을 특징으로 하는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
  8. 제 6 항에 있어서,
    상기 리셋 트랜지스터 및 상기 셀렉트 트랜지스터의 턴-온 또는 턴-오프 과정에서 발생할 수 있는 상기 단일 센싱 노드의 글리치에 의한 오동작을 줄이기 위해 상기 제3 단계 및 상기 제4 단계 사이에
    상기 데이터 전압 레벨을 안정화시키는 제5 단계; 및
    상기 제5 단계로부터의 상기 데이터 전압 레벨을 샘플링하는 제6 단계
    를 더 포함하는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
  9. 제 8 항에 있어서,
    상기 제6 단계에서 샘플링되는 상기 데이터 전압 레벨이,
    상기 출력단으로부터의 신호를 입력받아 디지털 변환을 수행하는 아날로그-디지털 변환 수단으로 출력되어 디지털로 변환되는 것을 특징으로 하는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
  10. 제 6 항에 있어서,
    상기 리셋 트랜지스터 및 상기 셀렉트 트랜지스터의 턴-온 또는 턴-오프 과정에서 발생할 수 있는 상기 단일 센싱 노드의 글리치에 의한 오동작을 줄이기 위해 상기 제4 단계 다음에
    상기 리셋 전압 레벨을 안정화시키는 제5 단계; 및
    상기 제5 단계로부터의 상기 리셋 전압 레벨을 샘플링하는 제6 단계
    를 더 포함하는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
  11. 제 10 항에 있어서,
    상기 제6 단계에서 샘플링되는 상기 리셋 전압 레벨이,
    상기 출력단으로부터의 신호를 입력받아 디지털 변환을 수행하는 아날로그-디지털 변환 수단으로 출력되어 디지털로 변환되는 것을 특징으로 하는 씨모스 이미지 센서에서의 단위 화소 구동 방법.
KR1019980057223A 1998-12-22 1998-12-22 씨모스 이미지 센서 및 그 구동 방법 Expired - Lifetime KR100284304B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980057223A KR100284304B1 (ko) 1998-12-22 1998-12-22 씨모스 이미지 센서 및 그 구동 방법
US09/468,857 US6710803B1 (en) 1998-12-22 1999-12-21 Image sensor and method for driving the same
TW088122560A TW447216B (en) 1998-12-22 1999-12-21 Image sensor and method for driving the same
JP36491099A JP4320100B2 (ja) 1998-12-22 1999-12-22 Ｃｍｏｓイメージセンサ及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057223A KR100284304B1 (ko) 1998-12-22 1998-12-22 씨모스 이미지 센서 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20000041364A true KR20000041364A (ko) 2000-07-15
KR100284304B1 KR100284304B1 (ko) 2001-03-02

Family

ID=19564604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057223A Expired - Lifetime KR100284304B1 (ko) 1998-12-22 1998-12-22 씨모스 이미지 센서 및 그 구동 방법

Country Status (4)

Country Link
US (1) US6710803B1 (ko)
JP (1) JP4320100B2 (ko)
KR (1) KR100284304B1 (ko)
TW (1) TW447216B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030084489A (ko) * 2002-04-27 2003-11-01 주식회사 하이닉스반도체 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소
KR100507879B1 (ko) * 2000-08-31 2005-08-17 매그나칩 반도체 유한회사 Ｃｍｏｓ이미지 센서의 단위 화소
KR100542691B1 (ko) * 2001-07-27 2006-01-16 매그나칩 반도체 유한회사 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
KR20140136298A (ko) * 2013-05-20 2014-11-28 인텔렉추얼디스커버리 주식회사 래디오그라피 센서 및 이를 포함하는 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003023144A (ja) * 2001-07-06 2003-01-24 Semiconductor Energy Lab Co Ltd 半導体装置
US7471324B2 (en) * 2002-08-28 2008-12-30 Aptina Imaging Corporation Amplifier shared between two columns in CMOS sensor
KR100460773B1 (ko) * 2002-10-14 2004-12-09 매그나칩 반도체 유한회사 필팩터가 향상된 이미지센서 및 그 구동방법
KR100983524B1 (ko) * 2003-12-01 2010-09-24 삼성전자주식회사 광감지 패널과, 이를 갖는 광감지 장치 및 이의 구동 방법
US7151475B2 (en) * 2004-08-31 2006-12-19 Micron Technology, Inc. Minimized differential SAR-type column-wide ADC for CMOS image sensors
KR101061849B1 (ko) * 2004-09-21 2011-09-02 삼성전자주식회사 정보 인식 장치 및 정보 인식 표시 장치
JP4947908B2 (ja) * 2005-02-21 2012-06-06 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法および撮像装置
KR100723487B1 (ko) * 2005-06-08 2007-06-04 삼성전자주식회사 이미지 센서에서 효율적인 금속 배선의 픽셀 회로 및 구동방법
US7728896B2 (en) 2005-07-12 2010-06-01 Micron Technology, Inc. Dual conversion gain gate and capacitor and HDR combination
US7755679B2 (en) * 2007-03-07 2010-07-13 Altasens, Inc. Apparatus and method for reducing edge effect in an image sensor
US8130300B2 (en) * 2007-12-20 2012-03-06 Aptina Imaging Corporation Imager method and apparatus having combined select signals
US8130302B2 (en) * 2008-11-07 2012-03-06 Aptina Imaging Corporation Methods and apparatus providing selective binning of pixel circuits
JP5434485B2 (ja) * 2009-11-02 2014-03-05 ソニー株式会社 固体撮像素子、固体撮像素子の駆動方法、およびカメラシステム
JP5127937B2 (ja) * 2011-01-13 2013-01-23 株式会社半導体エネルギー研究所 半導体装置
JP5127956B2 (ja) * 2011-05-26 2013-01-23 株式会社半導体エネルギー研究所 半導体装置及び電子機器
JP6042737B2 (ja) * 2013-01-31 2016-12-14 オリンパス株式会社 固体撮像装置および撮像装置
JP7245001B2 (ja) * 2018-05-29 2023-03-23 キヤノン株式会社 放射線撮像装置および撮像システム
CN112820237B (zh) * 2019-10-31 2022-08-26 京东方科技集团股份有限公司 电子基板及其驱动方法、显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5578680A (en) * 1978-12-08 1980-06-13 Matsushita Electric Ind Co Ltd Solid state pickup device
US5144447A (en) * 1988-03-31 1992-09-01 Hitachi, Ltd. Solid-state image array with simultaneously activated line drivers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100507879B1 (ko) * 2000-08-31 2005-08-17 매그나칩 반도체 유한회사 Ｃｍｏｓ이미지 센서의 단위 화소
KR100542691B1 (ko) * 2001-07-27 2006-01-16 매그나칩 반도체 유한회사 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법
KR20030084489A (ko) * 2002-04-27 2003-11-01 주식회사 하이닉스반도체 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소
KR20140136298A (ko) * 2013-05-20 2014-11-28 인텔렉추얼디스커버리 주식회사 래디오그라피 센서 및 이를 포함하는 장치

Also Published As

Publication number Publication date
JP4320100B2 (ja) 2009-08-26
JP2000196962A (ja) 2000-07-14
KR100284304B1 (ko) 2001-03-02
TW447216B (en) 2001-07-21
US6710803B1 (en) 2004-03-23

Similar Documents

Publication Publication Date Title
KR100284304B1 (ko) 씨모스 이미지 센서 및 그 구동 방법
KR19990084630A (ko) 씨모스 이미지 센서 및 그 구동 방법
US6870565B1 (en) Semiconductor imaging sensor array devices with dual-port digital readout
JP4937380B2 (ja) Ｃｍｏｓイメージセンサー
US8310578B2 (en) Image sensors and methods with column readout circuits
US8130125B2 (en) A/D converter, solid-state image capturing apparatus and electronic information device
US6525304B1 (en) Circuitry for converting analog signals from pixel sensor to a digital and for storing the digital signal
US20050088554A1 (en) Electrical sensing apparatus and method utilizing an array of transducer elements
KR100284309B1 (ko) 이미지 센서에서의 리셋 전압을 자동으로 조절하기 위한 리셋전압 조절 장치
US20070216564A1 (en) AD converter device, physical quantity distribution detecting unit and imaging apparatus
US8040414B2 (en) A/D converter-incorporated solid-state imaging device
JP3990857B2 (ja) 撮像装置及び撮像システム
CN102209212A (zh) 固态图像传感装置、读出其信号的方法以及摄像装置
EP2288143A1 (en) Solid state imaging element and camera system
KR20110025376A (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
US10574917B2 (en) Pixel output level control device and CMOS image sensor using the same
JP2018011272A (ja) 固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器
KR101728713B1 (ko) 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법
US7746521B2 (en) Analog-to-digital conversion in CMOS image sensor
US8094220B2 (en) Solid-state imaging apparatus and driving method of solid-state imaging apparatus
JP2006211653A (ja) 隣接画素のセンシングノードを共有するｃｍｏｓイメージセンサ
CN112040159B (zh) 图像感测设备
US20210313363A1 (en) Image sensing device
JP4469806B2 (ja) 撮像装置
JP2005198239A (ja) 感度に優れたイメージセンサ及びその駆動方法

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981222

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19990504

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19981222

Comment text: Patent Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001214

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001218

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001219

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031119

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041201

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051118

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061120

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071114

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081114

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091125

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20101129

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111129

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20121129

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20131129

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20141128

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20161125

Start annual number: 17

End annual number: 17

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 18

PR1001 Payment of annual fee

Payment date: 20170929

Start annual number: 18

End annual number: 18

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 19

PR1001 Payment of annual fee

Payment date: 20180928

Start annual number: 19

End annual number: 19

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20190622

Termination category: Expiration of duration