KR20010003417A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20010003417A
KR20010003417A KR1019990023710A KR19990023710A KR20010003417A KR 20010003417 A KR20010003417 A KR 20010003417A KR 1019990023710 A KR1019990023710 A KR 1019990023710A KR 19990023710 A KR19990023710 A KR 19990023710A KR 20010003417 A KR20010003417 A KR 20010003417A
Authority
KR
South Korea
Prior art keywords
silicon
film
forming
epitaxial growth
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990023710A
Other languages
English (en)
Inventor
이종민
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023710A priority Critical patent/KR20010003417A/ko
Publication of KR20010003417A publication Critical patent/KR20010003417A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/019—Manufacture or treatment of isolation regions comprising dielectric materials using epitaxial passivated integrated circuit [EPIC] processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Element Separation (AREA)

Abstract

본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 실리콘의 에피성장(SEG;Selective Epi Growth)에 의한 소자 분리막 형성방법에 관한 것이다.
본 발명은 실리콘 기판 상부에 실리콘막을 형성한 후 상기 실리콘막을 산화하여 산화막을 형성하는 단계와, 상기 산화막 상부에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 실리콘 기판이 노출 되도록 상기 산화막을 식각하는 단계와, 상기 감광막 패턴을 제거한 후 어닐 공정을 실시하는 단계와, 상기 노출된 실리콘 기판 상부면에 실리콘 에피 성장층을 형성하는 단계와, 전체 상부면에 평탄화공정을 실시하여 상기 실리콘 에피 성장층은 엑티브 영역이 되고, 상기 산화막은 소자 분리막이 되는 것을 특징으로 한다.
본 발명은 종래 LOCOS방법에서 발생되는 버즈 빅 현상이 발생되지 않고, 엑티브 영역을 목적하는 크기로 얻을 수 있으며 필드 산화막 형성시 발생되는 문제점을 해소 하고, 절연 특성이 우수하고 소자의 집적도가 높은 반도체 소자의 소자 분리막 형성 방법을 제공하고자 한다.

Description

반도체 소자의 소자분리막 형성 방법{Method of forming isolation layer in a semiconductor}
본 발명은 반도체 소자의 소자분리막 형성 방법에 관한 것으로, 특히 실리콘의 에피성장(SEG;Selective Epi Growth)에 의한 소자 분리막 형성방법에 관한 것이다.
반도체 소자의 소자분리막은 집적소자를 구성하는 개별 소자를 전기적 및 구조적으로 서로 분리시켜 각 소자가 인접한 소자로부터 간섭받지 않고 독자적으로 기능을 수행할 수 있도록 한다.
종래 반도체 소자의 소자 분리막 형성방법을 도 1a 내지 도 1c를 참조하여 설명하면 다음과 같다.
도 1a 및 도 1c에 도시된 반도체 소자의 소자분리막 형성방법은 종래 LOCOS(LOCal Oxidation of Silicon) 공정에 관한 것이다.
도 1a를 참조하면, 반도체 기판(1) 상에 패드산화막(2)을 100 내지 250Å의 두께로 형성한 후 언도프트(Undoped)폴리실리콘막(3)을 SiH4가스를 이용한 감압 화학기상증착 방법으로 약 500Å의 두께로 형성한다. 그후, 질화막(4)을 750 내지 850℃에서 SiH2Cl2/NH3가스를 이용한 감압 화학기상증착방법으로 1500 내지 2000Å의 두께로 형성한다.
도 1b는 감광막을 이용한 마스크 및 식각공정으로 소자분리영역의 패드산화막(2)을 노출 시킨 상태의 단면도이다.
도 1c를 참조하면, 소자 분리를 위한 필드산화막(5)을 1100℃에서 3000 내지 3500Å의 두께로 형성한다. 그후 H3PO4식각제를 이용하여 질화막(4)을 제거한 후 건식식각방법으로 폴리실리콘막(3)을 순차적으로 제거한다. 이때 필드산화막(5) 형성시 일반적으로 버즈빅(Bird's Beak : A)이 발생되어 엑티브 영역이 좁아지므로 고집적 소자에 요구되는 엑티브 영역을 확보 할 수 없는 문제점이 발생된다.
따라서, 본 발명은 종래 LOCOS방법과는 달리 버즈 빅 현상이 발생되지 않고, 엑티브 영역을 목적하는 크기로 얻을 수 있으며 필드 산화막 형성시 발생되는 문제점을 해소 하고, 절연 특성이 우수하고 소자의 집적도가 높은 반도체 소자의 소자 분리막 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 실리콘 기판 상부에 실리콘막을 형성한 후 상기 실리콘막을 산화하여 산화막을 형성하는 단계와, 상기 산화막 상부에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 실리콘 기판이 노출 되도록 상기 산화막을 식각하는 단계와, 상기 감광막 패턴을 제거한 후 어닐 공정을 실시하는 단계와, 상기 노출된 실리콘 기판 상부면에 실리콘 에피 성장층을 형성하는 단계와, 전체 상부면에 평탄화공정을 실시하여 상기 실리콘 에피 성장층은 엑티브 영역이 되고, 상기 산화막은 소자 분리막이 되는 것을 특징으로 한다.
도 1a 내지 1c는 종래 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도.
도 2a 내지 도 2e는 본 발명에 따른 반도체소자의 소자 분리막 형성방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
1 및 11 : 실리콘 기판 2 : 패드 산화막
3 : 폴리실리콘막 4 : 질화막
12 : 산화막 13 : 감광막
14 : 실리콘 에피성장층
이하, 첨부된 도면을 참조하여 본 발명의 제 1 및 2 실시예를 설명하기로 한다.
도 2a 내지 도 2e는 본 발명에 따른 반도체 소자의 소자분리막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a 내지 도 2e에서 도 2d를 제외한 도면을 참조하여 본 발명의 제 1 실시예를 설명하면 다음과 같다.
도 2a를 참조하면, 실리콘 기판(11) 전체 상부면에 1000 내지 3000Å 두께로 실리콘막을 형성한 후 습식, 건식 및 약습식 분위기에서 산화공정을 실시하여 산화막(12)을 형성한다. 이때, 상기 실리콘막은 결정질 및 비정질의 실리콘막 중 어느 하나를 LPCVD(Low Pressure Chemical Vapor Deposition) 및 PECVD(Plasma Enhanced CVD)방법 중 어느 하나의 방법으로 형성한다.
도 2b는 산화막(12) 상부면에 엑티브 영역을 확보하기 위하여 감광막(13)을 패터닝 한 상태의 도면이다.
도 2c를 참조하면, 건식식각방법으로 엑티브 영역상에 있는 산화막(12)을 제거하여 실리콘 기판(11)을 노출 시킨다. 그 후 건식식각시 손상된 실리콘 기판(11)의 결함을 배제하기 위하여 비활성가스인 Ar 및 He가스 분위기에서 어닐링한다.
그리고, 노출된 실리콘 기판(11)상에 선택적 에피성장방법으로 실리콘 에피 성장층(14)을 산화막(12) 두께의 약 1/2로 형성한다. 이때, 실리콘 에피 성장층(14)은 CVD 방법으로 염소가스가 함유된 SiCl4, SiHCl3및 SiH2Cl2가스 중 어느 하나의 반응가스를 이용하여 형성한다.
도 2e는 물리화학연마공정 또는 건식 식각공정으로 단차를 줄인 상태의 단면도로서, 에피 성장층(14)은 엑티브 영역이 되고, 산화막(12A)은 소자 분리막이 된다.
도 2a 내지 도 2e에서 도 2c를 제외한 도면을 참조하여 본 발명의 제 2 실시예를 설명하면 다음과 같다.
제 1 실시예의 도 2a 및 도 2b와 동일한 과정을 진행한 후 도 2d에 도시된 바와 같이 비선택적 에피성장방법으로 전면에 실리콘 에피 성장층(14)을 형성한다. 이때, 실리콘 에피 성장층(14)의 성장 속도는 노출된 실리콘기판(11)에서 보다 빠르게 성장한다. 따라서, 도 2d에 도시된 바와 같이 실리콘 기판(11) 상부의 실리콘 에피성장층(14)이 산화막(12A) 상부의 실리콘 에피성장층(14) 보다 높이 성장된다.
그후, 도 2e에 도시된 바와같이 물리화학연마공정 또는 건식식각공정으로 단차를 줄여 에피 성장층(14)은 엑티브 영역이 되고, 산화막(12A)은 소자 분리막이 된다.
상술한 바와 같이, 본 발명은 종래의 LOCOS 방식과는 달리 버즈 빅이 원천적으로 발생되지 않으므로 엑티브 영역을 충분히 확보할 수 있다. 또한, 절연층 형성시 결함이 발생하지 않으므로 절연특성이 향상되고, 후속공정의 마진 확보에 용이하다. 그리고, 종래 LOCOS 공정에 비해 공정수가 줄어 들어 비용이 절감된다. 따라서, 소자 분리 특성이 극대화 되어 반도체소자의 신뢰성 및 수율이 향상되는 효과가 있다.

Claims (8)

  1. 실리콘 기판 상부에 실리콘막을 형성한 후 상기 실리콘막을 산화하여 산화막을 형성하는 단계와,
    상기 산화막 상부에 감광막 패턴을 형성한 후 상기 감광막 패턴을 마스크로 이용한 식각공정으로 상기 실리콘 기판이 노출 되도록 상기 산화막을 식각하는 단계와,
    상기 감광막 패턴을 제거한 후 어닐 공정을 실시하는 단계와,
    상기 노출된 실리콘 기판 상부면에 실리콘 에피 성장층을 형성하는 단계와,
    전체 상부면에 평탄화공정을 실시하여 상기 실리콘 에피 성장층은 엑티브 영역이 되고, 상기 산화막은 소자 분리막이 되는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  2. 제 1 항에 있어서.
    상기 실리콘막은 1000 내지 3000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 2 항에 있어서,
    상기 실리콘막은 결정질 및 비정질 실리콘막 중 어느 하나를 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  4. 제 2 항에 있어서,
    상기 실리콘막은 LPCVD 및 PECVD 방법 중 어느 하나의 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제 1 항에 있어서,
    상기 실리콘 에피 성장층은 비선택적 에피 성장방법 및 선택적 에피성장방법 중 어느 하나를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성 방법.
  6. 제 1 에 있어서,
    상기 어닐 공정은 비활성 가스인 Ar가스 및 He가스 중 어느 하나의 분위기에서 실시하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제 1 항에 있어서,
    상기 실리콘 에피 성장층은 CVD 방법으로 염소가스가 함유된 SiCl4, SiHCl3및 SiH2Cl2가스 중 어느 하나의 반응가스를 이용하여 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성방법.
  8. 제 1 항에 있어서,
    상기 평탄화공정은 건식식각공정 및 물리화학연마공정 중 어느 하나의 방법을 이용하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
KR1019990023710A 1999-06-23 1999-06-23 반도체 소자의 소자분리막 형성방법 Withdrawn KR20010003417A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023710A KR20010003417A (ko) 1999-06-23 1999-06-23 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023710A KR20010003417A (ko) 1999-06-23 1999-06-23 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20010003417A true KR20010003417A (ko) 2001-01-15

Family

ID=19594541

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023710A Withdrawn KR20010003417A (ko) 1999-06-23 1999-06-23 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20010003417A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806351B1 (ko) * 2007-02-16 2008-02-27 삼성전자주식회사 반도체 장치의 형성 방법
US7709356B2 (en) 2006-10-02 2010-05-04 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing a memory device using the same
KR101673124B1 (ko) 2016-02-12 2016-11-07 서철상 펀치 파손 방지용 vcm커버 사이드홀 가공장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709356B2 (en) 2006-10-02 2010-05-04 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing a memory device using the same
KR100806351B1 (ko) * 2007-02-16 2008-02-27 삼성전자주식회사 반도체 장치의 형성 방법
US8008172B2 (en) 2007-02-16 2011-08-30 Samsung Electronics Co., Ltd. Methods of forming semiconductor devices including multistage planarization and crystalization of a semiconductor layer
KR101673124B1 (ko) 2016-02-12 2016-11-07 서철상 펀치 파손 방지용 vcm커버 사이드홀 가공장치

Similar Documents

Publication Publication Date Title
US6071792A (en) Methods of forming shallow trench isolation regions using plasma deposition techniques
KR100315441B1 (ko) 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100406580B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100355034B1 (ko) 선택적 에피택셜 성장층을 가진 반도체 장치 및 그 소자분리방법
US5891789A (en) Method for fabricating isolation layer in semiconductor device
KR20010003417A (ko) 반도체 소자의 소자분리막 형성방법
KR100209714B1 (ko) 반도체소자의 격리막 및 이의 형성방법
KR100475025B1 (ko) 반도체소자의 소자분리절연막 형성방법
KR100510994B1 (ko) 복합 반도체소자의 소자분리막 형성방법
KR100328265B1 (ko) 반도체 소자 분리를 위한 트렌치 제조 방법
KR20030059482A (ko) 반도체 소자의 소자분리막 형성방법
KR100419877B1 (ko) 반도체 장치의 소자 분리 방법
KR100845227B1 (ko) 소자 분리막 형성 방법
KR20000004213A (ko) 반도체 소자의 소자 분리막 형성방법
JP2004260151A (ja) 半導体装置の製造方法
KR100252768B1 (ko) 반도체장치의 소자분리막 형성방법
KR100315019B1 (ko) 반도체장치의소자분리방법
KR100511917B1 (ko) 반도체 소자의 소자분리막 형성방법
US6780774B2 (en) Method of semiconductor device isolation
KR100473728B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100233266B1 (ko) 반도체 장치의 소자 분리막 형성방법
KR100324938B1 (ko) 에피택시 측면 과도성장 공정을 이용한 피비에스오아이웨이퍼의 제조방법
TW388103B (en) Method of forming field oxide layer with double sidewall layer
KR19990060888A (ko) 반도체 소자의 소자 분리막 형성 방법
KR19990057423A (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000