KR20010003468A - 반도체 소자의 오버레이 측정패턴 형성방법 - Google Patents

반도체 소자의 오버레이 측정패턴 형성방법 Download PDF

Info

Publication number
KR20010003468A
KR20010003468A KR1019990023765A KR19990023765A KR20010003468A KR 20010003468 A KR20010003468 A KR 20010003468A KR 1019990023765 A KR1019990023765 A KR 1019990023765A KR 19990023765 A KR19990023765 A KR 19990023765A KR 20010003468 A KR20010003468 A KR 20010003468A
Authority
KR
South Korea
Prior art keywords
film
semiconductor device
outer box
forming
measurement pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1019990023765A
Other languages
English (en)
Inventor
박규동
권원택
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990023765A priority Critical patent/KR20010003468A/ko
Publication of KR20010003468A publication Critical patent/KR20010003468A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/501—Marks applied to devices, e.g. for alignment or identification for use before dicing
    • H10W46/503—Located in scribe lines

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 전면식각 후 오버레이 정확도를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법을 제공한다.
본 발명에 따라, 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하고, 반도체 기판 전면에 제 1 막을 형성한다. 그런 다음, 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스킹하는 포토레지스트 패턴을 형성하고, 다이의 제 1 막을 전면식각한다. 그런 다음, 포토레지스트 패턴을 제거하여 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하고, 기판 전면에 제 2 막을 형성한 후, 외부박스 내의 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성한다. 본 실시예에서, 제 1 막은 포토레지스트막이고, 제 2 막은 산화막이다.

Description

반도체 소자의 오버레이 측정패턴 형성방법{method of forming overlay measurement pattern for semiconductor device}
본 발명은 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것으로, 특히 오버레이 정확도(overlay accuracy)를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법에 관한 것이다.
오버레이 정확도란 디바이스의 프로세스 스텝의 진행시 전(前)스텝 및 현(現)스텝간의 정렬상태를 나타내는 지수로서 마스크 제작시 발생하는 에러와 디바이스의 프로세스 및 시스템 에러에 의해 영향을 받는다. 이러한 오버레이 정확도를 측정하기 위하여, 다이(die) 사이를 분할하는 스크라이브 라인(scribe line) 내에 버니어(vernier)와 같은 오버레이 측정패턴을 형성한다. 일반적으로 오버레이 측정패턴은 전스텝에서 형성된 외부박스와 현스텝에서 형성된 내부박스로 이루어진다.
도 1a 내지 도 1e는 종래의 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도이다.
도 1a를 참조하면, 반도체 기판(10)의 스크라이브 라인 상에 산화막을 증착하고 패터닝하여 산화막 패턴(11)을 형성하고, 도 1b에 도시된 바와 같이, 기판 전면에 폴리실리콘막(12)을 형성한다. 그런 다음, 폴리실리콘막(12)의 전면 식각하여 도 1c에 도시된 바와 같이 산화막 패턴(11)의 측벽에 외부박스(12A)를 형성한다.
도 1d에 도시된 바와 같이, 기판 전면에 산화막(13)을 증착하고, 외부박스(12A) 중앙의 산화막(13) 상부에 포토레지스트막을 도포하고 노광 및 현상하여 내부박스(14)로서 포토레지스트 패턴을 형성한다.
한편, 도 2는 상기한 오버레이 측정패턴을 나타낸 평면도로서, 도 2에 도시된 바와 같이, 외부박스(12A)와 내부박스(14) 사이의 수평거리(X1, X2) 및 수직거리 (Y1, Y1)를 이용하여 오버레이 정확도를 측정한다.
그러나, 전면식각에 의해 외부박스(11)의 손상이 야기되어 프로파일이 균일하지 못하기 때문에 오버레이 측정 장비의 측정오차가 증폭되어 오버레이 불량을 유발하여 재작업 회수 및 검사시간이 증가됨으로써, 생산성이 저하될 뿐만 아니라 수율 및 신뢰성이 저하된다.
따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 전면식각 후 오버레이 정확도를 향상시킬 수 있는 반도체 소자의 오버레이 측정패턴 형성방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1e는 종래의 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도.
도 2는 종래의 반도체 소자의 오버레이 측정패턴을 나타낸 평면도.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도.
도 4는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴을 나타낸 평면도.
(도면의 주요 부분에 대한 부호의 설명)
30 : 반도체 기판 31 : 산화막 패턴
32 : 폴리실리콘막 32A : 외부박스
33 : 산화막 34 : 내부박스
상기한 본 발명의 목적을 달성하기 위하여, 본 발명에 따라, 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하고, 반도체 기판 전면에 제 1 막을 형성한다. 그런 다음, 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스킹하는 포토레지스트 패턴을 형성하고, 다이의 제 1 막을 전면식각한다. 그런 다음, 포토레지스트 패턴을 제거하여 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하고, 기판 전면에 제 2 막을 형성한 후, 외부박스 내의 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성한다.
본 실시예에서, 제 1 막은 포토레지스트막이고, 제 2 막은 산화막이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.
도 3a 및 도 3f는 본 발명의 실시예에 따른 반도체 소자의 오버레이 측정패턴 형성방법을 설명하기 위한 단면도이다.
도 3a를 참조하면, 반도체 기판(30)의 스크라이브 라인 상에 산화막을 증착하고 패터닝하여 산화막 패턴(31)을 형성하고, 도 3b에 도시된 바와 같이, 기판 전면에 폴리실리콘막(32)을 형성한다. 그리고 나서, 도 3c에 도시된 바와 같이, 기판(30) 전면에 포토레지스트막을 도포하고 노광 및 현상하여 스크라이브 라인을 마스킹하는 제 1 포토레지스트 패턴(33)을 형성한다.
그런 다음, 기판(30)의 셀 영역(미도시)에서 노출된 폴리실리콘막(32)을 전면 식각한 후, 도 3d에 도시된 바와 같이, 제 1 포토레지스트 패턴(33)을 제거하여 스크라이브 라인 상의 폴리실리콘막(32)을 노출시킨다. 즉, 노출된 폴리실리콘막 (32)이 외부박스(32A)가 되는데, 전면식각시 외부박스(32A)가 제 1 포토레지스트 패턴(33)에 의해 보호되기 때문에, 외부박스(32A)의 프로파일이 균일하다.
도 3e를 참조하면, 기판 전면에 산화막(33)을 증착하고, 산화막(33) 상부에 포토레지스트막을 도포하고 노광 및 현상하여, 도 3f에 도시된 바와 같이, 외부박스(32A)의 중앙에 내부박스(34)로서 제 2 포토레지스트 패턴을 형성한다.
한편, 도 4는 상기한 오버레이 측정패턴을 나타낸 평면도로서, 도 4에 도시된 바와 같이, 외부박스(32A)와 내부박스(34) 사이의 수평거리(X1, X2) 및 수직거리 (Y1, Y1)를 이용하여 오버레이 정확도를 측정한다.
상기한 본 발명에 의하면, 전면식각시 외부박스가 포토레지스트 패턴에 의해 보호되기 때문에, 전면식각에 의한 외부박스의 손상이 방지되어 프로파일이 균일하다. 이에 따라, 전면식각 후 오버레이 측정 장비의 측정오차가 제거되어 오버레이 정확도가 향상됨으로써 생산성이 증가될 뿐만 아니라 소자의 수율 및 신뢰성이 향상된다.
또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.

Claims (3)

  1. 다이와 다이사이를 분할하는 스크라이브 라인을 구비한 반도체 기판을 제공하는 단계;
    상기 반도체 기판 전면에 제 1 막을 형성하는 단계;
    상기 제 1 막 상에 스크라이브 라인 상의 제 1 막을 마스킹하는 포토레지스트 패턴을 형성하는 단계;
    상기 다이의 제 1 막을 전면식각하는 단계;
    상기 포토레지스트 패턴을 제거하여 상기 스크라이브 라인 상의 제 1 막을 노출시켜 외부박스를 형성하는 단계;
    상기 기판 전면에 제 2 막을 형성하는 단계; 및
    상기 외부박스 내의 상기 제 2 막 상에 포토레지스트 패턴으로 이루어진 내부박스를 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
  2. 제 1 항에 있어서, 상기 제 1 막은 포토레지스트막인 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
  3. 제 1 항에 있어서, 상기 제 2 막은 산화막인 것을 특징으로 하는 반도체 소자의 오버레이 측정패턴 형성방법.
KR1019990023765A 1999-06-23 1999-06-23 반도체 소자의 오버레이 측정패턴 형성방법 Withdrawn KR20010003468A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990023765A KR20010003468A (ko) 1999-06-23 1999-06-23 반도체 소자의 오버레이 측정패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990023765A KR20010003468A (ko) 1999-06-23 1999-06-23 반도체 소자의 오버레이 측정패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20010003468A true KR20010003468A (ko) 2001-01-15

Family

ID=19594634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990023765A Withdrawn KR20010003468A (ko) 1999-06-23 1999-06-23 반도체 소자의 오버레이 측정패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20010003468A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915064B1 (ko) * 2007-09-28 2009-09-02 주식회사 하이닉스반도체 오버레이 버니어 및 그 형성 방법
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100915064B1 (ko) * 2007-09-28 2009-09-02 주식회사 하이닉스반도체 오버레이 버니어 및 그 형성 방법
CN109817516A (zh) * 2017-11-21 2019-05-28 三星电子株式会社 具有重叠图案的半导体装置
CN109817516B (zh) * 2017-11-21 2024-02-02 三星电子株式会社 具有重叠图案的半导体装置

Similar Documents

Publication Publication Date Title
US5919714A (en) Segmented box-in-box for improving back end overlay measurement
US20050276465A1 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
US6936931B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
US8022560B2 (en) Overlay mark
KR970018320A (ko) 반도체 소자의 제조방법
US6399259B1 (en) Method of forming alignment marks for photolithographic processing
KR20010003468A (ko) 반도체 소자의 오버레이 측정패턴 형성방법
US20070035040A1 (en) Alignment error measuring mark and method for manufacturing semiconductor device using the same
CN115843179A (zh) 半导体结构及其制作方法、存储器
KR100505414B1 (ko) 정렬 키 형성 방법
KR100567053B1 (ko) 반도체 소자의 오버레이 측정패턴 형성방법
KR100262667B1 (ko) 반도체장치제조방법
KR100618689B1 (ko) 반도체 소자의 오버레이 버어니어 형성방법
KR20090079713A (ko) 반도체 장치의 오버레이 키 및 그 형성방법
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
KR100304441B1 (ko) 반도체소자의 정렬마크 형성방법
KR100843889B1 (ko) 반도체소자의 측정마크 및 그 형성방법
KR20080084185A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR100299516B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성방법
KR20000003610A (ko) 반도체소자의 정렬마크 형성방법
KR20100001661A (ko) 반도체 소자의 오버레이 버니어 형성 방법
KR20090121562A (ko) 반도체 소자의 오버레이 패턴 및 그의 제조 방법
KR20020052464A (ko) 반도체소자의 중첩정밀도 측정마크
KR20030003388A (ko) 반도체소자의 정렬마크 및 중첩도 측정마크의 제조방법
KR20060104830A (ko) 반도체 소자의 중첩정밀도 측정 마크

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000