KR20010062320A

KR20010062320A - 모놀리식 반도체 세라믹 전자부품

Info

Publication number: KR20010062320A
Application number: KR1020000075111A
Authority: KR
Inventors: 가와모토미츠토시; 니미히데아키; 고다마마사히로; 기시모토아츠시
Original assignee: 무라타 야스타카; 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 1999-12-10
Filing date: 2000-12-11
Publication date: 2001-07-07
Also published as: TW476970B; CN1174440C; DE10060942B4; CN1305194A; DE10060942A1; JP2001167906A; JP3498211B2; GB0029149D0; US20020105022A1; GB2362992A

Abstract

모놀리식 반도체 전자부품은, 서로 엇갈리게 적층된 바륨 티탄산염계 반도체 세라믹층 및 내부 전극층, 및 내부 전극층에 전기적으로 접속되도록 형성된 외부 전극을 포함한다. 각 내부 전극층의 두께 I에 대한 각 반도체 세라믹층의 두께 S의 비 S/I는 약 10~50이다. 내부 전극층은 니켈계 금속으로 구성되는 것이 바람직하다.

Description

모놀리식 반도체 세라믹 전자부품{Monolithic Semiconducting Ceramic Electronic Component}

본 발명은 모놀리식 반도체 세라믹 전자부품에 관한 것이며, 보다 구체적으로, 주성분으로 티탄산 바륨을 포함하고 정저항 온도 특성을 갖는 모놀리식 반도체 세라믹 전자부품에 관한 것이다.

티탄산 바륨계 반도체 세라믹은, 실온에서 저항률이 낮으며 큐리온도로 알려진 특정온도 이상의 온도에서 저항이 갑자기 증가하는 정저항 온도 특성(PTC 특성)을 가지며, 온도 제어, 과전류 방지, 및 등온 발열(isothermal heating)등의 용도로 널리 사용되어왔다. 무엇보다도, 회로의 과전류 방지를 위해 전자부품 내의 실온 온도저항값을 감소시키는 것이 요망된다. 특히, 유니버셜 시리얼 버스 (univeral serial bus)(USB) 컴퓨터 주변기기에 있어, 저항률이 낮고 내전압이 높은 소형 반도체 세라믹 전자부품에 대한 요구가 강하다.

상기 요구에 대해, 일본국 특개소 57-60802호에 개시된 모놀리식 반도체 세라믹 전자부품은, 주성분으로 티탄산 바륨을 포함하는 반도체 세라믹층 및 Pt-Pd 합금으로 구성된 내부 전극층을 서로 엇갈리게 적층하고, 일체로 소성한다. 상술한 적층구조를 구성함으로서, 반도체 세라믹 전자부품 내의 전극 면적이 크게 증가하며, 전자부품 자체의 크기는 감소될 수 있다.

또한, 일본국 특개소 6-151103호에 개시된, 모놀리식 반도체 세라믹 전자부품은 Pt-Pd 합금 대신에, Ni계 금속을 내부전극용 재료로 사용한다.

그러나, 일본국 특개소 57-60802호에 기재된 모놀리식 반도체 세라믹 전자부품은, 내부 전극층 및 반도체 세라믹층 사이의 저항 접촉(ohmic contact)이 작기 때문에, 실온에서 상대적으로 저항값이 높았다.

한편, 일본국 특개소 6-151103호에 개시된 모놀리식 반도체 세라믹 전자부품에 따르면, 대기에서 소성되는 경우, Ni계 금속을 사용하는 내부 전극용 재료는 산화되므로, 재료를 환원성 대기에서 소성한 후, Ni계 금속을 산화시키지 않는 온도에서 재산화처리를 하여야한다.

반도체 세라믹층 및 내부 전극층 사이의 저항 접촉을 얻을 수 있기 때문에, 얻어진 세라믹은 실온에서 낮은 저항값을 보인다.

그러나, Ni계 금속이 산화되는 것을 방지하기 위하여, 저온으로 재산화를 해야하기 때문에, 저항률 변화폭이 약 10% 이하가 된다.

따라서, 본 발명의 목적은, 전자부품 자체의 크기를 줄일 수 있고, 실온 저항값이 약 0.2Ω이하로 감소되며, 저항률 변화폭이 약 10% 이상이며, 내전압이 약 20V 이상으로 증가하는 모놀리식 반도체 전자부품을 제공하는 것이다.

도 1은 본 발명에 따른 모놀리식 반도체 세라믹 전자부품의 실시예를 보여주는 개략도이다.

본 발명에 따라, 모놀리식 반도체 전자부품은 서로 엇갈리게 적층된 티탄산 바륨계 반도체 세라믹층 및 내부 전극층, 및 내부 전극층에 전기적으로 접속되도록 형성된 외부 전극을 포함한다. 각 내부 전극층의 두께 I에 대한 각 반도체 세라믹층의 두께 S의 비 S/I는 약 10~50이 바람직하다.

반도체 세라미층의 두께 S는 인접 내부 전극층 사이의 거리와 일치한다.

본 발명의 모놀리식 반도체 세라믹 전자부품에 있어, 내부 전극층은 니켈계 금속으로 형성되는 것이 바람직하다.

상술한 구조를 갖는 본 발명의 모놀리식 반도체 세라믹 전자부품에 따르면, 전자부품의 크기를 줄일 수 있고, 실온 온도 저항이 감소하며, 저항률 변화폭이 증가하며, 내전압이 증가하는 모놀리식 반도체 전자부품을 제공할 수 있다. 즉, 내부 전극층의 두께 I에 대한 반도체 세라믹층 두께 S의 비 S/I를 약 10~50으로 설정함으로서, 실온 온도 저항값을 감소시키며, 저항률 변화폭을 증가시킬 수 있다. 그로 인해 내전압이 증가한다.

또한, 본 발명의 목적, 특징 및 이점들이 바람직한 실시예에 대한 다음 기술로부터 명백하다.

도 1에 도시된 모놀리식 반도체 세라믹 전자부품은 적층체(12)를 포함한다. 적층체(12)에서, 반도체 세라믹층(14) 및 내부 전극층(16)은 서로 엇갈리게 적층된다. 그런 경우, 각 내부 전극층(16)의 두께 I에 대한 각 반도체 세라믹층(14)의 두께(S)의 비 S/I를 약 10~50으로 설정하는 것이 바람직하다. 각 내부 전극층(16)의 단을 적층체(12)의 한 면과 다른 면에 엇갈리게 연장한다. 또한, 외부 전극(18a) 및 외부 전극(18b)을 적층체(12)의 한 면 및 다른 면에 각각 형성한다. 그런 경우, 외부 전극(18a)은 모든 다른 내부 전극층(16)에 접속되며, 다른 외부 전극(18b)은 나머지 내부 전극층(16)에 접속된다.

반도체 세라믹층(14)은 주성분으로 티탄산 바륨을 포함하는 반도체 재료로 구성되며, 필요에 따라, Ba는 부분적으로 Ca, Sr, Pb등으로 치환될 수 있고, Ti는 부분적으로 Sn, Zr등으로 치환할 수 있다. 반도체 세라믹층(14)에 반도체적 특성을 가하기 위해 반도체에 넣는 불순물(dopant)로서, La, Y, Sm, Ce, Dy, 또는 Gd 등의 희토류 원소, 또는 Nb, Ta, Bi, Sb, 또는 W 등의 전위 원소를 사용할 수 있다. 또한, 필요하다면, 산화물 또는 Si, Mn등을 포함하는 화합물을 반도체 세라믹층(14)에 첨가할 수 있다.

본 발명에 있어, 티탄산 바륨 분말을 합성하는 방법에 대한 제한은 없다. 예를 들어, 솔-겔 공정, 열수합성, 공침전법, 가수분해, 또는 고체상 합성을 사용할 수 있다. 그러나, 얻어진 티탄산 바륨 분말의 입자 크기는 약 1㎛ 이하가 바람직하고, XPS에 의해 관찰된 BaCO₃/BaO 비는 약 0.42 이하가 바람직하다.

본 발명에서, 반도체 세라믹층(14)의 세라믹 입자 크기의 제한이 없더라도, 내전압을 고려하여, 평균 세라믹 입자 크기를 약 2㎛ 이하로 하는 것이 바람직하다.

반도체 세라믹층(14)의 두께 S를 필요한 실온 저항값에 맞추더라도, 작고, 저항값이 작은 모놀리식 반도체 세라믹 전자부품을 얻기 위해서는, 두께 S를 약 100㎛이하로 설정하는 것이 바람직하다.

내부 전극층(16)용 재료로서, Ni계 금속, Mo계 금속, Cr계 금속, 또는 이들의 합금을 사용할 수 있다. 반도체 세라믹층(14)과의 저항 접촉의 신뢰도를 고려하여, Ni계 금속을 사용하는 것이 바람직하다.

외부 전극(18a, 18b)의 재료로서, Ag, Pd 또는 이들의 합금을 사용할 수 있더라도, 재료에 제한을 두지는 않는다.

다음으로, 실시예를 토대로 본 발명을 보다 상세히 설명한다.

실시예 1

우선, 0.2mol/ℓ의 바륨 수산화물 용매 15.40ℓ(Ba 3.079mol 포함) 및 0.35mol/ℓ의 Ti 알코사이드(alkoxide) 용매 7.58ℓ(Ti 2.655mol 포함)을 분리된 용기에 준비하였다. Ti 알코사이드 용매에서, Ti(O-Pr)₄(티타늄 테트라이소프로포사이드(titanium tetraisopropoxide))를 이소프로필 알콜(IPA)에 용해시켰다. 또한, 에탄올에 용해된 100cc의 란탄늄 염화물(La 0.00664mol 포함)을 Ti 알코사이드 용매에 균일하게 혼합하였다.

그런후, 반응을 일으키기 위하여 개별 용기에 있는 용매를 정적(static) 믹서로 혼합하였으며, 얻어진 용매를 3시간 동안 숙성(maturing) 용기에 보관하였다.다음으로, 탈수하고 클리닝을 한 후, 110℃에서 3시간 동안 건조시켰다. 그런후, 분쇄하여 La를 함유한 티탄산 바륨 분말을 얻었다. La를 함유한 미세한 티탄산 바륨 분말은 Ba/Ti의 비가 0.993이었고 La/Ti의 비가 0.0021이었다.

다음으로, 미세한 티탄산 바륨 분말을 1,100℃에서 2시간 동안 하소하였고, 유기 용매, 유기 바인더, 가소제등을 거기에 첨가하여 슬러리를 형성하였다. 닥터 블레이드 공정으로 슬러리를 주조하였으며, 그린 시트를 얻었다. Ni전극 페이스트를 그린 시트상에 스크린-인쇄함으로서, 내부 전극층을 형성하였다. 내부 전극층이 엇갈리어 노출되도록 그린 시트를 적층시켰으며, 압착 접합(pressure bonding)을 행한 후에, 절삭하여 적층체를 제조하였다. 또한, 내부 전극층이 인쇄되지 않은 더미 그린 시트(dummy green sheet)를 준비하였으며, 적층체의 각 상하부면에 걸쳐 압착 접합시켰다.

그런후, 적층체를 대기중에서 바인더 제거처리를 하였으며, 3/100의 수소/질소 비를 갖는 강한 환원성 대기에서 2시간 동안 소성하였다. 소성후에, 600~1,000℃의 대기에서 1시간 동안 재산화처리를 하였다. 그런후, 저항(ohmic) 은 페이스트를 도포하고, 대기중에서 베이킹하여 외부 전극을 형성하였으며, 이렇게하여, 모놀리식 반도체 세라믹 전자부품을 얻었다.

모놀리식 반도체 세라믹 전자부품에 있어서, 내부 전극층을 형성하기 위하여 도포된 Ni전극 페이스트의 두께, 및 반도체 세라믹층을 형성하기 위한 그린 시트의 두께는 다양하게 변할 수 있다. 또한, 적층할 반도체 세라믹층의 수를 다양하게 변화시켜, 실온 온도 저항을 조절한다.

각 모놀리식 반도체 세라믹 전자부품의 단면의 임의의 10개소(spot)를 선택함으로서, SEM을 사용하여, 상술한 바와같이 얻어진 각 모놀리식 반도체 세라믹 전자부품의 반도체 세라믹층의 두께 S 및 내부 전극층의 두께 I를 관찰하였고, 평균값을 찾았으며, 이렇게하여, 내부 전극층의 두께 I에 대한 반도체 세라믹층의 두께 S의 비 S/I를 산출하였다. 또한 상술한 것처럼 얻어진 모놀리식 반도체 세라믹 전자부품에 대해서, 실온 온도 저항값, 저항 변화폭, 및 내전압을 측정하였다. 실온 온도 저항값은, 디지털 전압계를 사용하여, 4단자법으로 측정하였다. 최대 저항값을 실온~250℃ 범위의 실온 저항값으로 나누고, 그 값의 상용대수를 사용하여, 저항 변화폭을 산출하였다. 소자가 파괴되기 직전에 사용된 최대 전압으로 내전압을 설정하였다. 그 결과가 표 1의 시료번호 1~5에 보여진다. 또한, 표 내의 *은 본 발명의 범위를 벗어난 시료를 나타낸다.

시료번호	반도체 세라믹층 두께 S/내부 전극층 두께 I	실온 저항값(Ω)	저항변화폭(유닛)	내전압(V)
*1	8	1.0	1.5	5
2	10	0.18	3.0	20
3	33	0.11	3.8	30
4	50	0.12	3.9	32
*5	72	0.14	2.8	16
*6	6	2.0	1.0	7
7	10	0.19	3.1	21
8	21	0.15	3.6	35
9	50	0.10	3.9	31
*10	65	0.11	2.9	14

실시예 2

시작재료로, 몰비 Ba/Ti = 1.002 및 Sm/Ti = 0.002를 만족하도록, 사마륨 질산염(samarium nitrate)용매를 칭량하였다. 그런 후, 볼 밀에서 순수(純水)(deionized water) 및 직경이 5mm인 PSZ 볼을 사용하여, 5시간 동안 혼합하였다. 다음으로, 증발건조를 행하였으며, 얻어진 분말을 1,150℃에서 2시간 동안 하소하였다. 유기 용매, 유기 바인더, 가소제등을 하소된 분말에 첨가하여, 슬러리를 형성한 후에, 닥터 블레이드 공정으로 슬러리를 주조하여 그린 시트를 얻었다. 제 1 실시예와 동일한 방법으로 모놀리식 반도체 전자부품을 제조하였고 그 평가를 하였다. 제 2 실시예에서 얻어진 결과가 표 1의 시료번호 6~10에 보여진다. 또한, *는 시료가 본 발명의 범위를 벗어남을 나타낸다.

표 1의 시료 번호 1 및 6에서 명백하듯이, 내부 전극층의 두께 I에 대한 반도체 세라믹층의 두께 S의 비 S/I가 10 이하이면, 실온 저항값이 증가하고, 저항 변화폭은 감소하며, 내전압은 감소한다. 표 1의 시료 번호 5 및 10에서 명백하듯이, 비율 S/I가 50을 초과하면, 저항 변화폭은 3.0 유닛 이하가 되며, 내전압은 20V보다 낮아진다.

상술한 것처럼, 본 발명에 따르면, 전자부품 자체의 크기를 줄일 수 있고, 실온 저항값을 0.2Ω이하로 줄이고, 저항 변화폭을 3.0 유닛이상으로 증가시키며, 내전압을 20V이상으로 증가시키는 모놀리식 반도체 전자부품을 얻을 수 있다.

본 발명의 모놀리식 반도체 전자부품에서, 내부 전극층이 니켈계 금속으로 구성되면, 반도체 세라믹층 및 내부 전극층을 서로 확실하게 저항 접촉시킬 수 있으며, 따라서 실온 저항값이 증가하는 것을 피하면서 저항 변화폭을 증가시킬 수 있다.

Claims

티탄산 바륨계 반도체 세라믹층;

상기 반도체 세라믹층과 서로 엇갈리게 적층된 내부 전극층; 및

상기 내부 전극층에 전기적으로 접속된 외부 전극을 포함하며,

상기 각 내부 전극층의 두께 I에 대한 상기 각 반도체 세라믹층의 두께 S의 비 S/I가 약 10~50인 것을 특징으로 하는 모놀리식 반도체 전자부품.
제 1항에 있어서, 상기 내부 전극층이 니켈계 금속을 포함하는 것을 특징으로 하는 모놀리식 반도체 전자부품.