KR20020002337A - 제어·감시 신호 전송 시스템 - Google Patents

Abstract

모국(母局; parent station) 출력부는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 변경함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 모국 입력부는 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를 감시 데이터 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출한다.

Description

제어·감시 신호 전송 시스템{Control and supervisory signal transmission system}

본 발명은 제어·감시 신호 전송 시스템에 관한 것으로, 특히, 제어부로부터의 병렬의 제어 신호를 직렬 신호로 변환하여 전송하여 떨어진 위치에 있는 기기의 피제어부측에서 직·병렬 변환하여 기기를 구동하고, 기기의 상태를 검출하는 센서부의 감시 신호를 병·직렬 변환하여 제어부측으로 전송하여 직·병렬 변환을 행하여 제어부에 공급하고, 클록 신호에 상기 제어 신호를 중첩하며, 또한 이들에 상기 감시 신호도 중첩하는 제어·감시 신호 전송 시스템에 관한 것이다.

시퀀스 컨트롤러, 프로그래머블 컨트롤러, 컴퓨터 등의 제어부로부터 제어 신호를 송신하여 떨어진 위치에 있는 다수의 피제어기기(예를 들면, 모터, 솔레노이드, 전자 밸브, 계전기, 사이리스터, 램프 등)를 구동 제어하는 동시에 각 기기의 상태를 검출하는 센서부(리드 스위치, 마이크로 스위치, 가압 버튼 스위치 등의 온, 오프의 상태)로부터의 감시 신호를 전송하여 제어부에 공급하는 것은 자동 제어의 기술분야에서 널리 사용되고 있다.

그와 같은 기술에 있어서, 제어부와 피제어부간 및 제어부와 센서부의 상호의 접속을 위해서 종래는 전원선, 제어 신호선, 접지선 등의 복수의 선을 사용하여 배선하였기 때문에 최근의 피제어 장치의 소형화에 따라 기기의 고밀도의 배치를 행하는 데에 있어서 배선작업이 곤란해지고, 배선 스페이스가 적어지며, 비용이 든다는 문제가 있었다.

이 문제를 해결하기 위한 방식으로서, 「신호의 직병렬 변환 방식」(일본 특원소 62-229978호) 및 「병렬의 센서 신호의 직렬 전송 시스템」(일본 특원소 62-247245호) 2개의 발명이 있다. 이들의 방식에 따르면, 전원을 포함하는 클록 신호의 선로에 각 클록 대응으로 1개(1비트)의 제어 신호(또는 센서 신호)를 중첩할 수 있기 때문에 제어 장치와 피제어 장치 사이의 전송 시스템이나 제어 장치와 센서 장치 사이의 전송 시스템의 배선을 적은 선로에 의해 실현할 수 있었다.

또한, 「제어·감시 신호 전송 방식」(일본 특원평 1-140826호)의 발명에 따르면, 모국(母局)에 입력 유닛과 출력 유닛을 접속하고, 모국으로부터 전원에 중첩한 클록 신호를 공통의 데이터 신호선으로 출력함으로써 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 간이한 구성으로 실현할 수 있었다. 즉, 적은 선로에 의해 구성할 수 있어 배선의 비용이 저가가 되고, 유닛의 접속 배치를 간단하게 할 수 있으며, 각 유닛에 대한 어드레스의 할당을 임의로 행할 수 있고, 따라서, 유닛의 추가, 삭제를 필요한 위치에서 자유롭게 행할 수 있었다.

상기한 종래의 구성에 따르면, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있었다. 그러나, 제어부로부터 피제어부로의 신호(이하, 제어 신호)와 센서부로부터 제어부로의 신호(이하, 감시 신호)가 공통의 데이터 신호선으로 출력되기 때문에 이들을 동시에 전송할 수 없었다. 즉, 제어 신호와 감시 신호는 서로 배타적으로밖에 전송할 수 없고, 동시에 쌍방향으로 전송할 수 없었다. 따라서, 공통의 데이터 신호선에 있어서의 전송의 시간으로서, 제어 신호를 전송하는 기간과 감시 신호를 전송하는 기간을 따로따로 둘 필요성이 있었다.

본 발명은 클록 신호에 제어 신호 및 감시 신호를 중첩하고, 해당 제어 신호를 소정의 듀티비의 2치 신호로 하고, 해당 감시 신호를 전류 신호로서 검출하는 제어·감시 신호 전송 시스템을 제공하는 것을 목적으로 한다.

또한, 본 발명은 클록 신호에 다중화한 제어 신호 및 감시 신호를 중첩하는 제어·감시 신호 전송 시스템을 제공하는 것을 목적으로 한다.

또한, 본 발명은 클록 신호에 소정의 듀티비의 2치 신호 및 전압 신호로 이루어지는 제 1 및 제 2 제어 신호를 중첩하고, 전류 신호로 이루어지는 감시 신호를 중첩하는 제어·감시 신호 전송 시스템을 제공하는 것을 목적으로 한다.

또한, 본 발명은 클록 신호에 소정의 듀티비의 2치 신호 및 전압 신호로 이루어지는 제 1 및 제 2 제어 신호를 중첩하고, 전류 신호 및 주파수 신호로 이루어지는 제 1 및 제 2 감시 신호를 중첩하는 제어·감시 신호 전송 시스템을 제공하는 것을 목적으로 한다.

도 1은 본 발명의 기본 구성도.

도 2는 본 발명의 신호 전송 설명도.

도 3 및 도 4는 본 발명의 기본 구성도.

도 5는 자국(子局; child station) 출력부의 일례의 구성도.

도 6 및 도 7은 모국의 일례에 대해서 도시하는 것으로서, 도 6은 그 구성도이고, 도 7은 도 6의 모국에 있어서의 파형도.

도 8 및 도 9는 자국 출력부의 일례에 대해서 도시하는 것으로서, 도 8은 그 구성도이고, 도 9는 도 8의 자국 출력부에 있어서의 파형도.

도 10 및 도 11은 자국 입력부의 일례에 대해서 도시하는 것으로서, 도 10은 그 구성도이고, 도 11은 도 10의 자국 입력부에 있어서의 파형도.

도 12는 모국에 있어서의 감시 신호의 검출의 설명도.

도 13은 본 발명의 신호 전송 설명도.

도 14 및 도 15는 모국의 다른 일례에 대해서 도시하는 것으로서, 도 14는 그 구성도이고, 도 15는 도 14의 모국에 있어서의 파형도.

도 16 및 도 17은 자국 출력부의 다른 일례에 대해서 도시하는 것으로서, 도16은 그 구성도이고, 도 17은 도 16의 자국 출력부에 있어서의 파형도.

도 18은 본 발명의 신호 전송 설명도.

도 19 및 도 20은 모국의 더욱 다른 일례에 대해서 도시하는 것으로서, 도 19는 그 구성도이고, 도 20은 도 19의 모국에 있어서의 파형도.

도 21 및 도 22는 자국 입력부의 더욱 다른 일례에 대해서 도시하는 것으로서, 도 21은 그 구성도이고, 도 22는 도 21의 자국 입력부에 있어서의 파형도.

도 23은 모국의 더욱 다른 일례의 구성도.

도 24는 본 발명의 다른 기본 구성도.

*도면의 주요부분에 대한 부호의 설명*

10: 제어부 11 : 자국

12 : 피제어 장치 13 : 모국

16 : 피제어부 17 : 센서부

101 : 입력 유닛 102 : 출력 유닛

135 : 모국 출력부 139 : 모국 입력부

137 : 라인 드라이버 141 : 라인 리시버

본 발명의 제어·감시 신호 전송 시스템은 공통의 구성으로서, 제어부와, 각각이 피제어부 및 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와, 제어부 및 데이터 신호선에 접속되는 모국과, 복수의 피제어 장치에 대응하여 형성되어 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국(子局)을 구비하여, 복수의 피제어 장치에 공통의 데이터 신호선을 통해서 제어부로부터의 제어 신호를 피제어부로 전송하며 또한 센서부로부터의 감시 신호를 제어부로 전송한다.

본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부와 모국 입력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 변경함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 모국 입력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를 해당 감시 데이터 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출함으로써, 직렬의 감시 신호의 각 데이터의 값을 추출하고, 이것을 감시 신호로 변환하여 제어부에 입력한다. 또한, 복수의 자국이 각각 자국 출력부와 자국 입력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 식별함으로써, 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 입력부는 타이밍 신호의 제어 하에서 대응하는 센서부의 값에 따라서 다른 전류 2치 레벨로 이루어지는 감시 데이터 신호를 형성하고, 이것을 감시 신호의 데이터의 값으로서 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제어 신호를 소정의 듀티비의 2치(전원전압의 레벨과 이 이외의 레벨) 신호로 하는 동시에 센서부로부터 제어부로의 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출한다. 이로서, 클록 신호에 제어 신호 및 감시 신호를 중첩할 수 있다. 따라서, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있는 동시에 제어 신호와 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 2배로 고속화할 수 있다.

또한, 본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부와 모국 입력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부로부터 입력되는 제 1 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이에 계속되는 전원전압의 레벨의 기간의 듀티비를 변경하고, 제어부로부터 입력되는 제 2 제어 데이터 신호의 각 데이터의 값에 따라서 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨을 전원전압과 다른 소정의 레벨 또는 유사 그라운드 레벨(pseudo ground level)로 함으로써, 제 1 및 제 2 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하고, 이들을 데이터 신호선으로 출력한다. 모국 입력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를 해당 감시 데이터 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출함으로써, 직렬의 감시 신호의 각 데이터의 값을 추출하고, 이것을 감시 신호로 변환하여 제어부에 입력한다. 또한, 복수의 자국이 각각 자국 출력부와 자국 입력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 식별함으로써 제 1 제어 데이터 신호의 각 데이터의 값을 추출하거나, 또는 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨이 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써 제 2 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 입력부는 타이밍 신호의 제어 하에서 대응하는 센서부의 값에 따라서 다른 전류 2치 레벨로 이루어지는 감시 데이터 신호를 형성하고, 이것을 감시 신호의 데이터의 값으로서 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제 1 제어 신호를 소정의 듀티비의 2치(전원전압의 레벨과 이 이외의 레벨) 신호로 하고, 제 2 제어 신호를 제 1 제어 신호의 전원전압의 레벨 이외의 레벨을 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨로 하는 동시에 센서부로부터 제어부로의 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출한다. 이로서, 클록 신호에 제 1및 제 2 제어 신호 및 감시 신호를 중첩할 수 있다. 따라서, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있는 동시에 다중화(2중화)한 제어 신호와 (다중화하지 않는) 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 3배로 고속화할 수 있다.

또한, 본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부와 모국 입력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부로부터 입력되는 제 1 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 변경하고, 제어부로부터 입력되는 제 2 제어 데이터 신호의 각 데이터의 값에 따라서 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨을 전원전압과 다른 소정의 레벨 또는 유사 그라운드 레벨로 함으로써, 제 1 및 제 2 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 이들을 데이터 신호선으로 출력한다. 모국 입력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 제 1 감시 데이터 신호를 해당 감시 데이터 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출하고, 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 주파수 신호로 이루어지는 제 2 감시 데이터 신호를 검출함으로써, 직렬의 제 1 및 제 2 감시 데이터 신호의 각 데이터의 값을 추출하고, 이들을 감시 신호로 변환하여 제어부에 입력한다. 또한, 복수의 자국이 각각 자국 출력부와 자국 입력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압의 레벨의 기간의 듀티비를 식별함으로써 제 1 제어 데이터 신호의 각 데이터의 값을 추출하거나, 또는 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨이 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써 제 2 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 입력부는 타이밍 신호의 제어 하에서 대응하는 센서부의 값에 따라서, 다른 전류 2치 레벨로 이루어지는 제 1 감시 데이터 신호 또는 주파수 신호로 이루어지는 제 2 감시 데이터 신호를 형성하고, 이들을 제 1 또는 제 2 감시 데이터 신호의 데이터의 값으로서 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제 1 제어 신호를 소정의 듀티비의 2치(전원전압의 레벨과 이 이외의 레벨) 신호로 하고, 제 2 제어 신호를 제 1 제어 신호의 전원전압의 레벨 이외의 레벨을 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨로 하는 동시에 센서부로부터 제어부로의 제 1 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출하는 동시에 제 2 감시 신호를 별도의 신호와 다른 주파수(및 진폭)의 신호로 한다. 이로서, 클록 신호에 제 1 및 제 2 제어 신호 및 제 1 및 제 2 감시 신호를 중첩할 수 있다. 따라서, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있는 동시에 다중화(2중화)한 제어 신호 및 다중화(2중화)한 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 즉, 제어 신호 및 감시 신호를 완전 2중화할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 4배로 고속화할 수 있다.

또한, 본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부와 모국 입력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 그 전반 또는 후반을 소정의 전원전압의 레벨로 하고, 그 후반 또는 전반을 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨로 함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 모국 입력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 주파수 신호를 검출함으로써, 직렬의 감시 신호의 각 데이터의 값을 추출하고, 이것을 감시 신호로 변환하여 제어부에 입력한다. 복수의 자국이 각각 자국 출력부와 자국 입력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의펄스형 전압 신호의 후반 또는 전반이 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써, 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 입력부는 타이밍 신호의 제어 하에서 대응하는 센서부의 값에 따라서, 주파수 신호를 형성하고, 이것을 감시 신호의 데이터의 값으로서, 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제어 신호를 전원전압의 레벨과 이 이외의 레벨(소정의 전압 레벨 또는 유사 그라운드 레벨)의 신호로 하는 동시에 센서부로부터 제어부로의 감시 신호를 별도의 신호와 다른 주파수(및 진폭)의 신호로 한다. 이로서, 클록 신호에 제어 신호 및 감시 신호를 중첩할 수 있다. 따라서, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있는 동시에 제어 신호와 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 2배로 고속화할 수 있다.

또한, 본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부와 모국 입력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부로부터 입력되는 제어 데이터신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨의 기간과 유사 그라운드 레벨의 기간의 듀티비를 변경함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 모국 입력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 주파수 신호를 검출함으로써, 직렬의 감시 신호의 각 데이터의 값을 추출하고, 이것을 감시 신호로 변환하여 제어부에 입력한다. 복수의 자국이 각각 자국 출력부와 자국 입력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 0클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨의 기간과 유사 그라운드 레벨의 기간의 듀티비를 식별함으로써, 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 입력부는 타이밍 신호의 제어 하에서 대응하는 센서부의 값에 따라서, 주파수 신호를 형성하고, 이것을 감시 신호의 데이터의 값으로서, 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제어 신호를 소정의 듀티비의 2치(전원전압의 레벨과 이 이외의 레벨) 신호로 하는 동시에 센서부로부터 제어부로의 감시 신호를 별도의 신호와 다른 주파수(및 진폭)의 신호로 한다. 이로서, 클록 신호에 제어 신호 및 감시 신호를 중첩할 수 있다. 따라서, 제어부와 피제어부 및 센서부간의 쌍방향의 고속의 신호 전송을 실현할 수 있는 동시에 제어 신호와 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 2배로 고속화할 수 있다.

또한, 본 발명의 제어·감시 신호 전송 시스템은 상술한 공통의 구성에 더하여, 더욱, 모국이 소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과 모국 출력부를 구비한다. 모국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨의 기간과 유사적이거나 또는 진정 그라운드 레벨(true ground level)의 기간의 듀티비를 변경함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 모국은 직렬의 펄스형 전압 신호의 출력에 앞서, 전원전압의 레벨로서 클록의 1 주기보다 긴 스타트 신호를 데이터 신호선으로 출력한다. 또한, 모국은 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여 엔드 신호를 출력한다. 복수의 자국이 각각 자국 출력부를 구비한다. 자국 출력부는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨의 기간과 유사적이거나 또는 진정 그라운드 레벨의 기간의 듀티비를 식별함으로써, 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부에 공급한다. 자국 출력부는 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 해당 어드레스의 데이터를 대응하는 피제어부에 공급한다.

본 발명의 제어·감시 신호 전송 시스템에 의하면, 제어부로부터 피제어부로의 제어 신호를 소정의 듀티비의 2치(전원전압의 레벨과 이 이외의 레벨) 신호로 한다. 이로서, 클록 신호에 제어 신호를 중첩할 수 있다. 따라서, 제어 신호를 공통의 데이터 신호선으로 출력할 수 있다. 이 결과, 공통의 데이터 신호선에 있어서 제어 신호를 확실하게 전파할 수 있다.

(제 1 실시예)

도 1, 도 3 및 도 4는 본 발명의 기본 구성도이고, 도 2는 본 발명의 신호 전송 설명도이다. 특히, 도 1은 본 발명의 제어·감시 신호 전송 시스템의 구성을 도시하고, 도 3은 그 모국의 구성을 도시하고, 도 4는 그 자국의 구성을 도시한다.

제어·감시 신호 전송 시스템은 도 1에 도시하는 바와 같이 제어부(10)와 각각이 피제어부(16) 및 피제어부(16)를 감시하는 센서부(17)를 포함하는 복수의 피제어 장치(12)로 이루어진다. 제어부(10)는 예를 들면 시퀀스 컨트롤러, 프로그래머블 컨트롤러, 컴퓨터 등으로 이루어진다. 피제어부(16)와 센서부(17)를 피제어 장치(12)라고 한다. 피제어부(16)는 피제어 장치(12)를 구성하는 여러가지의 부품, 예를 들면, 액추에이터, (스테핑)모터, 솔레노이드, 전자 밸브, 계전기, 사이리스터, 램프 등으로 이루어진다. 센서부(17)는 대응하는 피제어부(16)에 따라서 선택되어, 예를 들면, 리드 스위치, 마이크로 스위치, 가압 버튼 스위치 등으로 이루어지고, 온, 오프의 상태(2치 신호)를 출력한다.

제어·감시 신호 전송 시스템은 복수의 피제어 장치(12)에 공통의 데이터 신호선을 통해서 제어부(10)의 출력 유닛(102)으로부터의 제어 신호를 피제어부(16)로 전송하며, 또한, 센서부(17)로부터의 감시 신호(센서 신호)를 제어부(10)의 입력 유닛(101)으로 전송한다. 도 1에 도시하는 바와 같이 제어부(10)에 입출력되는 제어 신호 및 감시 신호는 복수 비트의 패럴렐(병렬) 신호이다. 한편, 데이터 신호선 상을 전송되는 제어 신호 및 감시 신호는 시리얼(직렬) 신호이다. 모국(13; 주국(主局))이 제어 신호에 대한 병렬/직렬 변환을 행하고, 감시 신호에 대한 직렬/병렬 변환을 행한다. 데이터 신호선은 제 1 및 제 2 데이터 신호선(D+ 및 D-)으로 이루어진다. 제 1 데이터 신호선(D+)은 후술하는 바와 같이 전원전압(Vx)의 공급, 클록 신호(CK)의 공급 및 제어 신호 및 감시 신호의 쌍방향의 동시의 전송에 이용된다. 제 2 데이터 신호선(D-)은 모국(13) 및 복수의 자국(11)에 공통의 (신호용의) 그라운드 레벨이 된다.

또, 이 예에 있어서는 복수의 자국(11; 의 자국 전원부(20))의 각각으로의 전원전압(Vx)의 공급을 위한 전력선(P)을 구비한다. 전력선(P)은 제 1 및 제 2 전력선(P₂₄및 P₀)으로 이루어진다. 후술하는 바와 같이 제 1 및 제 2 전력선(P₂₄)은 각각 전원전압(Vx; =24V) 및 복수의 자국(11)에 공통의 (전원용의) 그라운드 레벨(=0V)을 공급한다. 이를 위해서, 제 1 및 제 2 전력선(P24 및 P0)은 그 한쪽 끝(또는 양 끝)에서 로컬 전원(21)에 접속된다. 전력선(P)의 구성은 예를 들면 일본 특원평 1-140826호에 개시하는 바와 같은 구성으로 하면 좋다. 로컬 전원(21)의 전력 용량은 복수의 자국(11)의 수에 따라서 변경 가능해지고, 복수의 자국(11)의 각각이 충분히 동작할 수 있게 된다. 로컬 전원(21)은 모국(13) 내에 형성하여도 좋다.

이러한 신호 전송을 위해서, 도 1에 도시하는 바와 같이 제어·감시 신호 전송 시스템은 모국(13)과 복수의 자국(11)을 구비한다. 모국(13)은 제어부(10) 및 데이터 신호선에 접속된다. 복수의 자국(11)은 복수의 피제어 장치(12)에 대응하여 형성되고, 임의의 위치로 데이터 신호선에 접속되며, 또한, 대응하는 피제어 장치(12)에 접속된다. 복수의 자국(11)은 각각 자국 출력부(14)와 자국 입력부(15)를 구비한다. 자국 출력부(14)와 자국 입력부(15)를 자국(11)이라고 한다. 자국 출력부(14) 및 자국 입력부(15)는 각각 피제어부(16) 및 센서부(17)에 대응한다. 도 1에 도시하는 바와 같이 자국 입력부(15) 및 자국 출력부(14)에 입출력되는 제어 신호 및 감시 신호는 복수 비트의 패럴렐(병렬) 신호이다. 자국 출력부(14)가 제어 신호에 대한 직렬/병렬 변환을 행하고, 자국 입력부(15)가 감시 신호에 대한 병렬/직렬 변환을 행한다.

모국(13)은 도 3에 도시하는 바와 같이 타이밍 발생수단(132)과 모국 출력부(135)와 모국 입력부(139)를 구비한다. 도 3에는 모국 입력부(139) 및 모국 출력부(135)는 1개만 도시하지만, 모국 입력부(139)는 복수개 즉 n개(n≥1) 설치할 수 있고, 모국 출력부(135)도 마찬가지로 복수개 즉 m개(m≥1) 설치할 수 있다. 또, 이에 대응하여, 자국 출력부(14)는 m개, 자국 입력부(15)는 n개 설치하도록 하여도 좋다.

모국(13)은 발진기(131; OSC), 타이밍 발생수단(132), 모국 어드레스 설정수단(133)을 구비한다. 타이밍 발생수단(132)은 발진기(131)가 출력하는 발진 출력에 근거하여, 소정의 주기의 클록(CK)에 동기한 소정의 타이밍 신호를 발생시킨다.즉, 타이밍 발생수단(132)은 발생한 클록(CK)에 전원전압(Vx)을 중첩한다. 이를 위해서, 타이밍 발생수단(132)은 미리 정해진 일정한 레벨의 전원전압(Vx)을 발생시키기 위한 전원수단(도시하지 않음)을 구비한다. 예를 들면, 도 2의 어드레스(0)에 일부 점선으로 도시하는 바와 같이 듀티비 50%이고, 클록(CK)의 1 주기의 전반이 유사 그라운드 레벨(0+)이 되고, 후반이 전원전압(Vx)의 레벨이 된다. 이 전원전압을 포함하는 클록(CK)은 원칙적으로는 단자(13a)로 출력되어 제 1 데이터 신호선(D+)에 공급된다. 한편, 지기(earthing) 레벨(GND)의 신호는 단자(13b)로부터, 제 2 데이터 신호선(D-)으로 출력된다.

타이밍 발생수단(132)이 출력하는 전원전압을 포함하는 클록(CK)은 실제로는 모국 출력부(135)에 입력된다. 모국 출력부(135)는 제어 데이터 신호 발생수단(136), 라인 드라이버(137)를 구비한다. 출력 데이터부(134)는 제어부(10)로부터 입력되는 병렬의 제어 데이터 신호를 보유하고, 이것을 직렬의 데이터열로 변환하여 출력한다. 제어 데이터 신호 발생수단(136)은 출력 데이터부(134)로부터의 직렬의 데이터열의 각 데이터의 값을 전원전압을 포함하는 클록(CK)에 중첩한다. 도시와는 다르지만, 출력 데이터부(134)는 모국 출력부(135)에 포함된다고 생각하여도 좋다. 제어 데이터 신호 발생수단(136)의 출력은 출력 회로인 라인 드라이버(137)를 통해서 제 1 데이터 신호선(D+) 상으로 출력된다.

도 2에 도시하는 바와 같이 모국 출력부(135)는 타이밍 신호의 제어 하에서 클록(CK)의 1 주기마다 제어부(10)로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압(Vx)의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압(Vx)의 레벨의 기간의 듀티비를 변경함으로써, 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 전원전압(Vx)의 레벨 이외의 레벨은 예를 들면 유사 그라운드 레벨(0+)이다. 예를 들면, 0+=2V이다.

즉, 도 2에 있어서, 모국 출력부(135)는 예를 들면, 제어 데이터 신호의 데이터의 값이 「0」인 경우에는 해당 클록 전의 3/4 주기를 유사 그라운드 레벨(0+)로 하고, 해당 클록 후의 1/4 주기를 전원전압(Vx)의 레벨로 한다. 또한, 「1」인 경우에는 해당 클록 전의 1/4 주기를 유사 그라운드 레벨(0+)로 하고, 해당 클록 후의 3/4 주기를 전원전압(Vx)의 레벨로 한다. 즉, 제어 데이터 신호의 데이터의 값에 따라서, 클록의 듀티비가 변경된다. 이로서, 병렬의 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여 데이터 신호선으로 출력한다. 따라서, 예를 들면 제어 데이터 신호의 데이터의 값이 「0011」인 경우, 제어 데이터 신호 발생수단(136)의 출력은 도 2와 같이 된다(후술하는 감시 데이터 신호를 제외한 것이 된다). 또, 어드레스는 클록(CK)의 1 주기마다 할당된다.

한편, 제 1 데이터 신호선(D+) 상의 신호는 모국 입력부(139)에 받아들여진다. 모국 입력부(139)는 감시 신호 검출수단(1311), 감시 데이터 추출수단(1310)을 구비한다. 감시 신호 검출수단(1311)은 제 1 데이터 신호선(D+) 상의 신호를 받아들이고, 이것에 중첩되어 있는 감시 데이터 신호를 검출하여 출력한다. 감시 데이터 추출수단(1310)은 이 검출 출력을 타이밍 발생수단(132)으로부터의 전원전압을 포함하는 클록(CK)에 동기시켜서 (파형 정형하여) 출력한다. 입력 데이터부(138)는 검출된 감시 데이터 신호로 이루어지는 직렬의 데이터열을 병렬의 감시 데이터 신호로 변환하여 출력한다. 도시와는 다르지만, 입력 데이터부(138)는 모국 입력부(139)에 포함된다고 생각하여도 좋다.

도 2에 도시하는 바와 같이 모국 입력부(139)는 타이밍 신호의 제어 하에서 클록(CK)의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를, 해당 감시 데이터 신호와 전원전압(Vx)의 경합에 의해 생기는 전류 신호(Iis)의 유무로서 전원전압(Vx)의 레벨의 상승 시에 검출한다. 이로서, 직렬의 감시 신호의 각 데이터의 값을 추출하고, 이것을 감시 신호로 변환하여 제어부(10)에 입력한다. 따라서, 예를 들면 감시 데이터 신호의 데이터의 값이 「0101」인 경우, 감시 신호 검출수단(1311)의 출력(검출 전류)은 도 2와 같이 된다.

이상과 같이 복수의 자국(11)에 분배해야 할 제어 신호를 1개의 모국(13)으로부터 시리얼 신호(직렬의 펄스형 전압 신호)로서 데이터 신호선 상을 전송하기 때문에 해당 분배의 수단으로서, 어드레스 카운트 방식이 이용된다. 즉, 자국(11)에 송신(분배)해야 할 제어 데이터 신호의 데이터의 총수는 미리 알 수 있다. 그래서, 모든 제어 데이터 신호의 데이터의 각각에 1개의 어드레스가 할당된다. 자국(11)은 직렬의 펄스형 전압 신호로부터 클록(CK)을 추출하여 그 수를 카운트하고, 자국(自局)이 수신해야 할 제어 데이터 신호의 데이터에 할당된 (1 또는 복수의) 어드레스의 경우에 그 시점의 직렬의 펄스형 전압 신호의 데이터의 값을 제어신호로서 받아들인다. 또, 모국(13)에도 엔드 신호 형성을 위해서, 최종 어드레스가 할당된다.

어드레스의 카운트를 위한 최초 및 최후를 결정하기 위해서 각각 스타트 신호 및 엔드 신호가 형성된다. 모국(13)은 타이밍 발생수단(132)에 의해 직렬의 펄스형 전압 신호의 출력에 앞서, 스타트 신호를 형성하여 제 1 데이터 신호선(D+)으로 출력한다. 스타트 신호는 전원전압(Vx)의 레벨로서, 제어 신호와 식별 가능하도록 클록(CK)의 1 주기보다 긴 신호로 된다. 또한, 모국 어드레스 설정수단(133)은 해당 모국(13)에 할당된 어드레스를 보유한다. 모국(13)은 직렬의 펄스형 전압 신호로부터 추출한 클록(CK)을 카운트하여 미리 자기에게 할당된 어드레스를 추출하고, 그 시점에서 엔드 신호를 제 1 데이터 신호선(D+)으로 출력한다. 엔드 신호는 전압 Vx/2의 레벨로서, 클록(CK)의 1 주기보다 길고 스타트 신호보다 짧은 신호가 된다.

자국 출력부(14)는 도 4에 도시하는 바와 같이 전원전압 발생수단(140; CV), 라인 리시버(141), 제어 데이터 신호 추출수단(142), 자국 어드레스 설정수단(143), 어드레스 추출수단(144), 출력 데이터부(145)를 구비한다.

또, 자국 출력부(14)의 전원전압 발생수단(140)과 후술하는 자국 입력부(15)의 전원전압 발생수단(150; CV)으로 자국 전원부(20)를 구성한다. 자국 전원부(20)는 전원전압 발생수단(140 및 150)을 일체로 형성하여도 좋다. 또한, 전원전압 발생수단(140)과 자국 출력부(14) 및 전원전압 발생수단(150)과 자국 입력부(15)의 실제의 접속에 대해서는 도 8 및 도 10에 도시한다.

전원전압 발생수단(140; CV)은 도 5에 도시하는 바와 같이 DC(직류)-DC 컨버터이며, 해당 자국 출력부(14)를 구성하는 회로를 전기적으로 구동하기 위한 일정 레벨의 전원전압(Vcc)을 전력선으로부터 발생시킨다. 즉, 주로 전원선(P₂₄)의 전원전압(Vx)을 도 5에 도시하는 주지의 수단에 의해 평활하고 안정화함으로써 안정화된 전원전압(Vcc; 5V) 및 라인 리시버(141)로의 출력(12V)을 얻는다. 해당 자국 출력부(14)의 라인 리시버(141)로의 출력은 트랜스(T)에 의해 절연 분리되고, 전원전압(Vx)의 변동(노이즈)의 영향을 받지 않게 된다. 또한, 전원전압 발생수단(140)은 대응하는 피제어 장치(12)의 피제어부(16)를 전기적으로 구동하기 위한 전원전압(Vcc)도 직렬 펄스형 전압 신호로부터 발생한다. 즉, 도시하지 않지만, 전원전압 발생수단(140)이 피제어부(16)에 그 전원을 공급한다.

또, 실제는, 도시하지 않지만, 전원전압 발생수단(140)은 해당 자국 출력부(14)에 부수하는 소소비 전력의 회로(예를 들면, LED 표시 회로)를 전기적으로 구동하기 위한 전원전압(Vcc)을 직렬의 펄스형 전압 신호로부터 발생한다. 즉, 주로 제 1 데이터 신호선(D+) 상의 직렬의 펄스형 전압 신호의 후반의 전원전압(Vx)을 주지의 수단에 의해 평활하고 안정화함으로써 안정화한 전원전압(Vcc)을 얻는다.

입력 회로인 라인 리시버(141)는 제 1 데이터 신호선(D+) 상을 전송되는 신호를 받아들여서 제어 데이터 신호 추출수단(142)으로 출력한다. 제어 데이터 신호 추출수단(142)은 해당 신호로부터 제어 데이터 신호를 추출하여 어드레스 추출수단(144) 및 출력 데이터부(145)로 출력한다. 자국 어드레스 설정수단(143)은 해당 자국 출력부(14)에 할당된 자국 어드레스를 보유한다. 어드레스 추출수단(144)은 자국 어드레스 설정수단(143)에 보유된 자국 어드레스와 일치하는 어드레스를 추출하여 출력 데이터부(145)로 출력한다. 출력 데이터부(145)는 어드레스 추출수단(144)으로부터 어드레스가 입력되면, 제 1 데이터 신호선(D+) 상을 전송되는 (직렬) 신호 중에서 해당 시점에서 보유하고 있는 1 또는 복수의 데이터의 값을 병렬의 신호로서 대응하는 피제어부(16)로 출력한다. 즉, 출력 데이터부(145)는 제어 신호에 대한 직렬/병렬 변환을 행한다.

도 2에 도시하는 바와 같이 자국 출력부(14)는 타이밍 신호의 제어 하에서 클록(CK)의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨(유사 그라운드 레벨(0+))의 기간과 이에 계속되는 전원전압(Vx)의 레벨의 기간의 듀티비를 식별한다. 이로서, 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부(16)에 공급한다. 예를 들면, 해당 클록(CK) 전의 3/4 주기가 유사 그라운드 레벨(0+)인 경우에는 원래의 제어 데이터 신호의 데이터의 값으로서 「0」이, 1/4이 유사 그라운드 레벨(0+)인 경우에는 원래의 제어 데이터 신호의 데이터의 값으로서 「1」이 각각 추출된다. 따라서, 예를 들면 직렬의 펄스형 전압 신호가 도 2와 같은 경우, 제어 데이터 신호의 데이터의 값 「0011」이 추출된다. 그리고, 자국 출력부(14)는 해당 각 데이터의 값 중의 해당 자국(11)에 대응하는 데이터를 대응하는 피제어부(16)에 공급한다.

한편, 자국 입력부(15)는 도 4에 도시하는 바와 같이 전원전압발생수단(150; CV), 라인 리시버(151), 제어 데이터 신호 추출수단(152), 자국 어드레스 설정수단(153), 어드레스 추출수단(154), 입력 데이터부(155), 감시 데이터 신호 발생수단(156), 라인 드라이버(157)를 구비한다.

전원전압 발생수단(150) 내지 어드레스 추출수단(154)은 도 4로부터도 알 수 있는 바와 같이 전원전압 발생수단(140) 내지 어드레스 추출수단(144)과 거의 동일한 구성이며, 거의 동일한 동작을 한다. 전원전압 발생수단(150)은 해당 자국 입력부(15)를 구성하는 회로를 전기적으로 구동하고, 대응하는 피제어 장치(12)의 센서부(17)를 전기적으로 구동하는 전원전압(Vcc)을 전력선(P₂₄)으로부터 발생시킨다. 또한, 도시하지 않지만, 전원전압 발생수단(150)은 해당 자국 입력부(15)에 부수하는 소소비 전력의 회로(예를 들면, LED 표시 회로)를 전기적으로 구동하기 위한 전원전압(Vcc)을 제 1 데이터 신호선(D+) 상의 직렬의 펄스형 전압 신호로부터 발생시킨다.

입력 데이터부(155)는 대응하는 센서부(17)로부터 입력된 1 또는 복수의 (비트의) 데이터의 값으로 이루어지는 감시 신호를 보유한다. 입력 데이터부(155)는 어드레스 추출수단(154)으로부터 어드레스가 입력되면, 보유하고 있는 1 또는 복수의 데이터의 값을 미리 정해진 순서로 직렬의 신호로서 감시 데이터 신호 발생수단(156)으로 출력한다. 즉, 입력 데이터부(155)는 감시 신호에 대한 병렬/직렬 변환을 행한다. 감시 데이터 신호 발생수단(156)은 감시 신호의 데이터의 값에 따라서, 감시 데이터 신호를 출력한다. 감시 데이터 신호 발생수단(156)이 출력하는 감시 데이터 신호는 출력 회로인 라인 드라이버(157)에 의해, 제 1 데이터신호선(D+) 상으로 출력된다. 따라서, 감시 데이터 신호는 그 시점에서, 제 1 데이터 신호선(D+) 상으로 출력되고 있는 제어 신호의 데이터의 값에 중첩된다. 즉, 감시 데이터 신호는 직렬의 펄스형 전압 신호의 해당 자국(11)에 대응하는 데이터의 위치에 중첩된다. 바꾸어 말하면, 동일 어드레스의 제어 신호의 데이터 값에 동일 어드레스의 감시 신호의 데이터의 값이 중첩된다.

도 2에 도시하는 바와 같이 자국 입력부(15)는 타이밍 신호의 제어 하에서 대응하는 센서부(17)의 값에 따라서, 전원전압과 다른 2치 레벨로 이루어지는 감시 데이터 신호를 형성하고, 이것을 감시 신호의 데이터의 값으로서, 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다. 예를 들면, 감시 데이터 신호의 데이터의 값이 「1」인 경우에는 해당 클록(CK)의 1 주기에 있어서 소정의 위치에 감시 데이터 신호가 형성되어 중첩되고, 「0」인 경우에는 감시 데이터 신호가 형성되지 않고 중첩되어 있지 않다. 따라서, 예를 들면 감시 데이터 신호의 데이터의 값이 「0101」인 경우, 라인 드라이버(157)에 의한 감시 데이터 신호의 중첩의 결과, 상술한 바와 같이 감시 신호 검출수단(1311)의 출력(검출 전류)은 도 2와 같이 된다.

이하, 도 6 내지 도 11을 참조하여, 이 예의 구체적인 구성 및 동작에 대해서, 제어부(10)로부터의 제어 신호의 출력으로부터 제어부(10)로의 감시 신호의 입력까지를 순서에 따라 설명한다. 도 6은 모국(13)의 일례의 구성도이다. 도 7은 도 6의 모국(13)에 있어서의 파형도이다. 도 8은 자국 출력부(14)의 일례의 구성도이다. 도 9는 도 8의 자국 출력부(14)에 있어서의 파형도이다. 도 10은 자국 입력부(15)의 일례의 구성도이다. 도 11은 도 10의 자국 입력부(15)에 있어서의파형도이다. 또한, 이 예에 있어서의 쌍방향 전송의 파형은 도 2에 도시하는 것이 된다.

처음에 모국 출력부(135)에 대해서 설명한다. 도 6 및 도 7에 있어서, 타이밍 발생수단(132)이 스타트 신호(ST), 소정의 수의 클록(CK), 엔드 신호(END)를 출력한다. 스타트 신호(ST)는 예를 들면 제어부(10)로부터의 소정의 커맨드(도시하지 않음)의 입력에 따라서 출력된다(로 레벨이 된다). 또, 마찬가지로 제어부(10)로부터의 소정의 다른 커맨드(도시하지 않음)의 입력에 의해 타이밍 발생수단(132)이 정지된다. 스타트 신호(ST)는 클록(CK)과의 구별을 위해서 그 출력의 기간이 5t0이 된다. t0는 클록(CK)의 1 주기의 시간이다. 클록(CK)은 발진기(131)로부터의 발진 출력을 분주(分周)하여 소정의 주기로 형성한다. 클록(CK)은 출력(Dck)에 도시하는 바와 같이 스타트 신호(ST)에 연속하고, 이 후에 그 하강에 동기하여 출력이 개시되어, 소정의 수(어드레스의 수)만큼 출력된다. 이를 위해서, 타이밍 발생수단(132)은 카운트수단(도시하지 않음)을 구비한다. 즉, 카운트수단은 스타트 신호(ST)의 상승에서 카운트를 개시한다. 카운트수단의 카운트 출력이 소정의 값이 되면 클록(CK)의 출력은 정지된다. 엔드 신호(END)는 소정의 수(어드레스의 수)의 클록(CK)을 검출하고, 그 후 이것에 연속하여 출력된다. 이를 위해서, 타이밍 발생수단(132)은 비교수단을 구비한다(도시하지 않음). 즉, 비교수단은 카운트수단의 카운트 출력과 어드레스 설정수단(133)에 설정된 어드레스를 비교하여, 양자가 일치한 경우에 소정의 기간, 엔드 신호(END)를 출력한다. 엔드 신호(END)는 클록(CK)과의 구별을 위해서, 그 출력의 기간이 1.5t0이 된다. 엔드 신호(END)에의해 카운트수단은 리셋된다. 또한, 엔드 신호(END)의 종료에 동기하여, 다시 스타트 신호(ST)가 출력되고, 동일한 동작이 반복된다. 1회의 전송 주기(1개의 스타트 신호(ST)에서 그 직후의 엔드 신호(END)까지)에 있어서 전송되는 데이터 수에 대응한 수치가 어드레스의 최대치이고, 모국(13)의 어드레스이다. 1개의 데이터가 1클록에 대응한다.

예를 들면 어드레스(즉, 상술한 제어 신호의 데이터의 수)가 0 내지 31번지까지로 하면, 32비트의 패럴렐 데이터인 제어 신호(OUT0 내지 OUT31)가 출력 유닛(102)으로부터 출력 데이터부(134)에 입력된다. 이 경우, 출력 데이터부(134)는 32비트의 시프트 레지스터로 이루어지고, 스타트 신호(ST)의 하강을 계기로 하여, 클록(CK)에 동기하여 제어 신호(OUT0 내지 OUT31)를 시프트하고, 이 순서로 출력(Dops)으로서 출력한다. 또, 어드레스는 0 내지 63, 127, 255, ···이어도 좋다. 제어 신호(OUT0 내지 OUT31)의 입력은 예를 들면 스타트 신호(ST)에 동기하여 바뀐다(갱신된다). 최대의 어드레스(31번지)가 어드레스 설정수단(133)에 설정된다. 이로서, 제어 신호의 31번지의 데이터의 처리의 종료에 맞추어, 엔드 신호(END)가 신호선(Pck)으로 출력된다. 또, 어드레스 설정수단(133)은 도 6에 도시하는 바와 같이 가중된 스위치를 왼쪽으로부터 5자리수만큼 폐쇄함으로써, 하이 레벨 신호 「111110」이 형성되고, 31번지가 설정된다(그 외에 있어서도 마찬가지다).

출력(Dops)은 제어 신호(OUT0 내지 OUT31)의 데이터 값에 따라서, 1클록마다 하이 레벨(또는 「1」) 또는 로 레벨(또는 「0」)이 된다. 이로서, 예를 들면,「0011···」과 같이 출력된다. 출력(Dops)은 제어 데이터 신호 발생수단(136)에 입력된다. 스타트 신호(ST), 엔드 신호(END)도 제어 데이터 신호 발생수단(136)에 입력된다.

타이밍 발생수단(132)은 발진기(131)의 발진 출력을 분주함으로써, 클록(CK)의 주파수(fO)의 4배의 주파수(4f0)의 클록(4CK)을 형성한다. 데이터 펄스 신호 발생수단(136)은 클록(4CK)을 카운터(도시하지 않음)로 카운트하여, 제어 신호(OUT0 내지 OUT31)의 값(신호(Dops))이 「1」인 경우, 제 1 데이터 신호선(D+) 상에는 최초의 1개의 클록(4CK)의 주기만 유사 그라운드 레벨(0+)을 출력하고, 남은 3개의 클록(4CK)의 주기에는 하이 레벨(Vx)을 출력한다. 반대로, 「0」인 경우, 최초의 3개의 클록(4CK)의 주기에는 유사 그라운드 레벨(0+)을 출력하고, 남은 1개의 클록(4CK)의 주기만 하이 레벨(Vx)을 출력한다. 이로서, 데이터 펄스 신호 발생수단(136)은 클록(CK)을 제어 신호(OUT0 내지 OUT31)에 근거하여 (PWM) 변조한다.

데이터 펄스 신호 발생수단(136)의 출력은 2치(레벨 Vx와 0+)의 신호로서, 1개의 신호선(Pck)으로 출력된다. 신호선(Pck)으로 출력된 신호는 비교기(CMP)를 통해서 라인 드라이버(137)에 입력되고, 데이터 신호선(D+ 및 D-)으로 출력된다. 라인 드라이버(137)는 상보(complementary) 접속된 트랜지스터(TR1 및 TR2)에 의해 구성되어, 저 임피던스의 구동을 가능하게 한다. 트랜지스터(TR1)의 이미터에는 감시 신호 검출수단(1311)인 포토 커플러 PC가 접속된다. 비교기(CMP)는 출력(Pck)을 반전하고, 라인 드라이버(137)는 신호(출력(Pck)의 반전 신호)의 레벨변환 및 반전을 행한다. 라인 드라이버(137)는 그 출력의 진폭이 2V 내지 24V로 제한되고, 신호선(Pck)과 비슷한 신호를 출력한다. 따라서, 제 1 데이터 신호선(D+) 상의 신호도, 2치(레벨 Vx와 0+)의 신호이다. 또, 제 2 데이터 신호선(D-)의 전위는 0V(그라운드 레벨(0-))이다. 또한, 제 1 데이터 신호선(D+) 상에 스타트 신호(ST)는 전원전위(Vx)의 레벨의 신호로서 출력되어, 엔드 신호(END)는 유사 그라운드 레벨(0+)의 신호로서 출력된다.

다음으로, 자국 출력부(14)에 대해서 설명한다. 도 8 및 도 9에 있어서, 제 1 데이터 신호선(D+) 상의 신호는 주로 라인 리시버(141)에 입력된다. 전원전압 발생수단(140)은 상술한 바와 같이 전원(Vcc; 5V) 및 라인 리시버(141)로의 출력 12V를 생성한다.

라인 리시버(141)는 데이터 신호선에 접속되어 직렬의 펄스형 전압 신호에 따라서 해당 상태가 변화하는 제한 회로와 전류 제한 회로의 상태에 따라서 직렬의 펄스형 전압 신호를 검출하여 출력하는 포토 커플러 PC(1) 등으로 이루어진다. 전류 제한 회로는 트랜지스터(TR1 및 TR2) 등으로 이루어진다. 제너 다이오드(ZD1 및 ZD2)의 항복 전압은 각각 12V(PC(1), TR1 및 TR2로의 공급 전원 값) 및 16V(24V와 12V의 거의 중간의 값)이다. 전원전압 발생수단(140)에 접속되는 다이오드(D)는 전원전압 발생수단(140)으로부터의 전압을 정류하고, 제너 다이오드(ZD1)는 (12V의) 직류전압을 만든다. 제너 다이오드(ZD2)는 펄스형 전압 신호의 16V 이상을 검출한다.

라인 리시버(141)를 종래와 같이 포토 커플러 PC(1) 등만이 아니고, 전력선으로 형성한 전원전압을 공급하는 전원전압 발생수단(140) 및 상기 전류 제한 회로를 부가한 구성으로 함으로써, 데이터 신호선(D+ 및 D-) 상을 흐르는 전류(리시버전류)를 작게 할 수 있다. 즉, 포토 커플러 PC(1)를 구동하기 위해서 트랜지스터(TR1 및 TR2)에 있어서 소비하는 정전류를 전원전압 발생수단(140)으로부터 얻고 있다. 이 정전류는 전력선과는 트랜스에 의해 분리되어 있기 때문에 노이즈의 영향을 받지 않는다. 따라서, 제 1 데이터 신호선(D+)에 결합할 수 있는 자국(11)의 수(팬아웃)를 증가시킬 수 있다. 또한, 상기 전류 제한 회로를 도시하는 바와 같이 정전류 회로로서 구성하는 동시에 제 1 데이터 신호선(D+)과 트랜지스터(TR1)의 베이스 사이에 제너 다이오드 및 고저항을 접속함으로써, 상기 전류 제한 회로에서의 전류소비를 극히 작게 하며 또한 안정화하고 있다.

클록(CK)이 중첩된 제어 신호(out0 내지 out31; 직렬의 펄스형 전압 신호)를 고려하면, 포토 커플러 PC(1)는 제 1 데이터 신호선(D+) 상의 신호가 16V 이상인 경우에 로 레벨 신호를 출력하고, 이 이외의 경우에 하이 레벨 신호를 출력한다. 이것의 반전 신호가 신호(d0)이다. 즉, 복조된 제어 신호의 데이터의 값이다. 이것은 위상 변조된 클록(CK)을 포함한다고 생각하여도 좋다. 라인 리시버(141)의 출력에 근거하여 형성된 신호(d0) 등이 프리셋 가산 카운터(1432) 및 시프트 레지스터(144)에 입력된다. 신호(d0)의 파형은 도 9에 도시하는 바와 같이 제어 신호(out0 내지 out31)에 근거하여 (PWM) 변조된 클록(CK)의 파형이 된다. 또, CV로부터 전원(Vcc)이 공급되어 있기 때문에 신호(d0)의 하이 레벨 신호의 값은 5V이다.

이에 앞서, 스타트 신호(ST)가 마찬가지로 신호(d0)의 하이 레벨로서 검출되어, 온 딜레이 타이머(Ton; on delay timer)에 입력된다. 해당 지연은 3t0가 된다. 즉, 출력(st)의 상승을 3t0만큼 지연시키고, 하강은 원래의 신호(ST)에 동기시킨다. 따라서, 엔드 신호(END)나 클록(CK)에 대해서는 하이 레벨의 시간이 짧기 때문에 출력(st)은 나타나지 않는다. 출력(st)은 미분 회로(∂)에 입력되고, 출력(St)의 상승으로 미분 신호가 프리셋 가산 카운터(1432) 및 시프트 레지스터(144; SR)에 입력되며, 그 리셋 신호(R)로서 사용된다. 이들에는 신호(d0; 따라서, 추출된 클록(CK))도 입력된다.

스타트 신호(ST)의 검출은 슈미트(schmidt) 회로(도시하지 않음)에 의해 행한다. 즉, 스타트 신호(ST; 클록 주기의 5배의 길이의 신호)의 반전 신호가 입력되면, 비교기(2.5V와 입력 전압을 비교, 도시하지 않음)로부터 검출 출력이 발생하고, 그 출력을 사용하여 저항(R)과 콘덴서(C)의 시정수 회로에서 시간을 식별하여, 소정 시간 이상 계속하면 슈미트 회로로부터 출력이 발생하고, 카운터를 클리어하고, 비교기에서 검출하는 그 이후의 클록(CK)이 카운터에 있어서 카운트된다. 엔드 신호(END; 클록 주기의 1.5배의 길이의 신호)의 검출도 거의 마찬가지로, 다른 슈미트 회로(도시하지 않음)에 의해 행한다.

자국 어드레스 설정수단(143)의 설정부(1431)에는 해당 자국 출력부(14)에 할당된 어드레스, 예를 들면 0 내지 3번지(도 8은 0번지를 도시한다)가 설정된다. 자국 어드레스 설정수단(143)의 프리셋 가산 카운터(1432)는 출력(st)의 상승 미분 신호에 의해 리셋된 후, 추출된 클록(CK)을 그 상승에서 카운트하고, 카운트치가설정부(1431)의 어드레스와 일치하고 있는 동안, 출력(dc)을 출력한다. 즉, 1개 전의 어드레스의 주기에 있어서의 클록(CK)의 상승에 동기하여 하이 레벨이 되고, 해당 어드레스의 주기에 있어서의 클록(CK)의 상승에 동기하여 로 레벨이 된다. 또한, 0번지에 대해서는 출력(st)의 상승에 동기하여 하이 레벨이 되기 때문에 도 9와 같이 된다. 또, 어드레스가 4번지인 경우에 대해서, 참고를 위해서 사선을 그어 도시하였다. 타이밍이 1클록씩 어긋나 있는 것을 알 수 있다. 출력(dc)은 시프트 레지스터(144)에 입력된다.

한편, 신호(d1)가, 신호(do)가 입력된 오프 딜레이 타이머(Toff)에 의해 출력된다. 오프 딜레이 타이머(Toff)는 오프(로 레벨)의 기간만을 정해진 지연으로 출력한다. 즉, 입력(do)의 하강을 지연시키고, 상승은 원래의 입력(do)에 동기시킨다. 해당 지연은 1/2 t0가 된다. 따라서, 신호(d1)에 있어서, 제어 데이터 신호의 데이터의 값이 「1」인 경우에 있어서의 해당 클록 전의 1/4 주기의 유사 그라운드 레벨(0+)은 그 오프의 시간이 짧기 때문에 나타나지 않게 된다(하이 레벨인채가 된다). 또한, 「0」인 경우에 있어서의 해당 클록 전의 3/4 주기의 유사 그라운드 레벨(0+)은 그 오프의 시간이 길기 때문에 해당 레벨의 부분이 남는다. 즉, (3/4-1/2)=1/4의 주기만큼, 유사 그라운드 레벨(0+)이 신호(d1)에 나타난다.

시프트 레지스터(144)는 출력(dc)이 하이 레벨의 기간 중에 있어서, 추출된 클록(CK)의 상승에 동기하여 「1(또는 하이 레벨)」을 시프트한다. 즉, 「1」이 시프트 레지스터(144)의 단위 회로(Sr1 내지 Sr4)에 있어서, 이 순서로 시프트된다. 따라서, 시프트 레지스터(144)의 출력(dr1 내지 dr4)이 해당 클록(CK)의 주기에 있어서, 그 상승에 동기하여 차례로(다음 주기의 상승까지) 하이 레벨이 된다. 출력(dr1 내지 dr4)은 각각 D형 플립플롭(flip-flop) 회로(FF1 내지 FF4)에 클록으로서 입력된다.

출력 데이터부(145)인 플립플롭 회로(FF1 내지 FF4)에는 신호(d1; 즉, 복조된 제어 신호의 데이터의 값)가 입력된다. 따라서, 예를 들면 플립플롭 회로(FF1)는 출력(dr1)의 상승에 동기하여 그 시점의 신호(d1)의 값을 받아들여서 보유하고, 이것을 출력한다. 이 경우, 로 레벨을 출력한다. 다른 플립플롭 회로(FF2 내지 FF4)도 마찬가지로 하여 그 시점의 신호(d1)의 값을 받아들여서 보유하고, 이것을 출력한다. 이로서, 어드레스(0 내지 3번지)의 제어 신호의 데이터의 값 「0011」이 신호(out0 내지 out3)로서 복조된다.

다음으로, 자국 입력부(15)에 대해서 설명한다. 도 10 및 도 11에 있어서, 도 4로부터 및 도 8의 비교에서 알 수 있는 바와 같이 전원전압 발생수단(150) 내지 어드레스 추출수단(154)은 전원전압 발생수단(140) 내지 어드레스 추출수단(144)과 거의 동일한 구성이다. 또, 할당되는 어드레스는 예를 들면, 자국 출력부(14)와 동일(즉, 이 경우, 0 내지 3번지)하다. 또한, 추출되는 제어 신호의 데이터의 수(4개)와 동일한 수의 감시 신호의 데이터가 입력된다.

입력 데이터부(155)는 할당된 어드레스(0 내지 3번지)와 동일 개수인 4개(복수)의 2입력 AND 게이트와 이들의 출력을 받는 OR 게이트로 이루어진다. 4개의 AND 게이트의 각각에 도 10에 도시하는 바와 같이 어드레스 추출수단(154)인 시프트 레지스터(154)의 출력(dr1 내지 dr4)이 입력된다. 출력(dr1 내지 dr4)은 상술한 바와 같이 해당 클록(CK)의 주기에 있어서, 그 하강에 동기하여 차례로(다음 주기의 하강까지) 하이 레벨이 된다. 따라서, 출력(dr1 내지 dr4)의 하이 레벨의 기간 중에 4개의 AND 게이트의 각각이 열리고, 감시 신호(in0 내지 in3)가 이 순서로 AND 게이트를 지나서 OR 게이트로부터 출력된다. 감시 신호(in0 내지 in3)는 도 8의 제어 신호(out0 내지 out3)에 대응한다.

OR 게이트의 출력은 2입력 NAND 게이트(1562)에 입력된다. NAND 게이트(1562)에는 인버터(INV2)의 출력, 즉, 신호(d0)의 반전 신호가 입력된다. NAND 게이트(1562)는 감시 데이터 신호 발생수단(156)을 구성한다. 감시 신호(in0 내지 in3)는 예를 들면, 출력(dr1 내지 dr4)의 하이 레벨의 기간 중에 도 11에 도시하는 바와 같은 값 「0101」을 채택한다. 따라서, 감시 신호(in0 내지 in3)가 출력되고 있는 기간 중에, 신호(d0)의 하강에 동기하여 NAND 게이트(1562)가 열리고, 값 「0101」을 채택하는 감시 신호(in0 내지 in3)가 출력(dip)으로서 출력된다.

출력(dip)은 라인 드라이버(157)를 통해서 레벨 변환된 후에 제 1 데이터 신호선(D+)으로 출력된다. 즉, 출력(dip)은 포토 커플러 PC(2)에 의해 상기의 클록 추출부와 전기적으로 분리된 후, 레벨 변환 회로를 구성하는 트랜지스터(TR3)에 입력되고, 또한 출력 트랜지스터(TR4)에 입력된다. 즉, 포토 커플러 PC(2)가 ON되면 트랜지스터(TR3 및 TR4)가 ON된다. 이로서, 제 1 데이터 신호선(D+)에 신호(dip)에 비례한 신호가 출력된다. 이 감시 신호의 하이 레벨은 트랜지스터(TR4)가 그 OFF에 의해 고저항이 되기 때문에 데이터 신호선(D+)의 신호 전위에 의존하게 되고, 로 레벨은 트랜지스터(TR4)가 그 ON에 의해 저저항이 되기 때문에 (제너 다이오드(ZD2)의 항복 전압이 3V인 것 등으로) 4V가 된다.

이상에서 알 수 있는 바와 같이 감시 신호는 자국 입력부(15)로부터, (추출된) 클록(d0)의 1 주기에 있어서, 제 1 데이터 신호선(D+) 상으로 출력된다(중첩된다). 그러나, 제 1 데이터 신호선(D+) 상의 신호의 전압치는 감시 신호의 전압치에 관계 없이 강제적으로 제어 신호의 전압치가 된다. 이를 위해서, 모국 출력부(135)의 라인 드라이버(137)는 감시 신호를 부정하여 제 1 데이터 신호선(D+)을 제어 신호의 전압치로 할 수 있는, 충분히 큰 구동 능력(전류 공급 능력)을 구비한다.

또한, 트랜지스터(TR4)는 그것을 흐르는 전류가 제한된다. 이 때문에 트랜지스터(TR4)의 베이스측에 도 10에 도시하는 바와 같이 제너 다이오드(ZD3) 및 저항(R)이 접속된다. 이로서, 트랜지스터(TR4)를 흐르는 전류는 예를 들면 100㎃(밀리 암페어) 이하로 제한된다. 따라서, 상술한 모국 출력부(135)의 트랜지스터(TR1)의 ON에 의해, 제 1 데이터 신호선(D+)의 전위를 용이하게 Vx=24V 근방으로 풀 업할 수 있다. 이 풀 업시, 트랜지스터(TR4)가 ON되어 있기 때문에 트랜지스터(TR1)의 이미터에도 약 100㎃의 전류가 일시적으로 흐른다. 흐르는 시간은 예를 들면 2μsec이다. 이것을 Iis로서 검출한다.

다음에 모국 입력부(139)에 대해서 설명한다. 다시, 도 6 및 도 7에 있어서, 제 1 데이터 신호선(D+) 상으로 출력된 감시 신호가 감시 신호 검출수단(1311)에 입력되고, 그 검출 신호가 반전되어 신호(Diip)로서 출력된다. 신호(Diip)의파형은 감시 데이터 신호(만)를 포함한 파형이 된다. 신호(Diip)에 있어서는 감시 신호의 데이터의 어드레스 위치에 대응하는 감시 신호의 데이터가 해당 제어 신호의 데이터의 어드레스 위치와 동일한 어드레스 위치에 존재한다.

모국 입력부(139)는 감시 신호 검출수단(1311)으로서, 제 1 데이터 신호선(D+) 상의 전류 변화를 검출하여 출력하는 전류 검출 회로를 구비한다. 즉, 모국 출력부(135)의 라인 드라이버(137)를 구성하는 트랜지스터(TR1)의 이미터측에 도 6에 도시하는 바와 같이 포토 커플러 PC를 삽입한다. 또, 라인 드라이버(137)를 구성하는 트랜지스터(TR2)의 이미터는 제너 다이오드를 통하지 않고, 소정의 전위(유사 그라운드 레벨(0+), 예를 들면 2V)에 접속된다. 포토 커플러 PC가 감시 신호 검출수단(1311)으로서, 도 6에 도시하는 전류(Iis)를 검출한다. 즉, 전원전압(Vx)의 상승 시에 있어서의 트랜지스터(TR1)의 이미터측에 흐르는 전류를 검출한다. 이 이미터 전류(Iis)의 값은 전원전압(Vx)의 상승 시에 있어서, 이것과 감시 신호의 경합 전류의 유무에 의존하여 소정의 임계치를 설정함으로써, 감시 신호의 「0」 또는 「1」이 된다. 자국 입력부(15)의 트랜지스터(TR4)가 ON되어 있는 기간 중에 포토 커플러 PC를 흐르는 전류가 일정한 값(Ith) 이상이면, 포토 커플러 PC는 ON된다.

포토 커플러 PC를 흐르는 전류 신호(Iis)는 이것에 접속되는 컬렉터 저항(R1)에 있어서의 전압 강하에 의해 전압 신호로 변환되어, 인버터(INV)를 통해서 신호(Diip)가 형성되고, 감시 데이터 추출수단(1310)의 플립플롭(FF)에 입력된다. 플립플롭(FF)에는 그 클록으로서, 클록(CK)으로부터 그 1 주기만큼 지연한 클록인 신호(Dick)가 타이밍 발생수단(132)으로부터 입력된다. 따라서, 플립플롭(FF)이 출력하는 신호(Diis)는 원래의 클록(CK)으로부터 1 주기만큼 늦은 타이밍으로, 감시 데이터 신호만의 값을 클록(CK)의 1/4 주기 또는 3/4 주기와 같은 기간 출력하는 신호가 된다. 신호(Diis)는 입력 데이터부(138)에 입력된다.

입력 데이터부(138)는 32비트의 레지스터로 이루어지고, 입력되는 신호(Diis)를 소정의 순서로 소정의 비트로 받아들여서, 새로운 데이터의 값이 입력될 때까지 이것을 보유하고 출력한다. 이를 위해서, 클록(CK)으로부터 1 주기 늦은 클록인 신호(Dick)가 입력 데이터부(138)에 입력된다. 이로서, 원래의 클록(CK)의 다음 1 주기에 있어서, 신호(Diis)가 입력 데이터부(138)의 레지스터에 받아들여진다. 따라서, 최종적으로는 어드레스(0 내지 31번지까지)의 32비트의 패럴렐 데이터인 감시 신호(in0 내지 in31)가 직렬/병렬 변환되어, 입력 데이터부(138)로부터 입력 유닛(101)에 입력된다. 이로서, 감시 신호가 예를 들면 「0101···」과 같이 입력된다.

제어 신호를 강제적으로 출력함으로써, 도 12에 도시하는 바와 같이, 「0」 또는 「1」의 감시 신호와 「0」 또는 「1」의 제어 신호의 조합에 근거하여 4가지의 상태가 존재한다. 모국(13)에 있어서, 송출한 제어 신호는 알 수 있기 때문에 제 1 데이터 신호선(D+) 상의 전류의 상이를 검출함으로써, 감시 신호의 상태를 알 수 있다. 도 12에 도시하는 바와 같이 「0」 또는 「1」의 감시 신호에 근거하여 전류 신호(Iis)의 대소가 결정된다.

도 12에 도시하는 바와 같이 트랜지스터(TR1)의 이미터 전류(Iis)는 감시 신호가 「1」인 경우, 이것과 전원전압(Vx) 사이에서 경합 전류가 흐르기 때문에, 약 100㎃의 전류가 된다. 즉, 상술한 바와 같이 도 10에 도시하는 자국 입력부(15)의 트랜지스터(TR4)를 흐르는 전류가 이 값으로 제한되어 있기 때문에 전류(Iis)도 이 값 이상은 흐르지 않는다. 이에 대하여, 감시 신호가 「0」인 경우, 이것과 전원전압(Vx) 사이에서 경합 전류가 흐르지 않기 때문에, 전류(Iis)는 자국 출력부(14), 자국 입력부(15)의 라인 리시버, 전원전압 발생수단에 흐르는 전류(ip)와 같은 전류가 된다. 즉, 제 1 데이터 신호선(D+) 상의 전위가 강제적으로 전원전압(Vx; =24V)이 되면, 자국 입력부(15)의 트랜지스터(TR4)는 데이터 신호가 없어지기 때문에 ON에서 OFF로 변화한다. 따라서, 감시 신호가 「1」인 경우에 있어서, 강제적으로 전원전압(Vx)이 공급되면, 펄스전류(Iis)가 흐른다. 또, 자국(11)측의 회로가 소소비 전류로, 전류(ip)는 작은 것으로 한다.

여기서, 전류(Iis) 값의 검출을 위한 임계치(Ith=is)가 정해진다. 임계치는 자국 입력부(15)의 트랜지스터(TR2)의 제한 전류(약 100㎃)와 전류(ip)의 중간의 값이 된다. 이로서, 전류(Iis)의 값이 해당 임계치보다 큰 경우에는 감시 신호 「1」이 검출되고, 반대인 경우에는 감시 신호 「0」이 검출된다. 또, 실제는 이 임계치는 포토 커플러 PC에 접속된 저항(R1)의 값을 적절한 것으로 함으로써 실현된다.

즉, 도 7에 도시하는 바와 같이 전원전압(Vx)의 상승 시에 있어서, 감시 신호가 「1」이면, 포토 커플러 PC의 트랜지스터가 ON되고, 이것에 접속된 컬렉터 저항의 전압 강하로 로 레벨이 인버터(INV)에 입력된다. 따라서, 하이 레벨의 펄스신호가 신호(Diis)로서 입력 데이터부(138)에 입력된다. 입력 데이터부(138)는 하이 레벨의 신호(Diis)를 받아들인다. 따라서, 감시 신호 「1」을 확실하게 검출할 수 있다.

한편, 전원전압(Vx)의 상승 시에 있어서, 감시 신호가 「0」이면, 포토 커플러 PC의 트랜지스터가 OFF되고, 하이 레벨이 인버터(INV)에 입력된다. 따라서, 입력 데이터부(138)는 로 레벨의 신호(Diis)를 받아들인다. 즉, 감시 신호 「0」을 검출한다.

(제 2 실시예)

제 1 실시예에 있어서는 전원전압을 포함하는 클록에 1개(1채널)의 제어 신호 및 1개의 감시 신호를 중첩하였지만, 제 2 실시예에 있어서는 2개의 제어 신호 및 1개의 감시 신호를 중첩한다. 즉, 다중화(2중화)한 제어 신호와 (다중화하지 않는) 감시 신호를 공통의 데이터 신호선으로 출력하고, 동시에 쌍방향으로 전송한다. 구체적으로는 출력 데이터부(134)가 1개 추가되어 2개 형성된다.

즉, 도 13에 도시하는 바와 같이 모국 출력부(135)는 타이밍 신호의 제어 하에서 클록의 1 주기마다 제어부(10)로부터 제 1 출력 데이터부(134)에 입력되는 제 1 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압(Vx)의 레벨의 기간의 듀티비를 변경하여(펄스 폭 변조한다), 제어부(10)로부터 제 2 출력 데이터부(134)에 입력되는 제 2 제어 데이터 신호의 각 데이터의 값에 따라서 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨을 전원전압(Vx)과 다른 소정의 레벨(예를 들면, Vx/2)또는 유사 그라운드 레벨(0+)로 함(전압 변조한다)으로써, 제 1 및 제 2 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하고, 이들을 데이터 신호선으로 출력한다.

따라서, 또한, 자국 출력부(14)는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 전원전압(Vx)의 레벨의 기간의 듀티비를 식별함으로써, 제 1 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부(16)에 공급한다. 또는 자국 출력부(14)는 타이밍 신호의 제어 하에서 클록의 1 주기마다 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨이 전원전압(Vx)과 다른 소정의 전압 레벨(예를 들면, Vx/2) 또는 유사 그라운드 레벨인지를 식별함으로써, 제 2 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터 값 중의 해당 자국에 대응하는 데이터를 대응하는 피제어부(16)에 공급한다.

예를 들면, 제 1 제어 데이터 신호(#1)의 데이터의 값이 「0」인 경우에는 해당 클록 전의 3/4 주기를 전원전압(Vx)과 다른 소정의 레벨로 하고, 해당 클록 후의 1/4 주기를 전원전압(Vx)의 레벨로 한다. 또한, 「1」인 경우에는 해당 클록 전의 1/4 주기를 전원전압(Vx)과 다른 소정의 레벨로 하고, 해당 클록 후의 3/4 주기를 전원전압(Vx)의 레벨로 한다. 이들을 식별함으로써, 제 1 제어 데이터 신호(#1)의 각 데이터의 값을 추출한다. 또한, 해당 전원전압(Vx)과 다른 소정의 레벨을 제 2 제어 데이터 신호(#2)의 데이터의 값이 「0」인 경우에는 Vx/2의 레벨로 하고, 「1」인 경우에는 유사 그라운드 레벨(0+)로 한다. 이들을 식별함으로써제 2 제어 데이터 신호(#2)의 각 데이터의 값을 추출한다. 따라서, 예를 들면 제 1 및 제 2 제어 데이터 신호(#1 및 #2)의 데이터의 값이 각각 「0011」 및 「1010」인 경우, 도 13과 같이 된다.

제 2 실시예의 구성은 기본적으로는 제 1 실시예의 구성과 동일하지만, 모국(13)의 구성의 일부가 다르고, 또한, 도 8의 구성의 자국 출력부(14) 외에 이것과는 다른 구성의 자국 출력부(14)가 존재하는 점이 다르다. 도 14는 모국(13)의 다른 일례의 구성도이고, 도 15는 도 14의 모국(13)에 있어서의 파형도이다. 도 16은 자국 출력부(14)의 다른 일례의 구성도이고, 도 17은 도 16의 자국 출력부(14)에 있어서의 파형도이다. 도 8의 구성의 자국 출력부(14)는 펄스 폭 변조된 제 1 제어 데이터 신호(#1; OUT0p 내지 OUT31p)를 검출하여 출력한다. 도 16의 구성의 자국 출력부(14)는 전압 변조된 제 2 제어 데이터 신호(#2; OUT0v 내지 OUT31v)를 검출하여 출력한다. 자국(11)에 부여된 어드레스(자국 어드레스)에 있어서, 동일한 어드레스에 도 8의 자국 출력부(14)와 도 16의 자국 출력부(14)가 존재한다. 동일한 어드레스인 도 8의 자국 출력부(14)와 도 16의 자국 출력부(14)는 동일한 자국(11)에 존재하여도, 다른 자국(11)에 존재하여도 좋다.

도 14 및 도 15에 있어서, 도 14의 모국(13)은 기본적으로는 도 6의 모국(13)의 구성과 동일하지만, 제 1 제어 신호(OUT0p 내지 OUT31p)에 더하여, 제 2 제어 신호(OUT0v 내지 OUT31v)를 클록(CK)에 중첩하기 때문에 약간 구성이 다르다. 제 1 제어 신호(OUT0p 내지 OUT31p)의 중첩에 대해서는 제 1 실시예와 거의 동일하다.

제 1 제어 신호(OUT0p 내지 OUT31p)에 대한 신호(Dops)와 마찬가지로, 제 2 제어 신호(OUT0v 내지 OUT31v)에 대한 신호(Dovs)가 형성된다. 제어 데이터 신호 발생수단(136)은 신호(Dops)에 근거하여 신호(Pck)를 형성하고, 신호(Dovs)(및 Pck) 에 근거하여 신호(Dvl 및 Dvh)를 형성한다. 즉, 신호(Pck)가 로 레벨인 기간에 있어서, 제 2 제어 신호가 로 레벨이면 신호(Dv1)(의 「1」)를 형성하고, 제 2 제어 신호가 하이 레벨이면 신호 Dvh(의 「1」)를 형성한다.

제어 데이터 신호 발생수단(136)의 출력(Pck, Dvl 및 Dvh)이 라인 드라이버(137)에 입력된다. 라인 드라이버(137)는 비교기(CMP1 내지 CMP3) 및 트랜지스터(TR1 내지 TR3) 등으로 이루어진다. 트랜지스터(TR1 및 TR3과 TR2)는 상보 접속되고, 저 임피던스에서의 구동을 가능하게 한다. 트랜지스터(TR1)는 전압(Vx)을 출력하기 위한 것, 트랜지스터(TR2)는 유사 그라운드 레벨(0+; 2V)을 출력하기 위한 것, 트랜지스터(TR3)는 전압(Vx/2)을 출력하기 위한 것이다. 또, 트랜지스터(TR1)의 이미터에 포토 커플러 PC가 접속된다.

출력(Pck, Dvl 및 Dvh)의 입력에 근거하여 라인 드라이버(137)는 출력(Pck)이 하이 레벨인 기간에 트랜지스터(TR1)에 의해 전원전압(Vx)을 중첩하는 동시에 신호(Dvl 및 Dvh)의 레벨 변환을 행하여 이것도 중첩한다. 즉, 신호(Dv1)의 「1(Vcc=5V)」를 전압(Vx/2(12V))으로 변환하고, 신호(Dvh)의 「1(Vcc=5V)」을 유사 그라운드 레벨(0+; 예를 들면, 2V)로 변환한다. 이 전압(Vx/2) 또는 유사 그라운드 레벨(0+)이 신호(Pck)가 로 레벨인 기간에 중첩된다.

제 1 데이터 신호선(D+) 상에 스타트 신호(ST)는 전원전위(Vx)의 레벨의 신호로서 출력된다. 또한, 제어 데이터 신호 발생수단(136)에 있어서, 엔드 신호(END)에 근거하여, 신호(Pck)가 로 레벨이 되어 신호(Dv1)의 (「1」)이 형성되기 때문에 엔드 신호(END)는 Vx/2의 레벨의 신호로서 출력된다. 스타트 신호(ST)의 출력 전에 있어서는 제 1 데이터 신호선(D+)의 전위가 Vx/2가 된다.

상술한 바와 같이 모국(13)이 출력하는 펄스 폭 변조된 제 1 제어 데이터 신호(#1)는 해당 어드레스를 갖는 도 8의 구성의 자국 출력부(14)에 의해 검출되어 출력된다(복조된다). 이에 대해서는 제 1 실시예의 구성과 동일하기 때문에 그 설명은 생략한다. 전압 변조된 제 2 제어 데이터 신호(#2)는 해당 어드레스를 갖는 도 16의 구성의 자국 출력부(14)에 의해 검출되어 출력된다(복조된다).

도 16 및 도 17에 있어서, 도 16의 자국 출력부(14)는 기본적으로는 제 1 제어 신호(OUT0p 내지 OUT31p)를 검출하는 도 8의 자국 출력부(14)의 구성과 유사하지만, 실제는 제 2 제어 신호(OUT0v 내지 OUT31v)를 검출하기 때문에 약간 다른 구성을 갖는다.

도 16의 자국 출력부(14)는 도 8의 자국 출력부(14)와 같은 구성에 의해 신호(d0)를 얻고, 또한, 시프트 레지스터(144)의 출력(dr1 내지 dr4)을 얻는다. 여기서, 도 8의 경우와 같이 라인 리시버(141)에 있어서의 제너 다이오드(ZD1 및 ZD2)의 제너 전압이 각각 12V 및 16V가 되기 때문에 신호(d0)의 파형도 도 17과 같이 된다(도 9와 동일하다).

한편, 도 16의 자국 출력부(14)에 있어서, 신호(d1)는 라인 리시버(141)에 의해 형성된다. 즉, 포토 커플러 PC(1)와 트랜지스터(TR1 및 TR2)로 이루어지는회로(신호(d0) 형성 회로)와 같은, 포토 커플러 PC(2)와 트랜지스터(TR3 및 TR4)로 이루어지는 회로(신호(d1) 형성 회로)에 의해 신호(d1)가 출력된다. 신호(d0) 형성 회로는 도 8의 라인 리시버(141)와 동일하다. 신호(d1) 형성 회로도 데이터 신호선에 접속되어 직렬의 펄스형 전압 신호에 따라서 해당 상태가 변화하는 제한 회로와 전류 제한 회로의 상태에 따라서 직렬의 펄스형 전압 신호를 검출하여 출력하는 포토 커플러 PC(2) 등으로 이루어진다. 이 전류 제한 회로는 트랜지스터(TR3 및 TR4) 등으로 이루어진다. 포토 커플러 PC(2)의 포토 다이오드는 포토 커플러 PC(1)의 그것과 병렬로 접속된다. 제너 다이오드(ZD1, ZD2 및 ZD3)의 항복 전압은 각각 12V(PC(1), PC(2), TR1, TR2, TR3 및 TR4로의 공급 전원 값), 16V(24V와 12V의 거의 중간 값) 및 8V(12V와 2V의 거의 중간 값)이다.

제 2 제어 신호(OUT0v 내지 OUT31v)를 고려하면, 제너 다이오드(ZD3)에 의해, 포토 커플러 PC(2)는 제 1 데이터 신호선(D+) 상의 신호가 유사 그라운드 레벨(0+; 예를 들면, 2V)인 경우에 하이 레벨 신호를 출력하고, 이 이외의 경우(예를 들면, Vx/2)에 로 레벨 신호를 출력한다. 즉, 제 2 제어 신호가 「1」인 경우에 하이 레벨 신호를, 「0」인 경우에 로 레벨 신호를 각각 출력한다.

출력 데이터부(145)인 플립플롭 회로(FF1 내지 FF4)에는 신호(d1; 즉, 복조된 제어 신호의 데이터의 값)가 입력된다. 따라서, 예를 들면 플립플롭 회로(FF1)는 출력(dr1)의 상승에 동기하여, 그 시점의 신호(d1)의 값을 받아들여서 보유하고, 이것을 출력한다. 이 경우, 하이 레벨을 출력한다. 다른 플립플롭 회로(FF2 내지 FF4)도, 마찬가지로 하여, 그 시점의 신호(d1)의 값을 받아들여서 보유하고,이것을 출력한다. 이로서, 어드레스(0 내지 3번지)의 제어 신호의 데이터의 값 「1010」이 신호(out0v 내지 out3v)로서 복조된다.

(제 3 실시예)

제 2 실시예에 있어서는 전원전압을 포함하는 클록에 2개의 제어 신호 및 1개의 감시 신호를 중첩하였지만, 제 3 실시예에 있어서는 2개의 제어 신호 및 2개의 감시 신호를 중첩한다. 즉, 다중화(2중화)한 제어 신호와 다중화(2중화)한 감시 신호를 공통의 데이터 신호선으로 출력하고, 동시에 쌍방향으로 전송한다. 바꾸어 말하면, 제어 신호 및 감시 신호를 완전 2중화하여, 4채널의 데이터 전송로를 갖는다. 구체적으로는 입력 데이터부(138)가 1개 추가되어 2개 형성된다.

즉, 도 18에 도시하는 바와 같이 자국 입력부(15)는 타이밍 신호의 제어 하에서 대응하는 센서부(17)의 값에 따라서, 전원전압(Vx)과 다른 2치 레벨로 이루어지는 제 1 감시 데이터 신호(#1)를 형성하고, 이것을 제 1 감시 데이터 신호의 데이터의 값으로서, 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다. 또는 자국 입력부(15)는 타이밍 신호의 제어 하에서 대응하는 센서부(17)의 값에 따라서, 주파수 신호로 이루어지는 제 2 감시 데이터 신호(#2)를 형성하고, 이것을 제 2 감시 데이터 신호의 데이터의 값으로서, 직렬의 펄스형 전압 신호의 소정의 위치에 중첩한다.

또한, 모국 입력부(139)는 타이밍 신호의 제어 하에서 클록의 1 주기마다 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 제 1 감시 데이터 신호(#1)를 해당 감시 데이터 신호와 전원전압(Vx)의 경합에 의해 생기는 전류 신호(Iis)의 유무로서 전원전압(Vx)의 레벨의 상승 시에 검출하고, 데이터 신호선을 전송되는 직렬의 펄스형 전압 신호에 중첩된 주파수 신호로 이루어지는 제 2 감시 데이터 신호(#2)를 검출한다. 이로서, 직렬의 제 1 및 제 2 감시 데이터 신호의 각 데이터의 값을 추출하여, 이들을 감시 신호로 변환하고, 제 1 및 제 2 입력 데이터부(138)를 통해서 제어부(10)에 입력한다.

예를 들면, 제 1 감시 데이터 신호(#1)의 데이터의 값이 「0」인 경우에는 전원전압(Vx)과의 경합에 의해 전류 신호(Iis)를 생기지 않는 감시 데이터 신호를 중첩한다. 또한, 「1」인 경우에는 전원전압(Vx)과의 경합에 의해 전류 신호(Iis)를 생기는 감시 데이터 신호를 중첩한다. 이들을 식별함으로써, 제 1 감시 데이터 신호(#1)의 각 데이터의 값을 추출한다. 또한, 제 2 감시 데이터 신호(#2)의 데이터의 값이 「0」인 경우에는 주파수 신호를 중첩하지 않고, 「1」인 경우에는 주파수 신호를 중첩한다. 이들을 식별함으로써, 제 2 감시 데이터 신호(#2)의 각 데이터의 값을 추출한다. 따라서, 예를 들면 제 1 및 제 2 감시 데이터 신호(#1 및 #2)의 데이터의 값이 각각 「0101」 및 「1100」인 경우, 도 18과 같이 된다.

제 3 실시예의 구성은 기본적으로는 제 1 또는 제 2 실시예의 구성과 동일하지만 모국(13)의 구성의 일부가 다르며, 또한, 도 10의 구성의 자국 입력부(15) 외에 이것과는 다른 구성의 자국 입력부(15)가 존재하는 점이 다르다. 도 19는 모국(13)의 다른 일례의 구성도이고, 도 20은 도 19의 모국(13)에 있어서의 파형도이다. 도 21은 자국 입력부(15)의 다른 일례의 구성도이고, 도 22는 도 21의 자국 입력부(15)에 있어서의 파형도이다. 도 10의 구성의 자국 입력부(15)는 전류 변조된 제 1 감시 데이터 신호(#1; IN0i 내지 IN31i)를 형성하여 중첩한다. 도 21의 구성의 자국 입력부(15)는 주파수 변조된 제 2 감시 데이터 신호(#2; IN0f 내지 IN31f)를 형성하여 중첩한다. 자국(11)에 부여된 어드레스(자국 어드레스)에 있어서, 동일한 어드레스에 도 10의 자국 입력부(15)와 도 21의 자국 입력부(15)가 존재한다. 동일한 어드레스인 도 10의 자국 입력부(15)와 도 21의 자국 입력부(15)는 동일한 자국(11)에 존재하여도, 다른 자국(11)에 존재하여도 좋다.

도 19 및 도 20에 있어서, 도 19의 모국(13)은 기본적으로는 도 14의 모국(13)의 구성과 동일하지만, 제 1 감시 신호(IN0i 내지 IN31i)에 더하여, 제 2 감시 신호(IN0f 내지 IN31f)를 추출하기 때문에 약간 구성이 다르다. 제 1 감시 신호(IN0i 내지 IN31i)의 추출에 대해서는 제 1 또는 제 2 실시예와 거의 동일하다.

제 1 데이터 신호선(D+) 상의 제어 신호에 중첩된 감시 신호가 라인 트랜스(T)로부터 출력된다. 라인 트랜스(T)로부터의 신호는 주파수 신호 검출수단(1311)의 증폭기 AMP에 입력되어 증폭되고, 또한, 비교기(CMP)에 입력되어 파형 정형되어(파 높이를 일정하게 하여), 출력(Difp)으로서 출력된다. 출력(Difp)에 있어서는 제어 신호의 데이터에 대응하는 감시 신호의 데이터가 해당 제어 신호의 데이터의 어드레스 위치와 동일한 어드레스 위치에 존재한다. 출력(Difp)은 2입력 OR 게이트 회로를 통해서 수신 데이터 추출수단(1310)의 카운터(CNT)에 입력된다.

카운터(CNT)는 클록(CK)의 1 주기마다 입력된 출력(Difp)에 있어서의 펄스수를 카운트하고, 그 결과를 신호(Difs)로서 출력한다. 이를 위해서, 카운터(CNT)의 리셋 입력에는 신호(Dick)가 미분 회로(∂)를 통해서 입력되고, 또한, 카운터(CNT)의 카운트 출력(Difs)이 2입력 OR 게이트 회로를 통해서 입력된다. 카운터(CNT)는 신호(Dick)에 의해 리셋되어, 신호(Dick)의 1클록마다 리셋되고 또한 카운트 결과를 출력한다. 이 카운트에 있어서, 보유수단(레지스터, 도시하지 않음)에 보유된 임계치(N)가 사용된다. 예를 들면, N=5가 된다. 즉, 후술하는 바와 같이 감시 신호의 주파수가 제어 신호의 그것의 8배이기 때문에 1개의 클록(CK)의 주기에 8개의 펄스가 카운트될 것이다. 그래서, 그 1/2보다 약간 큰 값이 임계치(N)가 된다. 이로서, 고주파수화에 의해 제어 신호보다도 약간 노이즈에 약한 감시 신호에 대해서도 정확하게 검출할 수 있다. 예를 들면, 제어 신호의 0번지에 있어서의 감시 신호의 데이터가 「1」이므로 카운트치가 8개가 되고, 신호(Difs)로서 「1(또는 하이 레벨)」이 출력된다. 또한, 제어 신호의 3번지에 있어서의 감시 신호의 데이터가 「0」이므로 카운트치가 4개 이하가 되고, 신호(Difs)로서 「0(또는 로 레벨)」이 출력된다. 단, 감시 신호의 데이터를 카운트하기 위해서, 그 결과인 신호(Difs)의 출력은 제어 신호로부터 1번지 어긋난다. 예를 들면, 제어 신호의 0번지에 중첩된 감시 신호에 대한 신호(Difs)는 제어 신호의 1번지의 타이밍으로 출력된다. 바꾸어 말하면, 이것이 감시 신호의 0번지가 된다. 또, 엔드 신호(END)의 기간이 1.5to이기 때문에 최후의 어드레스(31번지)에 대해서도 카운트 결과를 출력할 수 있다.

제 2 입력 데이터부(138)는 32비트의 레지스터로 이루어지고, 입력되는신호(Difs)를 소정의 순서로 소정의 비트에 받아들여서 , 새로운 데이터의 값이 입력될 때까지 이것을 보유하여 출력한다. 따라서, 최종적으로는 어드레스(0 내지 31번지까지)의 32비트의 패럴렐 데이터인 감시 신호(IN0f 내지 IN31f)가 직렬/병렬 변환되어, 입력 데이터부(138)로부터 입력 유닛(101)에 입력된다. 이로서, 감시 신호가 예를 들면 「1100···」과 같이 입력된다.

상술한 바와 같이 전류 변조된 제 1 감시 데이터 신호(#1)는 해당 어드레스를 갖는 도 10의 구성의 자국 입력부(15)에 의해 중첩된다. 이것에 대해서는 제 1 또는 제 2 실시예의 구성과 동일하므로 그 설명은 생략한다. 주파수 변조된 제 2 감시 데이터 신호(#2)는 해당 어드레스를 갖는 도 21의 구성의 자국 입력부(15)에 의해 중첩된다.

도 21 및 도 22에 있어서, 도 21의 자국 입력부(15)는 기본적으로는 제 1 감시 신호(IN0i 내지 IN31i)를 검출하는 도 10의 자국 입력부(15)의 구성과 유사이지만, 실제는 제 2 감시 신호(IN0f 내지 IN31f)를 검출하기 때문에 약간 다른 구성을 갖는다. 또, 자국 입력부(15)가 중첩하고자 하는 감시 신호(in0 내지 in3)가 제 1 또는 제 2 감시 신호의 어느 것인지를 의식하지 않고, 그럴 필요도 없다.

도 21의 자국 입력부(15)는 도 10의 자국 입력부(15)와 같은 구성에 의해, OR 회로의 출력으로서, 추출한 클록(CK)에 동기시킨 감시 신호(in0 내지 in3)의 시리얼 신호를 얻는다. OR 회로의 출력은 2입력 AND 게이트 회로(1562)의 한쪽에 입력된다. AND 게이트 회로(1562)의 다른쪽에는 발진기(1561; OSC)의 발진 출력이 입력된다. 이 발진 출력의 주파수는 예를 들면 8f0이 된다. f0는 클록(CK)의 주파수이다. 또, 발진 출력의 주파수는 클록(CK)의 주파수의 8배에 한정되지 않고, 보다 높은 주파수, 예를 들면 16배 등이어도 좋다. AND 게이트 회로(1562) 및 발진기(1561)는 주파수 신호 중첩수단(156)을 구성한다. 감시 신호(in0 내지 in3)는 예를 들면, 출력(dr1 내지 dr4)의 하이 레벨의 기간 중에 도 22에 도시하는 바와 같은 값 「1100」을 채택한다. 따라서, 감시 신호(in0 및 in1)가 출력되고 있는 기간 중에 AND 게이트 회로(1562)가 열리고, 발진기(1561)의 발진 출력(8f0)이 출력(difp)으로서 출력된다. 한편, 감시 신호(in2 및 in3)가 출력되고 있는 기간 중에 AND 게이트 회로(1562)가 닫히고, 발진기(1561)의 발진 출력(8f0)은 출력되지 않는다.

출력(difp)은 라인 드라이버(1571 및 1572)를 통해서 라인 트랜스(T)로 출력되고, 또한, 라인 트랜스(T)로부터 파워 MOSFET의 게이트 전극에 신호(dif)로서 인가된다. 이 신호(dif)에 따라서, FET가 온/오프를 반복하기 때문에 제 1 데이터 신호선(D+)에 신호(dif)에 비례한 신호가 출력된다. 즉, 도 22에 도시하는 바와 같이 제어 신호에 감시 신호가 중첩된다. 중첩되는 감시 신호의 진폭은 직렬로 접속된 다이오드, FET, 저항이 가지는 저항치에 의해 제한된다. 제어 신호가 유사 그라운드 레벨(0+; 2V)인 경우, 진정 그라운드 레벨(0V)과 유사 그라운드 레벨(0+)의 차 이내의 진폭의 신호(이 경우, 2V 이내)가 된다. 감시 신호는 제어 신호에 중첩되기 때문에 이것에 영향을 주는 신호여서는 안되고, 이것과 구별할 수 있는 것이여야만 한다.

또, 도 19에 도시하는 모국(13)을 도 23에 도시하는 바와 같은 구성으로 하여도 좋다. 즉, 플립플롭(FF)의 출력(Diis)과 카운터의 출력(Difs)을 OR 게이트 회로에 입력함으로써, 이들의 논리합(Dis)을 구하고, 이 신호(Dis)를 입력 데이터부(138)에 입력하도록 하여도 좋다. 이것은 어떤 자국 어드레스로부터는 제 1 감시 데이터 신호만이 중첩되고 제 2 감시 데이터 신호는 중첩되지 않고, 다른 자국 어드레스로부터는 제 1 감시 데이터 신호는 중첩되지 않고 제 2 감시 데이터 신호만이 중첩되도록 구성한 경우(자국 어드레스를 겹치지 않도록 한, 즉, 직렬 매핑(mapping)인 경우)으로서, 입력 데이터부(138)를 1개로 할 수 있고, 감시 신호를 일괄해서 받아들일 수 있다. 즉, 전류 변조 방식의 자국과 주파수 변조 방식의 자국이 혼재하는 경우에 모국에서 보아 이들을 동일한 기종처럼 취급할 수 있기 때문에 시스템의 확장 등에 유효하다. 또한, 이 예에 있어서는 출력 데이터부(134) 및 제어 데이터 신호 발생수단(136)도 1개가 된다. 즉, 이 예의 모국 출력부(135)는 제 1 실시예에 있어서의 모국 출력부(135)와 동일하다(도 6 참조).

이상, 본 발명을 그 실시예에 따라서 설명하였지만, 본 발명은 그 주지의 범위 내에서, 여러가지의 변형이 가능하다.

예를 들면, 도 24에 도시하는 바와 같이 제 1 데이터 신호선(D+) 및 제 2 데이터 신호선(D-)의 한쪽 또는 쌍방의 단부에 종단 유닛(18 및/또는 19)을 형성하는 것이 바람직하다. 종단 유닛(18 및 19)의 구성은 예를 들면 일본 특원평 1-140826호에 도시하는 바와 같은 구성으로 하면 좋다.

또한, 예를 들면, 도 24에 도시하는 바와 같이 모국(13)에 에러 체크 회로를 형성하여도 좋다. 에러 체크 회로는 제 1 데이터 신호선(D+)을 감시하여, 선로의상태(단락 등)를 체크한다. 에러 체크 회로의 구성은 예를 들면 일본 특원평 1-140826호에 도시하는 바와 같은 구성으로 하면 좋다.

또한, 예를 들면, 도 24에 도시하는 바와 같이 모국(13)으로부터 출력되는 제 1 데이터 신호선(D+)에 중첩되어 있는 24V에서 자국(11)의 전원 용량을 만족할 수 있는 경우, 외부 전원을 자국(11), 피제어 장치(12)에 공급하기 위한 전력선(P; P24 및 P0)을 생략하여도 좋다.

또한, 제 1 내지 제 3 실시예에서 알 수 있는 바와 같이 제 3 실시예에 있어서의 제 1 및 제 2 제어 신호로부터 선택한 1개 또는 2개의 제어 신호와 제 1 및 제 2 감시 신호로부터 선택한 1개 또는 2개의 감시 신호를 적시 조합할 수 있다. 즉, 이들의 조합에 의해 여러가지의 신호를 사용하는 제 1 내지 제 3 실시예의 구성을 가능하게 할 수 있다.

또한, 도시는 하지 않지만, 예를 들면 일본 특원평 1-140826호에 개시하는 바와 같이 모국(13)의 모국 출력부(135) 및 모국 입력부(139)를 복수개 형성하고, 특정한 자국과 대응시켜도 좋다. 이 경우, 모국 출력부(135)와 자국 출력부(14)는, 각각 m개(m≥1)씩 형성되어, 각각 1대1의 대응으로 관계되고, 데이터 신호선에 미리 정해진 시퀀스로 접속된다. 한편, 모국 입력부(139)와 자국 입력부(15)는 각각 n개(n≥1)씩 형성되어, 각각 1대1의 대응으로 관계되고, 데이터 신호선에 미리 정해진 시퀀스로 접속된다. 각각의 대응된 부분은 타이밍 신호의 제어 하에서 차차 작동되어, 관련하는 피제어부(16)에 대한 제어 데이터 및 센서부(17)로부터의 감시 신호의 전송을 행한다. 또한, 이러한 구성을 1군으로 하여 복수의 군을 형성하여도 좋다. 각 군에 있어서의 국(局)의 수는 달라도 좋다.

또한, 도시는 하지 않지만, 모국(13) 및 자국(11)에 있어서의 동작을 각각에 형성한 CPU(중앙 연산처리 장치)에 있어서 상술한 각 처리를 실행하는 해당 처리 프로그램을 실행함으로써 실현하여도 좋다.

본 발명에 따르면, 제어·감시 신호 전송 시스템에 있어서, 제어 신호를 소정의 듀티비의 2치 신호로 하는 동시에, 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출함으로써, 클록 신호에 제어 신호 및 감시 신호를 중첩할 수 있기 때문에, 쌍방향의 고속의 신호 전송을 실현할 수 있고, 제어 신호와 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있어, 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 2배로 고속화할 수 있다.

본 발명에 따르면, 제어·감시 신호 전송 시스템에 있어서, 제 1 제어 신호를 소정의 듀티비의 2치 신호로 하고, 제 2 제어 신호를 제 1 제어 신호의 전원전압의 레벨 이외의 레벨을 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨로 하는 동시에, 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출함으로써, 클록 신호에 제 1 및 제 2 제어 신호 및 감시 신호를 중첩할 수 있기 때문에 쌍방향의 고속의 신호 전송을 실현할 수 있고, 다중화(2중화)한 제어 신호와 (다중화하지 않는) 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있다. 즉, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 3배로 고속화할 수 있다.

본 발명에 따르면, 제어·감시 신호 전송 시스템에 있어서, 제 1 제어 신호를 소정의 듀티비의 2치 신호로 하고, 제 2 제어 신호를 제 1 제어 신호의 전원전압의 레벨 이외의 레벨을 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨로 하는 동시에, 제 1 감시 신호를 해당 신호와 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 전원전압의 레벨의 상승 시에 검출하는 동시에 제 2 감시 신호를 별도의 신호와 다른 주파수(및 진폭)의 신호로 함으로써, 클록 신호에 제 1 및 제 2 제어 신호 및 제 1 및 제 2 감시 신호를 중첩할 수 있기 때문에, 쌍방향의 고속의 신호 전송을 실현할 수 있고, 다중화(2중화)한 제어 신호 및 다중화(2중화)한 감시 신호를 공통의 데이터 신호선으로 출력하며, 또한, 이들을 동시에 쌍방향으로 전송할 수 있고, 제어 신호 및 감시 신호를 완전 2중화할 수 있으며, 이 결과, 공통의 데이터 신호선에 있어서 제어 신호 또는 감시 신호를 전송하는 기간을 따로따로 둘 필요성을 없앨 수 있고, 신호 전송의 속도(레이트)를 종래의 4배로 고속화할 수 있다.

Claims (19)

1. 제어부와,

   각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

   상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국(parent station)과,

   상기 복수의 피제어 장치에 대응하여 형성되고, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국(child station)을 구비하여,

   상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

   상기 모국이,

   소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 변경함으로써, 상기 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 상기 데이터 신호선으로 출력하는 모국 출력부와,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를 해당 감시 데이터 신호와 상기 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 상기 전원전압의 레벨의 상승 시에 검출함으로써, 직렬의 상기 감시 신호의 각 데이터의 값을 추출하고, 이것을 상기 감시 신호로 변환하여, 상기 제어부에 입력하는 모국 입력부를 구비하고,

   상기 복수의 자국이 각각,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 식별함으로써, 상기 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부와,

   상기 타이밍 신호의 제어 하에서, 대응하는 상기 센서부의 값에 따라서, 다른 전류 2치 레벨로 이루어지는 감시 데이터 신호를 형성하고, 이것을 상기 감시 신호의 데이터의 값으로서 상기 직렬의 펄스형 전압 신호의 소정의 위치에 중첩하는 자국 입력부를 구비하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
2. 제 1 항에 있어서,

   상기 전원전압의 레벨 이외의 레벨은 유사 그라운드 레벨로 이루어지는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
3. 제어부와,

   각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

   상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국과,

   상기 복수의 피제어 장치에 대응하여 형성되어, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국을 구비하고,

   상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

   상기 모국이,

   소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 제어부로부터 입력되는 제 1 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 변경하고, 상기 제어부로부터 입력되는 제 2 제어 데이터 신호의 각 데이터의 값에 따라서 상기 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨을 상기 전원전압과 다른 소정의 레벨 또는 유사 그라운드 레벨로 함으로써, 상기 제 1및 제 2 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하고, 이들을 상기 데이터 신호선으로 출력하는 모국 출력부와,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 감시 데이터 신호를 해당 감시 데이터 신호와 상기 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 상기 전원전압의 레벨의 상승 시에 검출함으로써, 직렬의 상기 감시 신호의 각 데이터의 값을 추출하고, 이것을 상기 감시 신호로 변환하여, 상기 제어부에 입력하는 모국 입력부를 구비하고,

   상기 복수의 자국이 각각,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 식별함으로써 상기 제 1 제어 데이터 신호의 각 데이터의 값을 추출하거나, 또는 상기 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨이 상기 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써 상기 제 2 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부와,

   상기 타이밍 신호의 제어 하에서, 대응하는 상기 센서부의 값에 따라서, 다른 전류 2치 레벨로 이루어지는 감시 데이터 신호를 형성하고, 이것을 상기 감시 신호의 데이터의 값으로서, 상기 직렬의 펄스형 전압 신호의 소정의 위치에 중첩하는 자국 입력부를 구비하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
4. 제어부와,

   각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

   상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국과,

   상기 복수의 피제어 장치에 대응하여 형성되어, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국을 구비하고,

   상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

   상기 모국이,

   소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 제어부로부터 입력되는 제 1 제어 데이터 신호의 각 데이터의 값에 따라서 소정의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 변경하고, 상기 제어부로부터 입력되는 제 2 제어 데이터 신호의 각 데이터의 값에 따라서 상기 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨을 상기 전원전압과 다른 소정의 레벨 또는 유사 그라운드 레벨로 함으로써, 상기 제 1 및 제 2 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 이들을 상기 데이터 신호선으로 출력하는 모국 출력부와,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 제 1 감시 데이터 신호를 해당 감시 데이터 신호와 상기 전원전압의 경합에 의해 생기는 전류 신호의 유무로서 상기 전원전압의 레벨의 상승 시에 검출하고, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 주파수 신호로 이루어지는 제 2 감시 데이터 신호를 검출함으로써, 직렬의 상기 제 1 및 제 2 감시 데이터 신호의 각 데이터의 값을 추출하고, 이들을 상기 감시 신호로 변환하여, 상기 제어부에 입력하는 모국 입력부를 구비하고,

   상기 복수의 자국이 각각,

   상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 전원전압의 레벨 이외의 레벨의 기간과 이것에 계속되는 상기 전원전압의 레벨의 기간의 듀티비를 식별함으로써 상기 제 1 제어 데이터 신호의 각 데이터의 값을 추출하거나, 또는 상기 전원전압의 레벨 이외의 레벨의 기간에 있어서의 해당 레벨이 상기 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써 상기 제 2 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부와,

   상기 타이밍 신호의 제어 하에서, 대응하는 상기 센서부의 값에 따라서, 다른 전류 2치 레벨로 이루어지는 제 1 감시 데이터 신호 또는 주파수 신호로 이루어지는 제 2 감시 데이터 신호를 형성하고, 이들을 상기 제 1 또는 제 2 감시 데이터 신호의 데이터의 값으로서, 상기 직렬의 펄스형 전압 신호의 소정의 위치에 중첩하는 자국 입력부를 구비하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
5. 제 4 항에 있어서,

   상기 주파수 신호는 그 주파수가 상기 클록보다 높은 주파수로서, 그 진폭이 상기 유사 그라운드 레벨과 진정 그라운드 레벨의 차의 실질적으로 2배 이내인 것을 특징으로 하는 제어·감시 신호 전송 시스템.
6. 제 1 항, 제 3항 및 제 4 항 중 어느 한 항에 있어서,

   해당 제어·감시 신호 전송 시스템이 또한, 상기 복수의 자국에 그 전원을 공급하는 전력선을 구비하고,

   상기 자국 출력부가 상기 데이터 신호선에 접속되어 상기 직렬의 펄스형 전압 신호에 따라서 해당 상태가 변화하는 전류 제한 회로와, 상기 전류 제한 회로의 상태에 따라서 상기 직렬의 펄스형 전압 신호를 검출하여 출력하는 포토 커플러로 이루어지는 출력 회로와, 상기 전력선이 공급하는 전원전압을 평활하고 안정화함으로써 형성한 상기 전원을 상기 전력선과 트랜스에 의해 분리하여 상기 출력 회로에 공급하는 전원전압 발생수단을 구비하는 것을 특징으로 하는 제어·감시 신호 전송시스템.
7. 제 1 항, 제 3항 및 제 4 항 중 어느 한 항에 있어서,

   상기 모국이 상기 직렬의 펄스형 전압 신호의 출력에 앞서, 상기 전원전압의 레벨로서 상기 클록의 1 주기보다 긴 스타트 신호를 상기 데이터 신호선으로 출력하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
8. 제 1 항, 제 3항 및 제 4 항 중 어느 한 항에 있어서,

   상기 자국 출력부가 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 해당 어드레스의 데이터를 대응하는 상기 피제어부에 공급하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
9. 제 1 항, 제 3항 및 제 4 항 중 어느 한 항에 있어서,

   상기 자국 입력부가 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 상기 직렬의 펄스형 전압 신호의 해당 어드레스에 해당 피제어부에 대한 감시 신호를 중첩하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
10. 제 1 항, 제 3항 및 제 4 항 중 어느 한 항에 있어서,

    상기 모국이 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 엔드 신호(end signal)를 출력하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
11. 제어부와,

    각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

    상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국과,

    상기 복수의 피제어 장치에 대응하여 형성되어, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국을 구비하고,

    상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

    상기 모국이,

    소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 그 전반 또는 후반을 소정의 전원전압의 레벨로 하고, 그 후반 또는 전반을 상기 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서 상기 전원전압과 다른 소정의전압 레벨 또는 유사 그라운드 레벨로 함으로써, 상기 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 상기 데이터 신호선으로 출력하는 모국 출력부와,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 주파수 신호를 검출함으로써, 직렬의 상기 감시 신호의 각 데이터의 값을 추출하고, 이것을 상기 감시 신호로 변환하여, 상기 제어부에 입력하는 모국 입력부를 구비하고,

    상기 복수의 자국이 각각,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 후반 또는 전반이 상기 전원전압과 다른 소정의 전압 레벨 또는 유사 그라운드 레벨인지를 식별함으로써, 상기 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부와,

    상기 타이밍 신호의 제어 하에서, 대응하는 상기 센서부의 값에 따라서, 주파수 신호를 형성하고, 이것을 상기 감시 신호의 데이터의 값으로서, 상기 직렬의 펄스형 전압 신호의 소정의 위치에 중첩하는 자국 입력부를 구비하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
12. 제어부와,

    각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

    상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국과,

    상기 복수의 피제어 장치에 대응하여 형성되어, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국을 구비하고,

    상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

    상기 모국이,

    소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨의 기간과 유사 그라운드 레벨의 기간의 듀티비를 변경함으로써, 상기 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 상기 데이터 신호선으로 출력하는 모국 출력부와,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 데이터 신호선을 전송되는 상기 직렬의 펄스형 전압 신호에 중첩된 주파수 신호를 검출함으로써, 직렬의 상기 감시 신호의 각 데이터의 값을 추출하고, 이것을 상기 감시 신호로 변환하여, 상기 제어부에 입력하는 모국 입력부를 구비하고,

    상기 복수의 자국이 각각,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 전원전압의 레벨의 기간과 유사 그라운드 레벨의 기간의 듀티비를 식별함으로써, 상기 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부와,

    상기 타이밍 신호의 제어 하에서, 대응하는 상기 센서부의 값에 따라서, 주파수 신호를 형성하고, 이것을 상기 감시 신호의 데이터의 값으로서, 상기 직렬의 펄스형 전압 신호의 소정의 위치에 중첩하는 자국 입력부를 구비하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
13. 제 11 항 또는 제 12 항에 있어서,

    상기 주파수 신호는 상기 직렬의 펄스형 전압 신호의 해당 자국에 대응하는 데이터의 위치에 중첩되는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
14. 제 11 항 또는 제 12 항에 있어서,

    상기 주파수 신호는 그 주파수가 상기 클록보다 높은 주파수로서, 그 진폭이 상기 유사 그라운드 레벨과 진정 그라운드 레벨의 차의 실질적으로 2배 이내인 것을 특징으로 하는 제어·감시 신호 전송 시스템.
15. 제 11 항 또는 제 12 항에 있어서,

    상기 데이터 신호선에 접속되는 상기 모국 출력부 및 모국 입력부를 신호 분리기로 서로 분리하고,

    상기 데이터 신호선에 접속되는 상기 자국 출력부 및 자국 입력부를 신호 분리기로 서로 분리하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
16. 제 11 항 또는 제 12 항에 있어서,

    상기 모국이 상기 직렬의 펄스형 전압 신호의 출력에 앞서, 상기 전원전압의 레벨로서 상기 클록의 1 주기보다 긴 스타트 신호를 상기 데이터 신호선으로 출력하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
17. 제 11 항 또는 제 12 항에 있어서,

    상기 자국 출력부가 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 해당 어드레스의 데이터를 대응하는 상기 피제어부에 공급하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
18. 제 11 항 또는 제 12 항에 있어서,

    상기 모국이 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 엔드 신호를 출력하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.
19. 제어부와,

    각각이 피제어부 및 상기 피제어부를 감시하는 센서부를 포함하는 복수의 피제어 장치와,

    상기 제어부 및 상기 복수의 피제어 장치에 공통의 데이터 신호선에 접속되는 모국과,

    상기 복수의 피제어 장치에 대응하여 형성되어, 상기 데이터 신호선 및 대응하는 피제어 장치에 접속되는 복수의 자국을 구비하고,

    상기 데이터 신호선을 통해서 상기 제어부로부터의 제어 신호를 상기 피제어부로 전송하며 또한 상기 센서부로부터의 감시 신호를 상기 제어부로 전송하는 제어·감시 신호 전송 시스템에 있어서,

    상기 모국이,

    소정의 주기의 클록에 동기한 소정의 타이밍 신호를 발생하기 위한 타이밍 발생수단과,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 제어부로부터 입력되는 제어 데이터 신호의 각 데이터의 값에 따라서, 소정의 전원전압의 레벨의 기간과 유사적이거나 또는 진정 그라운드 레벨의 기간의 듀티비를 변경함으로써, 상기 제어 데이터 신호를 직렬의 펄스형 전압 신호로 변환하여, 상기 데이터 신호선으로 출력하는 모국 출력부를 구비하고,

    상기 직렬의 펄스형 전압 신호의 출력에 앞서, 상기 전원전압의 레벨로서 상기 클록의 1 주기보다 긴 스타트 신호를 상기 데이터 신호선으로 출력하고,

    상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 엔드 신호를 출력하고,

    상기 복수의 자국이 각각,

    상기 타이밍 신호의 제어 하에서, 상기 클록의 1 주기마다, 상기 직렬의 펄스형 전압 신호의 전원전압의 레벨의 기간과 유사적이거나 또는 진정 그라운드 레벨의 기간의 듀티비를 식별함으로써, 상기 제어 데이터 신호의 각 데이터의 값을 추출하여, 해당 각 데이터의 값 중의 해당 자국에 대응하는 데이터를 대응하는 상기 피제어부에 공급하는 자국 출력부를 구비하고,

    상기 자국 출력부가 상기 직렬의 펄스형 전압 신호로부터 추출한 클록을 카운트하여 미리 자기에게 할당된 어드레스를 추출하여, 해당 어드레스의 데이터를 대응하는 상기 피제어부에 공급하는 것을 특징으로 하는 제어·감시 신호 전송 시스템.