KR20020002573A - 반도체소자의 미세패턴 형성방법 - Google Patents

반도체소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR20020002573A
KR20020002573A KR1020000036783A KR20000036783A KR20020002573A KR 20020002573 A KR20020002573 A KR 20020002573A KR 1020000036783 A KR1020000036783 A KR 1020000036783A KR 20000036783 A KR20000036783 A KR 20000036783A KR 20020002573 A KR20020002573 A KR 20020002573A
Authority
KR
South Korea
Prior art keywords
pattern
polymer
photoresist
fine pattern
photoresist layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020000036783A
Other languages
English (en)
Inventor
조성윤
김동석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000036783A priority Critical patent/KR20020002573A/ko
Publication of KR20020002573A publication Critical patent/KR20020002573A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/20—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials
    • H10P76/204—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising organic materials of organic photoresist masks
    • H10P76/2041—Photolithographic processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4083—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by their behaviours during the lithography processes, e.g. soluble masks or redeposited masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4085—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes characterised by the processes involved to create the masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
    • H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
    • H10P76/408—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials characterised by their sizes, orientations, dispositions, behaviours or shapes
    • H10P76/4088—Processes for improving the resolution of the masks

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 피식각층상에 하부 감광막과, 저온산화막 및 상부 감광막을 차례로 형성하는 단계, 상기 상부 감광막을 포토리소그래피를 통해 소정패턴으로 패터닝하여 포토리소그래피에서 가능한 최소 선폭의 감광막패턴을 형성하는 단계, 상기 상부 감광막패턴의 양측에 제1폴리머를 생성하는 단계, 감광막 식각공정을 진행하여 노출된 하부 감광막 및 상부 감광막을 식각하는 단계, 폴리머 생성공정을 실시하여 상기 제1폴리머의 내측면에 제2폴리머를 형성하여 미세패턴을 형성하는 단계, 하부 감광막의 나머지 부분을 식각하여 하부감광막과 제1 및 제2폴리머로 이루어진 아주 미세한 패턴을 형성하는 단계, 상기 미세패턴을 마스크로 이용하여 그 하부의 상기 피식각층을 선택적으로 식각하여 피식각층 패턴을 얻는 단계를 포함하는 반도체소자의 미세패턴 형성방법을 제공함으로써 0.1μm 이하의 미세선폭의 형성을 가능하게 한다.

Description

반도체소자의 미세패턴 형성방법{Method for fabricating fine pattern of semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체소자의 0.1μm이하의 미세선폭 형성방법에 관한 것이다.
반도체소자의 미세선폭에 대한 연구가 활발히 진행되고 있다. 그러나 실제로 포토리소그래피공정에서 미세패턴 형성시 광원의 파장, 장비, 수율, 감광막 등의 한계로 인해 미세패턴 형성기술이 한계에 도달하고 있다. 특히 0.1μm 이하의 미세선폭은 거의 불가능한 상황에 접어들었다고 할 수 있어 이에 대한 대안이 시급한 실정이다.
본 발명은 상기 종래기술의 문제점을 해결하기 위하여 안출된 것으로서, TLR(Tri-level resist)과 폴리머생성을 이용하여 0.1μm 이하의 미세패턴을 형성하는 방법을 제공하는데 그 목적이 있다.
도 1a 내지 1g는 본 발명에 의한 반도체소자의 미세패턴 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
1 : 피식각층 2 : 하부 감광막
3 : 저온산화막 4 : 상부 감광막
5 : 제1폴리머 6 : 제2폴리머
10 : 미세패턴 100 : 기판
상기 목적을 달성하기 위하여 본 발명은 피식각층상에 하부 감광막과, 저온산화막 및 상부 감광막을 차례로 형성하는 단계, 상기 상부 감광막을 포토리소그래피를 통해 소정패턴으로 패터닝하여 포토리소그래피에서 가능한 최소 선폭의 감광막패턴을 형성하는 단계, 상기 상부 감광막패턴의 양측에 제1폴리머를 생성하는 단계, 감광막 식각공정을 진행하여 노출된 하부 감광막 및 상부 감광막을 식각하는 단계, 폴리머 생성공정을 실시하여 상기 제1폴리머의 내측면에 제2폴리머를 형성하여 미세패턴을 형성하는 단계, 하부 감광막의 나머지 부분을 식각하여 하부감광막과 제1 및 제2폴리머로 이루어진 아주 미세한 패턴을 형성하는 단계, 상기 미세패턴을 마스크로 이용하여 그 하부의 상기 피식각층을 선택적으로 식각하여 피식각층 패턴을 얻는 단계를 포함하는 반도체소자의 미세패턴 형성방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도 1a 내지 도 1g를 참조하여 본 발명에 의한 반도체소자의 미세선폭 형성방법을 다음에 설명한다.
먼저, 도 1a에 나타낸 바와 같이 기판(100)상에 식각하고자 하는 피식각층(1)을 형성하고, 이위에 하부 감광막(2)을 도포하고 충분히 하드베이킹한 후, 그 상부에 저온산화막(3)을 얇게 형성한 다음, 이위에 상부 감광막(4)을 형성하고 이 상부감광막(4)을 소정패턴으로 패터닝하여 0.12μm 정도의 선폭을 갖는 감광막패턴을 형성한다. 현재까지는 포토리소그래피공정에서 0.12μm까지는 형성이 가능하다.
다음에 도 1b에 도시한 바와 같이 HBr을 이용하여 제1폴리머(5)를 생성한다. 이때 상부 감광막패턴(4)의 양측 부위는 제1폴리머(5)가 증착되면서 그 하부의 저온산화막(3)의 식각이 진행되고, 이 저온산화막의 식각이 완료되면 도 1c에 나타낸 바와 같이 저온산화막(3) 하부의 하부감광막(2)을 식각한다. 이때, 노출된 하부 감광막(2) 부분이 식각됨과 동시에 상부 감광막 패턴(4)이 식각된다. 이 식각공정은 상부감광막(4)이 식각되고 그 하부의 저온산화막(3)이 노출되는 시점까지 O2/SO2/He 가스를 이용하여 진행한다. 상기 가스는 감광막 식각시 비등방성 특성이높으므로 O2가스로만 식각할 경우 발생되는 등방성 특성을 감소시킨다.
상기 식각이 완료되면, 패턴 외측은 하부 감광막(2)이 부분식각된 상태가 되고, 패턴 내측은 제1폴리머(5)의 측벽에 상부 감광막가 약간 존재하고 밑부분은 저온산화막(3)이 존재하는 상태가 된다. 이 상태에서 다시 HBr을 이용하여 폴리머 생성을 실시하면, 도 1d에 도시한 바와 같이 제2폴리머(6)가 상기 제1폴리머(5)의 내측면에 형성된다. 이와 같이 형성된 제2폴리머(6)와 상기 제1폴리머(5)가 합쳐지면서 아주 미세한 패턴이 형성되게 된다.
이후에 O2/SO2/He 가스를 이용하여 나머지 하부감광막(2)을 식각하면 도 1e에 나타낸 바와 같이 하부감광막(2)과 제1 및 제2폴리머(5,6)로 이루어진 아주 미세한 패턴(10)이 형성되게 된다. 이때, 패턴 내부의 상부감광막과 외부의 하부감광막의 차이로 인해 피식각층(1)의 부분적인 손실은 있을 것이나, 감광막 식각은 선택비가 매우 높아서 큰 영향은 없을 것으로 본다.
이어서 도 1f에 나타낸 바와 같이 상기 미세패턴(10)을 마스크로 이용하여 그 하부의 피식각층(1)을 식각한 후, 도 1g에 나타낸 바와 같이 상기 미세패턴을 제거함으로써 피식각층(1) 패턴을 얻는다. 이때, 폴리머는 BOE에 의한 습식식각과 기타 습식공정으로 제거하고, 하부감광막은 O2플라즈마, H2SO4, O3애셔(asher) 및 건식, 습공정에 의해 제거한다.
상기한 기술은 폴리머 생성 정도나 저온산화막의 두께 정도에 따라 패턴의 너비 조정이 가능하여 미세선폭 형성에 상당히 기여할 수 있다.
상기 폴리머 생성 및 감광막 식각은 MERIE를 이용하여 진행하는 것이 바람직하다.
이렇듯 본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명은 TLR과 폴리머 생성물을 이용하여 0.1μm 이하의 미세패턴을 형성함으로써 포토리소그래피의 한계를 극복할 수 있으며, 생산하는 반도체소자도 웨이퍼당 칩의 개수를 증대시킬 수 있어 경제적으로 이윤 증대에 기여할 수 있다.

Claims (7)

  1. 피식각층상에 하부 감광막과, 저온산화막 및 상부 감광막을 차례로 형성하는 단계,
    상기 상부 감광막을 포토리소그래피를 통해 소정패턴으로 패터닝하여 포토리소그래피에서 가능한 최소 선폭의 감광막패턴을 형성하는 단계,
    상기 상부 감광막패턴의 양측에 제1폴리머를 생성하는 단계,
    감광막 식각공정을 진행하여 노출된 하부 감광막 및 상부 감광막을 식각하는 단계,
    폴리머 생성공정을 실시하여 상기 제1폴리머의 내측면에 제2폴리머를 형성하여 미세패턴을 형성하는 단계,
    하부 감광막의 나머지 부분을 식각하여 하부감광막과 제1 및 제2폴리머로 이루어진 아주 미세한 패턴을 형성하는 단계, 및
    상기 미세패턴을 마스크로 이용하여 그 하부의 상기 피식각층을 선택적으로 식각하여 피식각층 패턴을 얻는 단계
    를 포함하는 반도체소자의 미세패턴 형성방법.
  2. 제1항에 있어서,
    상기 감광막 패턴은 실질적인 0.12μm의 선폭으로 형성하는 것을 특징으로하는 반도체소자 제조방법.
  3. 제1항에 있어서,
    상기 제1 및 제2폴리머의 생성 및 감광막 식각은 MERIE 타입의 장비에서 진행하는 것을 특징으로 하는 반도체소자 제조방법.
  4. 제1항에 있어서,
    상기 제1 및 제2폴리머는 HBr을 이용하여 생성하는 것을 특징으로 하는 반도체소자 제조방법.
  5. 제1항에 있어서,
    상기 감광막은 O2/SO2/He 가스를 사용하여 식각하는 것을 특징으로 하는 반도체소자 제조방법.
  6. 제1항에 있어서,
    상기 감광막 식각공정은 상기 저온산화막이 노출될 때까지 수행하는 것을 특징으로 하는 반도체소자 제조방법.
  7. 제1항에 있어서,
    상기 미세패턴은 폴리머 생성 정도나 저온산화막의 두께에 따라 그 너비를 조정하는 것을 특징으로 하는 반도체소자 제조방법.
KR1020000036783A 2000-06-30 2000-06-30 반도체소자의 미세패턴 형성방법 Withdrawn KR20020002573A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000036783A KR20020002573A (ko) 2000-06-30 2000-06-30 반도체소자의 미세패턴 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000036783A KR20020002573A (ko) 2000-06-30 2000-06-30 반도체소자의 미세패턴 형성방법

Publications (1)

Publication Number Publication Date
KR20020002573A true KR20020002573A (ko) 2002-01-10

Family

ID=19675094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000036783A Withdrawn KR20020002573A (ko) 2000-06-30 2000-06-30 반도체소자의 미세패턴 형성방법

Country Status (1)

Country Link
KR (1) KR20020002573A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761857B1 (ko) * 2006-09-08 2007-09-28 삼성전자주식회사 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100909162B1 (ko) * 2007-10-23 2009-07-23 주식회사 동부하이텍 반도체 소자의 제조 방법
KR100955927B1 (ko) * 2003-06-30 2010-05-03 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100955927B1 (ko) * 2003-06-30 2010-05-03 주식회사 하이닉스반도체 반도체소자의 미세패턴 형성방법
KR100761857B1 (ko) * 2006-09-08 2007-09-28 삼성전자주식회사 반도체 소자의 미세패턴 형성방법 및 이를 이용한 반도체소자의 제조방법
KR100909162B1 (ko) * 2007-10-23 2009-07-23 주식회사 동부하이텍 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
TWI473143B (zh) 在半導體裝置中形成微型圖案之方法
US7361453B2 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
CN101345190B (zh) 图案的形成方法
US7939451B2 (en) Method for fabricating a pattern
US20090061635A1 (en) Method for forming micro-patterns
US9348230B2 (en) Method of manufacturing semiconductor device
JP4095588B2 (ja) 集積回路にフォトリソグラフィ解像力を超える最小ピッチを画定する方法
KR100917820B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100972674B1 (ko) 반도체 소자의 패턴 형성 방법
KR100796509B1 (ko) 반도체 소자의 제조방법
KR100390963B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100955927B1 (ko) 반도체소자의 미세패턴 형성방법
KR100434840B1 (ko) 3차원 구조의 패턴을 이용한 반도체 소자 제조 방법
KR100816210B1 (ko) 반도체 장치 형성 방법
KR100695434B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100243012B1 (ko) 반도체 소자의 트랜치구조 형성방법
KR20110101404A (ko) 반도체 소자의 제조 방법
KR100382548B1 (ko) 반도체 소자의 제조방법
EP1577941B1 (en) Method for creating a pattern in a material and semiconductor structure processed therewith
KR19990081061A (ko) 반도체장치의 미세 콘택홀 형성방법
CN101005026A (zh) 接触窗开口的制造方法
US20090269935A1 (en) Method of Forming Pattern of Semiconductor Device
KR20010004275A (ko) 반도체 소자의 제조 방법
KR20100076763A (ko) 반도체 소자의 미세 패턴 제조 방법
KR20110108712A (ko) 반도체 장치의 콘택 홀 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000