KR20020002732A - 반도체 소자의 절연막 형성 방법 - Google Patents

반도체 소자의 절연막 형성 방법 Download PDF

Info

Publication number
KR20020002732A
KR20020002732A KR1020000037018A KR20000037018A KR20020002732A KR 20020002732 A KR20020002732 A KR 20020002732A KR 1020000037018 A KR1020000037018 A KR 1020000037018A KR 20000037018 A KR20000037018 A KR 20000037018A KR 20020002732 A KR20020002732 A KR 20020002732A
Authority
KR
South Korea
Prior art keywords
film
forming
plasma
sod
hard mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020000037018A
Other languages
English (en)
Inventor
안상태
송정규
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037018A priority Critical patent/KR20020002732A/ko
Priority to JP2001090219A priority patent/JP4616492B2/ja
Priority to US09/880,348 priority patent/US6627533B2/en
Publication of KR20020002732A publication Critical patent/KR20020002732A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 반도체 기판상에 도전층 패턴이 형성된 상태에서 도전층 패턴의 사이가 매립되도록 전체 상부면에 SOD막을 형성하는 단계와, 열처리를 실시한 후 SOD막상에 실리콘 산화막을 증착하여 하드 마스크막을 형성하는 단계로 이루어지며, 실리콘 산화막은 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 증착하되, 안정화 단계에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하고, 증착 단계에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 한다.

Description

반도체 소자의 절연막 형성 방법 {Method for forming an insulation layer of a semiconductor device}
본 발명은 반도체 소자의 절연막 형성 방법에 관한 것으로, 특히, SOD(Spin On Dielectric)막과 하드 마스크(Hard Mask)막의 접착력을 향상시키며 유전율이 감소되도록 한 층간 절연막 형성 방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 도전층의 크기 및 패턴간의 간격이 미세하게 감소된다. 도전층 패턴간의 간격이 미세화되면 패턴간에 존재하는 캐피시턴스(Capacitance)가 증가되기 때문에 소자의 동작시 신호의 전달이 지연되며 전력의 소모가 증가되고 배선간의 전기적 간섭(Cross Talk)이 발생되어 소자의 전기적 특성이 저하된다.
그래서 소자의 전기적 특성 저하를 방지하기 위하여 저유전율을 갖는 절연막의 사용이 요구된다. 저유전율을 갖는 절연막은 탄소(C) 또는 불소(F) 계열의 이온이 도핑된 실리콘 산화막과 유기(Organic) 계열의 SOD막으로 구분된다.
SOD막중 폴리머(Polymer)막은 후속으로 실시되는 패터닝과정에서 식각 마스크로 이용되는 감광막과 유사한 성분으로 이루어진다. 따라서 식각 선택비를 얻기 위하여 SOD막상에 보호용 절연막으로 하드 마스크막을 형성한다. 이러한 하드 마스크막은 폴리머에 대한 식각 선택비가 우수하고 저온 공정이 가능하며 폴리머간의 접착력이 우수하고 상대적으로 낮은 유전율을 가져야 한다.
따라서 상기와 같은 요구에 만족되는 실리콘 산화막을 이용하여 하드 마스크막을 형성한다. 실리콘 산화막은 대개 플라즈마(Plasma) 방식으로 증착되는데, 변형이 방지되도록 증착시 저온 공정이 가능한 SiH4, N2O, N2등을 반응가스로 이용한다. 절연막으로 사용되는 실리콘 산화막은 증착 조건 즉, 반응가스(SiH4및 N2O)의 공급비에 따라 유전율이 변화된다. 상대적으로 낮은 유전율을 갖는 절연막을 형성하기 위해서는 N2O 가스의 공급량을 증가시키고 SiH4가스의 공급량을 감소시키면 되는데, 이 경우 유전율은 감소되지만 SOD막과 하드 마스크막 계면의 접착력이 불량해져 후속으로 실시되는 세정 과정에서 들뜸(Lifting)이 발생된다. SOD막과 하드 마스크막 계면의 들뜸은 하드 마스크막을 증착하는 과정에서 산소 분위기에 의해 SOD막의 계면이 산화되기 때문에 발생되는 것으로 분석된다.
따라서 본 발명은 SOD막상에 실리콘 산화막을 증착하여 하드 마스크막을 형성하되, 가스의 공급량 및 고주파 전력의 공급량을 각각 제어하여 증착 초기에는 폴리머의 산화가 억제되도록 하고 증착 후기에는 유전율이 감소되도록 하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 절연막 형성 방법을 제공하는 데 그 목적이 있다.
도 1은 본 발명의 제 1 실시예를 설명하기 위한 소자의 단면도.
도 2a는 도 1의 하드 마스크막 증착시 반응가스의 공급량을 도시한 그래프도.
도 2b는 도 1의 하드 마스크막 증착시 플라즈마 전력의 공급량을 도시한 그래프도.
도 3a 및 도 3b는 본 발명의 제 2 실시예를 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 및 11: 반도체 기판 2: 도전층 패턴
3: SOD막 4: 하드 마스크막
12: 제 1 SOD막 13: 제 1 하드 마스크막
14: 제 2 SOD막 15: 제 2 하드 마스크막
본 발명에 따른 반도체 소자의 절연막 형성 방법은 반도체 기판상에 도전층 패턴이 형성된 상태에서 도전층 패턴의 사이가 매립되도록 전체 상부면에 SOD막을형성하는 단계와, 열처리를 실시한 후 SOD막상에 실리콘 산화막을 증착하여 하드 마스크막을 형성하는 단계로 이루어지며, 실리콘 산화막은 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 증착하되, 안정화 단계에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하고, 증착 단계에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 한다.
또한, 본 발명에 따른 다른 반도체 소자의 절연막 형성 방법은 소정의 공정을 거친 반도체 기판상에 제 1 SOD막을 형성한 후 열처리하는 단계와, 제 1 SOD막상에 하드 마스크막을 형성한 다음 인-시투로 표면처리하는 단계와, 제 1 하드 마스크막상에 제 2 SOD막을 형성하고 열처리한 후 제 2 SOD막상에 제 2 하드 마스크막을 형성하는 단계를 포함하여 이루어진다.
상기 제 1 및 제 2 하드 마스크막은 실리콘 산화막으로 이루어지며, 상기 실리콘 산화막은 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 증착되며, 플라즈마를 생성시키기 전 안정화 단계에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하고, 플라즈마를 생성시킨 후 증착 단계에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 한다.
그러면 이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 본 발명의 제 1 실시예를 설명하기 위한 소자의 단면도로서, 도 2a 및 도 2b를 참조하여 설명하면 다음과 같다.
반도체 기판(1)상에 도전층 패턴(2)이 형성된 상태에서 상기 도전층 패턴(2)의 사이가 매립되도록 전체 상부면에 SOD막(3)을 형성한다. 이때, 상기 SOD막(3)으로 C, H, O 성분의 폴리머막, MSQ막 또는 HSQ막이 이용될 수 있는데, SOD막(3)의 높은 유동성에 의해 상기 도전층 패턴(2)간의 공간이 완전히 매립되며, 표면의 평탄도가 양호해진다.
이후, 300 내지 650℃ 온도의 반응로에서 열처리(Curing)를 실시한 후 20 내지 650℃의 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 상기 SOD막(3)상에 실리콘 산화막을 증착하여 하드 마스크막(4)을 형성하는데, 도 2a에 도시된 바와 같이 플라즈마를 생성시키기 전 안정화 단계(구간 A)에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하여 폴리머의 산화가 억제되는 상태에서 1 내지 1000Å 두께의 실리콘 산화막이 증착되도록 하고, 플라즈마를 생성시킨 후 증착 단계(구간 B)에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 하여 유전율이 낮은 100 내지 10000Å 두께의 실리콘 산화막이 증착되도록 한다.
또한, 상기 플라즈마를 생성시키기 위한 고주파 전력의 공급량은 도 2b에 도시된 바와 같이 플라즈마 생성 초기 단계 즉, 증착 초기 단계(구간 B1)에서 수초, 예를들어, 1 내지 100초동안 10 내지 1000와트(W)의 낮은 전력이 공급되도록 하여 댕글링(Dangling) 결합에 의해 SOD막(3)과 하드 마스크막(4)의 접착력이 증가되도록 한 후 10 내지 200초동안 순차적으로 고주파 전력의 공급량을 100 내지 3000와트(W)로 증가시켜 증착 속도가 증가되도록 한다(구간 B2).
상기 하드 마스크막(4)은 TEOS, SiH4, SiCxHy(0<x, y<20), N2O, O2, O3등의 반응가스와 N2, H2, Ar 등의 불활성 가스를 이용하며, 플라즈마를 이용한 화학기상증착(CVD) 방식으로 형성한다.
도 3a 및 도 3b는 본 발명의 제 2 실시예를 설명하기 위한 소자의 단면도로서, 도 2a 및 도 2b를 재 참조하여 설명하면 다음과 같다.
도 3a는 소정의 공정을 거친 반도체 기판(11)상에 제 1 SOD막(12)을 형성한 후 300 내지 650℃의 온도에서 열처리하고 상기 제 1 SOD막(12)상에 하드 마스크막(13)을 형성한 다음 인-시투(In-Situ)로 표면처리한 상태의 단면도로서, 상기 표면처리는 플라즈마를 이용하여 실시하는데, 상기 플라즈마는 N2, NH3, N2O, O2, Ar, He 등을 반응가스로 이용하고 10 내지 100와트(W)의 고주파 전력을 공급하여 생성시킨다.
도 3b는 상기 제 1 하드 마스크막(13)상에 제 2 SOD막(14)을 형성하고 열처리한 후 상기 제 2 SOD막(14)상에 제 2 하드 마스크막(15)을 형성한 상태의 단면도로서, 상기 플라즈마를 이용한 표면처리에 의해 상기 제 1 하드 마스크막(13)과 제 2 SOD막(14)의 접착력이 향상된다.
본 발명의 제 2 실시예에서 상기 제 1 및 제 2 SOD막(12 및 14)은 C, H, O 성분의 폴리머막, MSQ막 또는 HSQ막이 이용되며, 상기 제 1 및 제 2 하드 마스크막(13 및 15)은 각각 본 발명의 제 1 실시예에서와 같은 방법으로 형성된다.즉, 플라즈마를 생성시키기 전 안정화 단계(구간 A)에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하여 폴리머의 산화가 억제되는 상태에서 실리콘 산화막이 증착되도록 하고, 플라즈마를 생성시킨 후 증착 단계(구간 B)에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 하여 유전율이 낮은 실리콘 산화막이 증착되도록 한다.
또한, 상기 플라즈마를 생성시키기 위한 고주파 전력의 공급량은 도 2b에 도시된 바와 같이 플라즈마 생성 초기 단계 즉, 증착 초기 단계(구간 B1)에서 수초, 예를들어, 1 내지 100초동안 10 내지 1000와트(W)의 낮은 전력이 공급되도록 하여 댕글링 결합에 의해 SOD막(12 또는14)과 하드 마스크막(13 또는 15)의 접착력이 증가되도록 한 후 10 내지 200초동안 순차적으로 고주파 전력의 공급량을 100 내지 3000와트(W)로 증가시켜 증착 속도가 증가되도록 한다(구간 B2).
상술한 바와 같이 본 발명은 SOD막상에 실리콘 산화막을 증착하여 하드 마스크막을 형성하되, 가스의 공급량 및 고주파 전력의 공급량을 각각 제어하여 증착 초기에는 폴리머의 산화가 억제되도록 하고 증착 후기에는 유전율이 감소되도록 한다. 또한, SOD막과 하드 마스크막을 다층 구조로 형성하되, 하드 마스크막을 형성한 후 플라즈마를 이용하여 표면처리를 실시한다.
따라서 본 발명에 따르면 SOD막과의 계면 접착력이 향상되며 저유전율을 갖는 하드 마스크막의 형성에 따라 절연막의 전기적 특성이 향상되어 소자의 신뢰성및 수율이 향상된다.

Claims (13)

  1. 반도체 기판상에 도전층 패턴이 형성된 상태에서 상기 도전층 패턴의 사이가 매립되도록 전체 상부면에 SOD막을 형성하는 단계와,
    열처리를 실시한 후 상기 SOD막상에 하드 마스크막을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 SOD막은 C, H, O 성분의 폴리머막, MSQ막 및 HSQ막중 어느 하나인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 열처리는 300 내지 650℃ 온도의 반응로에서 실시되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 하드 마스크막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의절연막 형성 방법.
  5. 제 4 항에 있어서,
    상기 실리콘 산화막은 20 내지 650℃의 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 증착되며, 플라즈마를 생성시키기 전 안정화 단계에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하고, 플라즈마를 생성시킨 후 증착 단계에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  6. 제 5 항에 있어서,
    상기 플라즈마를 생성하기 위한 고주파 전력은 생성 초기 단계에서 1 내지 100초동안 10 내지 1000와트(W)가 공급되며, 이후 순차적으로 10 내지 200초동안 100 내지 3000와트(W)로 증가되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  7. 소정의 공정을 거친 반도체 기판상에 제 1 SOD막을 형성한 후 열처리하는 단계와,
    상기 제 1 SOD막상에 하드 마스크막을 형성한 다음 인-시투로 표면처리하는 단계와,
    상기 제 1 하드 마스크막상에 제 2 SOD막을 형성하고 열처리한 후 상기 제 2 SOD막상에 제 2 하드 마스크막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  8. 제 7 항에 있어서,
    상기 제 1 및 제 2 SOD막은 C, H, O 성분의 폴리머막, MSQ막 및 HSQ막중 어느 하나인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  9. 제 7 항에 있어서,
    상기 열처리는 300 내지 650℃ 온도의 반응로에서 실시되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  10. 제 7 항에 있어서,
    상기 제 1 및 제 2 하드 마스크막은 실리콘 산화막인 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  11. 제 10 항에 있어서,
    상기 실리콘 산화막은 20 내지 650℃의 저온 및 저압 조건에서 SiH4및 N2O를 반응가스로 이용한 플라즈마 증착 방식으로 증착되며, 플라즈마를 생성시키기 전 안정화 단계에서는 SiH4의 공급량이 N2O의 공급량보다 많도록 하고, 플라즈마를 생성시킨 후 증착 단계에서는 N2O의 공급량이 SiH4의 공급량보다 많도록 하는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  12. 제 11 항에 있어서,
    상기 플라즈마를 생성하기 위한 고주파 전력은 생성 초기 단계에서 1 내지 100초동안 10 내지 1000와트(W)가 공급되며, 이후 순차적으로 10 내지 200초동안 100 내지 3000와트(W)로 증가되는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
  13. 제 7 항에 있어서,
    상기 표면처리는 플라즈마 처리이며, 상기 플라즈마는 N2, NH3, N2O, O2, Ar, He 등을 반응가스로 이용하고 10 내지 100와트(W)의 고주파 전력을 공급하여 생성시키는 것을 특징으로 하는 반도체 소자의 절연막 형성 방법.
KR1020000037018A 2000-06-30 2000-06-30 반도체 소자의 절연막 형성 방법 Abandoned KR20020002732A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020000037018A KR20020002732A (ko) 2000-06-30 2000-06-30 반도체 소자의 절연막 형성 방법
JP2001090219A JP4616492B2 (ja) 2000-06-30 2001-03-27 半導体素子の絶縁膜形成方法
US09/880,348 US6627533B2 (en) 2000-06-30 2001-06-13 Method of manufacturing an insulation film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037018A KR20020002732A (ko) 2000-06-30 2000-06-30 반도체 소자의 절연막 형성 방법

Publications (1)

Publication Number Publication Date
KR20020002732A true KR20020002732A (ko) 2002-01-10

Family

ID=19675281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037018A Abandoned KR20020002732A (ko) 2000-06-30 2000-06-30 반도체 소자의 절연막 형성 방법

Country Status (3)

Country Link
US (1) US6627533B2 (ko)
JP (1) JP4616492B2 (ko)
KR (1) KR20020002732A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163721B2 (en) * 2003-02-04 2007-01-16 Tegal Corporation Method to plasma deposit on organic polymer dielectric film
JP2004266075A (ja) * 2003-02-28 2004-09-24 Tokyo Electron Ltd 基板処理方法
BRPI0801639B1 (pt) * 2008-06-03 2018-04-10 Petróleo Brasileiro S.A. - Petrobras Método para determinar o número de acidez total e o número de acidez naftênica de petróleos, cortes de petróleo e emulsões de petróleo do tipo água-em-óleo, por espectroscopia no infravermelho médio
US9955802B2 (en) 2015-04-08 2018-05-01 Fasteners For Retail, Inc. Divider with selectively securable track assembly

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012007A (ko) * 1996-07-24 1998-04-30 김광호 반도체 웨이퍼 건조장치
KR19980056091A (ko) * 1996-12-28 1998-09-25 김광호 반도체장치의 층간절연막 형성방법
KR19990025544A (ko) * 1997-09-12 1999-04-06 윤종용 반도체 집적 회로의 패시베이션층 형성방법
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4690746A (en) * 1986-02-24 1987-09-01 Genus, Inc. Interlayer dielectric process
JP2660297B2 (ja) * 1988-10-05 1997-10-08 工業技術院長 柏木 寛 酸化シリコン膜の製造方法
US5211995A (en) * 1991-09-30 1993-05-18 Manfred R. Kuehnle Method of protecting an organic surface by deposition of an inorganic refractory coating thereon
US5510293A (en) * 1994-05-31 1996-04-23 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using thermoconductive layers
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
KR980012077A (ko) 1996-07-19 1998-04-30 김광호 층간절연막 형성방법
US6114186A (en) * 1996-07-30 2000-09-05 Texas Instruments Incorporated Hydrogen silsesquioxane thin films for low capacitance structures in integrated circuits
KR200141627Y1 (ko) 1996-08-24 1999-04-15 양재신 차량용 와이퍼스위치 레버구조
KR100238252B1 (ko) * 1996-09-13 2000-01-15 윤종용 Sog층 큐어링방법 및 이를 이용한 반도체장치의 절연막제조방법
US6077764A (en) * 1997-04-21 2000-06-20 Applied Materials, Inc. Process for depositing high deposition rate halogen-doped silicon oxide layer
US5851603A (en) * 1997-07-14 1998-12-22 Vanguard International Semiconductor Corporation Method for making a plasma-enhanced chemical vapor deposited SiO2 Si3 N4 multilayer passivation layer for semiconductor applications
JP3384714B2 (ja) * 1997-07-16 2003-03-10 富士通株式会社 半導体装置およびその製造方法
US6100202A (en) * 1997-12-08 2000-08-08 Taiwan Semiconductor Manufacturing Company Pre deposition stabilization method for forming a void free isotropically etched anisotropically patterned doped silicate glass layer
US5962344A (en) * 1997-12-29 1999-10-05 Vanguard International Semiconductor Corporation Plasma treatment method for PECVD silicon nitride films for improved passivation layers on semiconductor metal interconnections
TW382763B (en) * 1998-01-13 2000-02-21 Taiwan Semiconductor Mfg Method of forming low-particle-contained silicon oxide layer in integrated circuit
US6121130A (en) * 1998-11-16 2000-09-19 Chartered Semiconductor Manufacturing Ltd. Laser curing of spin-on dielectric thin films
US6251800B1 (en) * 1999-01-06 2001-06-26 Advanced Micro Devices, Inc. Ultrathin deposited gate dielectric formation using low-power, low-pressure PECVD for improved semiconductor device performance
US6259133B1 (en) * 1999-02-11 2001-07-10 Advanced Micro Devices, Inc. Method for forming an integrated circuit memory cell and product thereof
US6207554B1 (en) * 1999-07-12 2001-03-27 Chartered Semiconductor Manufacturing Ltd. Gap filling process in integrated circuits using low dielectric constant materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR980012007A (ko) * 1996-07-24 1998-04-30 김광호 반도체 웨이퍼 건조장치
KR19980056091A (ko) * 1996-12-28 1998-09-25 김광호 반도체장치의 층간절연막 형성방법
KR19990025544A (ko) * 1997-09-12 1999-04-06 윤종용 반도체 집적 회로의 패시베이션층 형성방법
JPH11204642A (ja) * 1998-01-19 1999-07-30 Nec Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20020000667A1 (en) 2002-01-03
JP4616492B2 (ja) 2011-01-19
JP2002026004A (ja) 2002-01-25
US6627533B2 (en) 2003-09-30

Similar Documents

Publication Publication Date Title
US6057226A (en) Air gap based low dielectric constant interconnect structure and method of making same
KR20080082443A (ko) 절연물 증착을 사용한 집적 회로 구조 형성 방법 및 절연물갭 필링 기술
US20040127002A1 (en) Method of forming metal line in semiconductor device
JPH09102492A (ja) 半導体装置の製造方法および半導体製造装置
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer
KR20020002732A (ko) 반도체 소자의 절연막 형성 방법
KR100653994B1 (ko) 반도체 소자의 층간절연막 형성방법
US20070273003A1 (en) Semiconductor device and manufacturing method thereof
KR100529388B1 (ko) 반도체 소자의 층간절연막 형성방법
KR100424389B1 (ko) 반도체 장치의 콘택/비아 제조방법
KR100505408B1 (ko) 반도체 소자의 금속절연막 형성 방법
KR100871383B1 (ko) 반도체 소자의 절연막 형성방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR100493407B1 (ko) 반도체 소자의 제조 방법
KR20000044570A (ko) 반도체소자의 층간절연막 평탄화방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100237022B1 (ko) 캐패시터의 유전체막 형성방법
KR100691941B1 (ko) 반도체 소자의 캐패시터 제조 방법
KR100744265B1 (ko) 금속 배선 및 층간 절연막 제조 방법
KR20030078548A (ko) 반도체장치의 콘택플러그 형성 방법
JP2007115763A (ja) 半導体製造方法
KR100575886B1 (ko) 반도체 소자의 제조방법
KR100256232B1 (ko) 반도체소자의층간절연막형성방법
KR100871368B1 (ko) 반도체 소자의 비트라인 스페이서 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee

St.27 status event code: A-2-2-U10-U13-oth-PC1904

St.27 status event code: N-2-6-B10-B12-nap-PC1904

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000