KR20020002926A - 반도체 소자의 오버레이 측정 패턴 형성 방법 - Google Patents

반도체 소자의 오버레이 측정 패턴 형성 방법 Download PDF

Info

Publication number
KR20020002926A
KR20020002926A KR1020000037293A KR20000037293A KR20020002926A KR 20020002926 A KR20020002926 A KR 20020002926A KR 1020000037293 A KR1020000037293 A KR 1020000037293A KR 20000037293 A KR20000037293 A KR 20000037293A KR 20020002926 A KR20020002926 A KR 20020002926A
Authority
KR
South Korea
Prior art keywords
measurement pattern
overlay
forming
pattern
reflow
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000037293A
Other languages
English (en)
Other versions
KR100675877B1 (ko
Inventor
김공환
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037293A priority Critical patent/KR100675877B1/ko
Publication of KR20020002926A publication Critical patent/KR20020002926A/ko
Application granted granted Critical
Publication of KR100675877B1 publication Critical patent/KR100675877B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70681—Metrology strategies
    • G03F7/70683—Mark designs
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/708—Mark formation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

본 발명은 미세 콘택홀을 형성하기 위한 레지스트의 리플로우량을 정량적으로 측정하는데 적당하도록한 반도체 소자의 오버레이 측정 패턴 형성 방법에 관한 것으로, 하부 층에서 빛이 투과되지 않는 폴리 성분의 물질로 인너 측정 패턴의 한쪽면이 형성되도록 제 1 인너 측정 패턴을 형성하는 단계;리플로우 적용층에서 포토레지스트를 사용하여 인너 측정 패턴의 나머지 한쪽면이 되는 제 1 인너 측정 패턴과 그에 이격되는 아우터 측정 패턴을 형성하는 단계;상기 제 1 인너 측정 패턴과 제 2 인너 측정 패턴 및 아우터 측정 패턴을 오버레이하여 노광하는 단계;오버레이 측정자로 리플로우전에 오버레이를 측정하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 오버레이 측정 패턴 형성 방법{METHOD FOR FORMING OVERLAY VERNIER OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자의 오버레이 측정에 관한 것으로, 특히 미세 콘택홀을 형성하기 위한 레지스트의 리플로우량을 정량적으로 측정하는데 적당하도록한 반도체 소자의 오버레이 측정 패턴 형성 방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 오버레이 측정 패턴에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 오버레이 측정 패턴의 구성도이다.
종래 기술에서는 레지스트의 플로우량을 정량적으로 측정하는 기술이 없었다.
따라서 레지스트 플로우량을 측정하기 위해서는 real cell 패턴에서의 리플로우 전.후의 CD를 측정하였다.
그러나 이 방법의 경우 리플로우 전의 CD 측정시 측정장비의 전자빔의 영향으로 리플로우시 동일 측정 패턴의 리플로우량이 감소하게 되어 정확한 데이터를 얻기 어렵다.
또한, 미세 콘택홀일 경우 자동 측정이 아니기 때문에 측정 에러가 개입되어 한번의 측정 만으로는 데이터의 신뢰성을 떨어뜨린다.
종래의 오버레이 측정 패턴(vernier)으로는 단지 하위 층에 대한 상위 층의 오버랩 정도만을 정량화 할 수 있었다.
도 1은 종래 기술의 오버레이 측정 패턴의 구성을 나타낸 것이다.
인너 측정 패턴(11)과 아우터 측정 패턴(10)이 모두 포토레지스트로 구성된다.
이와 같이 좌우 모두 포토레지스트이기 때문에 모두에서 리플로우가 발생하고 오버레이 측정시 좌우 리플로우량의 데이터가 상쇄되어 리플로우량을 측정할 수 없었다.
이와 같은 종래 기술의 반도체 소자의 오버레이 측정 패턴은 다음과 같은 문제가 있다.
리플로우 전의 CD 측정시 측정장비의 전자빔의 영향으로 리플로우시 동일 측정 패턴의 리플로우량이 감소하게 되어 정확한 데이터를 얻기 어렵다.
또한, 미세 콘택홀일 경우 자동 측정이 아니기 때문에 측정 에러가 개입되어 한번의 측정 만으로는 데이터의 신뢰성을 떨어뜨린다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 오버레이 측정의 문제를 해결하기 위한 것으로, 미세 콘택홀을 형성하기 위한 레지스트의 리플로우량을 정량적으로 측정하는데 적당하도록한 반도체 소자의 오버레이 측정 패턴 형성 방법을 제공하는데 그 목적이 있다.
도 1은 종래 기술의 오버레이 측정 패턴의 구성도
도 2a내지 도 2e는 본 발명에 따른 오버레이 측정 패턴의 형성 방법 및 레지스트 리플로우시의 상태를 나타낸 구성도
도 3a는 레지스트 플로우 전의 오버레이 측정시 나타나는 신호 파형도
도 3b는 레지스트 플로우 후의 오버레이 측정시 나타나는 신호 파형도
- 도면의 주요 부분에 대한 부호의 설명 -
21. 제 1 인너 측정 패턴 22. 제 2 인너 측정 패턴
23. 아우터 측정 패턴 24. 슬로우프 영역
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 오버레이 측정 패턴 형성 방법은 하부 층에서 빛이 투과되지 않는 폴리 성분의 물질로 인너 측정 패턴의 한쪽면이 형성되도록 제 1 인너 측정 패턴을 형성하는 단계;리플로우 적용층에서 포토레지스트를 사용하여 인너 측정 패턴의 나머지 한쪽면이 되는 제 1 인너 측정 패턴과 그에 이격되는 아우터 측정 패턴을 형성하는 단계;상기 제 1 인너 측정 패턴과 제 2 인너 측정 패턴 및 아우터 측정 패턴을 오버레이하여 노광하는 단계;오버레이 측정자로 리플로우전에 오버레이를 측정하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 오버레이 측정 패턴 형성 방법에 관하여 상세히 설명하면 다음과 같다.
도 2a내지 도 2e는 본 발명에 따른 오버레이 측정 패턴의 형성 방법 및 레지스트 리플로우시의 상태를 나타낸 구성도이다.
그리고 도 3a는 레지스트 플로우 전의 오버레이 측정시 나타나는 신호 파형도이고, 도 3b는 레지스트 플로우 후의 오버레이 측정시 나타나는 신호 파형도이다.
본 발명은 0.16 Tech 이하급의 반도체 제조 공정시의 리소그래피 분야의 미세 콘택홀을 형성하는 레지스트 플로우 기술에서 리플로우 량의 정량적 측정을 위한 오버레이 측정 패턴(overlay Vernier)을 형성하는 것에 관한 것이다.
본 발명은 CD 측정만으로는 리플로우 량을 정량화하는데 어려움이 있으므로 오버레이 측정 기법을 도입하여 전자빔으로부터 셀 패턴을 보호하고 미세 콘택홀의 CD 측정 에러를 제거하기 위한 것이다.
그리고 기본적으로 오버레이 리딩시에 좌우의 시그널이 대칭이어야 한다.
이를 위하여 하부 층(under layer)에서 미리 인너 측정 패턴(inner vernier)의 한쪽면만을 필름층으로 형성하고 레지스트 플로우를 시행하는 후속 층에서 인너 측정 패턴의 다른 한쪽면에서만 포토레지스트 패턴이 형성되어 레지스트 플로우가 일어나도록 한다.
이는 오버레이 리딩시 좌우의 시그널을 대칭적으로 나타나게 하여 오버레이측정이 가능하게 된다.
먼저, 도 2a에서와 같이, 하부 층(under layer)에서 빛이 투과되지 않는 폴리 성분의 물질로 인너 측정 패턴(inner vernier)의 한쪽면이 형성되도록 레지스트 플로우를 적용하는 층보다 하부 층에서 제 1 인너 측정 패턴(21)을 형성한다.
여기서, 레티클상에서의 사이즈는 10㎛ ×4㎛로 구성한다.
그리고 도 2b에서와 같이, 리플로우 적용층에서 포토레지스트를 사용하여 인너 측정 패턴(inner vernier)의 나머지 한쪽면 즉, 제 1 인너 측정 패턴(22)과 아우터 측정 패턴(23)을 형성한다.
이때 레티클상의 아우터 측정 패턴(23)의 크기는 20㎛ ×20㎛이며, 제 2 인너 측정 패턴의 크기는 10㎛ ×4㎛로 한다.
그리고 아우터 측정 패턴(23)의 안쪽에서는 포토레지스트의 슬로우프 영역(24)이 형성된다.
그리고 도 2c에서와 같이, 도 2a의 제 1 인너 측정 패턴(21)과 도 2b의 제 2 인너 측정 패턴(22) 및 아우터 측정 패턴(23)을 오버레이하여 노광한다.
이때, 레티클상에서 아우터 측정 패턴(23)과 제 1,2 인너 측정 패턴(21)(22)의 이격 거리는 5㎛이며 제 1,2 인너 측정 패턴(21)(22)간의 이격 거리는 2㎛로 구성한다.
이어, 도 2d에서와 같이, 오버레이 측정자로 리플로우전에 오버레이를 측정한다.
이때 인너 측정 패턴 오버레이 리딩 값을 A라 하고, 아우터 측정 패턴의 오버레이 리딩값을 B라 하면 리플로우전 오버레이 값은 (A-B)/2이다.
도 2e는 레지스트를 리플로우한후의 포토레지스트의 변화된 형태를 나타낸 것으로 ⓐ부분에서 포토레지스트가 리플로우되는 것을 알 수 있다.
도 3a는 레지스트 플로우 전의 오버레이 측정시 나타나는 신호 파형을 나타낸 것이고, 도 3b는 레지스트 플로우 후의 오버레이 측정시 나타나는 신호 파형을 나타낸 것이다.
레지스트 리플로우를 측정 패턴을 오버레이 측정장비로써 측정하고 레지스트 리플로우에 의한 변화량을 X라고 한다면, 인너 측정 패턴 오버레이 리딩값은 A-X/2가 되고, 아우터 측정 패턴 오버레이 리딩값은 B가 된다. 따라서 레지스트 리플로우후의 오버레이 값은 (A-B)/2-X/4이다.
여기서, 레지스트 리플로우 전후의 오버레이 변화량은 X/4인 것을 알 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 오버레이 측정 패턴 형성 방법은 레지스트 리플로우량을 오버레이 측정을 통하여 수치화 할 수 있다.
이와 같은 본 발명에 따른 반도체 소자의 오버레이 측정 패턴 형성 방법은 다음과 같은 효과가 있다.
미세 콘택홀을 형성하기 위한 레지스트의 리플로우량을 정량적으로 측정할 수 있도록 측정 패턴을 구성하여 정확한 측정이 가능하며, 생산성을 증대시킬 수 있다.

Claims (6)

  1. 하부 층에서 빛이 투과되지 않는 폴리 성분의 물질로 인너 측정 패턴의 한쪽면이 형성되도록 제 1 인너 측정 패턴을 형성하는 단계;
    리플로우 적용층에서 포토레지스트를 사용하여 인너 측정 패턴의 나머지 한쪽면이 되는 제 1 인너 측정 패턴과 그에 이격되는 아우터 측정 패턴을 형성하는 단계;
    상기 제 1 인너 측정 패턴과 제 2 인너 측정 패턴 및 아우터 측정 패턴을 오버레이하여 노광하는 단계;
    오버레이 측정자로 리플로우전에 오버레이를 측정하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
  2. 제 1 항에 있어서, 제 1 인너 측정 패턴을 레지스트 플로우를 적용하는 층보다 하부 층에서 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
  3. 제 1 항에 있어서, 제 1 인너 측정 패턴을 레티클상에서의 사이즈를 10㎛ ×4㎛로 형성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
  4. 제 1 항에 있어서, 레티클상의 아우터 측정 패턴의 크기는 20㎛ ×20㎛이며, 제 2 인너 측정 패턴의 크기는 10㎛ ×4㎛로 하는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
  5. 제 1 항에 있어서, 레티클상에서 아우터 측정 패턴과 제 1,2 인너 측정 패턴의 이격 거리는 5㎛이며 제 1,2 인너 측정 패턴간의 이격 거리는 2㎛로 구성하는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
  6. 제 1 항에 있어서, 아우터 측정 패턴의 안쪽에 포토레지스트의 슬로우프 영역이 형성되는 것을 특징으로 하는 반도체 소자의 오버레이 측정 패턴 형성 방법.
KR1020000037293A 2000-06-30 2000-06-30 반도체 소자의 오버레이 측정 패턴 형성 방법 Expired - Fee Related KR100675877B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037293A KR100675877B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 오버레이 측정 패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037293A KR100675877B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 오버레이 측정 패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR20020002926A true KR20020002926A (ko) 2002-01-10
KR100675877B1 KR100675877B1 (ko) 2007-02-05

Family

ID=19675525

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037293A Expired - Fee Related KR100675877B1 (ko) 2000-06-30 2000-06-30 반도체 소자의 오버레이 측정 패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100675877B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602072B2 (en) 2006-06-23 2009-10-13 Samsung Electronics Co., Ltd. Substrate having alignment marks and method of obtaining alignment information using the same
US7670761B2 (en) 2003-09-29 2010-03-02 Samsung Electronics Co., Ltd. Method of forming a fine pattern of a semiconductor device using a resist reflow measurement key
KR101067860B1 (ko) * 2008-12-22 2011-09-27 주식회사 하이닉스반도체 멀티오버레이 측정마크 및 그 형성 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7670761B2 (en) 2003-09-29 2010-03-02 Samsung Electronics Co., Ltd. Method of forming a fine pattern of a semiconductor device using a resist reflow measurement key
US7602072B2 (en) 2006-06-23 2009-10-13 Samsung Electronics Co., Ltd. Substrate having alignment marks and method of obtaining alignment information using the same
KR101067860B1 (ko) * 2008-12-22 2011-09-27 주식회사 하이닉스반도체 멀티오버레이 측정마크 및 그 형성 방법

Also Published As

Publication number Publication date
KR100675877B1 (ko) 2007-02-05

Similar Documents

Publication Publication Date Title
KR100255399B1 (ko) 겹침정밀도 측정기의 측정조건의 최적화방법 및 얼라인먼트마크 형상 또는 노광장치에 있어서의 얼라인먼트마크 측정방식의 최적화방법
KR100519252B1 (ko) 오버레이 마크, 오버레이 마크 형성방법 및 오버레이측정방법
KR19990024000A (ko) 리소그래픽 프로세스에서의 파라미터 제어 프로세스
US4433911A (en) Method of evaluating measure precision of patterns and photomask therefor
KR20000029347A (ko) 위치정렬을 검출하는 마크를 구비한 레티클과 위치정렬검출방법
KR100675877B1 (ko) 반도체 소자의 오버레이 측정 패턴 형성 방법
JPS5846054B2 (ja) フオトマスク
US5616438A (en) Reticle and a method for measuring blind setting accuracy using the same
KR100457223B1 (ko) 정렬 마크로 이용 가능한 중첩도 측정 패턴 형성방법
KR100608385B1 (ko) 반도체 소자 제조용 중첩도 측정 패턴
KR0172287B1 (ko) 중첩 정확도와 노광장비의 포커스를 동시에 측정하기 위한 측정마크를 이용한 중첩 정확도 및 노광장비의 포커스 측정 방법
KR100498578B1 (ko) 반도체 장치의 오버레이 마크
KR100262667B1 (ko) 반도체장치제조방법
KR100280513B1 (ko) 반도체 제조용 위상차 마스크
KR100283483B1 (ko) 중첩도 측정용 타겟 제조 방법
KR100255087B1 (ko) 더미셀이 형성된 스테퍼용 레티클
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
JPH0355865A (ja) 半導体装置の製造方法
KR100349106B1 (ko) 반도체 미세 패턴 변위 측정 방법
KR960005036B1 (ko) 노광공정에서의 포카스상태 측정용 패턴 및 포카스상태 측정 방법
KR100355771B1 (ko) 반도체 미세 패턴 변위 측정 방법
KR19990003154A (ko) 반도체 소자의 중첩도 측정 방법
KR20040059251A (ko) 하나의 레이어에 다수의 박스형 마크를 갖는 중첩측정용정렬마크
KR100342386B1 (ko) 홀 선폭과 샷 스케일 동시 측정 패턴

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20101224

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20120124

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20120124

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000