KR20020003512A - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20020003512A
KR20020003512A KR1020010039439A KR20010039439A KR20020003512A KR 20020003512 A KR20020003512 A KR 20020003512A KR 1020010039439 A KR1020010039439 A KR 1020010039439A KR 20010039439 A KR20010039439 A KR 20010039439A KR 20020003512 A KR20020003512 A KR 20020003512A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
substrate
slit
semiconductor device
epoxy resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020010039439A
Other languages
English (en)
Inventor
키무라나오토
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR20020003512A publication Critical patent/KR20020003512A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

반도체 장치에는 반도체 칩이 마련된다. 복수개의 전극 패드는 반도체 칩의 표면상에서 제 1의 방향으로 연장되는 열에 배치된다. 반도체 장치는 표면에 접합된 기판, 기판 상에 형성된 솔더 볼, 및 대응하는 전극 패드에 각각의 솔더 볼을 접속하기 위한 배선을 마련한다. 전극 패드를 정합하고, 제 1의 방향으로 연장된 제 1의 슬릿 및 제 1의 방향에 수직인 제 2의 방향으로 연장된 제 2의 슬릿은 기판에 마련되어 기판을 적어도 4개의 영역으로 분할한다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
발명의 배경
발명의 분야
본 발명은 CSP(chip size package) 및 BGA(ball grid array) 구조 등을 도시하는 패키지가 마련된 반도체 장치 및 상기 반도체 장치의 제조 방법에 관한 것으로, 특히, 신뢰도에 중점을 두어 설계된 반도체 장치 및 상기 반도체 장치의 제조 방법에 관한 것이다.
종래의 기술
CSP 및 BGA 구조 등을 도시하는 패키지가 마련된 반도체 장치는 많은 수의 핀을 구비하는 기능성 반도체 소자의 고집적화 및 대형 반도체 칩의 구현을 지향하며 발전이 이루어져왔다. 상기 반도체 장치는 일본 특개평 제 2000-68405호에 기재되어 있다. 도 1은 일본 특개평 제 2000-68405호에 기재된 것과 유사한 반도체 장치, 특히 그 구조에 관해 개략적으로 도시한다.
상기 공보에 따른 반도체 장치는 유리 에폭시 수지로 이루어진 베이스 기판(21)상에 접착제를 사용하여 장착된 직사각형 반도체 칩(도시되지 않음)을 포함한다. 베이스 기판(21)은 반도체 칩과 거의 유사한 형태를 갖는다. 베이스 기판(21)은 길게 연장된 중앙 슬릿(22)을 마련한다. 반도체 칩은 중앙 슬릿(22)과 정합된 영역에 배치된 전극 패드(도시되지 않음)를 마련하고, 중앙 슬릿(22)으로부터 노출된다. 또한, 중앙 슬릿(22)으로부터 외부로 연장된 전원 공급 배선 도체 및 접지 배선 도체는 베이스 기판(21)에 마련된다. 전극 패드는 각각의 본딩 배선(금속 배선) 대신 대응하는 도체 배선에 접속된다. 솔더 볼(20; solder ball)은 베이스 기판(21)상에 배치되고, 각각의 내부 배선을 통해 대응하는 배선 도체에 접속된다.
이와 같은 반도체 장치는 배선 도체의 전기적 저항을 현저히 감소시키기 때문에 향상된 전기 특성을 나타낸다.
그러나, 이러한 반도체 장치를 장착한 인쇄 회로 기판은 주위의 온도가 상승하면 인쇄 회로 기판의 대응하는 전기 도전 패드에 접합하는 솔더 볼(20)의 일부가 절단된다고 하는 문제를 수반한다.
상기 현상은 하기에 기재된 이유로 인해 발생한다고 생각된다. 유리 에폭시 수지로 이루진 베이스 기판(21)의 열 팽창 계수는 반도체 칩의 열 팽창 계수보다 크다. 따라서, 주위 온도가 상승하면, 베이스 기판(21)의 열 팽창은 반도체 칩에 의해 제한되어, 베이스 기판(21)은 충분히 확장되지 않는다. 그 결과, 베이스 기판(21)은 중앙 슬릿(22)에 수직인 방향이 아니라 도 1에서 화살표에 의해 나타난것과 같이, 중앙 슬릿(22)을 따라 종단 방향으로 현저하게 확장된다. 또한, 반도체 장치를 장착한 인쇄 회로 기판의 열 팽창 계수는 베이스 기판과 거의 동일하다. 따라서, 장치가 열 팽창될 때, 베이스 기판의 솔더 볼(20) 및 각각의 솔더 볼에 접합된 인쇄 기판의 대응하는 도전 패드는 각각 서로 어긋나게 된다.
그러나, 솔더 볼 및 대응하는 도전 패드는 서로 접합되어 있기 때문에, 각 솔더 볼 및 대응하는 하나의 도전 패드의 접합면 또는 솔더 볼 그 자체는 어긋남 만큼 변할 수 있는 전단력(shearing stress)을 받는다. 그 결과, 솔더 볼의 일부는 파손될 수 있다. 특히, 기판의 중앙으로부터 가장 먼 곳에 위치하는 솔더 볼의 응력은 최대가 되어, 장치가 일정 한계를 넘어 열 팽창하게 되면, 상기 솔더 볼은 파손될 확률이 높아진다.
본 발명의 목적은 장치가 인쇄 회로 기판에 조립된 후, 온도 상승에 관계없이 솔더 볼이 파손되지 않고, 신뢰성 높은 반도체 장치 및 그 제조 방법을 마련하는 것이다.
본 발명의 하나의 양상에 따라, 반도체 장치는 제 1의 표면상의 제 1의 방향에 배치된 복수개의 전극패드, 제 1의 표면에 접합된 기판, 기판상에 형성된 솔더 볼, 및 솔더 볼 및 대응하는 전극 패드에 각각 접속된 배선을 구비하는 반도체 칩을 포함한다. 전극 패드에 정합되고, 제 1의 방향으로 연장되는 제 1의 슬릿 및 제 1의 방향과 직각인 방향으로 연장되는 제 2의 슬릿을 기판에 마련한다. 기판은 적어도 4개의 영역으로 분할된다.
본 발명의 다른 양상에 따르면, 반도체 장치의 제조 방법은 기판 부재의 복수개의 장착 영역 각각에 제 1 및 제 2의 슬릿을 형성하는 단계를 포함한다. 반도체 칩은 각각의 장착 영역 상에 장착된다. 제 1 및 제 2의 슬릿은 서로 수직으로 교차한다. 상기 방법은 각 장착 영역용의 기판 부재에 반도체 칩을 접합하고, 각 장착 영역용의 기판 부재를 분할하는 단계를 더 포함한다. 반도체 칩은 제 1의 슬릿에 정합되는 영역에 형성된 전극 패드를 구비한다.
따라서, 본 발명에 따라, 슬릿은 십자형으로 분할된 기판 상에 형성되어, 기판이 열 확장될 때, 반도체 칩에 의해 구속되지 않는다. 그 결과, 기판 및 인쇄 회로 기판 사이에 위치한 솔더 볼에 인가된 열 응력이 감소된다. 따라서, 솔더 볼은 열 응력에 의해 파손되는 것을 방지하여 반도체 장치의 신뢰도를 향상시킨다.
도 1은 일본 특개평 제 2000-68405호에 기재된 것과 유사한 반도체 장치의 구조를 도시하는 개략도.
도 2의 A는 본 발명의 제 1의 실시예에 따른 반도체 장치를 도시하는 평면도.
도 2의 B는 도 2의 A에서 A-A 선을 따라 취해지는 단면도.
도 3은 인쇄 회로 기판 상에 장착된 도 2의 A 및 도 2의 B에 도시된 반도체 장치를 도시하는 평면도.
도 4는 본 발명의 제 2의 실시예에 따른 반도체 장치를 도시하는 평면도.
도 5는 본 발명의 제 1의 실시예에 따른 반도체 장치의 제조 방법을 도시하는 흐름도.
도 6은 제 1의 실시예에 따른 반도체 장치의 제조 방법의 중간 단계를 도시하는 반도체 장치의 평면도.
♠도면의 주요 부호에 대한 부호의 설명♠
1 : 반도체 칩 2a, 2b, 2c, 2d : 베이스 기판
3 : 솔더볼 4 : 배선
6 : 전극 패드 7a, 7b : 슬릿
8 : 도전 패드 9 : 본딩 배선
10 : 수지 재료 11 : 인쇄 회로 기판
12 : 기판 부재 13 : 칩 장착 영역
14 : 절단선
이하, 본 발명의 우선된 실시예를 첨부된 도면을 참조하여 더 상세히 설명한다. 도 2의 A는 본 발명의 제 1의 실시예에 따른 반도체 장치의 평면도이고, 도 2의 B는 도 2의 A에서 A-A 선을 따라 취해지는 단면도이다.
도 2의 A 및 도 2의 B에 도시된 바와 같이, 제 1의 실시예는 다수의 반도체 소자(도시되지 않음)를 포함하는 반도체 칩(1)을 마련한다. 복수개의 전극 패드(6)는 반도체 칩(1)의 주요 표면 상에 형성된다. 도 2의 A에 도시된 바와 같이, 전극 패드(6)가 예를 들어, 반도체 칩(1)의 종단 방향의 긴 중앙선을 따라 배치된다.
4개의 베이스 기판(2a 내지 2d)은 전극 패드(6)가 장착되지 않는 반도체 칩(1)의 다른 주요 표면에 접착제(5)를 사용하여 접합된다. 도 2의 A에 도시된 바와 같이, 베이스 기판(2a 및 2d)은 반도체 칩(1)에 형성된 종단 슬릿(7b; longitudinal slit) 및 횡단 슬릿(7a; transversal slit)에 의해 각각 분리되어 배치된다. 횡단 슬릿(7a)은 반도체 칩(1)의 종단 방향의 중간에 위치하고, 종단 슬릿(7b)은 반도체 칩(1)의 횡단 방향의 중간에 위치한다. 전극 패드(6)는 슬릿(7b)으로부터 노출되어 있다.
전기 도전 패드(8)는 베이스 기판(2a 내지 2d)상에 형성되어 있고, 각각의 본딩 배선(9)을 통해 각각 대응하는 전극 패드(6)에 접속되어 있다. 솔더 볼(3)은 각각의 배선(4)을 통해 대응하는 도전 패드(8)에 각각 접속된다. 도 2의 B에 도시된 바와 같이, 슬릿(7a 및 7b)은 수지 재료(10)로 채워진다. 수지 재료(10)는 도 2의 A에 생략되어 있다.
베이스 기판(2a 내지 2d)은 유리 에폭시 수지로 이루어지고, 접착제(5)는 비용 및 접착성을 고려하여 아크릴 고무를 포함하는 합성 에폭시 수지로 이루어진다. 본딩 배선(9)은 예를 들어, 금 배선(gold wire)인 금속 세선일 수 있다. 배선(4) 및 전기 도전 패드(8)는 예를 들어, 구리를 사용한 인쇄에 의해 베이스 기판(2)상에 형성된다. 슬릿(7a 및 7b)은 반도체 칩(1)의 외곽 경계로부터 연장되어, 4개의 베이스 기판(2)은 이하 기재된 것과 같이 완전히 서로 분리된다.
도 3은 도 2의 A 및 도 2의 B에 도시된 반도체 장치를 인쇄 회로 기판상에 장착한 평면도이다. 제 1의 실시예에 따른 반도체 장치가 인쇄 회로 기판(11)상에 장착되면, 베이스 기판(2a 및 2d)을 장착한 면은 아래쪽을 향하게 되고, 솔더 볼(3)은 인쇄 회로 기판(11)의 각각의 도전 패드에 접촉된다. 그 후, 솔더 볼(3)은리플로(reflow)되고, 도전 패드에 접합된다. 그 결과, 반도체 장치는 인쇄 회로 기판(11)상에 조립된다.
조립된 후, 작동 중에 반도체 장치의 온도가 상승하면, 베이스 기판(2a 내지 2d)은 서로 분리되기 때문에 다른 기판에 의해 구속되지 않는다. 그 결과, 인쇄 회로 기판(11)은 도 3의 화살표에 의해 나타난 것과 같은 방향으로 쉽게 열 팽창되고, 베이스 기판(2a 및 2d)은 인쇄 회로 기판(11)의 열 팽창에 의해 도 3에 도시된 화살표 방향으로 약간 이동한다. 따라서, 가장 중심에서 떨어진 솔더 볼 및 대응하는 도전 패드는 종래 반도체 장치에서 서로 어긋남이 컸던 반면, 본 실시예에서는 어긋남이 작아진다. 오히려, 중앙에서 가장 근접하게 위치한 솔더 볼이 가장 어긋날 수 있다. 그 결과, 솔더 볼의 응력은 감소하고, 솔더 볼이 파손되는 것을 방지하게 된다.
이하, 본 발명의 제 2의 실시예를 설명한다. 도 4는 본 발명의 제 2의 실시예에 따른 반도체 장치의 평면도이다. 도 2의 A 및 도 2의 B에 도시된 제1의 실시예의 대응부와 동일한 도 4에 도시된 제 2의 실시예의 요소는 동일한 참조 부호를 에 의해 각각 표시되고, 이하 더 자세히 설명하지 않는다.
도 4에 도시된 바와 같이, 제 2의 실시예는 반도체 칩(1)의 슬릿(7a)을 정합하는 위치에 배치된 전극 패드(16)를 마련한다. 슬릿(7b)을 정합하는 위치에 위치한 전극 패드(6)의 수는 전극 패드(16)의 수에 의해 감소될 수 있다.
제 1의 실시예와 비교하면, 본 제 2의 실시예는 각각의 도전 패드(8) 및 대응하는 하나의 전극 패드(6 및 16) 사이의 거리가 좁아지게 되어 두 패드 사이의전기적 저항을 감소한다는 장점이 있다. 그 결과, 신호는 고속으로 전달될 수 있다.
각각의 제 1 및 제 2의 실시예가 4개의 베이스 기판(2a 및 2b)을 포함하지만, 본 발명에 따른 반도체 장치의 베이스 기판의 수는 그것에 제한되지 않는다. 예를 들어, 반도체 장치는 단일 반도체 칩에 접합된 6개 또는 8개의 베이스 기판을 포함할 수 있어서, 반도체 칩이 기판을 구속하는 힘이 더 분산되고, 그 결과, 솔더 볼에 인가된 열 응력은 더 감소된다.
이하, 제 1의 실시예에 따른 반도체 장치의 제조 방법에 관해 설명한다. 도 5는 본 실시예의 제 1의 실시예에 따른 반도체 장치의 제조 방법의 흐름도이고, 도 6은 제 1의 실시예의 반도체 장치의 제조 방법의 중간 단계를 도시하는 반도체 장치의 평면도이다.
우선, 교차 슬릿(7a 및 7b)은 프레스 펀칭(press punching)에 의해 인쇄 회로를 장착한 기판 부재(12)의 반도체 칩 장착 영역(13)에 형성된다(S1 단계). 반도체 칩 장착 영역(13)은 종횡으로 배치된다. 슬릿(7a 및 7b)이 형성된 후 기판 상에 인쇄 회로가 이루어 질 수 있다.
그리고, 접착제는 반도체 칩 장착 영역(13)에 도포된다. 그 후, 다이-마운터(도시되지 않음; die-mounter)를 사용하여 반도체 칩을 각각의 반도체 칩 장착 영역(13)에 접합하고, 소정의 위치에 고착한다(S2 단계).
그 후, 기판 부재(12)는 배선 본딩 시스템(도시되지 않음)의 스테이지(stage)상에 있게 되고, 각 반도체 칩에 대해 전극 패드(6) 및 대응하는전기 전도 패드(8)는 각각의 본딩 배선(9)에 의해 접속된다(S3 단계).
그리고, 기판 부재(12)는 수지 밀봉을 위해 몰드되어 소정의 위치에서 설정된다(도시되지 않음). 그 후, 용융 수지를 슬릿(7a 및 7b) 사이에 주입한다. 수지가 경화되어, 슬릿(7a 및 7b)은 수지 재료(10)로 채워진다(S4 단계). 그 후, 솔더 볼은 솔더볼 장착 지그를 사용하여 대응하는 배선(4)에 접속된 각각의 패드 상에 장착된다(도시되지 않음).
그리고, 절단선(14)을 따라 이동하며 휠 커터(도시되지 않음; wheel cutter)를 구동하여, 반도체 칩 장착 영역(13)용의 기판 부재(12)를 분할한다.
상술한 제조 방법에서, 복수개의 반도체 장치는 제조 시간을 상당히 단축하며 제조될 수 있다. 반도체 장치의 어떤 종래의 제조 방법에서, 제조 단계의 순서는 각 반도체 칩에 대해 수행될 필요가 있다. 이와 반대로, 상술한 방법에 따른, 복수개의 반도체 칩은 큰 기판 부재 상에서 종횡 방향으로 배치되고, 복수개의 반도체 장치의 조립 후, 기판 부재의 절단에 의해 각각의 반도체 장치로 분리된다. 따라서, 단일 반도체 장치를 조립하기에 필요한 시간은 현저히 단축된다.
복수개의 반도체 칩 장착 영역(13)이 기판 부재(12)상에 종횡으로 배치되었지만, 단일 열로 배치할 수도 있다. 반도체 칩 장착 영역의 열의 수는 다이 마운터 및 배선 본딩 시스템의 성능에 의해 적절히 결정될 수 있다.
제 2의 실시예에 따른 반도체 장치는 전극 패드의 배치만을 변형하여 상술한 방법에 의해 제조될 수 있다.

Claims (10)

  1. 제 1의 표면상에 제 1의 방향으로 배치된 복수개의 전극 패드를 구비하는 반도체 칩과;
    상기 제 1의 표면에 부착되고, 상기 전극 패드와 정합하며 상기 제 1의 방향으로 연장하는 제 1의 슬릿과 상기 제 1의 방향에 수직인 방향으로 연장하는 제 2의 슬릿이 마련되며, 적어도 4개의 영역으로 분할되는 기판;
    상기 기판상에 형성된 솔더 볼; 및
    상기 솔더 볼 및 대응하는 전극 패드 각각을 접속하는 배선을 포함하는 것을 특징으로 하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 슬릿은 상기 반도체 칩의 경계 밖으로 연장된 것을 특징으로 하는 반도체 장치.
  3. 제 1항에 있어서,
    상기 반도체 칩은 상기 제 2의 슬릿을 정합하는 소정의 위치에 전극 패드를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제 2항에 있어서,
    상기 반도체 칩은 상기 제 2의 슬릿을 정합하는 소정의 위치에 전극 패드를 포함하는 것을 특징으로 하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 기판은 유리 에폭시 수지로 이루어지고, 아크릴 고무를 함유하는 에폭시 수지로 이루어진 접착제를 사용하여 상기 반도체 칩에 접합되는 것을 특징으로 하는 반도체 장치.
  6. 제 2항에 있어서,
    상기 기판은 유리 에폭시 수지로 이루어지고, 아크릴 고무를 함유하는 에폭시 수지로 이루어진 접착제를 사용하여 상기 반도체 칩에 접합되는 것을 특징으로 하는 반도체 장치.
  7. 제 3항에 있어서,
    상기 기판은 유리 에폭시 수지로 이루어지고, 아크릴 고무를 함유하는 에폭시 수지로 이루어진 접착제를 사용하여 상기 반도체 칩에 접합되는 것을 특징으로 하는 반도체 장치.
  8. 제 4항에 있어서.
    상기 기판은 유리 에폭시 수지로 이루어지고, 아크릴 고무를 함유하는 에폭시 수지로 이루어진 접착제를 사용하여 상기 반도체 칩에 접합되는 것을 특징으로 하는 반도체 장치.
  9. 반도체 칩이 각각의 상부에 장착될 기판 부재의 다수의 장착 영역 각각에 서로 수직으로 교차하는 제 1 및 제 2의 슬릿을 형성하는 단계; 및
    상기 제 1의 슬릿을 정합하는 영역에 형성된 전극 패드를 구비하는 상기 반도체 칩을 각각의 상기 장착 영역용의 상기 기판 부재에 접합하는 단계, 및;
    각각의 상기 장착 영역용의 상기 기판 부재를 분할하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 제 9항에 있어서,
    상기 기판 부재 분할 단계 이전에,
    상기 기판 부재 상에 솔더 볼을 형성하는 단계;
    각각의 배선을 통해 상기 전극 패드에 상기 솔더 볼을 접속하는 단계; 및
    상기 제 1 및 제 2의 슬릿에 수지 재료를 주입하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020010039439A 2000-07-04 2001-07-03 반도체 장치 및 그 제조 방법 Abandoned KR20020003512A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00202248 2000-07-04
JP2000202248A JP2002026179A (ja) 2000-07-04 2000-07-04 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
KR20020003512A true KR20020003512A (ko) 2002-01-12

Family

ID=18699798

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039439A Abandoned KR20020003512A (ko) 2000-07-04 2001-07-03 반도체 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20010042916A1 (ko)
JP (1) JP2002026179A (ko)
KR (1) KR20020003512A (ko)
TW (1) TW497232B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743319B1 (ko) * 2005-05-31 2007-07-26 가부시끼가이샤 도시바 표면 실장형 반도체 장치 및 그 제조 방법
US8116088B2 (en) 2007-05-09 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same, and printed circuit board

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5155644B2 (ja) * 2007-07-19 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置
TW200910564A (en) * 2007-08-17 2009-03-01 United Test Ct Inc Multi-substrate block type package and its manufacturing method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100743319B1 (ko) * 2005-05-31 2007-07-26 가부시끼가이샤 도시바 표면 실장형 반도체 장치 및 그 제조 방법
US8116088B2 (en) 2007-05-09 2012-02-14 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same, and printed circuit board

Also Published As

Publication number Publication date
US20010042916A1 (en) 2001-11-22
TW497232B (en) 2002-08-01
JP2002026179A (ja) 2002-01-25

Similar Documents

Publication Publication Date Title
US11700692B2 (en) Stackable via package and method
US4677526A (en) Plastic pin grid array chip carrier
US7812464B2 (en) Semiconductor device and a method of manufacturing for high output MOSFET
EP0179577B1 (en) Method for making a semiconductor device having conductor pins
US6114763A (en) Semiconductor package with translator for connection to an external substrate
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
US20120086111A1 (en) Semiconductor device
JP3293334B2 (ja) 半導体装置及びその製造方法
US20090091031A1 (en) Semiconductor device
JPH0831667B2 (ja) パッケージ化電子ハードウェア・ユニット
US20100259908A1 (en) Exposed die pad package with power ring
JP3574450B1 (ja) 半導体装置、及び半導体装置の製造方法
KR20020027233A (ko) 반도체 장치 및 그의 제조 방법
US6437436B2 (en) Integrated circuit chip package with test points
KR20010014945A (ko) 반도체장치의 제조방법
KR100412157B1 (ko) 반도체장치 및 그 제조방법
KR20020003512A (ko) 반도체 장치 및 그 제조 방법
KR20040108563A (ko) 반도체 장치
KR100353105B1 (ko) Bga 구조를 갖는 반도체 장치 및 그 제조 방법
JP3627238B2 (ja) 半導体装置およびその製造方法
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JPH10154768A (ja) 半導体装置及びその製造方法
KR200231862Y1 (ko) 반도체 패키지
KR200328474Y1 (ko) 볼그리드어레이패키지

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee

St.27 status event code: A-2-2-U10-U13-oth-PC1904

St.27 status event code: N-2-6-B10-B12-nap-PC1904

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000