KR20020004071A - 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 - Google Patents

강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20020004071A
KR20020004071A KR1020000037440A KR20000037440A KR20020004071A KR 20020004071 A KR20020004071 A KR 20020004071A KR 1020000037440 A KR1020000037440 A KR 1020000037440A KR 20000037440 A KR20000037440 A KR 20000037440A KR 20020004071 A KR20020004071 A KR 20020004071A
Authority
KR
South Korea
Prior art keywords
ferroelectric
film
memory device
ferroelectric film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020000037440A
Other languages
English (en)
Inventor
양우석
염승진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000037440A priority Critical patent/KR20020004071A/ko
Publication of KR20020004071A publication Critical patent/KR20020004071A/ko
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6518—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by introduction of substances into an already-existing insulating layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체막 결정화를 위한 열처리 공정에서 폴리실리콘 플러그의 산화 및 열적 파괴를 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것으로, 강유전체 결정화 온도를 낮추기 위해서는 강유전체를 구성하는 원소들이 강유전체 결정격자의 정해진 위치로 이동하는 이동도를 향상시켜야 한다. 이를 위하여 본 발명에서는 비정질 강유전체막 형성 후, 강유전체 결정화 공정 전에 강유전체막에 이온을 조사(irradiation) 하는데 특징이 있다. 강유전체막 내에 이온을 조사하면 강유전체막에 여러 결함이 형성되고 이런 결함은 결정화 공정시 강유전체를 구성하는 원소들의 이동도를 촉진시켜 결과적으로 강유전체의 결정화 온도를 600 ℃ 내지 700 ℃로 낮출 수 있다.

Description

강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체 메모리 소자 제조 방법{Method for forming FeRAM capable of preventing oxidation of polysilicon plug during ferroelectric crystallization process}
본 발명은 반도체 메모리 소자 제조 분야에 관한 것으로, 특히 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다. FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM의 축전물질로는 SrxBiyTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자로의 응용이 실현되고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
이하, 첨부된 도면 도 1a 내지 도 1c를 참조하여 종래 기술에 따른 FeRAM 소자 제조 공정 방법을 설명한다.
먼저 도 1a에 도시한 바와 같이, 소자분리막(11) 그리고 게이트 절연막(12), 게이트 전극(13) 및 소오스·드레인(14)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(10) 상에 HTO(high temperature oxide)와 BPSG(borophosphosilicateglass)를 적층하여 제1 층간절연막(15)을 형성하고, 제1 층간절연막(15)을 선택적으로 식각하여 소오스·드레인(14)을 노출시키는 제1 콘택홀(C1)을 형성하고, 제1 콘택홀(C1)을 통하여 트랜지스터의 소오스·드레인(14)과 연결되는 비트라인(16)을 형성한 다음, 비트라인(16) 형성이 완료된 전체 구조 상에 제2 층간절연막(17)을 형성하고, 제2 층간절연막(17)과 제1 층간절연막(15)을 선택적으로 식각하여 트랜지스터의 또 다른 소오스·드레인(14)과 연결되는 제2 콘택홀(C2)을 형성하고, 제2 콘택홀(C2) 내에 폴리실리콘 플러그(18), 폴리실리콘 플러그(18) 상에 Ti, Co 등을 형성하고 후열처리하여 실리사이드층(19)을 형성한 후, TiN, TiAlN 또는 TiSiN 등을 증착하고 CMP(chemical mechanical polishing) 공정을 실시하여 콘택홀 내에 확산방지막(20)을 형성한다.
다음으로 도 1b에 도시한 바와 같이, 하부전극막(21), 강유전체막(22) 및 상부전극막(23)을 적층하고, 마스크 공정 및 식각 공정 등으로 상부전극막(23), 강유전체막(22) 그리고 하부전극막(21)을 패터닝하여 캐패시터 패턴을 형성한다. 그 후, 식각 충격에 의해 열화된(degradation)된 강유전체 특성을 회복시켜주기 위한 열처리 공정을 실시한다.
다음으로 도 1c에 도시한 바와 같이, 상기와 같은 강유전체 캐패시터 형성이 완료된 전체 구조 상에 수소 확산방지막(24) 및 제3 층간절연막(25)을 형성하고, 제3 층간절연막(25)과 수소 확산방지막(24)을 선택적으로 식각하여 강유전체 캐패시터의 상부전극(23)을 노출시키는 제3 콘택홀(C3)을 형성한 다음, 금속배선(26)을 형성한다.
강유전체 결정화 반응은 강유전체를 구성하는 원소들이 강유전체 결정격자의 정해진 위치로 이동함에 따라 일어난다. 예를 들면 SBT에서 Sr, Bi, Ta 또는 O 원소는 Bi-레이어드 페롭스카이트(Bi-layered perovskite) 구조의 정해진 위치로 이동함에 따라 강유전체의 결정화 반응이 일어나는 것이다. SBT, SBTN(SrxBiy(Ta1-zNbz)2O9), BLT(Bi4-xLaxTi3O12) 등과 같은 Bi-레이어드 페롭스카이트 강유전체의 경우는 결정화를 위해 높은 에너지가 필요하므로 결정화 공정은 통상적으로 700 ℃ 내지 800 ℃의 고온에서 진행된다.
그런데, 이와 같이 고온에서 행하는 강유전체 결정화 공정은 고밀도 FeRAM 소자에서 강유전체 캐패시터 아래에 형성되는 폴리실리콘 플러그의 열적 파괴를 일으켜 폴리실리콘 플러그 콘택 저항을 증가시키는 치명적인 문제점을 유발한다.
상기와 같은 문제점을 해결하기 위한 본 발명은 강유전체막 결정화를 위한 열처리 공정에서 폴리실리콘 플러그의 산화 및 열적 파괴를 효과적으로 방지할 수 있는 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래 기술에 따른 FeRAM 소자 제조 공정 단면도,
도 2a 내지 도 2e는 본 발명의 실시 예에 따른 FeRAM 소자 제조 공정 단면도.
*도면의 주요부분에 대한 도면 부호의 설명*
39: 폴리실리콘 플러그 42: 하부전극막
43: 강유전체막 44: 상부전극막
상기와 같은 목적을 달성하기 위한 본 발명은, 트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상에 층간절연막을 형성하는 제1 단계; 상기 층간절연막을 선택적으로 식각하여 상기 트랜지스터의 소오스·드레인을 노출시키는 콘택홀을 형성하는 제2 단계; 상기 콘택홀 내부에 폴리실리콘 플러그를 형성하는 제3 단계; 및 상기 제3 단계가 완료된 전체 구조 상에 하부전극막, 강유전체막 및 상부전극으로 이루어지는 강유전체 캐패시터를 형성하되, 상기 강유전체막 내에 이온을 조사한 다음, 상기 강유전체막 결정화를 위한 열처리 공정을 실시하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
강유전체 결정화 온도를 낮추기 위해서는 강유전체를 구성하는 원소들이 강유전체 결정격자의 정해진 위치로 이동하는 이동도를 향상시켜야 한다. 이를 위하여 본 발명에서는 비정질 강유전체막 형성 후, 강유전체 결정화 공정 전에 강유전체막에 이온을 조사(irradiation) 하는데 특징이 있다. 강유전체막 내에 이온을 조사하면 강유전체막에 여러 결함이 형성되고 이런 결함은 결정화 공정시 강유전체를 구성하는 원소들의 이동도를 촉진시켜 결과적으로 강유전체의 결정화 온도를 600 ℃ 내지 700 ℃로 낮출 수 있다.
이하 첨부된 도면 도 2a 내지 도 2e를 참조하여 본 발명의 실시 예에 따른 강유전체 메모리 소자 제조 방법을 상세하게 설명한다.
먼저 도 2a에 도시한 바와 같이, 소자분리막(31) 그리고 게이트 절연막(32), 게이트 전극(33) 및 소오스·드레인(34)으로 이루어지는 트랜지스터 형성이 완료된 반도체 기판(30) 상부에 BPSG 등으로 제1 층간절연막(35)을 형성하고, 상기 제1 층간절연막(35) 내에 형성된 콘택홀을 통하여 상기 트랜지스터의 소오스·드레인(34)과 연결되는 비트라인(36)을 형성한다. 이어서, 비트라인(36) 형성이 완료된 전체 구조 상에 제2 층간절연막(37)을 형성하고, 제2 층간절연막(37) 상에 고온 산화막(high temperature oxide, HTO) 등으로 페시베이션 산화막(passivation oxide)(38)을 형성한 다음, 페시베이션 산화막(38) 및 제2 층간절연막(37)을 선택적으로 식각하여 소오스·드레인(34)을 노출시키는 콘택홀을 형성한 다음, 상기 콘택홀 내에 폴리실리콘 플러그(39), 폴리실리콘 플러그(39) 상에 Ti, Co 등을 형성하고 후열처리하여 실리사이드층(40)을 형성한 후, TiN, TiAlN 또는 TiSiN 등을 증착하고 CMP(chemical mechanical polishing) 공정을 실시하여 콘택홀 내에 확산방지막(41)을 형성한다.
다음으로 도 2b에 도시한 바와 같이, 확산방지막(41) 상에 Ir 또는 Ir/IrOx적층구조로 이루어지는 하부전극막(42)을 형성하고 상기 하부전극막(42) 상에 강유전체막(43)을 형성한다.
상기 강유전체막(43)은 Bi-레이어드(Bi-layered) 구조의 SBT(SrxBiyTa2O9, x는 0.7 내지 1.0, y는 2.0 내지 2.6), SBTN(SrxBiy(TaiNbj)2O9, x는 0.7 내지 1.0, y는 2.0 내지 2.6, i는 0.7 내지 0.9, j는 0.1 내지 0.3), BLT(Bi4-xLaxTi3O12, x는 0.6 내지 0.9) 등의 물질로 형성하며, 증착방법으로는 MOD(metal organic deposition), 졸-겔(sol-gel), LSMCD(liquid source mist chemical deposition), 스퍼터링(sputtering) 또는 MOCVD(metal organic chemical vapor deposition) 방법을 이용한다.
이어서, 상기와 같이 형성된 강유전체막(43) 내에, 10 KV 내지 20 KV의 가속전압으로 Ar, Kr, Xe 등과 같은 불활성 가스의 이온을 조사한 다음, 500 ℃ 내지 700 ℃에서 60분간 결정화 공정을 실시한다.
다음으로 도 2c에 도시한 바와 같이, 강유전체막(43) 상에 상부전극막(44)을 형성한다.
이어서 도 2d에 보이는 바와 같이, 마스크 공정 및 식각 공정 등으로 상부전극막(44), 강유전체막(43), 그리고 하부전극막(42)을 패터닝하여 캐패시터 패턴을 형성한다. 그 후, 식각 충격에 의해 열화된(degradation)된 강유전체 특성을 회복시켜주기 위한 열처리 공정을 실시한다.
다음으로 도 2e에 도시한 바와 같이 전체 구조 상에 Al2O3수소확산방지막(45)을 형성하고, SiOx, SOG(spin on glass) 및 SiON 등을 증착하여 평탄화를 위한 층간절연막(46)을 형성하고, 제3 층간절연막(46)과 수소 확산방지막(45)을 선택적으로 식각하여 강유전체 캐패시터의 상부전극(44)을 노출시키는 콘택홀을 형성한 다음, TiN 반사방지막, Al막 및 TiN 확산방지막 등을 적층하고 패터닝하여 금속배선(47)을 형성한다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 폴리실리콘 플러그 구조를 갖는 고밀도 FeRAM 소자 제조 공정에서 강유전체막 내에 이온을 조사한 다음 결정화 공정을 실시함으로써 600 ℃ 내지 700 ℃ 정도의 저온에서 결정화 공정을 진행하는 것이 가능하다. 따라서, 종래 상압(760 Torr) 고온(650 ℃ 내지 800 ℃) 온도 조건으로 강유전체 결정화를 위한 열처리 공정을 실시하는 경우 발생하는 산화 및 열적 파괴에 따른 폴리실리콘 플러그 콘택 저항 문제를 해결할 수 있어서 강유전체 캐패시터의 특성 향상을 기대할 수 있다.

Claims (7)

  1. 반도체 기판 상부에 하부전극막, 강유전체막 및 상부전극을 적층하여 강유전체 캐패시터를 형성하는 강유전체 메모리 소자 제조 방법에 있어서,
    상기 강유전체막을 형성하는 단계;
    상기 강유전체막 내에 이온을 조사하는 단계; 및
    상기 강유전체막 결정화를 위한 열처리 공정을 실시하는 단계
    를 포함하는 강유전체 메모리 소자 제조 방법.
  2. 강유전체 메모리 소자 제조 방법에 있어서,
    트랜지스터를 포함한 하부구조 형성이 완료된 반도체 기판 상에 층간절연막을 형성하는 제1 단계;
    상기 층간절연막을 선택적으로 식각하여 상기 트랜지스터의 소오스·드레인을 노출시키는 콘택홀을 형성하는 제2 단계;
    상기 콘택홀 내부에 폴리실리콘 플러그를 형성하는 제3 단계; 및
    상기 제3 단계가 완료된 전체 구조 상에 하부전극막, 강유전체막 및 상부전극막으로 이루어지는 강유전체 캐패시터를 형성하되, 상기 강유전체막 내에 이온을 조사한 다음, 상기 강유전체막 결정화를 위한 열처리 공정을 실시하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 강유전체막 결정화를 위한 열처리 공정은 600 ℃ 내지 700 ℃ 온도에서 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  4. 제 3 항에 있어서,
    상기 강유전체막을,
    SBT, SBTN 또는 BLT로 형성하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  5. 제 4 항에 있어서,
    상기 제4 단계는,
    상기 제3 단계가 완료된 전체 구조 상에 상기 하부전극막을 형성하는 제5 단계;
    상기 하부전극막 상에 강유전체막을 형성하는 제6 단계;
    상기 강유전체막 내에 이온을 조사하는 제7 단계;
    상기 강유전체막 결정화를 위한 열처리 공정을 실시하는 제8 단계; 및
    상기 강유전체막 상에 상기 상부전극막을 형성하는 제9 단계를 포함하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  6. 제 5 항에 있어서,
    상기 제7 단계에서,
    Ar, Kr, Xe 이온을 조사하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  7. 제 6 항에 있어서,
    상기 제7 단계에서,
    10 KV 내지 20 KV의 가속전압으로 상기 이온을 조사하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
KR1020000037440A 2000-06-30 2000-06-30 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법 Withdrawn KR20020004071A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000037440A KR20020004071A (ko) 2000-06-30 2000-06-30 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000037440A KR20020004071A (ko) 2000-06-30 2000-06-30 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20020004071A true KR20020004071A (ko) 2002-01-16

Family

ID=19675670

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000037440A Withdrawn KR20020004071A (ko) 2000-06-30 2000-06-30 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법

Country Status (1)

Country Link
KR (1) KR20020004071A (ko)

Similar Documents

Publication Publication Date Title
US20050255663A1 (en) Semiconductor device and method of manufacturing the same
KR100362189B1 (ko) 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법
KR20010108778A (ko) 폴리실리콘 플러그의 산화를 방지할 수 있는 강유전체메모리 소자 제조 방법
KR100500938B1 (ko) 캐패시터 제조 방법
KR100333667B1 (ko) 강유전체 메모리 소자의 캐패시터 제조 방법
KR100545702B1 (ko) 강유전체 메모리 소자의 캐패시터 확산방지막 형성 방법
KR100600054B1 (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100604663B1 (ko) 이중 캐패시터 보호막 구비하는 강유전체 메모리 소자 및그 제조 방법
JP4968063B2 (ja) 半導体装置及びその製造方法
KR100772702B1 (ko) 하부전극의 산화를 방지할 수 있는 강유전체 메모리 소자제조 방법
KR20020004071A (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100291181B1 (ko) 강유전체메모리소자제조방법
KR20020002570A (ko) 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100321690B1 (ko) 에프램 소자의 캐패시터 제조 방법
KR20020003068A (ko) 강유전체 결정화 공정에 따른 폴리실리콘 플러그의 산화를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR100399892B1 (ko) 강유전체 캐패시터 형성 방법
KR100629692B1 (ko) 강유전체 메모리 장치의 제조 방법
KR100349684B1 (ko) 산소 플라즈마를 이용하여 수소확산을 방지하는 강유전체 메모리 소자 제조 방법
KR100599432B1 (ko) 강유전체 메모리 소자의 금속배선 형성 방법
KR100761378B1 (ko) 강유전체 메모리 장치 및 그 제조 방법
KR100573835B1 (ko) 탄탈륨니오비움질화막 하드마스크를 이용한 강유전체캐패시터 방법
KR100609041B1 (ko) 트랜지스터 상부에 수소 확산방지막을 구비하는 강유전체메모리 소자 및 그 제조 방법
KR100329784B1 (ko) 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법
KR20020003002A (ko) 강유전체 회복 열처리 공정에 따른 콘택 저항 증가를방지할 수 있는 강유전체 메모리 소자 제조 방법
KR20010061314A (ko) 반도체 소자의 강유전체 캐패시터 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000