KR20020006308A - 반도체 웨이퍼의 평탄화 방법 - Google Patents

반도체 웨이퍼의 평탄화 방법 Download PDF

Info

Publication number
KR20020006308A
KR20020006308A KR1020000039905A KR20000039905A KR20020006308A KR 20020006308 A KR20020006308 A KR 20020006308A KR 1020000039905 A KR1020000039905 A KR 1020000039905A KR 20000039905 A KR20000039905 A KR 20000039905A KR 20020006308 A KR20020006308 A KR 20020006308A
Authority
KR
South Korea
Prior art keywords
planarization
chemical mechanical
mechanical polishing
semiconductor wafer
target film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000039905A
Other languages
English (en)
Inventor
김명진
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000039905A priority Critical patent/KR20020006308A/ko
Publication of KR20020006308A publication Critical patent/KR20020006308A/ko
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40Chemomechanical polishing [CMP]
    • H10P52/402Chemomechanical polishing [CMP] of semiconductor materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90Thermal treatments, e.g. annealing or sintering

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

본 발명은 반도체 웨이퍼의 평탄화 방법에 관한 것으로, 종래에는 화학기계적 연마장비의 연마헤드에서 단차가 있는 웨이퍼에 국부적으로 압력차를 인가하는 평탄화 방법이 소자의 고집적화에 따른 미세한 단차에 한계를 갖게 되어 웨이퍼의 평탄도가 불량해지는 문제점이 있었다. 따라서, 본 발명은 반도체 웨이퍼를 평탄화하기 위한 화학기계적 연마 공정의 적용에 있어서, 상기 화학기계적 연마 공정을 실시하기 전ㆍ후에 각각 어닐링을 실시하는 공정을 더 포함하여 이루어지는 반도체 웨이퍼의 평탄화 방법을 제공하여 화학기계적 연마를 실시하기 전에 어닐링을 실시함으로써, 평탄화대상막을 리플로잉시켜 미세한 단차에 따른 웨이퍼의 평탄화 불량을 극복함과 아울러 평탄화대상막을 경화시켜 화학기계적 연마장비 패드의 눌러지는 압력에 의해 평탄화대상막이 뭉개지는 것을 방지할 수 있으며, 상기 화학기계적 연마를 실시한 다음에 어닐닝을 실시함으로써, 화학기계적 연마로 인한 평탄화대상막의 손실영역을 채워 평탄화 특성을 향상시킬 수 있는 효과가 있다.

Description

반도체 웨이퍼의 평탄화 방법{PLANARIZATION METHOD OF SEMICONDUCTOR WAFER}
본 발명은 반도체 웨이퍼의 평탄화 방법에 관한 것으로, 특히 평탄화를 위해 적용되는 화학기계적 연마(chemical mechanical polishing : CMP)에서의 웨이퍼 평탄도를 향상시키기에 적당하도록 한 반도체 웨이퍼의 평탄화 방법에 관한 것이다.
일반적인 화학기계적 연마장비를 통한 평탄화 공정은 polishing, cleaning, buffing 및 dry로 진행된다.
상기한 바와같은 화학기계적 연마장비의 평탄화 방법은 도1에 도시한 바와같이 연마헤드(1)에 웨이퍼(2)를 부착하고, 패드(3)를 사용하여 웨이퍼(2)의 면을 연마하였으며, 이때 웨이퍼(2)에 단차가 있는 경우에는 연마헤드(1)에서 웨이퍼(2)에 국부적으로 압력차를 인가함으로써, 단차를 극복하고 평탄화하였다.
그러나, 상기한 바와같은 종래 반도체 웨이퍼의 평탄화 방법은 소자가 고집적화됨과 아울러 디자인 룰(design rule)이 감소함에 따라 단차를 갖는 영역이 미세해지고, 이와같이 미세한 영역에 국부적으로 압력차를 인가하는 방법이 한계를 갖게 되어 웨이퍼의 평탄도가 불량해지는 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 화학기계적 연마 전후에 어닐링(annealing)을 실시하여 웨이퍼의 평탄도를 향상시킬 수 있는 반도체 웨이퍼의 평탄화 방법을 제공하는데 있다.
도1은 화학기계적 연마장비를 통한 반도체 웨이퍼의 평탄화 방법을 개략적으로 보인 예시도.
도2a 및 도2b는 본 발명의 일 실시예를 보인 수순단면도.
***도면의 주요부분에 대한 부호의 설명***
11:반도체 웨이퍼 12:평탄화대상막
상기한 바와같은 본 발명의 목적을 달성하기 위한 반도체 웨이퍼의 평탄화 방법은 반도체 웨이퍼를 평탄화하기 위한 화학기계적 연마 공정의 적용에 있어서, 상기 화학기계적 연마 공정을 실시하기 전ㆍ후에 각각 어닐링을 실시하는 공정을 더 포함하여 이루어지는 것을 특징으로 한다.
상기한 바와같은 본 발명에 의한 반도체 웨이퍼의 평탄화 방법을 첨부한 도2a 및 도2b의 수순단면도를 일 실시예로 하여 상세히 설명하면 다음과 같다.
먼저, 도2a에 도시한 바와같이 반도체 웨이퍼(11) 상부에 평탄화대상막(12)을 형성하고, 소자를 제조하기 위한 패터닝을 실시하면, 평탄화대상막(12) 일부영역에서 단차를 갖게 된다.
그리고, 도2b에 도시한 바와같이 상기 반도체 웨이퍼(11) 상에 어닐링을 실시하여 상기 평탄화대상막(12)에 형성된 단차를 리플로잉(reflowing) 시킴으로써, 재결합에 의하여 단차를 최소화함과 아울러 평탄화대상막(12)을 경화시킨다.
이후, 상기한 바와같이 리플로잉된 평탄화대상막(12)을 화학기계적 연마하면, 미세한 단차에 따른 평탄화 불량을 극복할 수 있게 되며, 평탄화대상막(12)이 어닐링에 의해 경화되므로, 화학기계적 연마장비 패드의 눌러지는 압력에 의해 평탄화대상막(12)이 뭉개지는 것을 방지할 수 있게 된다.
그리고, 상기 평탄화대상막(12)의 리플로잉 특성이 우수할 경우에 화학기계적 연마를 실시한 다음 다시 어닐링을 실시하여 평탄화대상막(12)의 화학기계적 연마로 인한 손실영역을 채워준다.
상술한 바와같이 본 발명에 의한 반도체 웨이퍼의 평탄화 방법은 화학기계적 연마를 통한 반도체 웨이퍼의 평탄화가 진행될 때, 그 화학기계적 연마를 실시하기 전에 어닐링을 실시함으로써, 평탄화대상막을 리플로잉 시켜 미세한 단차에 따른 웨이퍼의 평탄화 불량을 극복함과 아울러 평탄화대상막을 경화시켜 화학기계적 연마장비 패드의 눌러지는 압력에 의해 평탄화대상막이 뭉개지는 것을 방지할 수 있으며, 상기 화학기계적 연마를 실시한 다음에 어닐닝을 실시함으로써, 화학기계적 연마로 인한 평탄화대상막의 손실영역을 채워 평탄화 특성을 향상시킬 수 있는 효과가 있다.

Claims (1)

  1. 반도체 웨이퍼를 평탄화하기 위한 화학기계적 연마 공정의 적용에 있어서, 상기 화학기계적 연마 공정을 실시하기 전ㆍ후에 각각 어닐링을 실시하는 공정을 더 포함하여 이루어지는 것을 특징으로 하는 반도체 웨이퍼의 평탄화 방법.
KR1020000039905A 2000-07-12 2000-07-12 반도체 웨이퍼의 평탄화 방법 Ceased KR20020006308A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000039905A KR20020006308A (ko) 2000-07-12 2000-07-12 반도체 웨이퍼의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000039905A KR20020006308A (ko) 2000-07-12 2000-07-12 반도체 웨이퍼의 평탄화 방법

Publications (1)

Publication Number Publication Date
KR20020006308A true KR20020006308A (ko) 2002-01-19

Family

ID=19677604

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000039905A Ceased KR20020006308A (ko) 2000-07-12 2000-07-12 반도체 웨이퍼의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR20020006308A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02157822A (ja) * 1988-12-12 1990-06-18 Matsushita Electric Ind Co Ltd 配向制御膜および配向制御法および液晶表示素子
JPH07321078A (ja) * 1994-05-26 1995-12-08 Mitsubishi Materials Corp 半導体ウェーハの製造方法
KR19990030756A (ko) * 1997-10-06 1999-05-06 김영환 반도체소자의 평탄화방법
KR19990042451A (ko) * 1997-11-26 1999-06-15 김영환 반도체 소자의 평탄화방법
KR19990046933A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치의 층간절연막 평탄화 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02157822A (ja) * 1988-12-12 1990-06-18 Matsushita Electric Ind Co Ltd 配向制御膜および配向制御法および液晶表示素子
JPH07321078A (ja) * 1994-05-26 1995-12-08 Mitsubishi Materials Corp 半導体ウェーハの製造方法
KR19990030756A (ko) * 1997-10-06 1999-05-06 김영환 반도체소자의 평탄화방법
KR19990042451A (ko) * 1997-11-26 1999-06-15 김영환 반도체 소자의 평탄화방법
KR19990046933A (ko) * 1997-12-01 1999-07-05 윤종용 반도체 장치의 층간절연막 평탄화 방법

Similar Documents

Publication Publication Date Title
US6376381B1 (en) Planarizing solutions, planarizing machines, and methods for mechanical and/or chemical-mechanical planarization of microelectronic substrate assemblies
US6060386A (en) Method and apparatus for forming features in holes, trenches and other voids in the manufacturing of microelectronic devices
WO2000035627A3 (en) Multi-step chemical mechanical polishing
JP2000301454A5 (ko)
TW201631698A (zh) 化學研磨裝置用運載頭扣環及包含其之運載頭
US6251788B1 (en) Method of integrated circuit polishing without dishing effects
EP1278241A2 (en) Method for planarizing deposited film
US20070032083A1 (en) Planarization method for manufacturing semiconductor device
US6150274A (en) Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure
KR20020006308A (ko) 반도체 웨이퍼의 평탄화 방법
US6110795A (en) Method of fabricating shallow trench isolation
US20090305501A1 (en) Method of fabricating semiconductor device using a chemical mechanical polishing process
US6548409B1 (en) Method of reducing micro-scratches during tungsten CMP
KR101554829B1 (ko) 화학연마장치용 캐리어 헤드의 리테이너링 및 이를 포함하는 캐리어 헤드
KR100583508B1 (ko) 집적 회로 웨이퍼 평탄화 방법
JPH10214817A (ja) 濠エッチバック用の傾斜付き誘電体エッチング工程
KR20050006509A (ko) 연마패드 컨디셔닝 방법
KR20070002547A (ko) 반도체 소자의 제조방법
KR100536806B1 (ko) 반도체 소자의 제조 방법
KR100967674B1 (ko) Cmp공정을 이용한 반도체소자의 소자분리막 형성방법
JPH11145140A (ja) 半導体装置の製造方法
KR20020096749A (ko) 반도체 소자의 평탄화 방법
KR19980016862A (ko) 보이드를 방지하기 위한 층간 절연막 평탄화 방법
KR970072311A (ko) 반도체 장치의 평탄화 방법
JP2006344815A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000