KR20020007300A - 디스크 드라이브 시스템에 사용하기 위한 온도 보상회로를 구비한 가변 이득 증폭기 - Google Patents

디스크 드라이브 시스템에 사용하기 위한 온도 보상회로를 구비한 가변 이득 증폭기 Download PDF

Info

Publication number
KR20020007300A
KR20020007300A KR1020017010013A KR20017010013A KR20020007300A KR 20020007300 A KR20020007300 A KR 20020007300A KR 1020017010013 A KR1020017010013 A KR 1020017010013A KR 20017010013 A KR20017010013 A KR 20017010013A KR 20020007300 A KR20020007300 A KR 20020007300A
Authority
KR
South Korea
Prior art keywords
signal
gain
circuit
compensation
amplitude
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020017010013A
Other languages
English (en)
Other versions
KR100460376B1 (ko
Inventor
보나치오안토니리차드
필포트릭앨런
윈들러피터존
윈그레고리스콧
Original Assignee
포만 제프리 엘
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포만 제프리 엘, 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 포만 제프리 엘
Publication of KR20020007300A publication Critical patent/KR20020007300A/ko
Application granted granted Critical
Publication of KR100460376B1 publication Critical patent/KR100460376B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/02—Control of operating function, e.g. switching from recording to reproducing
    • G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/36—Monitoring, i.e. supervising the progress of recording or reproducing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/04—Modifications of control circuit to reduce distortion caused by control
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B2005/0002—Special dispositions or recording techniques
    • G11B2005/0005—Arrangements, methods or circuits
    • G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
    • G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
    • G11B2005/0016—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation of magnetoresistive transducers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B33/00—Constructional parts, details or accessories not provided for in the other groups of this subclass
    • G11B33/14—Reducing influence of physical parameters, e.g. temperature change, moisture, dust
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Amplifiers (AREA)

Abstract

데이터 저장 매체에서 전송된 리드백 신호를 이득 변형 증폭기로 입력하여 그 리드백 신호의 진폭을 판정하는 장치 및 방법은 상기 이득 변형 증폭기의 입력단에서 수신한 리드백 신호에 응답하여 상기 이득 변형 증폭기의 출력단에서 출력 신호를 감지하는 공정을 포함한다. 또한, 상기 이득 변형 증폭기의 출력 신호와 기준 신호간의 차이를 나타내는 이득 변형 증폭기의 제어 신호를 생성하는 공정을 포함한다. 또, 상기 이득 변형 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성하고, 이 보상 신호를 사용해서 상기 리드백 신호의 진폭을 나타내는 판정 신호를 생성하는 공정을 포함한다. 상기 보상 신호를 생성하는 공정은, 절대 온도에 비례하는 크기를 갖는 제1 보상 신호를 생성하는 공정과, 온도와 무관한 크기를 갖는 제2 보상 신호를 생성하는 공정을 더 포함할 수 있다. 본 발명에 따른 리드백 신호의 진폭 판정 회로는 가변 이득 증폭기, 온도 보상 회로 및 비교기를 포함하고, 이들 가변 이득 증폭기, 온도 보상 회로 및 비교기의 모두는 등가인 온도 분포를 가지며, 공통 IC 기판상에 설치되어 있다.

Description

디스크 드라이브 시스템에 사용하기 위한 온도 보상 회로를 구비한 가변 이득 증폭기{VARIABLE GAIN AMPLIFIER WITH TEMPERATURE COMPENSATION FOR USE IN A DISK DRIVE SYSTEM}
최근, 디스크 드라이브 시스템의 제조 산업에서는 판독/기록 헤드의 부품으로서 이용되는 트랜스듀서의 성능 및 신뢰성에 주로 초점이 맞추어지고 있다. 예컨대, 판독 트랜스듀서의 동작 특성의 변화에 의하면, 판독/기록 헤드의 성능 열화나 또는 그 헤드의 임박한 고장을 초래할 수 있다. 예컨대, 특정의 판독/기록 헤드로부터 입수되는 리드백 신호(readback signal)의 진폭 변화는 그 판독/기록 헤드의 판독 소자에 있어서 가능한 문제를 초래할 수 있다.
예를 들어, 특정의 판독/기록 헤드를 사용해서 입수되는 리드백 신호의 진폭 특성을 시간에 걸쳐 모니터링하는 것은 상기 판독/기록 헤드 상에 제공된 판독 트랜스듀서의 보전 및 동작 조건에 따라서 통찰력을 제공할 수 있음을 알 수 있다. 예시의 방법에 의하여 변칙적인 방식으로 동작되는 거대 자기 저항(GMR; GiantMagnetoResistance) 트랜스듀서는 시간에 걸쳐 감소하는 진폭의 리드백 신호를 생성할 수 있다. 그러나, 대부분의 판독 채널 설계의 특성 및 복잡성은 특정의 판독/기록에 대한 리드백 신호 진폭을 시간에 걸쳐 고정밀도로 결정하는 것과 같은 리드백 신호 특성의 본래의 장소에 결정하는 것을 전반적으로 불가능하게 한다.
종래의 판독 채널 설계에 있어서, 가변 이득 증폭기(VGA: Variable Gain Amplifier)는 이 VGA의 출력단에 제공된 리드백 신호의 진폭을 조절하기 위해서 사용되는 자동 이득 제어(AGC) 루프의 이득 소자로서 종종 채택되고 있다. 상기 자동 이득 제어 루프는 적절한 제어 신호를 VGA로 인가시킴으로써 VGA의 이득을 변경시킨다. VGA로 입력하는 리드백 신호의 진폭을 판정하기 위한 목적으로 VGA 제어 신호를 사용하기 위한 시도가 행해지더라도, 그와 같이 시도된 실행은 리드백 신호 진폭 판정의 정확도에 악영향을 주게되는 온도 관련 계수를 전적으로 무시한다.
데이터 저장 매체에서 전송되는 리드백 신호의 진폭을 고정밀도로 결정하기 위한 장치 및 방법에 대한 디스크 드라이브 시스템 제조 공동체 내에서 예민하게 영향을 받는 요구가 존재하고 있다. 또한, 판독 채널을 본래의 장소에서 실행할 수 있는 장치 및 방법에 대한 특정의 요구도 존재하고 있다. 본 발명은 이들 요구 및 다른 요구들을 충족시키고자 함에 있다.
발명의 개요
본 발명은 데이터 저장 매체에서 전송된 리드백(readback) 신호를 이득 변형 증폭기(gain modifying amplifier)로 입력하여 그 리드백 신호의 진폭을 판정하는 장치 및 방법에 관한 것이다. 본 발명에 따른 리드백 신호의 진폭 판정 방법은 이득 변형 증폭기의 입력단에서 수신한 리드백 신호에 응답하여 상기 이득 변형 증폭기의 출력단에서 출력 신호를 감지하는 단계를 포함한다. 또한, 상기 이득 변형 증폭기의 출력 신호와 기준 신호간의 차이를 나타내는 차신호를 생성하는 단계를 포함한다. 또, 상기 이득 변형 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성하고, 이 보상 신호를 사용해서 리드백 신호의 진폭을 나타내는 판정 신호를 생성하는 단계를 포함한다. 판정 신호는 그 판정 신호가 상기 차신호의 크기와 등가인 크기 및 상기 차신호와 반대 극성을 갖는 경우에 리드백 신호의 진폭을 나타낸다.
상기 판정 신호를 생성하는 단계는 차신호에 판정 신호를 가산하거나 차신호로부터 판정 신호를 감산하는 단계를 포함할 수 있다. 기준 신호는 이득 변형 증폭기의 출력단에 유지되는 사전 설정된 리드백 신호 진폭을 나타낼 수 있다. 상기 보상 신호의 크기는 온도와 관련된 크기를 갖는데, 절대 온도에 비례하는 크기를 갖는 것이 바람직하다. 상기 보상 신호를 생성하는 단계는 절대 온도에 비례하는 크기를 갖는 제1 보상 신호를 생성하는 단계와, 온도와 무관한 크기를 갖는 제2 보상 신호를 생성하는 단계를 더 포함할 수 있다. 상기 제1 및 제2 보상 신호는 상기 차신호 내에서 온도 관련 이득 및 극성 변화를 상쇄시키기 위해 선택적으로 사용될 수 있다.
상기 판정 신호는 이진 판정 신호이고, 상기 보상 신호는 전류 신호가 될 수 있다. 차신호는 이득 변형 증폭기로부터의 신호 출력을 소정의 진폭으로 유지시키기 위해 상기 증폭기 출력 신호를 기준 신호와 평형 상태가 유지되도록 증폭기의 제어 입력단으로 인가될 수 있다.
데이터 저장 매체에서 전송된 리드백 신호의 진폭을 판정하는 회로는 리드백 신호를 수신하는 신호 입력단, 신호 출력단 및 증폭기 제어 신호를 수신하는 제어 입력단을 갖는 이득 변형 증폭기를 포함한다. 상기 이득 변형 증폭기의 제어 입력단은 커패시터에 접속되고, 상기 증폭기의 제어 신호는 커패시터에 저장되고 있다.
상기 리드백 신호의 진폭 판정 회로는 각각의 저항 소자를 통하여 증폭기의 제어 입력단에 결합된 입력을 가진 비교기를 더 포함하고 있다. 디지털 아날로그 회로(DAC)는 상기 비교기의 입력에 결합된 출력을 갖는다. 온도 보상 회로는 상기 비교기의 입력에 결합되어, 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성함과 동시에, 저항 소자의 양단 전압을 변화시킬 수 있다. 논리 회로는 상기 비교기의 출력단에 결합된 입력과, 상기 DAC의 입력단에 결합된 출력을 포함한다. 상기 논리 회로는 상기 비교기의 각 입력단에서 전압의 등가에 응답하여 리드백 신호의 진폭을 나타내는 판정 신호를 그 출력단에서 생성한다. 이 판정 신호는 이진 신호가 될 수 있다.
상기 증폭기, 온도 보상 회로, 및 비교기는 등가인 온도 분포를 갖는 것이 바람직하며, 또한 공통 IC 기판상에 설치되는 것이 바람직하다. 상기 온도 보상 회로는 전류 발생기 및 크기 제어 회로를 포함한다. 상기 온도 보상 회로는 증폭기와 일체로 형성될 수 있다. 이득 변형 증폭기는 가변 이득 증폭기(VGA)를 포함한다.
온도 보상 회로는 절대 온도에 비례하는 크기를 갖는 제1 보상 신호 및 온도와 무관한 크기를 갖는 제2 보상 신호를 생성할 수 있다. 제1 보상 신호의 극성은 제2 보상 신호의 극성과 반대 극성을 가질 수 있다. 제1 및 제2 보상 신호는 증폭기 제어 신호에서 온도 관련 이득 및 극성 변화를 상쇄시키기 위해 선택적으로 사용될 수 있다. 본 발명의 리드백 신호의 진폭 판정 회로는 디스크 드라이브 시스템 또는 기타의 다양한 형태의 데이터 저장 시스템 내에서 실행될 수 있다.
전술한 본 발명의 개요는 본 발명의 각 실시예 또는 모든 실시를 설명하고 있는 것은 아니다. 본 발명의 보다 완전한 이해와 더불어 본 발명의 양호한 이점 및 실시예를 첨부된 도면을 참조하여 이하의 상세한 설명 및 특허 청구의 범위에 의해 보다 명확히 이해할 수 있을 것이다.
본 발명은 일반적으로 데이터 저장 매체로부터 신호를 판독하는 것에 관한 것으로, 보다 구체적으로는 디스크 드라이브 시스템에 설치된 데이터 저장 매체로부터 신호 판독의 진폭을 판정하기 위한 시스템 및 방법에 관한 것이다.
도 1은 상부 하우징 커버를 제거한 디스크 드라이브 시스템의 사시도이다.
도 2는 복수 개의 데이터 저장 디스크를 포함한 디스크 드라이브 시스템의 측평면도이다.
도 3은 본 발명의 원리에 따라서 데이터 저장 매체로부터 얻을 수 있는 리드백 신호의 진폭을 판정하는 경우에 데이터 저장 시스템 내에서 실행되는 각 공정을 설명하는 플로우챠트이다.
도 4는 본 발명의 일실시예에 따라서 리드백 신호의 진폭을 판정하는 회로를 포함한 판독 채널 회로의 블록도이다.
도 5는 종래 기술에 따라서 리드백 신호의 진폭을 판정하는 방법의 블록도이다.
도 6은 본 발명의 일실시예에 따라서 리드백 신호의 진폭을 판정하는 장치의 블록도이다.
도 7은 본 발명의 다른 실시예에 따라서 리드백 신호의 진폭을 판정하기 위한 장치의 회로도이다.
본 발명이 다양한 변형예 및 다른 형태가 가능할지라도, 특정의 실시예를 단지 예시의 목적으로 첨부된 도면을 참조하여 이하에서 상세히 설명할 것이다. 그러나, 본 발명을 개시된 특정의 실시예로 제한하고자 하는 것이 아님을 이해할 수 있을 것이다. 반대로, 본 발명은 특허 청구의 범위에서 명시된 바와 같은 본원 발명의 기술적 사상의 범위 내에서 모든 변형예, 등가물 및 다른 대안을 커버하고자 의도되는 것이다.
이하의 예시된 실시예의 설명에 있어서, 첨부된 다수의 도면을 통해서 동일한 참조 번호는 본 발명의 동일한 부품을 나타내고 있고, 본 발명이 실시되는 다양한 실시예를 단지 예시의 목적으로 도시하고자 하는 것이다. 다른 실시예가 이용될 수 있고, 본 발명의 기술적 사상으로부터 벗어나지 않는 범위 내에서 구조적 및 기능적인 변경이 가능함을 명확히 이해할 수 있을 것이다.
광범위하고 일반적인 용어에 있어서, 본 발명의 원리에 따른 시스템 및 방법은 입력 신호의 진폭의 정확한 판정을 위해 자동 이득 제어(AGC) 루프로 제공한다. 본 발명에 따른 입력 신호 판정 방법은 입력 신호의 진폭 내에서 변화가 존재함에도 불구하고, 입력 신호의 진폭을 정확하게 판정하기 위해 제공한다. AGC 루프 이득에 관한 온도 변화 효과를 효과적으로 무효화시키기 위해서 VGA 제어 신호에 부가되는 온도 보상 신호를 생성하도록 AGC 루프에 채택된 가변 이득 증폭기의 이득과 관련된 온도 계수가 사용되는 것에 의하여 온도 보상이 제공된다.
본 발명에 따른 입력 신호 판정 방법이 디스크 드라이브 시스템 내에서 채택되고 있는 실시예에 있어서, 데이터 저장 매체로부터 얻을 수 있는 리드백 신호의 진폭을 정확하게 판정할 수 있다. 반복된 기준에 따른 소정의 판독/기록 헤드에 대한 리드백 신호 진폭을 판정하는 것은 판독 트랜스듀서 및/또는 판독 채널 회로의 진폭 특성 내에서 변화의 식별을 위해 제공한다.
하나의 예로서, GMR 판독 트랜스듀서와 관련된 진폭값을 감소시키게 되는 진폭 측정은 트랜스듀서의 임박한 고장을 통상적으로 표시한다. 상호 리드백 신호 진폭 내에서 그와 같은 손실 또는 편차는 변화하는 유형의 판독 트랜스듀서에 대한 예측 고장 분석 전략의 부분으로서 사용될 수 있다. 판독 트랜스듀서/판독 채널 동작 내에서 바람직하지 않은 변화를 검출하기 위한 능력을 유효하게 개선하는 리드백 신호 진폭 판정의 정확도를 증가시킴과 동시에, 판독 트랜스듀서의 불량한 실행을 정확히 식별하는 정확도를 증가시키는 것을 이해할 수 있을 것이다.
리드백 신호의 진폭이 사전 설정된 진폭으로 유지되는 실시예에 있어서, 가변 이득 증폭기 및 온도 보상 회로를 포함하는 본 발명의 리드백 신호 진폭 판정 회로는 판독 채널 회로의 자동 이득 제어 루프 내에서 채택될 수 있다. 데이터 저장 매체로부터 출력되어 가변 이득 증폭기로 입력되는 신호가 판독/기록 헤드의 제조상의 변화, 부상 고도(fly height)의 변화, 전치 증폭기 이득 변화 등과 같이 진폭 변화되는 경우라고 하더라도, 리드백 신호의 진폭은 고정밀도로 판정할 수 있다. 리드백 신호의 진폭을 정확하게 판정하는 것은 판독 트랜스듀서 동작 내에서정교하고 명백한 변화 및/또는 판독 채널 회로 동작 내에서 바람직하지 않은 변화의 검출을 제공한다.
이하, 첨부된 도면, 특히 도 1 및 도 2를 참조하면, 본 발명의 리드백 신호 진폭 판정 방법이 실시될 수 있는 디스크 드라이브 시스템(20)이 도시되고 있다. 도 2에 가장 잘 도시되어 있는 바와 같이, 디스크 드라이브 시스템(20)은 세로로 이격된 관계로 동축으로 적층되어, 비교적 고속 회전에 의해 스핀들 모터(26)의 둘레를 회전하는 하나 이상의 경화 데이터 저장 디스크(24)를 통상 포함하고 있다. 도 1에 도시된 바와 같이, 각 디스크(24)는 일정한 간격을 두고 이격된 복수 개의 동심 트랙(50)을 포함하도록 통상적으로 포맷화되고 있는데, 각각의 트랙은 개별 정보 필드로 차례로 추가로 분할되는 일련의 섹터(52)로 분할되어 있다. 하나 이상의 디스크(24)는 나선형 트랙 구성을 포함하도록 선택적으로 포맷화될 수 있다.
액츄에이터(30)는 다수의 인터리브형 액츄에이터 아암(28)을 통상적으로 포함하고 있는데, 각각의 액츄에이터 아암은 하나 이상의 트랜스듀서(27)와, 데이터 저장 디스크(24)로 정보를 전송하면서 그 디스크로부터 정보를 전송하기 위한 로드빔(25)에 장착된 슬라이더 어셈블리(35)를 구비하고 있다. 슬라이더 어셈블리(35)는 스핀들 모터의 회전 속도가 증가함에 따라서 트랜스듀서(27)가 디스크면(24)을 이륙하고, 상기 트랜스듀서(27)가 디스크(24)의 고속 회전에 의해 생성된 공기 베어링 상의 디스크(24)의 상부를 이동하도록 동작하는 공기 역학적 리프팅 본체로서 통상 설계되고 있다. 등각 윤활유는 슬라이더 어셈블리(35)와 디스크면(24)간의 정지 마찰 및 동적 마찰을 감소시키기 위해 디스크면(24)상에 선택적으로 배치될 수있다.
액츄에이터(30)는 고정식 액츄에이터축(32)에 통상 장착되어, 데이터 저장 디스크(24)의 스택에 대해서 액츄에이터 아암(28)을 이동시키기 위해서 상기 고정식 액츄에이터축(32) 상에서 회전한다. 상기 액츄에이터(30)의 코일 프레임(34)에 탑재된 코일 어셈블리(36)는 액츄에이터 아암(28)이 데이터 저장 디스크면(24) 위를 차례로 스위프하도록 영구 자석 구조물(38)의 상부 자석 어셈블리(40)와 하부 자석 어셈블리(42)의 사이에 형성된 간극(44) 내에서 일반적으로 회전한다. 스핀들 모터(26)는 일반적으로 다상 AC 모터를 포함하거나 또는 선택적으로 전원 장치(46)에 의해 전원이 인가되며 데이터 저장 디스크(24)를 회전시키는데 적합한 DC 모터일 수도 있다. 코일 어셈블리(36)와 영구 자석 구조물(38)의 상부 자석 어셈블리(40) 및 하부 자석 어셈블리(42)는 서보 프로세서(56)에 의해 생성된 제어 신호에 응답하여 액츄에이터 음성 코일 모터(39)와 협력하여 동작한다. 서보 프로세서(56)는 액츄에이터 음성 코일 모터(39)로 공급되는 제어 전류의 방향 및 크기를 제어한다. 액츄에이터 음성 코일 모터(39)는 영구 자석 구조물(38)에 의해 생성된 자계 내에서 코일 어셈블리(36)의 내부로 흐르는 제어 전류의 방향 및 크기가 변화되는 경우에 액츄에이터 코일 프레임(34) 상으로 토크력을 제공한다. 액츄에이터 코일 프레임(34) 상으로 전달되는 토크력은 코일 어셈블리(36)의 내부로 흐르는 제어 전류의 극성에 따른 방향으로 액츄에이터 아암(28)의 대응하는 회전 이동을 발생시킨다. 판독 채널 전자 장치(57)와 함께 동작하는 서보 프로세서(56)는 데이터 저장 디스크(24)로 데이터를 기록하고 그 디스크로부터 데이터를 판독할 때 동심 트랙(50) 및 섹터(52)의 규정된 위치에 대해 액츄에이터 아암(28) 및 트랜스듀서(27)를 이동시키기 위하여 액츄에이터 음성 코일 모터(39)를 조정한다. 서보 프로세서(56)는 디스크 드라이브 제어기(58)와 느슨하게 결합되어 있다. 디스크 드라이브 제어기(58)는 데이터 저장 디스크(24)로의 데이터 전송 및 그 데이터 저장 디스크(24)로부터의 데이터 전송을 조정하는 제어 회로 및 소프트웨어를 통상 포함하고 있다. 도 1에서는 서보 프로세서(56) 및 디스크 드라이브 제어기(58)가 독립된 2 개의 소자로서 도시되어 있을지라도, 서보 프로세서(56) 및 디스크 드라이브 제어기(58)의 기능성이 단일의 다목적 프로세서로서 사용될 수 있고, 그 결과 구성 부품 비용을 감소시킬 수 있다.
이하, 도 3을 참조하면, 본 발명의 일실시예에 따라서 데이터 저장 매체로부터 판독되는 신호의 진폭을 판정하기 위한 목적으로 실시되는 각 공정을 플로우챠트 형태로 예시하고 있다. 도 3에 도시된 바와 같이, 먼저, 데이터 저장 시스템 내에 제공된 데이터 저장 매체로부터 리드백 신호를 수신한다(150). 이 실시예에서, 판독 채널의 신호 처리 경로로 도입되는 리드백 신호의 진폭을 조정하기 위한 목적으로 판독 채널의 자동 이득 제어(AGC) 루프 내에는 가변 이득 증폭기(VGA)가 사용되고 있다. 상기 VGA의 신호 입력단에는 리드백 신호를 인가한다(152). 상기 VGA 출력 신호 및 사전 설정된 진폭을 표시하는 기준 신호를 사용해서 제어 신호를 생성한다(154). 다음에, 통상적으로 VGA의 이득에 대한 조정값이 되는 VGA의 제어 입력단으로 상기 제어 신호를 인가한다.
상기 VGA 이득의 온도 계수와 관련된 보상 신호를 생성한다(156). 일실시에에 있어서, 보상 신호의 크기 또는 값은 절대 온도에 대하여 비례적으로 관련되고 있다. 상기 보상 신호를 최초의 제어 신호와 함께 사용해서 변형된 제어 신호를 생성한다(158). 상기 변형된 제어 신호를 사용해서 리드백 신호의 진폭을 정확히 표시하는 판정 신호를 생성한다(160).
상기 판정 신호는 상기 변형된 제어 신호에 대한 값과 등가인 신호이지만, 다양한 입력 또는 출력 요구에 대해 적합한 형태일 수도 있다. 에컨대, 변형된 제어 신호는 아날로그 신호일 수 있고, 판정 신호는 상기 아날로그 변형된 제어 신호를 표시하는 디지털 신호가 될 수도 있다. 본 발명의 원리에 따라 계산된 리드백 신호 진폭은 VGA 이득의 온도 계수에 의한 VGA 제어 신호 내의 온도 관련 변화를 설명한다.
이하, 도 4를 참조하면, 본 발명의 일실시예에 따라서 데이터 저장 매체에서 전송되는 리드백 신호의 진폭을 판정하기 위한 회로(70)를 예시하고 있다. 도 4에 예시된 회로(70)는 도 1 및 도 2에 대해서 전술한 디스크 드라이브 시스템의 판독 채널 전자 장치 내에서 집적화될 수 있다. 도 4에 도시된 회로 뿐만 아니라 기타의 다른 회로 실시예 및 본원 명세서에 개시되는 방법은 폭넓은 형태의 데이터 저장 시스템 및 일반적으로 다른 형태의 신호 처리 시스템에서도 실시될 수 있다.
도 4는 판독/기록 헤드(71)의 판독 소자를 사용하여 데이터 저장 디스크(73)로부터 유도되는 정보 신호를 처리하는 다수의 구성 소자들을 도시하고 있다. 데이터 저장 디스크(73)의 표면으로부터 입수되는 정보 신호는 상기 디스크면 위에 저장된 데이터 정보나 서보 정보를 통상 나타내고 있지만, 다른 형태의 정보를 포함할 수도 있다. 디스크(73)에 저장된 정보는 일반적으로 일련의 동심 트랙 또는 S자형 트랙 위에 자기 전이의 형태이다. 판독/기록 헤드(71)에는 자기 저항성(MR) 판독 소자, 거대 자기 저항성(GMR) 판독 소자, 박막 판독 소자, 또는 기타의 다른 형태의 판독 트랜스듀서를 포함하고 있다. 데이터 저장 디스크(73)에는 광학 정보를 저장할 수 있고, 판독/기록 헤드(71)는 광학 판독 소자를 포함할 수 있음을 이해할 수 있을 것이다.
판독/기록 헤드(71)의 판독 트랜스듀서의 내부로 유도되는 정보 신호는 통상적으로 아암 전자 장치(AE) 회로 또는 모듈(72)과 같은 전치 증폭 전자 장치로 전달된다. AE 모듈(72)은 판독/기록 헤드(71)로부터 전송된 리드백 신호를 통상적으로 마이크로볼트(㎶) 범위에서 밀리볼트(㎷) 범위로 증폭시킨다. 그 증폭된 리드백 신호는 AE 모듈(72)로부터 리드백 신호 진폭 판정 회로(75)로 전달된다. 상기 리드백 신호 진폭 판정 회로(75)가 바람직하지만, 필요한 경우에는 판독 채널의 내부에 집적화되지는 않는다. 회로(75)의 다양한 구성 소자가 판독 채널 응용 분야 내에서 통상적으로 채택되는 구성 소자인 것에 주목할 필요가 있다. 그러한 구성 소자는 본 발명의 원리에 따라서 정확한 리드백 신호 진폭 판정을 위해 조합해서 제공되는 다른 회로 소자에 결합될 수 있다.
도 4에 예시된 실시예에 따라서, 리드백 신호 진폭 판정 회로(75)는 하나 이상의 신호 도체(74)를 통하여 AE 모듈(72)에 결합되는 가변 이득 증폭기(VGA)(76)를 포함한다. 가변 이득 증폭기는 이 기술 분야에서 전류 또는 전압 제어 신호 등의 제어 신호에 응답하여 변경 가능한 이득을 가진 증폭기로서 이해될 수 있다. 이실시예에서 VGA(76)는 리드백 신호가 전달되어 여과되는 연속 시간 필터(CTF)(78)에 결합된다. CTF(78)로부터 출력되는 리드백 신호는 하나 이상의 신호 도선(79)을 따라 하류측 회로로 전송된다.
양호한 실시예에 있어서, VGA(76)는 AE 모듈(72)로부터 수신된 리드백 신호의 진폭을 정상화시키기 위해서 사용된다. 예컨대, VGA(76)의 출력단에서 리드백 신호 진폭은 800 ㎷dpp(피크 대 피크값)에서 정상화될 수 있다. VGA(76) 및 CTF(78)의 양자를 포함하는 일실시예에 있어서, 관심사가 되는 정상화된 진폭은 VGA(76) 및 CTF(78)의 조합과 결합된 것이다.
도 4에 도시된 회로 구성에 따라서, VGA 이득 제어 버퍼(80)는 VGA(76)의 이득을 조정하기 위한 목적으로 하나 이상의 도선(77)을 따라서 VGA(76)로 전송되는 제어 전압 신호를 제공한다. VGA 이득 제어 버퍼(80)는 데이터 이득 커패시터(84) 및 서보 이득 커패시터(86)를 포함한다. 각각의 이득 커패시터(84, 86)의 양단에서 발생된 전압은 집적화된 자동 이득 제어 전압을 나타낸다. VGA 이득 제어 버퍼(80)는 복잡하지 않은 실시예에서 멀티플렉서로 구성될 수 있음을 이해할 수 있을 것이다.
VGA 이득 제어 버퍼(80)는 단일 이득 전압 버퍼(81)에 접속된다. 도 4에 도시된 바와 같이, 데이터 이득 커패시터(84)의 양단에서 발생된 전압과 등가인 전압이 단일 이득 전압 버퍼(81)의 입력단에서 제공된다. 데이터 이득 커패시터(84)와 결합된 전압이 디스크 드라이브 시스템 동작의 아이들 모드 또는 판독 모드중 어느한 모드의 동작중에 단일 이득 전압 버퍼(81)의 입력단으로 선택적으로 인가될 수 있다.
단일 이득 전압 버퍼(81)의 출력단에서 발생된 전압(VCTRL)은 데이터 이득 커패시터(84)의 양단에서 발생된 전압과 등가이다. 단일 이득 전압 버퍼(81) 및 N 비트 디지털 아날로그 변환기(DAC)(88)의 각 출력단에는 저항(R)이 접속된다. 또한, N 비트 DAC(88) 및 저항(R)의 출력은 비교기(82)의 입력과 접속된다. 비교기(82)의 각 입력단에는 온도 보상 전류원(89)이 접속되어 있다.
단일 이득 전압 버퍼(81), N 비트 DAC(88) 및 비교기(82)는 본 발명의 원리에 따라서 리드백 신호 진폭 판정 단계를 실시하기 위한 목적으로 도 4에 도시된 바와 같이 접속되고 있음을 주목할 필요가 있으며, 이들에 대해서는 도 4, 도 6 및 도 7을 참조하여 이하에서 다시 상세히 설명할 것이다. 이들 접속은 디스크 드라이브 시스템 동작의 다른 모드의 동작 중에 다른 기능성을 제공하기 위해 통상적으로 변화된다.
전술한 바와 같이, 대부분의 디스크 드라이브 시스템은 판독 채널의 신호 처리 경로로 도입되는 리드백 신호의 진폭을 조정하기 위해 자동 이득 제어(AGC) 루프를 사용하는 판독 채널을 채택하고 있다. 사전 설정된 진폭으로 리드백 신호 진폭을 조정하는 방법은 판독/기록 헤드의 제조상의 변화, 부상 고도(fly height)의 변화, 전치 증폭기 이득 변화 등에 의한 헤드/채널 특성의 차이를 수용하기 위해서 일반적으로 필요하게 된다.
도 5에 도시된 것과 같은 종래 기술의 실시예에 따라서, 가변 이득 증폭기(VGA)(102)의 입력단(110)에는 리드백 신호가 수신된다. AGC 루프는 VGA(102)의 출력단(111)에서 리드백 신호의 진폭을 감지하고, 비교기(108)의 사용에 의해 상기 리드백 신호 진폭을 사전 설정된 이득 기준 신호(109)와 비교하는 기능을 수행한다. 이득 기준 신호(109)와 VGA(102)의 출력단(111)에서 제공된 리드백 신호의 사이에서 검출된 차이에 응답하여, 적절한 크기 및 부호의 오차 신호가 비교기(108)에 의해 생성된다. VGA 제어 신호(VCTRL)라고도 칭하는 상기 오차 신호는 비교기(108)로 인가되는 리드백 신호의 진폭이 이득 기준 신호(109)의 진폭과 동일하게 될 때까지 VGA 이득을 증가시키거나 감소시키기 위해서 도선(113, 115)을 통하여 VGA(102)로 인가된다.
상기 리드백 신호의 소망의 출력 레벨이 고정되기 때문에, VGA(102)의 입력단(110)으로 인가되는 리드백 신호의 진폭을 판정하기 위해서 VGA 제어 신호(VCTRL)를 사용하는 것을 간단히 나타낼 수 있다. 그러나, 이러한 결정은 VGA(102)의 이득을 VGA 제어 전압 신호(VCTRL)의 함수만으로 잘못 가정할 수 있다. 실제로는, 종래의 집적화된 VGA(102)의 이득이 온도에 의존하는 것을 종래 기술에 의해 이해될 수 있다. 예컨대, 온도는 데이터 속도, 동작 모드 및 특정 시스템이 동작되는 환경에 따라서 임의의 소정의 채널 구성 소자 내에서 변화될 수 있다. 따라서, 소정의 채널 구성 소자에 대해서 동일한 VGA 제어 전압이 온도 변화로서 상이한 VGA 이득을 제공할 수 있다.
또한, AGC 루프에 대한 온도의 효과는 VGA(102)의 입력단(110)으로 인가되는 리드백 신호의 진폭이 변화되지 않는 경우라고 하더라도, VGA 제어 신호 입력의 상이한 값으로 루프를 고정시킬 수 있다. 프로세스 이동은 상이한 판독 채널 모듈간의 이득에 영향을 줄 수도 있다. 따라서, 동일한 VGA 제어 전압은 상이한 판독 채널 모듈간의 상이한 VGA 이득값이 될 수 있다. 이들 계수들은 VGA 제어 전압 신호(VCTRL)의 값 및 리드백 신호 진폭값 사이의 상관 관계를 감소시킨다.
이 기술은 VGA 제어 전압 신호(VCTRL)를 사용해서 VGA(102)로 입력되는 판독 신호의 진폭을 판정하기 위해서 발전되고 있다. 도 5는 그와 같은 종래 기술의 리드백 신호의 진폭 판정 방법을 블록도로서 예시하고 있다. 그러나, 상기한 기술은 리드백 신호 진폭에 대한 온도 변화의 역효과를 전적으로 무시하고, 그 결과 판독 채널 VGA 이득의 온도 계수를 고려할 필요가 없기 때문에 정확도를 감소시키게 되는 문제가 발생된다. VGA 제어 신호를 생성하는 동안 온도 관련 효과를 무시하는 것은 리드백 신호 진폭 판정의 정확도에 부정적으로 영향을 주게되는 다양한 부정확성을 초래하게 된다.
예컨대, 도 5를 다시 참조하면, VGA(102)는 아날로그 디지털 변환기(ADC) (104), 비교기(108) 및 데이터 이득 커패시터(106)에 접속되고 있다. VGA 제어 전압 신호(VCTRL)를 나타내는 집적화된 데이터 이득 커패시터(106)의 양단 전압은 ADC(104)로 인가된다. ADC(104)는 데이터 이득 커패시터 전압을 디지털 신호화하여, 그 디지털 신호화된 전압값을 ADC 출력(117)을 통해 메모리의 내부에 저장한다. ADC(104)의 출력(117)에서 제공된 상기 디지털 신호의 전압값은 VGA(102)의 입력단(110)으로 인가된 리드백 신호 진폭의 비온도 보상된 이진 판정값이다.
VGA(102)는 ADC(104)가 상주하는 것과 물리적으로 상이하게 집적 회로(IC) 기판, 즉 칩상에 상주하는 것으로 도시되고 있다. 그와 같이 해서, VGA(102)는 ADC(104)의 온도와는 상이한 온도를 가지고 종종 행할 수 있다. 채널 칩(112)이 채널 칩(112´)의 온도와 상이한 온도에서 디지털화가 ADC(104)에 의해 실행되면, 비교기(108)는 VGA(102)로 입력되는 리드백 신호의 동일한 진폭 레벨에 대해 상이한 디지털 제어 코드를 제공하는 것을 알 수 있다.
상기한 온도 관련 효과는 만일 무시되는 경우 VGA로 입력되는 리드백 신호의 진폭이 불변이라고 하더라도, AGC 루프를 VGA 제어 입력의 상이한 값으로 고정시킬 수 있다. VGA 제어 신호를 생성하는 동안 온도 관련 효과를 무시하는 것에 의하여 도 5와 관련해서 전술한 바와 같은 리드백 신호 진폭 판정 방법의 정확도를 감소시키고, 판독/기록 헤드 통합성의 거짓 표시가 발생될 수 있음을 이해할 수 있을 것이다.
도 4를 다시 참조하면, 전술한 바와 같이, VGA 제어 전압 신호(VCTRL)는 단일 이득 전압 버퍼(81)의 출력 양단에서 생성된다. 이상과 같이 종래 기술의 방법에는 VGA(76)의 입력단에서 수신한 리드백 신호의 진폭을 판정하기 위한 목적으로 VGA 제어 전압 신호(VCTRL)만을 사용하는 단계를 포함하고 있다. 그러나, 상기 방법은 VGA 제어 전압 신호(VCTRL)가 온도의 함수와 같이 VGA 이득 변화만큼 변화가능한 온도 관련 계수를 무시한다. 따라서, VGA 제어 전압 신호(VCTRL)만에 의한 리드백 신호 진폭 판정이, VGA(76)로 입력되는 리드백 신호의 진폭이 불변임에도 불구하고 온도의 함수만큼 변화될 수 있음을 알 수 있다.
본 발명의 원리에 따라서 일정한 리드백 신호 진폭 판정 방법은 VGA(76)의 입력단에서 수신한 리드백 신호의 진폭의 온도 보상된 판정을 제공하기 위하여 저항(R)의 양단에서 발생되는 판정 전압 신호(VEST)와 결합하여 VGA 제어 전압 신호(VCTRL)를 사용하는 단계를 포함한다. 온도 보상 전류원(89)은 판정 전압 신호(VEST)가 저항(R)의 양단에서 발생되도록 전류를 생성한다. 판정 전압 신호(VEST)는 그 판정 전압 신호(VEST)가 VGA 제어 전압 신호(VCTRL)의 크기와 동일하지만, 반대 극성이 되도록 저항(R)의 양단에서 발생된다. 온도 보상 전류원(89)이 저항(R)으로 전류를 공급하는 시간 동안 N 비트 DAC(88)의 출력이 변화되지 않는 점에 주목할 필요가 있다.
비교기(82)는 이 비교기(82)의 입력단의 양단의 제로 볼트 전위(즉, VCTRL-VEST= 0)의 생성에 응답하는 상태로 변화된다. 전압 VCTRL및 VEST들 사이에서 등가인 지점에서, 전압 VEST의 값은 VGA(74)로 인가된 리드백 신호의 진폭을 정확히 나타낸다. 따라서, 온도 변화로 인한 VGA 제어 전압 신호(VCTRL)의 변동이 본 발명의 원리에 따라서 온도 보상된(즉, 변형된) VGA 제어 신호를(VEST)의 생성에 의하여 보상되는 것을 이해할 수 있을 것이다.
이하, 도 6을 참조하면, 본 발명의 일실시예에 따라서 리드백 신호 진폭 판정 회로(101)를 예시하고 있다. 이 실시예에 따라서, VGA 제어 신호(123)는 VGA(103)의 입력단(110)에 인가된 리드백 신호의 진폭을 판정하기 위한 목적으로 보상 신호(116)와 조합하여 사용되고 있다. 특히, 보상 신호(116)는 VGA 이득의 온도 계수와 결합되어 생성된다.
보상 신호(116)는 변경된 VGA 제어 신호(119)(VEST)를 생성하기 위해 VGA 제어 전압 신호(123)(VCTRL)로/로부터 상기 보상 신호(116)를 가산/감산하는 가산 장치(118)로 인가된다. 변경된 VGA 제어 신호(119)(VEST)는 ADC(105)로 입력된다. ADC(105)는 상기 변경된 VGA 제어 신호(119)(VEST)를 디지털 신호화하여, 그 디지털 신호(119)를 ADC(105)의 출력단(117)으로 공급한다. ADC(105)의 출력단(117)에서 제공된 상기 디지털 신호(119)는 VGA(103)의 입력단(110)으로 인가된 리드백 신호 진폭의 온도 보상된 이진 판정값이다.
도 6에 도시된 바와 같이, ADC(105)는 VGA(103)가 상주하는 것과 같은 동일한 IC 기판(112)상에 집적화된다. 이와 같은 구성에 있어서, 도 7을 참조하여 이하에서 상세히 설명되고 있는 보상 신호 발생 회로(114)는 VGA(103)로서 동일한 칩(112) 상에 내장되고 있다. 이상과 같이, 상기 보상 신호 발생 회로(114), VGA(103) 및 ADC(105)는 등가인 온도 분포를 갖는 공통 IC 기판(112)상에 모두 상주한다. 보상 신호 발생 회로(114), VGA(103) 및 ADC(105)를 공통 IC 기판(112)상에 집적화를 통하여 실현하는 충분한 이점은 필요한 것 만큼 VGA 이득/온도 함수를 추적하거나 추적을 방지하는 능력을 고려한다. 본 발명의 원리에 따라서 일정한 방식으로 VGA 이득/VGA 제어 신호 관계와 관련된 온도 계수에 대한 고려는 리드백 신호 진폭 판정의 정확도를 효율적으로 증가시킨다. 특히 도 7을 참조하면, 본 발명의 다른 실시예에 따라서 리드백 신호의 진폭을 판정하는 회로(131)를 예시하고 있다. 도 7에 도시된 리드백 신호의 진폭 판정 회로(131)는 VGA(103), 단일 이득 전압 버퍼 회로(120)(점선으로 나타냄), 제어 논리 회로(138), 이 제어 논리 회로(138)에 접속된 N 비트 DAC(136), 비교기(124) 및 온도 보상 회로(130)를 포함하고 있다. 제어 논리 회로(138)는 도 1에 도시된 디스크 드라이브 제어기(58)와 일체로 형성될 수 있다. 데이터 이득 커패시터(134)는 한쌍의 버퍼(121)를 통하여 한쌍의 저항(122)에 접속된다. 전술한 바와 같이, 데이터 이득 커패시터(134)는 판독 채널의 VGA 제어 전압 신호(VCTRL)를 표시하는 전압을 저장한다. 버퍼(121)는 단위 이득형 버퍼가 바람직하며, 소스 폴로워나 에미터 폴로워로 구성할 수도 있다.
온도 보상 회로(130)는 VGA(103) 또는 단일 이득 전압 버퍼 회로(120) 내에서 집적화될 수 있다. 또한, 온도 보상 회로(130)는 VGA(103) 또는 단일 이득 전압 버퍼 회로(120)로부터 분리될 수 있다. 단일 이득 전압 버퍼 회로(120), N 비트 DAC(136), 비교기(124) 및 온도 보상 회로(130)는 공통의 IC 기판 또는 칩상에 설치되는 것이 바람직하다. VGA(103) 및 제어 논리 회로(138)는 집적화 목적을 위해 공통의 IC 기판 또는 이 공통의 IC 기판으로부터 분리된 기판/칩상에 설치될 수 있다. 데이터 이득 커패시터(134)가 일반적이지만, 상기 공통의 IC 기판으로부터 분리된 기판과 같이 판독 채널에 대해 외부에서 반드시 제공되지는 않는다.
도 7의 실시예에 도시된 리드백 신호 진폭 판정 회로(131)에 의하여 리드백 신호의 처리 과정은 전류 모드에서 양호하게 실시된다. 이러한 구성에 있어서, 온도 보상 회로(130)에 의해 생성되는 보상 신호는 온도와 관련된 값을 갖는 전류이다. 일실시예에 있어서, 보상 신호는 절대 온도와 비례적으로 관련된 값을 갖는 전류이다.
양호한 실시예에 따라서 VGA(103)는 변형된 길버트 전지 설계로서, 절대 온도에 비례하여 실험적으로 결정되는 이득 특성을 나타내고 있다. 온도 보상 회로(130)가 VGA(103) 내에서 집적화된 실시예에 있어서, 절대 온도와 비례적으로 관련된 전류는 VGA(103) 내에서 생성되고, 온도 보상 회로(130)에 의한 사용을 위해 전류 미러의 사용에 의해 복사될 수 있다.
그 동작에 있어서, 변경된 VGA 제어 신호(VEST)는 버퍼링된 VGA 제어 전압 신호(VCTRL)로부터 감산되고, 비교기(124)의 비교기 입력단(127, 129)에 인가된다. 변경된 VGA 제어 신호(VEST)는 N 비트 DAC(136) 및 온도 보상 회로(130)에 의해 공급된 전류에 의해 저항(122)의 양단에 발생된 차전압을 나타낸다. 온도 보상 회로(130)는 VGA 이득/온도 관계를 추적하기 위해서 온도 보상되는 제1 온도 신호 및 비온도 보상된 신호(즉, 온도와 무관한 신호)인 제2 보상 신호를 선택적으로 생성한다. 이들 2 개의 보상 신호를 생성하는 단계는 양의 보상이나 음의 보상이 실행되는 것을유리하게 가능하게 한다.
도 7을 다시 참조하면, 보상 신호는 온도 보상 회로(130)의 전류 발생기(126)에 의해 생성된다. 보상 제어 회로(128)는 전류 발생기(126)에 의해 생성된 보상 신호의 크기를 변화시키도록 조절될 수 있다. 전류 발생기(126)에 의해 생성된 보상 신호는 VGA 제어 전압 신호(VCTRL)의 극성에 따라 양전류 신호 또는 음전류 신호가 될 수 있다. 요약하면, 보상 신호는 비교기(124)의 입력단(127, 129)에서 전압 상태가 동일(즉, 제로 볼트)하도록 소망의 상쇄를 실현하기 위해서 변경된 VGA 제어 신호(VEST)가 VGA 제어 신호로/로부터 가산/감산되는 크기 및 극성을 갖도록 생성된다. 비교기(124)의 입력단(127, 129)에서 전압 등가인 지점에서 제어 논리 회로(138)의 출력단에는 판정 신호(132)가 제공된다. 판정 신호(132)는 변경된 VGA 제어 신호(VEST)를 사용하여 생성된 온도 보상된 이진 신호이고, VGA(103)로 입력되는 리드백 신호 진폭의 정확한 표시이다.
일실시예에 있어서, 제어 논리 회로(138)는 전류를 출력하는 N 비트 DAC(136)로서 도 7에 도시되는 일체형 디지털 아날로그 변환기(DAC)를 구동시키는 카운터로서 실시된다. 이 카운터는 이진 업/다운 카운터 또는 다른 형태의 카운터 등과 같이 연속 근사형(successive-approximation type) 카운터인 이진 카운터가 사용될 수 있다. 그 동작에 있어서, 제어 논리 회로(138)는 비교기(124)가 상태를 변경시킬 때까지 N 비트 DAC(136)로 이진 코드를 전송함으로써, 비교기(124)의 입력단(127, 129)의 양단에 제로 볼트 전위를 나타낸다. 일실시예에 있어서,비교기(124)의 범위는 버퍼링된 VGA 제어 전압 신호(VCTRL)로부터 변경된 VGA 제어 신호(VEST)를 감산함으로써 최소화될 수 있다. 이 방법을 사용해서, 비교기(124)는 한층 더 복잡하고 통상적으로 그다지 정확하지 않은 프로그램 가능한 임계치 차동 비교기에 대한 대체 수단으로서 종래의 제로 교차 검출기를 사용하여 실시될 수 있다. 본 발명의 다양한 실시예에 대한 전술한 설명은 예시 및 설명을 목적으로 제안되고 있다. 본 발명을 전술한 상세한 설명의 실시예의 내용으로 제한하고자 하는 것은 아니다. 예들 들어, 본 발명의 리드백 신호 진폭 판정 회로는 전류 모드 내에서 동작하기 위한 다른 대체 수단으로서 전압 모드 내에서 리드백 신호를 처리할 수도 있다. 이 기술 분야에 통상의 지식을 가진 당업자라면 본원 명세서의 전술한 본 발명의 기술적 사상의 범위 내에서 다양한 변경 및 수정이 가능함을 이해할 수 있을 것이다. 본원 발명의 기술적 사상을 상세한 설명에 의해서만 제한하고자 하는 것은 아니며, 이하의 특허 청구의 범위에서 명시된 범위 내에서만 제한하고자 하는 것이다.

Claims (31)

  1. 데이터 저장 매체에서 전송된 리드백(readback) 신호를 이득 변형 증폭기(gain modifying amplifier)로 입력되여, 그 리드백 신호의 진폭을 판정하는 방법에 있어서,
    상기 이득 변형 증폭기의 입력단에서 수신한 리드백 신호에 응답하여 상기 이득 변형 증폭기의 출력단에서 출력 신호를 감지하는 단계와;
    상기 이득 변형 증폭기의 출력 신호와 기준 신호간의 차이를 나타내는 차신호를 생성하는 단계와;
    상기 이득 변형 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성하는 단계와;
    상기 리드백 신호의 진폭을 나타내는 판정 신호가 상기 차신호의 크기와 등가인 크기를 갖도록 상기 보상 신호를 사용해서 상기 판정 신호를 생성하는 단계
    를 포함하는 리드백 신호의 진폭 판정 방법.
  2. 제1항에 있어서, 상기 판정 신호를 생성하는 단계는,
    상기 차신호에 상기 판정 신호를 가산하거나 상기 차신호로부터 상기 판정 신호를 감산하는 단계를 포함하는 것인 리드백 신호의 진폭 판정 방법.
  3. 제1항에 있어서, 상기 보상 신호의 크기는 온도와 관련된 크기를 갖는 것인리드백 신호의 진폭 판정 방법.
  4. 제1항에 있어서, 상기 보상 신호의 크기는 절대 온도에 비례하는 크기를 갖는 것인 리드백 신호의 진폭 판정 방법.
  5. 제1항에 있어서, 상기 보상 신호를 생성하는 단계는,
    절대 온도에 비례하는 크기를 갖는 제1 보상 신호를 생성하는 단계와, 온도와 무관한 크기를 갖는 제2 보상 신호를 생성하는 단계를 더 포함하는 것인 리드백 신호의 진폭 판정 방법.
  6. 제5항에 있어서, 상기 제1 보상 신호의 극성은 상기 제2 보상 신호의 극성과 반대 극성을 갖는 것인 리드백 신호의 진폭 판정 방법.
  7. 제1항에 있어서, 상기 판정 신호는 이진 판정 신호로 변환되는 것인 리드백 신호의 진폭 판정 방법.
  8. 제1항에 있어서, 상기 보상 신호는 전류 신호인 것인 리드백 신호의 진폭 판정 방법.
  9. 제1항에 있어서, 상기 보상 신호의 크기는 조정가능한 것인 리드백 신호의진폭 판정 방법.
  10. 제1항에 있어서, 상기 이득 변형 증폭기의 출력 신호를 상기 기준 신호와 평형을 유지시키기 위해서 상기 이득 변형 증폭기의 제어 입력단으로 상기 차신호를 인가하는 단계를 더 포함하는 것인 리드백 신호의 진폭 판정 방법.
  11. 제10항에 있어서, 상기 차신호는 사전 설정된 리드백 신호 진폭을 나타내는 것인 리드백 신호의 진폭 판정 방법.
  12. 데이터 저장 매체에서 전송된 리드백 신호의 진폭을 판정하는 회로에 있어서,
    상기 리드백 신호를 수신하는 신호 입력단, 신호 출력단 및 증폭기 제어 신호를 수신하는 제어 입력단을 갖는 이득 변형 증폭기와;
    각각의 저항 소자를 통하여 상기 이득 변형 증폭기의 제어 입력단에 결합된 입력을 갖는 비교기와;
    상기 비교기 입력에 결합된 출력을 갖는 디지털 아날로그 회로(DAC)와;
    상기 비교기 입력에 결합되어, 상기 이득 변형 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성함과 동시에, 상기 저항 소자의 양단 전압을 변화시키는 온도 보상 회로와;
    상기 비교기의 출력에 결합된 입력 및 상기 DAC의 입력에 결합된 출력을 가지며, 상기 비교기의 각각의 입력에서 전압의 등가에 응답하여 상기 리드백 신호의 진폭을 나타내는 판정 신호를 논리 회로 출력단에서 생성하는 논리 회로
    를 포함하는 리드백 신호의 진폭 판정 회로.
  13. 제12항에 있어서, 상기 이득 변형 증폭기, 온도 보상 회로 및 비교기는 등가 온도 분포를 갖는 것인 리드백 신호의 진폭 판정 회로.
  14. 제12항에 있어서, 상기 이득 변형 증폭기, 온도 보상 회로 및 비교기는 공통 IC 기판상에 설치된 것인 리드백 신호의 진폭 판정 회로.
  15. 제12항에 있어서, 상기 온도 보상 회로는 상기 이득 변형 증폭기와 일체로 형성된 것인 리드백 신호의 진폭 판정 회로.
  16. 제12항에 있어서, 상기 이득 변형 증폭기는 가변 이득 증폭기(VGA)를 포함하고, 상기 DAC는 N 비트 전류 DAC를 포함하는 것인 리드백 신호의 진폭 판정 회로.
  17. 제12항에 있어서, 상기 논리 회로는 이진 판정 신호를 상기 논리 회로 출력에서 생성하는 것인 리드백 신호의 진폭 판정 회로.
  18. 제12항에 있어서, 상기 온도 보상 회로는 전류 발생기 및 크기 제어 회로를포함하는 것인 리드백 신호의 진폭 판정 회로.
  19. 제12항에 있어서, 상기 이득 변형 증폭기의 제어 입력단은 커패시터에 접속되고, 상기 이득 변형 증폭기의 제어 신호는 상기 커패시터에 저장되는 것인 리드백 신호의 진폭 판정 회로.
  20. 제12항에 있어서, 상기 온도 보상 회로는,
    절대 온도에 비례하는 크기를 갖는 제1 보상 신호를 생성함과 동시에, 온도와 무관한 크기를 갖는 제2 보상 신호를 생성하는 것인 리드백 신호의 진폭 판정 회로.
  21. 제20항에 있어서, 상기 제1 보상 신호의 극성은 상기 제2 보상 신호의 극성과 반대 극성을 갖는 것인 리드백 신호의 진폭 판정 회로.
  22. 제12항에 있어서, 상기 보상 신호는 전류 신호인 것인 리드백 신호의 진폭 판정 회로.
  23. 데이터 저장 디스크과;
    판독 채널에 접속된 판독 트랜스듀서를 구비한 데이터 전송 헤드와;
    상기 데이터 전송 헤드와 상기 데이터 저장 디스크 사이의 상호 이동을 제공하는 액츄에이터와;
    상기 데이터 전송 헤드를 사용해서 상기 데이터 저장 디스크에서 전송된 리드백 신호의 진폭을 판정하는 회로를 포함하는 데이터 저장 시스템으로서,
    상기 리드백 신호의 진폭 판정 회로는,
    상기 리드백 신호를 수신하는 신호 입력단, 신호 출력단 및 증폭기 제어 신호를 수신하는 제어 입력단을 갖는 이득 변형 증폭기와;
    각각의 저항 소자를 통하여 상기 이득 변형 증폭기의 제어 입력단에 결합된 입력을 갖는 비교기와;
    상기 비교기 입력에 결합된 출력을 갖는 디지털 아날로그 회로(DAC)와;
    상기 비교기 입력에 결합되어, 상기 이득 변형 증폭기 이득의 온도 계수와 관련된 보상 신호를 생성함과 동시에, 상기 저항 소자의 양단 전압을 변화시키는 온도 보상 회로와;
    상기 비교기의 출력에 결합된 입력 및 상기 DAC의 입력에 결합된 출력을 가지며, 상기 비교기의 각각의 입력에서 전압의 등가에 응답하여 상기 리드백 신호의 진폭을 나타내는 판정 신호를 논리 회로 출력단에서 생성하는 논리 회로를 포함하는 것인 데이터 저장 시스템.
  24. 제23항에 있어서, 상기 이득 변형 증폭기, 온도 보상 회로 및 비교기는 등가 온도 분포를 갖는 것인 데이터 저장 시스템.
  25. 제23항에 있어서, 상기 이득 변형 증폭기, 온도 보상 회로 및 비교기는 공통 IC 기판상에 설치된 것인 데이터 저장 시스템.
  26. 제23항에 있어서, 상기 이득 변형 증폭기는 가변 이득 증폭기(VGA)를 포함하고, 상기 DAC는 N 비트 전류 DAC를 포함하는 것인 데이터 저장 시스템.
  27. 제23항에 있어서, 상기 논리 회로는 이진 판정 신호를 상기 논리 회로 출력에서 생성하는 것인 데이터 저장 시스템.
  28. 제23항에 있어서, 상기 온도 보상 회로는 전류 발생기 및 크기 제어 회로를 포함하는 것인 데이터 저장 시스템.
  29. 제23항에 있어서, 상기 이득 변형 증폭기의 제어 입력단은 커패시터에 접속되고, 상기 이득 변형 증폭기의 제어 신호는 상기 커패시터에 저장되는 것인 데이터 저장 시스템.
  30. 제23항에 있어서, 상기 온도 보상 회로는,
    절대 온도에 비례하는 크기를 갖는 제1 보상 신호를 생성함과 동시에, 온도와 무관한 크기를 갖는 제2 보상 신호를 생성하는 것인 데이터 저장 시스템.
  31. 제30항에 있어서, 상기 제1 보상 신호의 극성은 상기 제2 보상 신호의 극성과 반대 극성을 갖는 것인 데이터 저장 시스템.
KR10-2001-7010013A 1999-02-19 2000-02-10 디스크 드라이브 시스템에 사용하기 위한 온도 보상회로를 구비한 가변 이득 증폭기 Expired - Fee Related KR100460376B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/253,122 1999-02-19
US09/253,122 US6282038B1 (en) 1999-02-19 1999-02-19 Variable gain amplifier with temperature compensation for use in a disk drive system
PCT/US2000/003382 WO2000049613A1 (en) 1999-02-19 2000-02-10 Variable gain amplifier with temperature compensation for use in a disk drive system

Publications (2)

Publication Number Publication Date
KR20020007300A true KR20020007300A (ko) 2002-01-26
KR100460376B1 KR100460376B1 (ko) 2004-12-08

Family

ID=22958957

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-7010013A Expired - Fee Related KR100460376B1 (ko) 1999-02-19 2000-02-10 디스크 드라이브 시스템에 사용하기 위한 온도 보상회로를 구비한 가변 이득 증폭기

Country Status (13)

Country Link
US (1) US6282038B1 (ko)
EP (1) EP1153390B1 (ko)
JP (1) JP3682470B2 (ko)
KR (1) KR100460376B1 (ko)
CN (1) CN1184632C (ko)
AT (1) ATE237863T1 (ko)
CZ (1) CZ20013013A3 (ko)
DE (1) DE60002178T2 (ko)
HU (1) HUP0105213A3 (ko)
MY (1) MY119878A (ko)
PL (1) PL349276A1 (ko)
RU (1) RU2250517C2 (ko)
WO (1) WO2000049613A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640608B1 (ko) * 2004-12-11 2006-11-01 삼성전자주식회사 스핀들 모터 드라이버의 전류 이득 변환 제어 방법 및 장치

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707629B1 (en) * 2000-06-30 2004-03-16 Texas Instruments Incorporated Digital temperature monitor
US6594104B2 (en) * 2001-02-26 2003-07-15 Hitachi, Ltd. Magnetic disk unit including temperature sensing of IC mounted on suspension
KR100438770B1 (ko) * 2001-05-28 2004-07-05 삼성전자주식회사 데이터 저장 시스템의 설계 파라미터 최적화 방법 및최적화된 설계 파라미터 적용 방법
US7430083B2 (en) * 2002-05-23 2008-09-30 Seagate Technology Llc Virtual head fly profile measurement
US7260377B2 (en) * 2002-12-02 2007-08-21 Broadcom Corporation Variable-gain low noise amplifier for digital terrestrial applications
US7471941B2 (en) * 2002-12-02 2008-12-30 Broadcom Corporation Amplifier assembly including variable gain amplifier, parallel programmable amplifiers, and AGC
US8437720B2 (en) 2002-12-02 2013-05-07 Broadcom Corporation Variable-gain low noise amplifier for digital terrestrial applications
US6798286B2 (en) * 2002-12-02 2004-09-28 Broadcom Corporation Gain control methods and systems in an amplifier assembly
US7190542B2 (en) * 2003-08-13 2007-03-13 Seagate Technology Llc Acoustical noise reduction for a data storage device
US7097110B2 (en) * 2003-09-02 2006-08-29 Texas Instruments Incorporated Temperature compensation systems and methods for use with read/write heads in magnetic storage devices
US7027243B2 (en) * 2004-03-29 2006-04-11 Hitachi Global Storage Technologies Netherlands B.V. Apparatus for providing head amplitude characterization
US7768732B2 (en) * 2005-04-12 2010-08-03 Stmicroelectronics, Inc. Gain controller for a gain loop of a read channel and related gain loops, read channels, systems, and methods
US7773324B2 (en) 2005-04-12 2010-08-10 Stmicroelectronics, Inc. Phase acquisition loop for a read channel and related read channel, system, and method
JP2007184023A (ja) * 2006-01-04 2007-07-19 Hitachi Global Storage Technologies Netherlands Bv ディスク・ドライブ及びその制御方法
US7656219B2 (en) * 2007-01-26 2010-02-02 Atmel Corporation Unity gain voltage buffer with dual supply voltage for managing current consumption in low voltage applications
US7508617B1 (en) * 2007-09-07 2009-03-24 Seagate Technology Llc Fly height compensation using read gain control loop
US8922923B2 (en) 2011-03-01 2014-12-30 Seagate Technology Llc Interleaved automatic gain control for asymmetric data signals
US10312930B1 (en) * 2018-01-25 2019-06-04 Analog Devices Global Unlimited Company ADC digital gain error compensation
US11870512B2 (en) 2022-04-27 2024-01-09 Samsung Electronics Co., Ltd. Distributed closed-loop power control with VGA gain update

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0269756B1 (en) 1986-08-05 1991-01-09 International Business Machines Corporation Gain control circuitry for readback apparatus in a recording system using the partial-response, maximum-likelihood technique
SU1706038A1 (ru) * 1989-07-20 1992-01-15 Ульяновское конструкторское бюро приборостроения Устройство регулировки выходного уровн сигнала
US5162678A (en) 1990-09-18 1992-11-10 Silicon Systems, Inc. Temperature compensation control circuit for exponential gain function of an agc amplifier
US5177453A (en) 1991-07-01 1993-01-05 Raytheon Company Gain control amplifier
US5463603A (en) 1992-03-18 1995-10-31 Imp, Inc. Computer disk drive integrated data path circuit optimized for handling both data and servo signals
RU2071164C1 (ru) * 1992-06-22 1996-12-27 Научно-исследовательский институт электромеханики Система управления прецизионным позиционным следящим электроприводом постоянного тока
US5375145A (en) 1992-08-27 1994-12-20 Quantum Corporation Multi-mode gain control loop for PRML class IV sampling data detection channel
US5321559A (en) 1992-08-27 1994-06-14 Quantum Corporation Asynchronous peak detection of information embedded within PRML class IV sampling data detection channel
US5519548A (en) 1993-03-31 1996-05-21 Hewlett-Packard Company Using read channel noise to initialize read channel for head position calibration in a magnetic data storage device
US5442492A (en) 1993-06-29 1995-08-15 International Business Machines Corporation Data recovery procedure using DC offset and gain control for timing loop compensation for partial-response data detection
US5428319A (en) * 1993-11-29 1995-06-27 Motorola, Inc. Method and apparatus for providing a modified temperature compensation signal in a TCXO circuit
JP3208975B2 (ja) 1993-12-28 2001-09-17 株式会社日立製作所 アクティブフィルタ制御方式
US5631891A (en) 1994-01-05 1997-05-20 Fujitsu Limited Disk reproducing circuit with automatic gain control
US5491447A (en) 1994-05-13 1996-02-13 International Business Machines Corporation Operational transconductance amplifier with independent transconductance and common mode feedback control
JP3052994B2 (ja) * 1995-06-30 2000-06-19 ティアック株式会社 光ディスク装置のウォブル信号検出回路
JP3199996B2 (ja) 1995-11-15 2001-08-20 株式会社東芝 ディスク記録再生システム及びそのヘッド浮上変動検出方法
JP3457463B2 (ja) * 1996-04-26 2003-10-20 富士通株式会社 光学的記憶装置
JPH10340412A (ja) * 1997-06-06 1998-12-22 Fujitsu Ltd 情報記憶装置
GB2341267B (en) * 1997-06-13 2001-05-09 Seagate Technology Temperature dependent disc drive parametric configuration

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100640608B1 (ko) * 2004-12-11 2006-11-01 삼성전자주식회사 스핀들 모터 드라이버의 전류 이득 변환 제어 방법 및 장치

Also Published As

Publication number Publication date
HUP0105213A2 (hu) 2002-04-29
US6282038B1 (en) 2001-08-28
DE60002178D1 (de) 2003-05-22
MY119878A (en) 2005-07-29
CN1340193A (zh) 2002-03-13
KR100460376B1 (ko) 2004-12-08
DE60002178T2 (de) 2004-03-04
CN1184632C (zh) 2005-01-12
PL349276A1 (en) 2002-07-15
HUP0105213A3 (en) 2003-07-28
JP2002537626A (ja) 2002-11-05
EP1153390A1 (en) 2001-11-14
CZ20013013A3 (cs) 2002-01-16
WO2000049613A1 (en) 2000-08-24
JP3682470B2 (ja) 2005-08-10
RU2250517C2 (ru) 2005-04-20
ATE237863T1 (de) 2003-05-15
EP1153390B1 (en) 2003-04-16

Similar Documents

Publication Publication Date Title
KR100460376B1 (ko) 디스크 드라이브 시스템에 사용하기 위한 온도 보상회로를 구비한 가변 이득 증폭기
US6266203B1 (en) Integrated temperature sense circuit in a disc drive
US20070230020A1 (en) Controlling head flying height based on head heater resistance
US7595953B1 (en) Magnetic recording disk drive with switchable compensation for mechanical and electrical disturbances
JP5080411B2 (ja) ディスク・ドライブ及びヘッド・スライダ上の素子のコモン電位調整方法
US4988933A (en) Head driving circuit
US5523898A (en) Partial MR sensor bias current during write
US6271977B1 (en) Multi-state preamplifier for disk drives
KR100370463B1 (ko) 자기-저항헤드기록및판독바이어스전류를다이나믹하게프로그래밍할수있는장치및방법
US6717765B2 (en) Method and circuit for sensing back EMF
US6268972B1 (en) Method for measuring relative and absolute amplitudes of a signal read from a data storage medium
US8737014B2 (en) Rotational and linear vibration sensing
US7692887B2 (en) Method and apparatus for measuring resistance of a resistive sensor
US6441983B1 (en) System and method for adjusting a cutoff frequency of a tunable filter employed in a read channel of a data storage system
US6532127B1 (en) Differential voltage bias, voltage sense preamplifier architecture
US7385780B2 (en) Online identification of secondary actuator transfer function via system decoupling in multiple-stage actuator servo systems in disk drives
US6445520B1 (en) Method for detecting mechanical damage in a parking zone of a hard disk drive
US6414815B1 (en) Apparatus and method for controlling on-track operation of an actuator in a hard disk drive
EP1333427A2 (en) Circuit for reading differential data from a disk by applying a voltage bias on a read head
US6522492B1 (en) Write to read switching time trim circuit
JP2633479B2 (ja) Ｍｒヘッドのサーボ方法及びハードディスクシステム
US7486463B1 (en) Power disturbance compensation
KR20060065995A (ko) 스핀들 모터 드라이버의 전류 이득 변환 제어 방법 및 장치
KR20060084119A (ko) 아날로그 디지털 컨버터의 캘리브레이션 방법

Legal Events

Date Code Title Description
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

N231 Notification of change of applicant
PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

FPAY Annual fee payment

Payment date: 20081118

Year of fee payment: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20091130

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20091130

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000