KR20020007344A - 조작에 대해 안전한 집적 회로 - Google Patents

조작에 대해 안전한 집적 회로 Download PDF

Info

Publication number
KR20020007344A
KR20020007344A KR1020017012271A KR20017012271A KR20020007344A KR 20020007344 A KR20020007344 A KR 20020007344A KR 1020017012271 A KR1020017012271 A KR 1020017012271A KR 20017012271 A KR20017012271 A KR 20017012271A KR 20020007344 A KR20020007344 A KR 20020007344A
Authority
KR
South Korea
Prior art keywords
network
plane
target value
integrated circuit
nodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
KR1020017012271A
Other languages
English (en)
Inventor
볼프강 포크란트
Original Assignee
추후제출
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 추후제출, 인피니언 테크놀로지스 아게 filed Critical 추후제출
Publication of KR20020007344A publication Critical patent/KR20020007344A/ko
Abandoned legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Storage Device Security (AREA)
  • Logic Circuits (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 집적 회로에 관한 것이며, 상기 회로에서 보호될 정보를 갖는 회로가 차폐면에 의해 커버되며, 상기 평면에서 네트워크는 다수의 노드로 형성된다. 노드의 일부는 목표값 실제값 비교를 위한 수단에 연결된다. 상기 수단에 의해 각각의 노드가 특징적인 출력 전류를 근거로 하여 테스트된다. 특징적인 출력 전류와의 편차는 회로 내에 저장된, 조작 또는 분석으로부터 보호될 정보의 변화를 야기한다.

Description

조작에 대해 안전한 집적 회로 {MANIPULATION-PROOF INTEGRATED CIRCUIT}
최근에는 분석 및 조작에 대해 집적 회로를 보호하는 것이 점점 더 중요해지고 있다. 이는 집적 회로 내에 포함된 정보가 권리가 없는 제 3자에 의해 분석되거나 변경될 위험으로부터 보호될 필요성이 더 커지기 때문에 나타나는 현상이다. "정보"라는 개념은 본 출원의 범주에서 볼 때 예컨대 데이터, 소프트웨어 프로그램, 제어 라인 등을 포괄하는 매우 광대한 의미로 이해되어야만 한다.
분석 및 조작에 대해 임계 정보를 보호하기 위해 지금까지 통상적으로 사용되었던 방법은 이러한 정보들을 집적 회로의 가급적 깊은 평면으로 공급하는데 있다. 이러한 방식으로 회로 이미지는 적어도 광학 분석에 대해 보호된다.
또한 깊은 평면에 숨겨진 정보들이 그 위에 놓인 평면에서 회로에 속한 라인에 의해 커버되는 것이 통상적이다. 그러나, 이러한 커버가 전평면에 걸쳐 일정하게 실행되기란 어렵다. 또한 FIB와 같은 현대 장치들에 의해, 커버를 위해 사용된 라인이 제거되고 상기 라인이 의도된 분석 또는 조작을 더 이상 방해할 수 없도록 새롭게 연결될 수 있게 되었다. 상부 평면에서 임계 정보들의 차폐를 위해 사용된특히 배선된 층이 존재할 경우에 더욱 개선된 보호가 달성된다. 이러한 방식으로 결과적으로 정보를 갖는 층이 커버될 수 있다. 그러나, 예컨대 FIB와 같은 현대 장치에 의해 이러한 배선된 평면이 조작됨으로써, 상기 평면의 보호 효과가 전체적으로 또는 부분적으로 소실될 수 있다는 문제가 있다.
본 발명은 집적 회로, 특히 현대의 분석 장치 및 조작 장치의 사용시에도 분석 및 조작에 대해 보호될 수 있는 집적 회로에 관한 것이다.
도 1은 네트워크(2)의 개략적인 단면도이다.
본 발명의 목적은 현대의 분석 공구 또는 조작 공구를 사용할 때 집적 회로 내에 포함된 정보를 안전하게 보호할 수 있는 집적 회로를 제공하는데 있다.
상기 목적은 청구항 1항에 따른 집적 회로에 의해 달성된다. 바람직한 실시예는 종속항에 기술된다.
또한 본 발명은 보호될 정보를 갖는 회로가 형성되어 있는 제 1 평면을 갖는 집적 회로에 관한 것이다. 이러한 제 1 평면은 하기에서 정보 평면으로 표기된다. 집적 회로는 예컨대 반도체 칩 내에 형성될 수 있다. 여기서, "평면"이라는 개념은 완전히 평평한 면을 가리키는 것으로 이해될 수 없다.
또한 집적 회로는 적어도 하나의 제 2 평면을 가지며, 상기 제 2 평면은 제 1 평면을 한 측면쪽으로 커버하며, 상기 제 2 평면에 의해 정보 평면이 집적 회로의 외부로부터 얻어질 수 있다. 하기에서 네트워크 평면으로 표기된 제 2 평면에서 다수의 노드를 갖는 네트워크가 형성된다. 상기 네트워크는 적어도 하나의 전류원에 접속된다.
본 발명에 따르면, 노드의 적어도 일부는 네트워크 평면 내에서 개별 노드로부터 전달된 전류의 목표값 실제값 비교를 위한 수단에 접속된다. 또한 네트워크는 적어도 하나의 전류원으로부터 네트워크로 입력 전류를 공급할 때 목표값 실제값 비교 수단에 연결된 각각의 노드에서 특징적인 출력 전류가 생성되고 얻어질수 있도록 형성된다. 목표값 실제값 비교 수단은 비교 수단에 의해 개별 노드와 특징적인 출력 전류와의 편차가 검출될 때 제 1 평면의 회로 내에 저장된 정보가 변경되도록 형성된다.
본 발명에 따른 집적 회로에서 -이미 종래 기술에서 공지된 바와 같이- 마찬가지로 별도의 차폐면이 사용되며, 상기 차폐면은 보호될 정보를 갖는 평면 위에 놓인다. 그러나, 종래 기술과는 달리 이러한 차폐면에서 네트워크가 형성되는데, 상기 네트워크의 노드는 적어도 부분적으로 목표값 실제값 비교 수단에 의해 그 아래 놓인 정보 평면의 회로에 연결된다. 적어도 하나의 전류원으로부터 하나의 입력 전류가 상기 네트워크로 공급되며, 상기 입력 전류는 상기 네트워크를 통해 전달되고 개별 노드에서 각각의 노드를 특징짓는 출력 전류로 공급된다. 목표값 실제값 비교 수단에 연결된 노드에서 이러한 특징적인 출력 전류가 얻어지며, 상기 목표값 실제값 비교 수단에 의해, 얻어진 각각의 특징적인 출력 전류가 개별 노드에서 예상될 출력 전류와 일치하는가에 대한 여부가 테스트된다. 이렇지 않을 경우, 제 1 평면의 회로 내에 저장된 정보가 변경될 수 있다.
목표값과 실제값 간의 편차는 조작 또는 분석을 위해 외부로부터 네트워크 내로 인터럽트가 발생할 때 정해진다. 네트워크 평면의 본 발명에 따른 형성 및 서로 간의 연결에 의해 이와 같은 외부 인터럽트는 어떠한 경우에도 다수의 노드에 제공된 값을 변경시킬 수 있다. 이러한 복잡한 변경은 회로 분석이 시도될 때 고려되고 보정되어야만 할지도 모른다. 이는 야기된 변경 수가 많기 때문에 실제로는 불가능하다. 따라서, 본 발명에 따른 집적 회로는 분석 및 조작으로부터 확실히 보호된다.
바람직하게 본 발명에 따른 집적 회로의 네트워크는 노드 사이에 다수의 저항 및/또는 커패시턴스 및/또는 인덕턴스가 배치되도록 설계된다. 이러한 방식으로 적어도 하나의 전류원으로부터 생성된 입력 전류는 상기 입력 전류가 네트워크를 통해 어떤 경로로 전달되고 어떤 저항, 커패시턴스 또는 인덕턴스가 발생하는가에 따라 좌우되며, 개별 노드에서 노드를 특징지우는 상이한 출력 전류가 얻어진다.
반도체 칩 내에 형성된 집적 회로 내에서 네트워크는 바람직하게 반도체 재료의 층을 도핑시킴으로써 생성된다. 여기서, 바람직하게는 폴리실리콘층이 사용된다. 여기서, 저항값은 예컨대 주입된 재료의 구조 및/또는 농도에 의해 제어될 수 있다.
특히 바람직하게는 도핑은 n 도핑 또는 p 도핑으로서 이루어진다. 그리고 나서, 네트워크의 생성된 구조물은 단지 상기 구조물을 둘러싸는 면의 도펀트 농도에서 구별된다. 따라서, 네트워크의 검출은 매우 어려워진다. 실제로 네트워크의 광학 분석은 차단되고, 잠재적인 조작에 대한 시작점을 인식하는 것이 매우 어려워진다.
보호될 정보의 분석 및 조작을 더욱 어렵게 하기 위해 본 발명의 바람직한 실시예에서 전류원은 신호 제너레이터를 둘러싸며, 상기 신호 제너레이터에 의해가변 입력 신호가 네트워크로 공급될 수 있다. 입력 신호의 변경은 예컨대 시간이 지나면서 전류 세기가 변경됨으로써 이루어진다.
특히 바람직하게는 적어도 하나의 전류원이 적어도 노드의 일부에 접속된다. 이러한 경우 입력 신호의 변경은 상이한 노드에서 교대를 전류를 공급함으로써 달성된다. 또한 여기서 부가로 공급된 전류 자체가 시간이 지나면서 변경될 수 있다.
특히 바람직한 실시예에서 본 발명에 따른 집적 회로에서 적어도 하나의 계산 수단이 존재하며, 상기 계산 수단에 의해 목표값 실제값 비교가 실행되는 각각의 노드에 있어서 정해진 시간 마다 네트워크로 공급된 입력 전류에 대해 예상될 각각의 출력 신호가 계산된다. 적어도 하나의 계산 수단은 한편으로는 전류원에 접속됨으로써, 개별 입력 신호의 값이 계산의 기초로서 전송될 수 있고 다른 한편으로는 목표값 실제값 비교 수단에 접속되는데, 상기 목표값 실제값 비교 수단에서 계산된 목표값이 출력된다.
목표값 실제값 비교를 위한 바람직한 수단으로서 본 발명에 따라 동작 증폭기가 사용된다 .
목표값 실제값 비교를 위한 수단에 의해 테스트될 노드에 대해 실제값이 목표값과 일치하지 않는다는 것이 검출될 경우에는, 본 발명에 따른 집적 회로에서 제 1 평면의 회로 내에 저장된 정보가 변경될 수 있다. 특히 바람직하게는 회로가 리셋될 때 변경이 실행된다. 또한 이에 따라, 예컨대 회로의 개시 이후 저장된 모든 정보가 소거될 수 있다. 따라서, 이러한 정보의 검사 또는 조작이 차단된다.
본 발명에 따른 집적 회로의 동작은 하기 도면에 의해 더 자세히 설명된다.
도면은 네트워크(2)의 개략적인 단면을 도시하며, 상기 네트워크(2)는 본 발명에 따른 제 2 평면 또는 집적 회로의 네트워크 평면을 형성한다. 상기 네트워크 평면은 보호될 정보의 회로가 형성되어 있는 제 1 평면을 커버한다.
네트워크(2)는 다수의 노드(3)를 가지며, 상기 노드(3)는 다양한 방식으로 서로 연결된다. 개별 노드(3) 사이에는 각각 상이한 저항값을 갖는 저항(5)이 배치된다.
A1으로 표기된 노드에는 전류원(1)이 접속되며, 상기 전류원(1)은 신호 제너레이터(6)를 둘러싼다. 이러한 배치에 의해 가변성 입력 신호가 네트워크의 노드(A1)에 공급된다. 시간이 흐르면서 변화되는 입력 전류에 따라 네트워크(2)의 상이한 노드에서 각각의 시점에 개별 노드를 특징지우는 출력 전류가 얻어진다. 개별 노드를 특징지우는 출력 전류는 개별 전류들의 합으로 이루어지며, 상기 개별 전류들은 상이한 경로로 개별 노드에 이르기까지 상이한 저항의 네트워크를 지나갔다.
네트워크(2)의 개별 노드(3)에서 노드에서의 예상될 출력 전류와 실제 출력 전류와의 목표 실제값 비교가 실행된다. 이와 같은 노드는 도면에서 An으로 표기된다. 이러한 노드는 목표값 실제값 비교값 수단으로서 연산 증폭기(4)에 연결된다. 상기 연산 증폭기(4)는 계산 수단(7)에 의해 목표값을 수신하며, 상기 계산 수단(7)은 재차 전류원으로부터 전송된 입력 신호의 값 또는 정해진 시점에 네트워크로 공급된 입력 전류의 값을 토대로 노드(An)에서 예상될 출력 신호 또는 예상될 출력 전류를 계산한다. 연산 증폭기(4)에 의한 목표값 실제값 비교는 바람직하게 정해진 시간 간격을 두고 연속으로 이루어진다.
외부 인터럽트에 의해 네트워크(2)에서 조작이 실행될 경우, 개별 노드의 복잡한 교차 결합에 의해 국부적으로 제한된 인터럽트는 평면 전체의 변경을 야기한다. 또한 다수의 노드에서의 값의 변화가 검출된다. 예컨대 노드(An)에서 연산 증폭기(4)로부터 얻어진 출력 신호가 산출된 출력 신호와 일치하지 않을 경우에는 메모리(8)가 제 1 평면의 회로에서 소거된다. 동일한 변화 또는 유사한 변화가 보호될 회로의 다른 영역에서 야기될 수 있다.
전체적으로 볼 때, 본 발명에 따른 집적 회로에서 네트워크 내의 다수의 노드의 변경이 회로의 제 1 평면에 저장된 정보의 다양한 변경을 야기한다. 본 발명에 따른 집적 회로 내로 아주 적은 인터럽트가 실행될때에도 고유의 회로 이미지 및 상기 회로 이미지 내에 포함된 정보들에 대한 추론은 실제로 더 이상 가능하지 않다.

Claims (9)

  1. 보호될 정보를 갖는 회로가 형성되어 있는 제 1 평면 및 상기 제 1 평면을 한 측면쪽으로 커버하는 제 2 평면을 가지며, 상기 제 2 평면에 의해 제 1 평면이 집적 회로의 외부로부터 얻어질 수 있으며, 상기 제 2 평면에서 적어도 하나의 전류원(1)에 연결된 네트워크(2)가 다수의 노드(3)로 형성되도록 구성된 집적 회로에 있어서,
    적어도 노드의 일부가 개별 노드로부터 전달된 전류의 목표값 설정값 비교를 위해 수단(4)에 연결되며,
    네트워크(2)는 적어도 하나의 전류원(1)으로부터 네트워크로 입력 전류를 공급할 때 목표값 실제값 비교를 위한 수단(4)에 연결된 각각의 노드에서 특징적인 출력 전류가 얻어질 수 있으며,
    목표값 실제값 비교를 위한 수단(4)에 의해 개별 노드의 특징적인 출력 전류로부터의 편차가 나타날 때 제 1 평면의 회로 내에 저장된 정보가 변경되는 것을 특징으로 하는 집적 회로.
  2. 제 1항에 있어서,
    상기 노드(3) 간의 네트워크(2)에는 다수의 저항(5) 및/또는 커패시턴스 및/또는 인덕턴스가 배치되는 것을 특징으로 하는 집적 회로.
  3. 제 2항에 있어서,
    상기 네트워크는 폴리실리콘층의 도핑에 의해 달성되는 것을 특징으로 하는 집적 회로.
  4. 제 3항에 있어서,
    상기 네트워크는 n 도핑 또는 p 도핑으로 형성되는 것을 특징으로 하는 집적 회로.
  5. 제 1항 내지 4항 중 어느 한 항에 있어서,
    목표값 실제값 비교를 위한 수단(4)으로서 연산 증폭기가 존재하는 것을 특징으로 하는 집적 회로.
  6. 제 1항 내지 5항 중 어느 한 항에 있어서,
    적어도 하나의 전류원(1)은 가변성 입력 신호(6)를 네트워크로 공급하기 위한 신호 제너레이터를 포함하는 것을 특징으로 하는 집적 회로.
  7. 제 1항 내지 6항 중 어느 한 항에 있어서,
    적어도 하나의 전류원이 전류를 공급하기 위해 적어도 일부의 노드(3)에 접속되는 것을 특징으로 하는 집적 회로.
  8. 제 6항 또는 7항에 있어서,
    적어도 하나의 전류원(1)이 입력 신호의 값을 전달하기 위해 개별 노드의 예상될 출력 신호를 계산하기 위한 적어도 하나의 계산 수단(7)에 접속되고, 적어도 하나의 계산 수단은 목표값 실제값 비교를 위한 수단(4)에 접속되는 것을 특징으로 하는 집적 회로.
  9. 제 1항 내지 8항 중 어느 한 항에 있어서,
    목표값 실제값 비교를 위한 수단(4)은 목표값으로부터의 편차가 검출될 때 회로의 리셋이 야기되도록 형성되는 것을 특징으로 하는 집적 회로.
KR1020017012271A 1999-03-26 2000-03-01 조작에 대해 안전한 집적 회로 Abandoned KR20020007344A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP99106321A EP1041482A1 (de) 1999-03-26 1999-03-26 Manipulationssichere integrierte Schaltung
EP99106321.5 1999-03-26
PCT/EP2000/001764 WO2000058807A1 (de) 1999-03-26 2000-03-01 Manipulationssichere integrierte schaltung

Publications (1)

Publication Number Publication Date
KR20020007344A true KR20020007344A (ko) 2002-01-26

Family

ID=8237865

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017012271A Abandoned KR20020007344A (ko) 1999-03-26 2000-03-01 조작에 대해 안전한 집적 회로

Country Status (11)

Country Link
US (1) US6657314B2 (ko)
EP (2) EP1041482A1 (ko)
JP (1) JP2002540520A (ko)
KR (1) KR20020007344A (ko)
CN (1) CN1153111C (ko)
AT (1) ATE354125T1 (ko)
BR (1) BR0009326A (ko)
DE (1) DE50014067D1 (ko)
MX (1) MXPA01009720A (ko)
RU (1) RU2216779C2 (ko)
WO (1) WO2000058807A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100383699C (zh) * 2003-12-27 2008-04-23 鸿富锦精密工业（深圳）有限公司 中央处理器温度自动测试系统及方法
DE102004014435A1 (de) * 2004-03-24 2005-11-17 Siemens Ag Anordnung mit einem integrierten Schaltkreis
US7519763B2 (en) * 2004-10-21 2009-04-14 International Business Machines Corporation Apparatus, system, and method for deliberately preventing unauthorized access to data stored in a non-volatile memory device
US7281667B2 (en) * 2005-04-14 2007-10-16 International Business Machines Corporation Method and structure for implementing secure multichip modules for encryption applications
US8552566B1 (en) 2008-05-30 2013-10-08 Maxim Integrated Products, Inc. Integrated circuit package having surface-mount blocking elements
DE102013112552B4 (de) * 2013-11-14 2017-05-24 Infineon Technologies Ag Schaltungsanordnung und Verfahren zum Sichern einer Schaltungsanordnung gegen wiederholte Lichtangriffe

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8814471D0 (en) * 1988-06-17 1988-07-20 Gore & Ass Security enclosure
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
US5053992A (en) * 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JP3048429B2 (ja) * 1991-08-14 2000-06-05 株式会社東芝 半導体集積回路装置
RU2106686C1 (ru) * 1993-06-24 1998-03-10 Владимир Владимирович Волга Способ защиты от обращений к памяти эвм посторонних пользователей и устройство для его осуществления
DE19515188C2 (de) * 1995-04-25 1998-02-19 Siemens Ag Chip-Abdeckung
US5861662A (en) 1997-02-24 1999-01-19 General Instrument Corporation Anti-tamper bond wire shield for an integrated circuit

Also Published As

Publication number Publication date
ATE354125T1 (de) 2007-03-15
WO2000058807A1 (de) 2000-10-05
CN1153111C (zh) 2004-06-09
EP1171810B1 (de) 2007-02-14
EP1041482A1 (de) 2000-10-04
CN1345424A (zh) 2002-04-17
BR0009326A (pt) 2002-01-22
DE50014067D1 (de) 2007-03-29
RU2216779C2 (ru) 2003-11-20
US20020060359A1 (en) 2002-05-23
MXPA01009720A (es) 2002-08-12
EP1171810A1 (de) 2002-01-16
JP2002540520A (ja) 2002-11-26
US6657314B2 (en) 2003-12-02

Similar Documents

Publication Publication Date Title
KR100396448B1 (ko) 반도체기억장치, 그 제어장치 및 전자기기
RU2232420C2 (ru) Схема защиты для интегральной схемы
KR100232670B1 (ko) 멀티프로그램 실행제어장치
KR100508891B1 (ko) 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법
US7256599B2 (en) Protection circuit for semiconductor device and semiconductor device including the same
CN102096642B (zh) 存储器保护装置及存储器保护方法
US20160042199A1 (en) Detecting and thwarting backside attacks on secured systems
US20030132777A1 (en) Apparatus for protecting an integrated circuit formed in a substrate and method for protecting the circuit against reverse engineering
US7288786B2 (en) Integrated circuit configuration with analysis protection and method for producing the configuration
JPH0787237B2 (ja) 集積回路チップ
KR20020007344A (ko) 조작에 대해 안전한 집적 회로
US10770410B2 (en) Circuit alteration detection in integrated circuits
EP1610382A2 (en) Semiconductor apparatus with self-security function
CN104192652A (zh) 保护电梯控制器参数安全的方法和电梯
US8102031B2 (en) Security element for an integrated circuit, integrated circuit including the same, and method for securing an integrated circuit
CN114491676A (zh) 一种电力专用cpu芯片物理电路级安全保密启动方法
US20020088997A1 (en) Integrated circuit and circuit configuration for supplying power to an integrated circuit
US7512916B2 (en) Electrostatic discharge testing method and semiconductor device fabrication method
CN110245464A (zh) 保护文件的方法和装置
EP1262857B1 (en) Information processing apparatus and method of controlling an access level
Rankl Overview about attacks on smart cards
KR100382250B1 (ko) 표면이 커버링된 반도체칩
US8712557B2 (en) Maintenance tool of control systems
GB2337346A (en) Integrated circuit routing
JP6690238B2 (ja) 電子回路、及び外的作用検出用ラッチ回路

Legal Events

Date Code Title Description
A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

NORF Unpaid initial registration fee
PC1904 Unpaid initial registration fee

St.27 status event code: A-2-2-U10-U14-oth-PC1904

St.27 status event code: N-2-6-B10-B12-nap-PC1904

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000