KR20020007792A - 패키지에 따른 강유전체 메모리 소자 열화 감소 방법 - Google Patents

패키지에 따른 강유전체 메모리 소자 열화 감소 방법 Download PDF

Info

Publication number
KR20020007792A
KR20020007792A KR1020000041250A KR20000041250A KR20020007792A KR 20020007792 A KR20020007792 A KR 20020007792A KR 1020000041250 A KR1020000041250 A KR 1020000041250A KR 20000041250 A KR20000041250 A KR 20000041250A KR 20020007792 A KR20020007792 A KR 20020007792A
Authority
KR
South Korea
Prior art keywords
ferroelectric memory
ferroelectric
memory device
voltage
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020000041250A
Other languages
English (en)
Inventor
강응열
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000041250A priority Critical patent/KR20020007792A/ko
Publication of KR20020007792A publication Critical patent/KR20020007792A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 강유전체 메모리 제조 방법에 관한 것으로, 패키지 공정에 의한 강유전체 소자의 열화현상을 억제하기 위하여 단위 강유전체 메모리 셀의 기능 검사 후 데이터를 가지고 있지 않는 초기 상태, 또는 최저 전계가 걸린 상태로 만든 후 패키지 공정을 진행하여 보유력 문제를 해결하는데 그 특징이 있다.

Description

패키지에 따른 강유전체 메모리 소자 열화 감소 방법{Method for reducing FeRAM degradation caused by package}
본 발명은 강유전체 메모리 소자 제조 분야에 관한 것으로, 특히 패키지 공정에 따른 신뢰도 저하를 방지할 수 있는 강유전체 메모리 소자 제조 방법에 관한 것이다.
반도체 메모리 소자에서 강유전체(ferroelectric) 재료를 캐패시터에 사용함으로써 기존 DRAM(Dynamic Random Access Memory) 소자에서 필요한 리프레쉬(refresh)의 한계를 극복하고 대용량의 메모리를 이용할 수 있는 소자의 개발이 진행되어왔다.
FeRAM(ferroelectric random access memory) 소자는 비휘발성 메모리 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM에 필적하여 차세대 기억소자로 각광받고 있다.
FeRAM 소자의 축전물질로는 SriBijTa2O9(이하 SBT)와 Pb(Zr,Ti)O3(이하 PZT) 박막이 주로 사용된다. 강유전체는 상온에서 유전상수가 수백에서 수천에 이르며 두 개의 안정한 잔류분극(remnant polarization) 상태를 갖고 있어 이를 박막화하여 비휘발성(nonvolatile) 메모리 소자에 응용하고 있다. 강유전체 박막을 이용하는 비휘발성 메모리 소자는, 가해주는 전기장의 방향으로 분극의 방향을 조절하여 신호를 입력하고 전기장을 제거하였을 때 남아있는 잔류분극의 방향에 의해 디지털 신호 1과 0을 저장하는 원리를 이용한다.
이와 같은 특성의 강유전체를 사용하는 메모리 소자는 비휘발성, 저전압, 빠른 데이터 기록 속도 등으로 인해 EEPROM, SRAM, DRAM, 플래쉬 메모리(flash memory) 등의 장점을 모두 가진 이상적인 기억소자로 주목받고 있다. 최근의 공정 기술 발전은 강유전체 메모리 소자의 구현을 점차 가능하게 해주고 있으며, 일부의 경우 고집적 소자의 개발에도 성공하고 있다. 그러나, 이와 같은 집적기술의 발전에도 불구하고 강유전체 메모리 소자의 상용화는 소자의 신뢰성 때문에 지연되고 있다.
일반적으로 강유전체 메모리 소자의 신뢰성은 크게 두 가지로 볼 수 있다. 첫째는 지속적인 데이터 접근이 반복될 때 얼마나 많은 회수까지 데이터를 유지할 수 있느냐하는 문제 즉, 분극 피로(fatigue) 문제와 얼마나 오랫동안 데이터를 유지할 수 있느냐 하는 보유력(retention)의 문제이다.
신뢰도에 영향일 미치는 첫 번째 문제, 즉 분극 피로에 의한 열화는 PZT의경우 전극물질을 Pt 대신 IrO2, RuO2와 같은 금속산화물 전극을 사용하여 개선시키는 방법이 제시되고 있으며, SBT의 경우는 다른 강유전체 물질에 비해 Pt를 전극으로 사용하면서도 우수한 분극 피로 특성을 갖는 것으로 보고되고 있다. 따라서, 현재까지는 분극 피로에 의한 신뢰성 저하는 상당한 수준까지 개선되었다고 볼 수 있다. 즉, 최소 1010싸이클(cycle) 또는 1013싸이클까지 소자의 신뢰도에 영향을 주지 않는 수준까지 개발이 진행되어 있다.
따라서 두 번째 문제, 즉 보유력의 문제가 강유전체 메모리 소자의 신뢰성에 가장 큰 문제로 대두되고 있다. 보유력 문제는 메모리 셀에 임의의 데이터를 기록한 후 일정시간 후 다시 데이터를 읽을 때 오류가 발생하는 것을 말한다. 예를 들어, "0" 또는 "1" 데이터를 메모리 셀에 쓰고 난 후 장시간 방치할 경우 어느 한 방향의 임계전압이 증가(반대방향의 임계전압은 감소)하는 임프린트(imprint) 현상이 발생하게 되고, 그 결과로서 스위칭 전하(switching charge)의 감소가 발생하고, 궁극에는 메모리 소자의 데이터 오류가 발생하여 정상적으로 데이터를 인식하지 못하는 지경에 이르게 된다.
따라서, 강유전체 메모리 소자의 신뢰성을 향상시키기 위해서는 보유력 특성을 개선시켜야 한다. 보유력 특성의 열화는 고온 조건에서 그 정도가 가속된다. 즉, 일정온도 이상의 고온에서 장시간 방치할 경우 그 데이터는 상온에서보다 훨씬 더 빠른 속도로 손실된다. 이에 따라, 메모리 소자 제조 후 진행되는 후속공정, 즉 패키지(package) 공정에서 고온, 장시간의 공정이 진행될 경우 열화가 발생하여 패키지 수율(package yield)을 감소시키는 원인으로 작용한다.
실제로 패키지 공정에서는 강유전체 메모리 소자의 신뢰도에 영향을 줄 수 있는 공정이 포함되어 있다. 플라스틱 패키지의 경우에 있어서는 몰딩 혼합물(molding compound)을 경화시키는 공정(PMC: post mold cure)이 바로 그러한 경우에 해당된다. PMC 공정은 150 ℃ 내지 175 ℃ 온도에서 5시간 내지 6시간 동안 진행되는데 이와 같은 온도와 시간 조건에서 강유전체의 보유력 특성 저하가 유발된다. 실제로 강유전체 메모리 소자 제조 공정이 완료된 후 웨이퍼 상태(wafer level)의 기능 테스트(function test)를 실시하여 제품 적격 여부를 가리게 되는데, 이러한 테스트 완료후 단일 메모리 셀을 '0' 또는 '1' 데이터 중의 하나의 상태로 유지시킨다. 이렇게 강유전체가 임의의 한 상태로 폴링(polling)된 상태는 강유전체 내부의 분역(domain)들이 일정한 방향으로 정렬되어, 내부 전계를 형성한 상태를 의미한다. 따라서 분역들이 일정한 방향으로 정렬된 상태에서 패키지 공정이 진행될 경우 PMC 공정과 같은 고온 공정에 의해 강유전체 내부의 이동성 결함(mobile defect)들이 내부전계에 의하여 이동하여 계면 전하분포를 변화시키고, 이와 같은 전하분포의 변화는 임계전압의 변화, 즉 임계전압의 증가 또는 감소를 가져오고 결국 이러한 변화는 전하값의 감소를 가져와 소자의 불량을 유발한다. 따라서, 기능 테스트 후 메모리 셀에 데이터가 유지된 채로 패키지 공정을 진행할 경우 웨이퍼 상태보다 패키지 상태의 제품 합격률이 감소되거나 패키지 초기 상태와 같이 열화된 상태로 제품이 출하되게 된다.
따라서 종래와 같이 혹은 일반 메모리 소자와 같은 순서로 강유전체 소자를테스트하여 패키지 하면 최종 제품의 신뢰도는 기대한 바와 같은 결과를 얻을 수 없게 된다.
상기와 같은 문제점을 해결하기 위한 본 발명은 패키지 공정에 따른 강유전체 메모리 소자의 신뢰성 저하를 방지할 수 있는, 강유전체 메모리 소자 제조 방법을 제공하는데 그 목적이 있다.
도 1은 동작 전압과 그 보다 낮은 전압 인가시의 분극특성을 보이는 그래프.
상기와 같은 목적을 달성하기 위한 본 발명은 강유전체 메모리 소자 형성 공정이 완료된 웨이퍼를 마련하는 제1 단계; 상기 웨이퍼 상에 구현된 상기 강유전체 메모리 셀의 기능을 테스트하는 제2 단계; 상기 강유전체 메모리 셀의 강유전체 캐패시터에 동작 전압 보다 낮은 전압을 적어도 한번 인가하는 제3 단계; 및 상기 강유전체 메모리 소자를 패키지 하는 제4 단계를 포함하는 강유전체 메모리 소자 제조 방법을 제공한다.
본 발명은 패키지 공정에 의한 강유전체 소자의 열화현상을 억제하기 위하여 단위 강유전체 메모리 셀의 기능 검사(function test) 후, 데이터를 가지고 있지 않는 초기 상태, 또는 최저 전계가 걸린 상태로 만든 후 패키지 공정을 진행하여 보유력 문제를 해결하는데 그 특징이 있다. 즉, 본 발명에서는 기능 검사 후 동작전압을 낮추면서 라이트(write)를 반복하여 강유전체에 최소한의 전계가 걸리도록 한 후 패키지를 진행한다.
강유전체의 이력곡선 특성상, 낮은 전압에서 라이트 동작을 진행하고 전압을 제거한 후 남은 분극(polarization) 값은 높은 전압에서 라이트한 경우의 분극 값보다 작다. 이것은 라이트 동작 진행시의 전압 크기에 따라 전계가 제거된 후 강유전체에 남은 내부전계의 크기가 변화하는 것을 의미한다. 따라서, 낮은 내부 전계가 걸린 상태에서는 상대적으로 적은 임프린트 현상이 발생하고 따라서 보유력 문제도 상대적으로 작아진다. 이와 같이 패키지 전에 낮은 동작 전압을 사용하여 강유전체 메모리 셀에 잔류하는 내부 전계를 낮춤으로써 열화를 방지할 수 있다.
이하, 본 발명의 실시 예를 상세하게 설명한다.
제1 단계로서, 소자 형성 공정이 완료된 웨이퍼를 마련하고, 제2 단계로서 웨이퍼 상태에서 기능 검사(wafer level function test)를 실시한다. 이어서, 제3 단계로서 낮은 동작 전압(Vcc)에서 라이트를 실시하고, 그 후 제4 단계로서 패키지 공정을 진행한다.
본 발명은, 웨이퍼 기능 검사를 하는 제2 단계 후, 패키지 공정을 실시하는 제4 단계 이전에 상기 제3 단계를 실시하는데 그 특징이 있다. 일반적으로, 강유전체 메모리 소자의 동작 전압(Vcc) 목표가 3.0 V일 경우 최소 동작 전압을 2.7 V 정도로 확보하고 있으나, 실제로 소자의 설계시 이보다 낮은 전압에서도 동작하도록 여유(margin)를 두고 있으므로, 상기 제3 단계의 실현이 가능하다.
상기 제3 단계에서 인가하는 전압의 크기는 강유전체의 항전압 (Coercive voltage) 이상이고 동작전압 이하이면 된다. 그러나, 강유전체의 항전압은 강유전체의 두께, 물질, 그리고 구동회로의 최소 동작전압 등과 관련이 있다. 본 발명의 일 실시예에서는 강유전체 메모리 소자의 저전압 동작 지향 추세를 고려하여 SBT의 경우 0.4 V 내지 0.8V를 인가하고, PZT의 경우 0.7 V 내지 1.0 V를 인가한다.
한편, 강유전체 메모리 소자에서 동작 전압이 갑작스럽게 소멸되거나 극히 낮은 동작 전압이 들어올 경우 이에 의한 데이터의 파괴를 막기 위하여 저전압 동작 차단회로를 이용하는 경우가 많다. 따라서, 상기 제3 단계에서 이루고자 하는 동작에서는 이러한 저전압 동작 회로를 작동시키지 않도록(disable) 한 후 동작을 진행하게 된다.
첨부된 도면 도1에서 도면부호 'A'는 동작전압에서 보이는 강유전체의 이력곡선을 나타낸다. 일반적으로 이러한 이력곡선을 따라서 강유전체는 가해진 전압에 대한 응답을 보이는데, 이때 가해주는 전압의 크기를 감소시킬 경우 점차적으로 이력곡선이 감소한다. 동작전압 보다 낮은 전압을 인가한 경우를 보이는 'B' 이력곡선에서 C와 D는 동작전압을 제거한 후 남는 전하값을 의미한다. 이와 같이 전하가 잔류하는 이유는 강유전체의 분역이 일정한 방향으로 분극된 상태를 유지하기 때문이다. 전압을 제거한 후 거시적으로 볼 때 강유전체 캐패시터의 알짜 전기장(net electric field)은 '0'이지만 개개의 분역을 볼 때에는 일정한 방향으로 내부전계가 형성되어 있다. 이러한 내부 전계를 갖는 분역들이 패키지 공정 중에 열을 받게 되면 그 방향의 전계를 유지한 상태로 남으려는 특성을 갖게 되며, 이러한 분역 특성은 내부 전계의 크기에 의존한다. 임프린트 현상은 이러한 강유전체 고유 특성에 기인한 것이기 때문에 낮은 동작전압으로 메모리 셀을 동작시킨 후 전압을 제거하면 그에 해당하는 만큼 내부 전계가 감소된 상태로 남게 되고 이 전계에 비례하여 임트린트되는 정도도 작아지게 된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 패지키 공정, 특히 플라스틱 패키지 공정시 강유전체 메모리 소자가 열화되는 것을 방지할 수 있으며, 이에 따라 웨이퍼 상태와 같은 수준의 신뢰도를 얻을 수 있다.

Claims (5)

  1. 강유전체 메모리 소자 제조 방법에 있어서,
    강유전체 메모리 소자 형성 공정이 완료된 웨이퍼를 마련하는 제1 단계;
    상기 웨이퍼 상에 구현된 상기 강유전체 메모리 셀의 기능을 테스트하는 제2 단계;
    상기 강유전체 메모리 셀의 강유전체 캐패시터에 동작 전압 보다 낮은 전압을 적어도 한번 인가하는 제3 단계; 및
    상기 강유전체 메모리 소자를 패키지 하는 제4 단계
    를 포함하는 강유전체 메모리 소자 제조 방법.
  2. 제 1 항에 있어서,
    상기 제3 단계에서,
    강유전체의 항전압 보다 크고 동작전압 보다 작은 전압을 인가하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  3. 제 2 항에 있어서,
    상기 강유전체 메모리 소자가 SBT 강유전체막을 구비하고,
    상기 제3 단계에서 0.4 V 내지 0.8 V를 인가하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  4. 제 2 항에 있어서,
    상기 강유전체 메모리 소자가 PZT 강유전체막을 구비하고,
    상기 제3 단계에서 0.7 V 내지 1.0 V를 인가하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제4 단계에서,
    플라스틱 패키지 공정을 실시하는 것을 특징으로 하는 강유전체 메모리 소자 제조 방법.
KR1020000041250A 2000-07-19 2000-07-19 패키지에 따른 강유전체 메모리 소자 열화 감소 방법 Ceased KR20020007792A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000041250A KR20020007792A (ko) 2000-07-19 2000-07-19 패키지에 따른 강유전체 메모리 소자 열화 감소 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000041250A KR20020007792A (ko) 2000-07-19 2000-07-19 패키지에 따른 강유전체 메모리 소자 열화 감소 방법

Publications (1)

Publication Number Publication Date
KR20020007792A true KR20020007792A (ko) 2002-01-29

Family

ID=19678676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000041250A Ceased KR20020007792A (ko) 2000-07-19 2000-07-19 패키지에 따른 강유전체 메모리 소자 열화 감소 방법

Country Status (1)

Country Link
KR (1) KR20020007792A (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960030238A (ko) * 1995-01-04 1996-08-17 가네꼬 히사시 강유전체 메모리 장치 및 그 동작 제어 방법
KR960035037A (ko) * 1995-03-21 1996-10-24 김광호 강유전체 메모리의 열전자특성 시험방법
JPH0982772A (ja) * 1995-09-14 1997-03-28 Rohm Co Ltd 不揮発性記憶装置および不揮発性記憶装置の製造方法
JPH09120700A (ja) * 1995-08-21 1997-05-06 Matsushita Electron Corp 強誘電体メモリ装置およびその検査方法
JPH09129694A (ja) * 1995-09-01 1997-05-16 Matsushita Electron Corp 強誘電体キャパシタの分極ヒステリシス評価方法
KR19990047223A (ko) * 1997-12-03 1999-07-05 윤종용 셀 테스트 패턴을 사용하여 강유전체 기억소자의 특성을 평가하는 방법
JPH11261018A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 強誘電体キャパシタの評価法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960030238A (ko) * 1995-01-04 1996-08-17 가네꼬 히사시 강유전체 메모리 장치 및 그 동작 제어 방법
KR960035037A (ko) * 1995-03-21 1996-10-24 김광호 강유전체 메모리의 열전자특성 시험방법
JPH09120700A (ja) * 1995-08-21 1997-05-06 Matsushita Electron Corp 強誘電体メモリ装置およびその検査方法
JPH09129694A (ja) * 1995-09-01 1997-05-16 Matsushita Electron Corp 強誘電体キャパシタの分極ヒステリシス評価方法
JPH0982772A (ja) * 1995-09-14 1997-03-28 Rohm Co Ltd 不揮発性記憶装置および不揮発性記憶装置の製造方法
KR19990047223A (ko) * 1997-12-03 1999-07-05 윤종용 셀 테스트 패턴을 사용하여 강유전체 기억소자의 특성을 평가하는 방법
JPH11261018A (ja) * 1998-03-11 1999-09-24 Nippon Telegr & Teleph Corp <Ntt> 強誘電体キャパシタの評価法

Similar Documents

Publication Publication Date Title
US10290362B2 (en) Screening for data retention loss in ferroelectric memories
US10332596B2 (en) 2T1C ferro-electric random access memory cell
US11295832B2 (en) Plate defect mitigation techniques
JP6769975B2 (ja) 強誘電体メモリにおけるデータ感知のための基準電圧の設定
JP7175330B2 (ja) 不揮発性メモリデバイス及び不揮発性メモリ機構を有するシステム並びにそれらを動作するための方法
US6385078B2 (en) Ferroelectric random access memory (FRAM) device and method for controlling read/write operations thereof
US5969935A (en) Use of calcium and strontium dopants to improve retention performance in a PZT ferroelectric film
US20100025747A1 (en) Method for initializing ferroelectric memory device, ferroelectric memory device, and electronic equipment
US7149137B2 (en) Process monitoring for ferroelectric memory devices with in-line retention test
US6238933B1 (en) Polarization method for minimizing the effects of hydrogen damage on ferroelectric thin film capacitors
US5966318A (en) Nondestructive readout memory utilizing ferroelectric capacitors isolated from bitlines by buffer amplifiers
US9607717B2 (en) Reliability screening of ferroelectric memories in integrated circuits
JP4753402B2 (ja) ＦｅＲＡＭ素子の製造方法
US10062445B2 (en) Parallel programming of one time programmable memory array for reduced test time
KR20020007792A (ko) 패키지에 따른 강유전체 메모리 소자 열화 감소 방법
KR100533974B1 (ko) 하부전극과 강유전체막의 접착력을 향상시킬 수 있는강유전체캐패시터 형성 방법
JP4192616B2 (ja) 強誘電体メモリ及びその初期化方法
Kawashima et al. FeRAM
Sharma et al. Preliminary Evaluation of Data Retention Characteristics for Ferroelectric Random Access Memories (FRAMs).
Dormans et al. Pulse measurements on ferroelectric capacitors simulating memory switching
Noh et al. Issues and reliability of high-density FeRAMs
KR19990060553A (ko) 강유전체 캐패시터의 불량 개선 방법
KR20010061281A (ko) 반도체 소자의 강유전체 캐패시터 형성방법
KR20050009399A (ko) 플라즈마 손상에 의한 강유전체 캐패시터의 유효 정전용량감소를 방지할 수 있는 강유전체 캐패시터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000