KR20020031764A - 액정표시장치용 어레이패널 및 그의 제조방법 - Google Patents

액정표시장치용 어레이패널 및 그의 제조방법 Download PDF

Info

Publication number
KR20020031764A
KR20020031764A KR1020000062480A KR20000062480A KR20020031764A KR 20020031764 A KR20020031764 A KR 20020031764A KR 1020000062480 A KR1020000062480 A KR 1020000062480A KR 20000062480 A KR20000062480 A KR 20000062480A KR 20020031764 A KR20020031764 A KR 20020031764A
Authority
KR
South Korea
Prior art keywords
electrode
gate
gate pad
aluminum
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020000062480A
Other languages
English (en)
Other versions
KR100631371B1 (ko
Inventor
김웅권
최재범
김유진
조흥렬
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1020000062480A priority Critical patent/KR100631371B1/ko
Publication of KR20020031764A publication Critical patent/KR20020031764A/ko
Application granted granted Critical
Publication of KR100631371B1 publication Critical patent/KR100631371B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

가. 청구범위에 기재된 발명이 속한 기술분야 :
액정표시장치용 어레이패널 및 그의 제조방법
나. 발명이 해결하려고 하는 기술적 과제 :
종래에는 액정표시장치용 어레이패널의 게이트 금속을, 알루미늄(Al)은 화학적 내성이 약하고, ITO와의 접촉성이 나쁜 이유로, 몰리브덴(Mo)/알루미늄네오디뮴(AlNd)과 같은 이중금속층으로 하였으나, 식각공정시 두 금속층의 동시식각이 어려워 공정이 추가되므로 생산성이 떨어지는 문제점이 있었다.
다. 그 발명의 해결방법의 요지 :
상기 문제점을 해결하기 위하여, 본 발명에서는 알루미늄을 포함하는 단일금속층을 게이트 금속으로 하고, 반투과 마스크를 사용하여 공정을 추가하지 않고 게이트 패드와 게이트 패드전극사이에 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 티탄(Ti), 인듐(In)과 같은 알루미늄보다 환원성이 낮은 소스, 드레인 금속을 접촉완충층으로 형성하므로써, 게이트 배선으로 알루미늄을 이용시의 문제점을 해결하면서도 공정을 추가하지 않아 제품수율을 향상시키는 액정표시장치용 어레이패널 및 그의 제조방법을 제공한다.

Description

액정표시장치용 어레이패널 및 그의 제조방법{Array Panel used for a Liquid Crystal Display and Method for Fabricating the same}
본 발명은 액정표시장치용 어레이패널에 관한 것으로서, 보다 상세하게는 알루미늄을 포함하는 단일금속층을 게이트 금속으로 사용함에 있어서, 알루미늄과 ITO간의 접촉불량문제를 해결하면서도 공정을 단순화하는 액정표시장치용 어레이패널 및 그의 제조방법에 관한 것이다.
액정표시장치의 구동원리는 액정의 광학적 이방성과 분극성질을 이용하는 것이다. 이 액정은 구조가 가늘고 길기 때문에 분자의 배열에 방향성을 갖고 있으며, 인위적으로 액정에 전기장을 인가하여 분자배열의 방향을 제어할 수 있다.
따라서, 상기 액정의 분자배열 방향을 임의로 조절하면, 액정의 분자배열이 변하게 되고, 광학적 이방성에 의하여 이 액정의 분자 배열 방향으로 빛이 굴절하여 화상정보를 표현할 수 있다.
현재에는 박막 트랜지스터(Thin Film Transistor ; TFT)와 이 박막 트랜지스터에 연결된 화소전극이 행렬방식으로 배열된 능동행렬 액정표시장치(Active Matrix LCD : AM-LCD)가 해상도 및 동영상 구현능력이 우수하여 가장 주목받고 있다.
일반적으로 액정표시장치를 구성하는 기본적인 부품인 액정패널의 구조를 살펴보면 다음과 같다.
도 1은 일반적인 액정패널을 개략적으로 도시한 분해사시도이다.
도시한 바와 같이, 일반적인 액정패널은 크게 상부패널(10)과 하부 어레이패널(20)로 구성되고, 이 상부패널(10)의 기판(1)상에는 블랙매트릭스(6a)와 R,G,B셀(6b)을 포함하는 컬러필터(6)가 형성되어 있고, 이 기판(1)의 하부면에는 공통전극(18)이 형성되어 있다.
하부 어레이패널(20)의 기판(1)상에는 화소영역(P)과 화소영역 상에 형성된 화소전극(17)과 스위칭소자를 포함한 어레이배선이 형성되어 있고, 상기 상부패널(10)과 이 하부 어레이패널(20)사이에는 액정(14)이 충진되어 있다.
상기 하부 어레이패널(20)에는, 스위칭 소자인 박막 트랜지스터(T)가 매트릭스형태(matrix type)로 위치하고, 이러한 다수의 박막 트랜지스터(T)를 교차하여 지나가는 게이트 배선(13)과 데이터 배선(15)이 형성된다.
상기 화소영역(P)은 이 게이트 배선(13)과 데이터 배선(15)이 교차하여 정의되는 영역이다.
전술한 바와 같이 구성되는 액정패널을 포함하는 액정표시장치는 상기 화소전극(17)상에 위치한 액정(14)이 상기 박막 트랜지스터(T)로부터 인가된 신호에 의해 배향되고, 상기 액정의 배향정도에 따라 상기 액정(14)을 투과하는 빛의 양을 조절하는 방식으로 화상을 표현할 수 있다.
도 2는 일반적인 5마스크공정에 의한 액정표시장치용 어레이패널의 공정블럭도이다.
이때, 이 액정표시장치용 어레이패널의 박막 트랜지스터는 역스태거드형(Inverted staggered) 박막 트랜지스터구조가 가장 많이 사용된다.
역스태거드형 박막 트랜지스터는 절연막과 비정질 실리콘, 불순물 비정질 실리콘의 증착공정이 한 챔버내에서 연속으로 이루어지기 때문에 절연막과 비정질 실리콘 사이의 계면이 공기에 노출되지 않아 박막 트랜지스터의 계면특성을 향상시키는 장점이 있다.
이 어레이패널의 형성은 주로 PECVD(Plasma Enhanced Chemical Vapor Deposition)와 스퍼터링(sputtering)방법을 통해 투명기판상에 박막을 입히는 것으로, 특히 화소전극의 ITO와 금속배선은 스퍼터링 방법으로 증착된다.
도시한 바와 같이, ST1에서는 투명기판을 준비하고, 이 투명기판 상의 이물질을 제거하기 위해 세정과정을 거친 후, 이 세정된 기판상에 금속물질을 스퍼터링(sputtering)공법으로 증착한 후, 이 금속을 제 1 마스크를 이용하여 노광, 식각, 패터닝하여 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다.
이때, 이 투명기판으로는 가격이 저렴하여 대면적 액정패널의 기판으로도 널리 이용되는 유리기판이 주로 사용된다.
상기, 게이트 금속으로는 종래에는 알루미늄(Al)이 주로 쓰였으나, 알루미늄은 화학적 내성이 약하고, 200℃이상에서는 특정부위가 수㎛까지 성장하는힐락(hillock)이 생기므로 표면에 Al203를 피막하여 이용하는 방법이 있다.
그러나, 알루미늄을 포함하는 금속층만으로 게이트 배선을 형성하게 되면 화소전극을 이루는 ITO의 식각공정중에 알루미늄이온이 ITO(Indium Tin Oxide)의 Indium, Tin과 반응하여 환원되버려, ITO의 투명도전성 특성을 저하시키는 문제점이 발생하게 된다.
그러므로, 알루미늄을 포함하는 금속층에 몰리브덴(Mo), 텅스텐(W) 등과 같은 금속막을 클래드(clad)구조로 적층하는 방법이 있다.
이 방법은 비저항은 순수한 알루미늄보다 낮지만 화학적 내성과 열적 안정성이 뛰어나 상술한 문제점을 해결할 수 있어 이용되고 있다.
ST2에서는, 상기 게이트 배선이 형성된 기판 상에 실리콘 질화막과 같은 절연성 물질로 게이트 절연막을 형성하고, 연속으로 비정질 실리콘과 불순물 비정질 실리콘층을 증착한다.
ST3에서는, 상기 비정질 실리콘과 불순물 비정질 실리콘층을 제 2 마스크로 노광, 식각하여 액티브층을 형성한다.
상기 불순물 비정질 실리콘층은 비정질 실리콘층에 이온도핑하여 전자이동도를 높인 물질로서, 추후 형성될 금속층과 비정질 실리콘층간에 접촉저항을 낮추는 목적으로 형성되는 것이다.
ST4에서는, 이 액티브층이 형성된 기판상에 금속층을 스퍼터링공법으로 증착하고, ST5에서는, 이 금속층을 제 3 마스크공정에 의해 소스, 드레인 전극 및 데이터 배선을 형성하는 공정이다.
ST6에서는, 상기 소스, 드레인 전극이 형성된 기판 상에 보호층을 형성하고 제 4 마스크공정에 의해 드레인 콘택홀 및 게이트패드 콘택홀 및 데이터패드 콘택홀을 형성한다.
이 보호층은 액정표시장치의 액정셀공정에서의 러빙(rubbing)이나 반송중에 생기는 스크래치와 수분의 침투로 생기는 박막 트랜지스터의 손상이나 퇴화를 막기위한 것으로, 이 보호층을 이루는 물질로는 실리콘 질화막이나 유기절연막인 BCB(BenzoCycloButene) 등으로 형성된다.
ST7은, 상기 드레인 콘택홀이 형성된 기판상에 투명도전성 물질을 증착한 후, 제 5 마스크공정으로 화소영역과 패드전극부에 각각 화소전극과 게이트 및 데이터 패드전극을 형성하는 단계이다.
이 투명도전성 물질로는 ITO(Indium Tin Oxide)가 일반적으로 사용된다.
이때, 이 게이트 패드전극은 게이트패드 콘택홀을 통해 게이트 패드와 직접 접촉하도록 구성되는데, 게이트 패드전극을 이루는 ITO는 알루미늄과 접촉성이 나빠서, 일반적으로 ITO와 접촉하는 게이트 패드의 제 1 금속층은 몰리브덴이나 크롬과 같은 금속으로 하고, 제 2 금속층은 저저항 배선물질인 알루미늄으로 구성하게 된다.
이 이중금속층을 게이트 금속으로 사용할 시에는 다음과 같은 문제점이 발생한다.
첫째는, 몰리브덴/알루미늄네오디뮴과 같은 이중금속층으로 게이트 배선을형성하게 되면, 동시식각시 원하는 테이퍼(tapper)각을 얻기가 어렵다는 점이다.
이 게이트 배선의 테이퍼각은 추후 데이터 배선의 증착시 스텝 커버리지(step coverage)때문에 생기는 데이터 배선의 단선을 방지하는 역할과 전압-전류 특성을 결정짓는 요인으로 작용하므로, 이 테이퍼각이 원하는 각도보다 커지게 되면 정류특성을 나타내는 문제가 발생한다.
둘째는, 상술한 문제점을 방지하기 위하여, 이중금속층을 각각 식각해야 하므로 공정이 추가된다는 점이다.
공정을 추가하게 되면, 액정표시장치용 어레이패널의 중요소자가 공기중의 이물질이나 추가되는 식각공정에 의해서, 전기적 특성을 저하될 가능성이 높아지게 되고, 또한 공정추가로 인해 공정비용이 추가되어 제품수율이 떨어지게 된다.
그러나, 게이트 금속을 이중금속층으로 하게 되면, 상술한 바와 같이, 공정추가로 생산성이 떨어지는 문제점이 발생하게 된다.
상기 문제점을 해결하기 위해서, 본 발명에서는 게이트 금속을 알루미늄을 포함하는 단일 금속층으로 하고, 대신에 알루미늄과 ITO가 접촉하는 부분의 적층구조를 개선함에 있어서, 공정을 단순화시키고 제품수율을 향상시키는 것을 목적으로 한다.
도 1은 일반적인 액정패널을 도시한 분해사시도.
도 2는 일반적인 5마스크공정에 의한 액정표시장치용 어레이패널의 공정블럭도.
도 3은 본 발명에 따른 액정표시장치용 어레이패널의 일부 화소부에 해당하는 평면도.
도 4a 내지 4g는 도 3의 절단선 A-A', B-B', C-C'로 절단하여 제작공정단계에 따라 도시한 단면도.
도 5a, 5b는 일반적인 노광마스크를 이용하여 기판에 포토 레지스트(photo resist)패턴을 형성하는 과정을 도시한 단면도.
도 6a, 6b는 일반적인 반투과 마스크을 이용하여 기판에 포토 레지스트패턴을 형성하는 과정을 도시한 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
T : 박막 트랜지스터부 C : 캐패시터 전극부
P : 게이트 패드부 118 : 드레인 전극
120 : 캐패시터 보조전극 122 : 접촉완충층
130 : 화소전극 132 : 게이트 패드전극
상기 목적을 달성하기 위하여, 본 발명에서는 게이트 금속을 알루미늄을 포함하는 단일 금속층으로 하고 반투과 마스크를 이용하여 공정을 추가하지 않고 게이트 패드와 게이트 패드전극사이에 알루미늄보다 환원성이 낮은 소스, 드레인 금속을 접촉완충층으로 형성하므로써, 알루미늄과 패드전극물질인 ITO간의 화학적 반응을 방지하고, 공정을 단순화시키면서도 알루미늄의 특성을 향상시킬 수 있어 신호지연을 줄일 수 있으므로 화질개선 및 생산성이 향상된 액정표시장치용 어레이패널 및 그의 제조방법을 제공하는 것이다.
즉, 본 발명에서는 알루미늄(Al)을 포함하는 단일금속층으로 된 게이트 배선과; 상기 게이트 배선과 교차하고 상기 알루미늄보다 환원성이 낮은 금속으로 된, 드레인 전극과 일정간격 이격된 소스 전극을 포함하는 데이터 배선과; 상기 소스, 드레인 전극을 포함하는 박막 트랜지스터와; 상기 박막 트랜지스터와 연결된 화소전극과; 상기 게이트 배선의 끝단에 위치한 게이트 패드와; 상기 게이트 패드 상에 위치하는 상기 데이터 배선과 동일물질인 접촉완충층과; 상기 접촉완충층과 접촉하고 상기 화소전극과 동일물질인 게이트 패드전극을 포함하는 액정표시장치용 어레이패널을 제공한다.
또한, 상기 게이트 배선과 동일물질인 캐패시터(capacitor) 전극과, 상기 캐패시터 전극상의 절연층과, 상기 절연층과 상기 화소전극사이의 상기 데이터 배선과 동일물질인 캐패시터 보조전극을 더욱 포함하며, 상기 소스, 드레인 전극 및 데이터 배선을 이루는 금속은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 티탄(Ti),인듐(In) 중 하나의 금속임을 특징으로 한다.
본 발명의 또다른 특징에서는, 기판을 준비하는 단계와; 상기 기판상에 알루미늄(Al)을 포함하는 단일금속층으로 게이트 전극과 캐패시터(capacitor) 전극을 포함하는 게이트 배선과 상기 게이트 배선의 끝단에 소정의 면적을 가지는 게이트 패드를 제 1 마스크 공정으로 형성하는 단계와; 상기 게이트 배선이 형성된 기판 전면에 게이트 절연막과 반도체층을 연속으로 증착하는 단계와; 제 2 마스크 공정으로 상기 게이트 전극 상에 액티브층을 형성하고, 게이트 패드상부를 동시에 노출시키는 단계와; 상기 액티브층이 형성된 기판상에 알루미늄보다 환원성이 낮은 금속층을 증착한 후, 제 3 마스크 공정으로 상기 액티브층 상부에 소스, 드레인 전극과 상기 게이트 패드 상부에 접촉완충층을 각각 형성하는 단계와; 상기 소스, 드레인 전극이 형성된 기판 상에 보호층을 형성하고 제 4 마스크 공정으로 드레인 콘택홀 및 게이트패드 콘택홀을 형성하는 단계와; 상기 드레인 콘택홀이 형성된 기판 상에 ITO를 증착하고, 제 5 마스크 공정으로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과 상기 게이트패드 콘택홀을 통해 상기 접촉완충층과 접촉하는 게이트 패드전극을 형성하는 단계를 포함하는 액정표시장치용 어레이패널의 제조방법을 제공한다.
상기 제 2 마스크 공정은 불투과 영역과, 반투과 영역과, 완전투과영역을 가진 반투과 마스크를 이용하고, 상기 불투과 영역은 상기 액티브층과 대응하고 상기 완전투과 영역은 상기 게이트 패드부와 대응하며, 상기 반투과 마스크는 크롬(Cr)을 포함하는 금속막과 투명도전성물질막을 이용하여 광의 투과도를 조절하여 기판상의 포토 레지스트(photo resist)의 두께를 임의대로 조절하며, 상기 제 2 마스크공정에서는 상기 캐패시터 전극상에 반도체층만을 제거하고, 상기 제 3 마스크공정에서는 상기 캐패시터 전극상에 소스, 드레인 전극과 동일한 금속층으로 캐패시터 보조전극을 형성하는 단계를 더욱 포함한다.
상기 소스, 드레인 전극을 이루는 금속은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) , 티탄(Ti), 인듐(In) 중 하나의 금속으로 함을 특징으로 한다.
이하, 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 3은 본 발명의 액정표시장치용 어레이패널의 일부 화소부에 대한 평면도이다.
도시한 바와 같이, 가로방향으로 게이트 전극(102)을 포함하는 게이트 배선(103)이 형성되어 있다.
이때, 이 게이트 금속으로는 알루미늄을 포함하는 단일 금속층으로 함을 특징으로 한다.
세로방향으로는 소스 전극(116)을 포함하는 데이터 배선(117)이 게이트 배선(103)과 교차되며 형성되어 있고, 이 소스 전극(116)은 드레인 전극(118)과 일정간격 이격되어 형성되어 있다.
그리고, 이 게이트 전극(102) 및 소스, 드레인 전극(116,118)은 박막 트랜지스터(T)를 이룬다.
또한, 이 게이트 배선(103)의 끝단에는 소정면적을 가지는 게이트 패드(미도시)가 위치하고, 이 게이트 패드상에는 접촉완충층(122), 게이트 패드전극(132)이 차례대로 서로 적층되어 게이트 패드부(P)를 이룬다.
이 접촉완충층(122)은 상기 소스, 드레인 전극과 동일한 금속으로 이루어지고, 이 게이트 패드전극(132)은 화소전극과 동일한 물질로 이루어진다.
이 접촉완충층(122)은 데이터 배선(117)과 동일한 물질임을 나타내기 위해, 빗금친 영역으로 표시하였다.
이 게이트 패드와 게이트 패드전극(132)사이에 접촉완충층(122)을 형성하는 것은 게이트 패드금속으로 형성하는 알루미늄과 게이트 패드전극물질로 형성하는 ITO간의 접촉을 차단하기 위함이다.
이때, 게이트 패드와 게이트 패드전극(132)간의 전기적인 연결은 금속층인 접촉완충층(122)을 통하게 되고, 이 접촉완충층(122)의 형성에 의해 게이트 패드(106)와 게이트 패드전극(112)을 각각 이루는 물질인 알루미늄과 ITO의 접촉에 의해 양쪽 물질의 특성이 저하되는 것을 효과적으로 방지할 수 있다.
그리고, 이 게이트 배선(103)의 일부분을 보전전기용량의 공통전극으로 쓰는 캐패시터(capactor) 전극(104)이 형성되어 있다.
이 캐패시터 전극(104)은 게이트 배선(103)에 형성되어 게이트 배선의 신호지연을 초래할 수 있기 때문에 저저항 물질인 알루미늄을 포함하는 단일금속층으로 게이트 배선(103)을 형성하는 것이 바람직하다.
이때, 알루미늄은 힐락이 발생하는 문제점이 있어 절연막의 성막을 방해하게 되므로, 캐패시터 전극(104)으로 형성한 알루미늄과 캐패시터 전극(104)상에 형성하는 화소전극물질인 ITO가 접촉하여 화학적 반응을 일으킬 수 있으므로, 이 캐패시터 전극(104)의 화소전극(103)과 접촉하는 부분에는 데이터 배선(117)물질로 이루어진 캐패시터 보조전극(120)이 형성되어 있다.
도 4a 내지 4g는 도 3의 절단선 A-A', B-B', C-C'로 절단하여 제작공정단계에 따라 도시한 단면도로서, 상기 도 2의 5마스크 공정블럭도와 연계해서 설명하도록 하겠다.
이때, A-A'는 박막 트랜지스터부이고, B-B'는 캐패시터 전극부이고, C-C'는 게이트 패드부의 절단선이다.
도 4a는 도 2의 ST1에 해당하는 공정으로 세정된 기판(1)상에 알루미늄을 포함하는 단일금속층을 증착한 후, 제 1 마스크공정으로 게이트 전극(102), 캐패시터 전극(104), 게이트 패드(106)를 형성하는 단계이다.
도 4b는 도 2의 ST2에 해당하는 공정으로, 게이트 전극(102)이 형성된 기판전면에 게이트 절연막(108) 및 비정질 실리콘(110a ; a-Si)과 불순물 비정질 실리콘(110b ; n+-a-Si)을 연속으로 증착하는 단계이다.
도 4c에서는, 이 비정질 실리콘(110a ; a-Si)과 불순물 비정질 실리콘(110b ; n+-a-Si)으로 이루어진 반도체층(110)이 형성된 기판의 마스크 공정시에 포토 레지스트(112 ; photo resist)두께를 박막 트랜지스터부(T), 캐패시터 전극부(C), 게이트 패드부(P)에 각각 다르게 형성한다.
즉, 이 포토 레지스트(112)를 박막 트랜지스터부(T)에서 가장 두껍게 형성하고, 캐패시터 전극부(C)에서 박막 트랜지스터부(T)보다 얇게 형성하고, 게이트 패드부(P)에서는 포토 레지스트를 제거하도록 한다.
상기 마스크공정은 반투과 마스크를 이용할 수 있는데, 이 반투과 마스크에 대해서는 도 6a에서 상세히 설명하도록 하겠다.
도 4d는 도 2의 ST3에 해당하는 공정으로, 도시한 바와 같이 반도체층(110)을 패터닝하여, 액티브층(111a)을 형성하면서 동일한 식각비에 의해 포토 레지스트(112)가 제거된 게이트 패드부(P)에서는 게이트 패드(106)의 상부가 노출된다.
이때, 액티브층(111a)층상에는 불순물 비정질 실리콘층(110b)로 이루어진 오믹콘택층(111b)이 위치하는데, 이 오믹콘택층(111b)은 액티브층(111a)과 금속층간의 접촉저항을 낮추는 역할을 한다.
즉, 일반 노광마스크에 의하면, 액티브층(110)을 형성하는 공정과 게이트 패드(106)상부를 노출하는 공정에 2번의 마스크공정이 필요하나, 본 발명에서는 반투과 마스크를 사용하여 한번에 수행할 수 있다.
도 4e는 도 2의 ST4, 5에 해당하는 공정으로 소스, 드레인용 금속을 증착한 후, 제 3 마스크공정으로 소스, 드레인 전극(116,118)과 캐패시터 전극(104) 및 게이트 패드(106) 상에 이 소스, 드레인 금속(116,118)과 동일한 물질로 동일한 공정에서 각각 캐패시터 보조전극(120) 및 게이트 패드부(P)상에 접촉완충층(122)을 형성한다.
이때, 이 소스, 드레인 전극(116,118)간에는 오믹콘택층(110b)을 제거하여 박막 트랜지스터부(T)의 채널(ch)을 형성한다.
이 소스, 드레인 전극(116,118)을 이루는 금속으로는 알루미늄보다 환원성이 낮으며, 화학적 내성이 강하고 열적안정성이 높은 크롬(Cr), 텅스텐(W), 몰리브덴 (Mo) , 티탄(Ti), 인듐(In) 중 어느 하나의 금속으로 이루어진다.
도 4f는 도 2의 ST6에 해당하는 단계로서, 이 소스, 드레인 전극(116,118)이 형성된 기판상에 보호층(124)을 증착한 후, 제 4 마스크공정으로 드레인 콘택홀(126) 및 캐패시터 콘택홀(127), 게이트패드 콘택홀(128)을 형성한다.
도 4g는 도 2의 ST7에 해당하는 공정단계를 도시한 것으로, 이 보호층(124)이 형성된 기판에 ITO를 증착한 후, 제 5 마스크공정으로 화소영역상에 화소전극(130)을 형성함에 있어서, 이 화소전극(130)은 이 드레인 콘택홀(126)을 통해 드레인 전극(118)과 접촉하고, 또한 캐패시터 콘택홀(127)을 통해 캐패시터 보조전극(120)과도 접촉한다.
그리고, 이 화소전극(130)과 동일한 물질로 게이트 패드부(P)에서는 접촉완충층(122)과 접촉하는 게이트패드 전극(132)을 형성한다.
다음으로는, 도 4c의 포토레지스트 패턴을 형성하기 위해 이용하는 반투과 마스크 공정을 일반적인 노광 마스크공정과 비교하여 설명하겠다.
도 5a, 5b는 일반적인 노광마스크을 이용하여 기판에 포토 레지스트(photo resist)패턴을 형성하는 과정을 도시한 단면도이다.
도시한 바와 같이, 기판(1)상에 패턴을 형성하고자하는 금속막(150)과, 포지티브(positive)형의 포토 레지스트(152 ; photo resist)막이 차례대로 적층되어 있는 어레이 패널(170)에, 광 투과부(T)와 광 차단부(A)만으로 구성되어 있는 노광마스크(160)을 이 어레이 패널(170)과 위치맞춤하여 구성한 후, 이 노광마스크(160)를 통해 어레이 패널(170)에 광원을 조사하면 광 투과부(T)를 통과한 광원이 포토 레지스트(152)와 반응하여, 현상공정에서 이 노광된 포지형 포토 레지스트(152)는 제거되고, 도 5b에 도시한 바와 같이 어레이 패널(170)에서는 노광마스크(160)의 광 차단부(A)와 대응하는 위치의 포토 레지스트(152)만이 패턴을 형성하게 된다.
이 포토 레지스트(152)가 소정의 패턴으로 형성되면, 이 포토 레지스트(152)의 패턴을 소정의 온도에서 경화한 후, 이 포토 레지스트의 패턴을 따라 그 하부층의 금속막(150)을 식각하고, 이 금속막(150)상부에 남아있는 포토 레지스트(152) 패턴막을 제거하여 금속패턴막을 형성한다.
이때, 광 차단부를 이루는 광차단막(162)물질로는, 크롬계 금속으로 하는 것이 바람직하다.
도 6a, 6b는 일반적인 반투과 마스크를 이용하여 기판에 포토 레지스트패턴을 형성하는 과정을 도시한 단면도로서, 도시한 바와 같이 도 5a에서 상술한 구조의 어레이패널(210)에 광을 완전히 차단하는 부분(I), 광을 일부 통과시키는 부분(II), 광을 완전히 통과시키는 부분(III)으로 구성된 반투과 마스크(200)를 위치맞춤한다.
이때, 상기 광을 일부 통과시키는 부분(II)을 이루는 반투과막(206)으로는 투명도전성 물질을 들 수 있고, 광을 완전히 차단하는 부분(I)을 이루는 광차단막(201)으로는 크롬계 금속으로 하는 것이 바람직하며, 이때 이반투과막(206)이나 광차단막(201)의 두께를 조절함으로써 광의 흡수량을 미세조정할 수 있다.
이 광을 완전히 차단하는 부분(I)에는 반투과막(206)과 광차단막(201)이 도시한 바와 같이 이중으로 구성되어도 무방하다.
도 6b에서는 이 반투과 마스크(도 6a의 200)를 이용하여 노광, 현상공정을 거쳐 형성된 어레이 패널(210)의 서로 다른 두께을 가지는 세가지 패턴으로 형성된 포토 레지스트(252)를 도시한 것이다.
즉, 이 반투과 마스크를 이용하여, 본 발명의 도 4c의 포토 레지스트 패턴을 형성하는 것으로, 도 6b의 I, II, III부분은 각각 순서대로 본 발명의 박막 트랜지스터부(도 4c의 T), 캐패시터 전극부(도 4c의 C), 게이트 패드부(도 4c의 P)의 포토 레지스트(도 4c의 112)의 패턴에 해당된다.
그리고, 이 어레이패널(210)의 포토 레지스트(252)와 기판(1)사이의 패턴을 형성하고자 하는 금속막(250)은 본 발명에서는 반도체층(도 4c의 110)에 해당된다.
즉, 상기 반투과 마스크(200)를 이용하여 액티브층(도 4c의 111a)을 형성하면서, 게이트 패드(도 4c의 106)상부를 노출시키는 공정을 한번의 마스크공정으로 수행하는 것이다.
상기 목적을 달성하기 위해서 마스크는 반투과 마스크로 반드시 한정하는 것은 아니며, 액티브층을 형성하면서, 게이트 패드의 상부를 노출시키는 공정을 한번에 수행할 수 있는 마스크라면 다른 종류도 무방하다.
상술한 바와 같이, 본 발명에 따른 액정표시장치용 어레이패널 및 그의 제조방법에서는 저저항 배선금속물질로 대면적 액정패널의 고화질을 위해 적합한 알루미늄을 포함하는 단일금속층으로 하여 게이트 배선 금속으로 형성하고, 이 알루미늄과 ITO간의 접촉완충층으로 소스, 드레인 금속을 형성함에 있어서 반투과 마스크를 사용하여 공정을 추가시키지 않으므로, 이 알루미늄의 특성을 향상시키면서도 제품수율을 향상시킬 수 있는 효과가 있는 것이다.

Claims (8)

  1. 알루미늄(Al)을 포함하는 단일금속층으로 된 게이트 배선과;
    상기 게이트 배선과 교차하고 상기 알루미늄보다 환원성이 낮은 금속으로 된, 드레인 전극과 일정간격 이격된 소스 전극을 포함하는 데이터 배선과;
    상기 소스, 드레인 전극을 포함하는 박막 트랜지스터와;
    상기 박막 트랜지스터와 연결된 화소전극과;
    상기 게이트 배선의 끝단에 위치한 게이트 패드와;
    상기 게이트 패드 상에 위치하는 상기 데이터 배선과 동일물질인 접촉완충층과;
    상기 접촉완충층과 접촉하고 상기 화소전극과 동일물질인 게이트 패드전극
    을 포함하는 액정표시장치용 어레이패널.
  2. 제 1 항에 있어서,
    상기 게이트 배선과 동일물질인 캐패시터(capacitor) 전극과, 상기 캐패시터 전극상의 절연층과, 상기 절연층과 상기 화소전극사이의 상기 데이터 배선과 동일물질인 캐패시터 보조전극을 더욱 포함하는 액정표시장치용 어레이패널.
  3. 제 1 항에 있어서,
    상기 소스, 드레인 전극 및 데이터 배선을 이루는 금속은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) , 티탄(Ti), 인듐(In) 중 하나의 금속인 액정표시장치용 어레이패널.
  4. 기판을 준비하는 단계와;
    상기 기판상에 알루미늄(Al)을 포함하는 단일금속층으로 게이트 전극과 캐패시터(capacitor) 전극을 포함하는 게이트 배선과 상기 게이트 배선의 끝단에 소정의 면적을 가지는 게이트 패드를 제 1 마스크 공정으로 형성하는 단계와;
    상기 게이트 배선이 형성된 기판 전면에 게이트 절연막과 반도체층을 연속으로 증착하는 단계와;
    제 2 마스크 공정으로 상기 게이트 전극 상에 액티브층을 형성하고, 게이트 패드상부를 동시에 노출시키는 단계와;
    상기 액티브층이 형성된 기판상에 알루미늄보다 환원성이 낮은 금속층을 증착한 후, 제 3 마스크 공정으로 상기 액티브층 상부에 소스, 드레인 전극과 상기 게이트 패드 상부에 접촉완충층을 각각 형성하는 단계와;
    상기 소스, 드레인 전극이 형성된 기판 상에 보호층을 형성하고 제 4 마스크 공정으로 드레인 콘택홀 및 게이트패드 콘택홀을 형성하는 단계와;
    상기 드레인 콘택홀이 형성된 기판 상에 ITO를 증착하고, 제 5 마스크 공정으로 상기 드레인 콘택홀을 통해 상기 드레인 전극과 접촉하는 화소전극과 상기 게이트패드 콘택홀을 통해 상기 접촉완충층과 접촉하는 게이트 패드전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이패널의 제조방법.
  5. 제 4 항에 있어서,
    상기 제 2 마스크 공정은 불투과 영역과, 반투과 영역과, 완전투과영역을 가진 반투과 마스크를 이용하고, 상기 불투과 영역은 상기 액티브층과 대응하고 상기 완전투과 영역은 상기 게이트 패드부와 대응하는 액정표시장치용 어레이패널의 제조방법.
  6. 제 4 항에 있어서,
    상기 반투과 마스크는 크롬(Cr)을 포함하는 금속막과 투명도전성물질막을 이용하여 광의 투과도를 조절하여 기판상의 포토 레지스트(photo resist)의 두께를 임의대로 조절하는 액정표시장치용 어레이패널의 제조방법.
  7. 제 4 항에 있어서,
    상기 제 2 마스크공정에서는 상기 캐패시터 전극상에 반도체층만을 제거하고, 상기 제 3 마스크공정에서는 상기 캐패시터 전극상에 소스, 드레인 전극과 동일한 금속층으로 캐패시터 보조전극을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이패널의 제조방법.
  8. 제 4 항에 있어서,
    상기 소스, 드레인 전극을 이루는 금속은 크롬(Cr), 몰리브덴(Mo), 텅스텐(W) , 티탄(Ti), 인듐(In) 중 하나의 금속인 액정표시장치용 어레이패널의 제조방법.
KR1020000062480A 2000-10-24 2000-10-24 액정표시장치용 어레이패널 및 그의 제조방법 Expired - Fee Related KR100631371B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000062480A KR100631371B1 (ko) 2000-10-24 2000-10-24 액정표시장치용 어레이패널 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000062480A KR100631371B1 (ko) 2000-10-24 2000-10-24 액정표시장치용 어레이패널 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20020031764A true KR20020031764A (ko) 2002-05-03
KR100631371B1 KR100631371B1 (ko) 2006-10-04

Family

ID=19695022

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000062480A Expired - Fee Related KR100631371B1 (ko) 2000-10-24 2000-10-24 액정표시장치용 어레이패널 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100631371B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491820B1 (ko) * 2002-06-04 2005-05-27 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100922785B1 (ko) * 2002-08-16 2009-10-21 엘지디스플레이 주식회사 반사형 액정표시장치의 제조방법
KR101252000B1 (ko) * 2006-02-07 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100491820B1 (ko) * 2002-06-04 2005-05-27 엘지.필립스 엘시디 주식회사 저온폴리실리콘 액정표시장치용 어레이 기판과 그 제조방법
KR100922785B1 (ko) * 2002-08-16 2009-10-21 엘지디스플레이 주식회사 반사형 액정표시장치의 제조방법
KR101252000B1 (ko) * 2006-02-07 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Also Published As

Publication number Publication date
KR100631371B1 (ko) 2006-10-04

Similar Documents

Publication Publication Date Title
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US6665036B2 (en) In-plane switching mode liquid crystal display device having particular common electrodes
US6506617B1 (en) In-plane switching liquid crystal display array
US20040209407A1 (en) Thin film transistor array gate electrode for liquid crystal display device
WO2017166341A1 (zh) Tft基板的制作方法及制得的tft基板
KR20020034272A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR20130003399A (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조 방법
US8551822B2 (en) Method for manufacturing array substrate
US7906356B2 (en) Method of manufacturing array substrate of horizontal electric field type transreflective liquid crystal display
CN101021656A (zh) 用于液晶显示器件的阵列基板及其制造方法
KR20080028130A (ko) 박막 트랜지스터 기판과 이의 제조 방법 및 이를 구비한액정표시패널
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
CN111679517A (zh) 一种显示面板及其制造方法，显示装置
US20080143907A1 (en) Liquid crystal display device and method of manufacturing the same
KR100631371B1 (ko) 액정표시장치용 어레이패널 및 그의 제조방법
JP4354205B2 (ja) 液晶表示装置及びその製造方法
KR101715226B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
KR101904408B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US8197995B2 (en) Method of manufacturing array substrate of transreflective liquid crystal display
KR100569715B1 (ko) 평면 구동 방식 액정 표시 장치의 제조 방법
US6861671B2 (en) Thin film transistor liquid crystal display and fabrication method thereof
US20070097282A1 (en) Thin film multilayer substrate, manufacturing method thereof, and liquid crystal display having thin film multilayer substrate
KR100603847B1 (ko) 액정 표시장치 및 액정 표시장치 제조방법
KR100675733B1 (ko) 액정 표시장치의 어레이 기판 제조방법
US20030164908A1 (en) Thin film transistor panel

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20190928

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20190928

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000