KR20050101877A - 반도체 메모리 장치 및 그 구동 방법 - Google Patents

반도체 메모리 장치 및 그 구동 방법 Download PDF

Info

Publication number
KR20050101877A
KR20050101877A KR1020040027110A KR20040027110A KR20050101877A KR 20050101877 A KR20050101877 A KR 20050101877A KR 1020040027110 A KR1020040027110 A KR 1020040027110A KR 20040027110 A KR20040027110 A KR 20040027110A KR 20050101877 A KR20050101877 A KR 20050101877A
Authority
KR
South Korea
Prior art keywords
signal
repair
block
segment
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020040027110A
Other languages
English (en)
Other versions
KR100633595B1 (ko
Inventor
최병진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040027110A priority Critical patent/KR100633595B1/ko
Priority to US10/879,552 priority patent/US7177209B2/en
Publication of KR20050101877A publication Critical patent/KR20050101877A/ko
Application granted granted Critical
Publication of KR100633595B1 publication Critical patent/KR100633595B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/13—Active-matrix OLED [AMOLED] displays comprising photosensors that control luminance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

본 발명은 반도체 메모리 장치 및 그 구동 방법에 관한 것으로, 로우 방향으로 다수의 블럭으로 구분하고, 상기 블럭을 다수의 세그먼트로 분할하며, 적어도 하나 이상의 리던던시 블럭 및 리던던시 세그먼트로 구성된 메모리 셀 어레이와, 불량 셀의 리페어 정보가 저장되고, 로우 어드레스 신호 및 컬럼 어드레스 신호를 입력하여 상기 리페어 정보에 따라 상기 불량 셀이 발생된 상기 세그먼트를 상기 리던던시 세그먼트로 리페어하기 위한 제어 회로를 포함하여 하나의 불량 셀이 발생하더라도 모든 리던던시 로우를 모두 리페어하는 종래의 방법에 비해 리페어 효율을 향상시킬 수 있는 반도체 메모리 장치 및 그 구동 방법이 제시된다.

Description

반도체 메모리 장치 및 그 구동 방법{Semiconductor memory device and method of driving the same}
본 발명은 반도체 메모리 장치 및 그 구동 방법에 관한 것으로, 특히 메모리 셀 어레이를 다수의 블럭 및 다수의 세그먼트로 분할하고, 불량 셀이 발생된 세그먼트만을 리던던시 세그먼트로 리페어함으로써 리페어 효율을 향상시킬 수 있는 반도체 메모리 장치 및 그 구동 방법에 관한 것이다.
일반적은 반도체 메모리 장치는 로우(row)와 컬럼(column)으로, 즉 메트릭스(metrix) 형태로 배열되는 다수의 메모리 셀을 가지고 있으며, 이는 메모리 용량이 증가됨에 따라 더욱 많은 메모리 셀들이 내장되는 초고집적 반도체 메모리 장치로 된다. 한편, 반도체 메모리 장치는 반도체 기판의 자체 결함, 설계 레이아웃의 결함, 공정 진행중의 결함등 여러가지 원인에 의해 불량 메모리 셀을 갖게 된다. 따라서, 반도체 메모리 장치에 결함이 발생된 메모리 셀이 존재하더라도 이를 사용할 수 있도록 하여 수율(yield)을 향상시키는 방법으로서, 메모리 셀 어레이의 로우와 컬럼에 리던던시 셀을 구비하여 결함이 발생된 불량 메모리 셀을 리던던시 셀로 리페어하는 방법이 제시되었다.
종래의 불량 메모리 셀의 리페어 방법은 불량 셀의 수에 관계없이 불량 셀이 포함된 로우 블럭을 리던던시 로우 블럭으로 리페어한다. 즉, 이러한 리페어 방법은 특정 로우 블럭에 1비트 불량이 발생했을 경우에도 불량 셀이 포함된 로우 블럭을 리던던시 로우 블럭으로 리페어하게 되어 있다. 따라서, 리던던시 셀에 1비트의 불량이 발생하는 경우에 1개의 리던던시 로우 블럭 전체를 모두 사용할 수 없는 단점을 갖고 있다.
본 발명의 목적은 로우 방향으로 다수의 블럭으로 분할하고, 하나의 블럭을 다수의 세그먼트로 분할하여 메모리 셀 어레이를 구성하고, 불량 셀이 발생된 세그먼트만을 리던던시 세그먼트로 리페어함으로써 리페어 효율을 향상시킬 수 있는 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 로우 방향으로 다수의 블럭으로 분할하고, 하나의 블럭을 다수의 세그먼트로 분할하여 메모리 셀 어레이를 구성하고, 불량 셀이 발생된 세그먼트만을 리던던시 세그먼트로 리페어함으로써 리페어 효율을 향상시킬 수 있는 반도체 메모리 장치의 구동 방법을 제공하는데 있다.
본 발명의 일 실시 예에 따른 반도체 메모리 장치는 로우 방향으로 다수의 블럭으로 구분하고, 상기 블럭을 다수의 세그먼트로 분할하며, 적어도 하나 이상의 리던던시 블럭 및 리던던시 세그먼트로 구성된 메모리 셀 어레이와, 불량 셀의 리페어 정보가 저장되고, 로우 어드레스 신호 및 컬럼 어드레스 신호를 입력하여 상기 리페어 정보에 따라 상기 불량 셀이 발생된 상기 세그먼트를 상기 리던던시 세그먼트로 리페어하기 위한 제어 회로를 포함한다.
상기 제어 회로는 상기 로우 어드레스 신호에 따라 소정의 로우 블럭을 선택하기 위한 블럭 선택 신호를 출력하기 위한 블럭 선택 회로와, 리페어 로우 블럭 및 리페어 세그먼트 정보를 저장하고, 상기 로우 어드레스 신호 및 컬럼 어드레스 신호를 상기 리페어 블럭 및 리페어 세그먼트 정보와 각각 비교하여 그 결과에 따라 상기 리페어 블럭을 선택하기 위한 로우 리페어 신호 및 상기 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호를 출력하기 위한 퓨즈 회로와, 상기 블럭 선택 신호 및 상기 로우 리페어 신호를 논리 조합하여 노멀 블럭 또는 리던던시 블럭을 인에이블시키기 위한 인에이블 신호를 출력하기 위한 인에이블 회로와 상기 블럭 선택 신호 및 상기 로우 어드레스 신호를 디코딩하여 상기 노멀 블럭의 소정 워드라인을 인에이블시키기 위한 로우 디코더 회로와, 상기 로우 리페어 신호에 따라 상기 리페어 블럭의 소정 워드라인을 인에이블시키기 위한 리던던시 로우 디코더 회로와, 상기 블럭 인에이블 신호에 따라 선택된 블럭의 메모리 셀의 데이터를 센싱하기 위한 센스 증폭기를 제어하기 위한 센스 증폭기 제어 회로와, 상기 로우 리페어 신호, 블럭 인에이블 신호, 컬럼 선택 신호 및 컬럼 선택 합 신호에 따라 세그먼트 입출력 라인과 로컬 입출력 라인을 연결시켜 노멀 셀 또는 리던던시 셀을 엑세스하기 위한 연결 회로를 포함한다.
상기 퓨즈 회로는 프로그램 가능한 다수의 퓨즈를 포함하며, 상기 퓨즈의 프로그램 상태에 상기 상기 리페어 블럭 및 상기 리페어 세그먼트 정보를 저장하고, 상기 로우 어드레스 신호 및 상기 컬럼 어드레스 신호를 입력하여 세그먼트 로우 리페어 신호 및 세그먼트 신호를 각각 출력하기 위한 다수의 퓨즈 셋과, 상기 다수의 퓨즈 셋으로부터 출력된 상기 세그먼트 로우 리페어 신호를 논리 조합하여 상기 로우 리페어 신호를 출력하기 위한 제 1 논리부와, 상기 다수의 퓨즈 셋으로부터 출력되는 상기 세그먼트 신호를 논리 조합하여 상기 컬럼 선택 신호를 출력하기 위한 제 2 논리부를 포함한다.
상기 제 1 논리부는 상기 다수의 퓨즈 셋으로부터 출력된 상기 다수의 세그먼트 로우 리페어 신호를 논리 조합하기 위한 NOR 게이트와, 상기 NOR 게이트의 출력 신호를 반전시켜 상기 로우 리페어 신호를 출력하기 위한 인버터를 포함한다.
상기 제 2 논리부는 상기 다수의 퓨즈 셋으로부터 출력된 상기 다수의 세그먼트 신호를 논리 조합하기 위한 NOR 게이트와, 상기 NOR 게이트의 출력 신호를 반전시켜 상기 컬럼 선택 신호를 출력하기 위한 인버터를 포함한다.
상기 퓨즈 셋은 상기 프로그램 가능한 퓨즈를 포함하고, 상기 퓨즈의 프로그램 상태에 따라 리페어 어드레스의 정보를 저장하며, 상기 로우 어드레스 신호가 상기 리페어 어드레스 정보와 일치하는지에 따라 출력을 결정하는 로우 선택 퓨즈 셋과, 상기 로우 선택 퓨즈 셋의 출력 신호를 반전시켜 상기 로우 리페어 신호를 출력하기 위한 인버터와, 상기 프로그램 가능한 퓨즈를 포함하고, 상기 퓨즈의 프로그램 상태에 따라 상기 리페어 세그먼트 정보를 저장하며, 상기 컬럼 어드레스 신호에 따라 상기 리페어 세그먼트를 선택하기 위한 신호를 출력하기 위한 세그먼트 선택 퓨즈 셋와, 상기 로우 선택 퓨즈 셋의 출력 신호와 상기 세그먼트 선택 퓨즈 셋의 출력 신호를 논리 조합하여 상기 리페어 로우 블럭의 상기 리페어 세그먼트를 선택하기 위한 상기 세그먼트 신호를 출력하기 위한 NAND 게이트를 포함한다.
상기 인에이블 회로는 NOR 게이트를 포함한다.
상기 컬럼 선택 합 신호는 상기 다수의 컬럼 선택 신호를 입력하여 논리 조합하기 위한 NOR 게이트 및 상기 NOR 게이트의 출력 신호를 반전시키기 위한 인버터에 의해 발생된다.
상기 연결 회로는 상기 블럭 인에이블 신호에 따라 상기 노멀 블럭의 상기 노멀 셀이 엑세스되도록 하고, 상기 컬럼 선택 합 신호에 따라 상기 노멀 블럭의 상기 노멀 셀이 엑세스되지 않도록 하며, 상기 로우 리페어 신호 및 상기 컬럼 선택 신호에 의해 상기 리던던시 세그먼트의 상기 리던던시 셀이 엑세스되도록 한다.
상기 연결 회로는 상기 블럭 인에이블 신호를 논리 조합하기 위한 제 1 NOR 게이트와, 상기 로우 리페어 신호, 상기 제 1 NOR 게이트의 출력 신호 및 상기 컬럼 선택 합 신호를 논리 조합하기 위한 제 2 NOR 게이트와, 상기 제 2 NOR 게이트의 출력 신호를 반전시키기 위한 인버터와, 해당 컬럼 선택 신호와 다음 컬럼 선택 신호를 논리 조합하기 위한 제 3 NOR 게이트와, 상기 인버터의 출력 신호와 상기 제 3 NOR 게이트의 출력 신호를 논리 조합하여 연결 신호를 출력하기 위한 NAND 게이트를 포함한다.
또한, 본 발명의 일 실시 예에 따른 반도체 메모리 장치의 구동 방법은 메모리 셀 어레이가 로우 방향으로 다수의 블럭으로 구분되고, 상기 블럭이 다수의 세그먼트로 분할되며, 적어도 하나 이상의 리던던시 블럭 및 리던던시 세그먼트로 구성되는 단계와, 상기 메모리 셀 어레이의 불량 셀에 대한 리페어 로우 블럭 및 리페어 세그먼트 정보가 저장되는 단계와, 상기 로우 어드레스 신호 및 컬럼 어드레스 신호가 상기 리페어 로우 블럭 및 상기 리페어 세그먼트 정보와 각각 비교되는 단계와, 상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭 정보와 일치되지 않으면 상기 노멀 블럭의 소정 셀이 엑세스되도록 하는 단계와, 상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭의 정보와 일치되지만 상기 컬럼 어드레스 신호가 상기 리페어 세그먼트 정보와 일치되지 않으면 상기 노멀 블럭이 엑세스되고 상기 리던던시 블럭이 엑세스되지 않도록 하는 단계와, 상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭의 정보와 일치되고, 상기 컬럼 어드레스 정보가 상기 리페어 세그먼트 정보와 일치되면 상기 리던던시 세그먼트의 리던던시 셀이 엑세스되도록 하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 세그먼트 로우 리페어가 가능한 반도체 메모리 장치의 구성도이다.
본 발명에 따른 메모리 셀 어레이는 로우 방향으로 m개의 블럭으로 분할하고, 하나의 블럭을 n개의 세그먼트로 분할하여 구성하고, 적어도 n개의 세그먼트로 분할된 하나 이상의 리던던시 로우 블럭을 구성한다. 따라서, 메모리 셀 어레이는 m×n개의 세그먼트(101)로 분할된다. 또한, m개의 블럭에 대해 m+1개의 센스 증폭기(102)가 설치되고, 하나의 블럭을 분할하는 n개의 세그먼트에 대해 n+1개의 서브 워드라인 드라이버(103)가 설치되며, m개의 블럭에는 각각 제어 회로(103)가 설치된다. 본 발명에 따른 세그먼트 로우 리페어는 불량 셀(A)이 발생된 세그먼트의 워드라인을 리던던시 세그먼트(B)의 워드라인으로 리페어한다. 이러한 세그먼트 로우 리페어를 구현하기 위해 도 3에 도시된 제어 회로(104)를 필요로 한다.
도 3은 본 발명에 따른 제어 회로의 구성도로서, 제어 회로는 블럭 선택 회로(201), 퓨즈 회로(202), 인에이블 회로(203), 상부 및 하부 센스 증폭기 제어 회로(204 및 208), 상부 및 하부 연결 회로(205 및 209), 로우 디코더 회로(206) 및 리던던시 로우 디코더 회로(207)로 구성된다.
블럭 선택 회로(201)는 로우 어드레스 신호(Ax)에 따라 블럭 선택 신호(bsi)를 출력하여 소정의 블럭을 선택한다. 퓨즈 회로(202)는 프로그램 가능한 다수의 퓨즈를 포함하여 구성되며, 프로그램 상태, 예를들어 퓨즈의 컷 상태에 따른 리페어 정보 및 세그먼트 정보를 저장한다. 이러한 퓨즈 회로(202)는 로우 어드레스 신호(Ax)를 입력하여 로우 어드레스 신호(Ax)가 리페어된 어드레스인지를 판별하여 그에 따라 로우 리페어 신호(row repair i)를 출력하며, 컬럼 어드레스 신호(Ay)를 입력하여 그에 따라 컬럼 선택 신호(y select i)를 출력하는데, 로우 리페어 신호(row repair i)는 리페어 블럭을 선택하기 위한 신호이고, 컬럼 선택 신호(y select i)는 리페어 세그먼트를 선택하기 위한 신호이다. 인에이블 회로(203)는 블럭 선택 신호(bsi)와 로우 리페어 신호(row repair i)를 논리 조합하는 예를들어 NOR 게이트로 구성되어 선택된 블럭을 인에이블시키기 위한 블럭 인에이블 신호(block enable i)를 출력하는데, 블럭 선택 신호(bsi)에 의해 리페어되지 않은 노멀 블럭을 인에이블시키고, 로우 리페어 신호(row repair i)에 의해 리페어 블럭을 인에이블시킨다. 상부 센스 증폭기 제어 회로(204)는 해당 블럭 인에이블 신호(block enable i)와 그 이전 블럭 인에이블 신호(block enable i-1)에 따라 상부 및 하부 센스 증폭기를 인에이블시키기 위한 신호를 출력한다. 상부 연결 회로(205)는 해당 로우 리페어 신호(row repair i), 이전 로우 리페어 신호(row repair i-1), 해당 블럭 인에이블 신호(block enable i), 이전 블럭 인에이블 신호(block enable i-1), 해당 컬럼 선택 신호(y select i), 이전 컬럼 선택 신호(y select i-1) 및 컬럼 선택 합 신호(y select sum)에 따라 해당 세그먼트 입출력 라인(sio)와 로컬 입출력 라인(lio)을 연결시키기 위한 신호를 출력한다. 여기서, 컬럼 선택 합 신호(y select sum)는 다수의 컬럼 선택 신호(y select i)를 입력하여 논리 조합함으로써 생성된다. 로우 디코더 회로(206)는 블럭 선택 신호(bsi)와 로우 어드레스 신호(Ax)를 디코딩하여 선택된 블럭의 소정 워드라인을 인에이블시키기 위한 신호를 출력한다. 리던던시 로우 디코더 회로(207)는 로우 리페어 신호(row repair i)에 따라 선택된 리페어 블럭의 소정 워드라인을 인에이블시키기 위한 신호를 출력한다. 하부 센스 증폭기 제어 회로(208)는 해당 블럭 인에이블 신호(block enable i)와 그 다음 블럭 인에이블 신호(block enable i+1)에 따라 하부 센스 증폭기를 인에이블시키기 위한 신호를 출력한다. 하부 연결 회로(209)는 로우 리페어 신호(row repair i), 다음 로우 리페어 신호(row repair i+1), 해당 블럭 인에이블 신호(block enable i), 다음 블럭 인에이블 신호(block enable i+1), 해당 컬럼 선택 신호(y select i), 다음 컬럼 선택 신호(y select i+1) 및 컬럼 선택 합 신호(y select sum)에 따라 해당 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)을 연결시키기 위한 신호를 출력한다.
상기와 같이 구성되는 본 발명에 따른 제어 회로의 구동 방법을 설명하면 다음과 같다.
로우 어드레스 스트로브(Row Address Strobe; RAS) 액티브 명령과 함께 로우 어드레스 신호(Ax)가 입력되면 블럭 선택 회로(201)는 로우 어드레스 신호(Ax)에 따른 블럭을 선택하기 위한 블럭 선택 신호(bsi)를 출력한다. 한편, 로우 어드레스 신호(Ax) 및 컬럼 어드레스 신호(Ay)를 입력하는 퓨즈 회로(202)는 프로그램 상태, 예를들어 다수의 퓨즈 컷 상태에 따른 리페어 정보에 따라 로우 어드레스 신호(Ax)를 판단하여 로우 리페어 신호(row repair i)를 발생시키고, 프로그램 상태, 예를들어 다수의 퓨즈 컷 상태에 따른 리페어 세그먼트 정보에 따라 컬럼 어드레스 신호(Ay)를 판단하여 컬럼 선택 신호(y select i)를 발생시킨다. 그리고, 인에이블 회로(203)는 블럭 선택 신호(bsi)와 로우 리페어 신호(row repair i)를 입력하여 선택된 블럭을 인에이블시키기 위한 블럭 인에이블 신호(block enable i)를 출력하는데, 블럭 선택 신호(bsi)에 의해 노멀 블럭을 인에이블시키고, 로우 리페어 신호(row repair i)에 의해 리페어 블럭을 인에이블시키게 된다. 그런데, 입력되는 로우 어드레스 신호(Ax)가 리페어 어드레스가 아닐 경우 리던던시 로우 디코더(207)는 디스에이블되고, 블럭 선택 신호(bsi) 및 로우 어드레스 신호(Ax)를 입력한 로우 디코더(206)는 이들 신호를 디코딩하여 선택된 노멀 블럭의 소정 워드라인을 인에이블한다. 상부 및 하부 센스 증폭기 제어 회로(204 및 208)는 해당 블럭 인에이블 신호(block enable i)와 이전 및 다음 블럭 인에이블 신호(block enable i-1 및 block enable i+1)에 따라 선택된 블럭과 연결된 센스 증폭기를 인에이블시킨다. 그리고, 컬럼 억세스 명령과 함께 입력되는 컬럼 어드레스 신호(Ay)에 의해 선택된 세그먼트가 리페어된 세그먼트가 아니면 노멀 워드라인이 있는 노멀 세그먼트의 상부 및 하부 연결 회로(205 및 209)가 구동된다. 따라서, 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)이 연결되어 노멀 셀의 정보가 출력된다.
그런데, 메모리 셀 어레이를 n개의 세그먼트로 분할하여 리페어하기 때문에 읽기 또는 쓰기 명령이 입력되면 불량 셀이 포함된 세그먼트는 리던던시 세그먼트의 리던던시 셀로 엑세스되어야 하고, 리페어되지 않은 세그먼트는 노멀 셀로 엑세스되어야 한다. 따라서, RAS 액티브 명령과 함께 입력되는 로우 어드레스 신호(Ax)가 리페어된 어드레스이면 퓨즈 회로(202)로부터 로우 리페어 신호(row repair i)가 출력되고, 이에 따라 리던던시 로우 디코더(207)가 인에이블되어 리던던시 로우 블럭의 소정 워드라인을 선택하게 되고, 블럭 선택 신호(bsi) 및 로우 어드레스 신호(Ax)를 입력한 로우 디코더(206)는 이들 신호를 디코딩하여 노멀 로우 블럭의 소정 워드라인을 인에이블시킨다. 이에 의해 리던던시 워드라인과 노멀 워드라인이 동시에 액티브된다. 그리고, 상부 및 하부 센스 증폭기 제어 회로(204 및 208)는 해당 블럭 인에이블 신호(block enable i)와 이전 및 다음 블럭 인에이블 신호(block enable i-1 및 block enable i+1)에 따라 선택된 블럭에 해당하는 센스 증폭기를 인에이블시킨다. 이와 같이 두개의 워드라인이 동시에 액티브되기 때문에 노멀 워드라인의 데이터와 리던던시 워드라인의 데이터가 서로 충돌하게 되는데, 이를 피하기 위해 노멀 워드라인과 리던던시 워드라인은 서로 같은 블럭 또는 인접한 블럭에 존재하는 것을 피하도록 해야 한다. 즉, i번째 블럭의 워드라인을 리페어하기 위해서는 i번재 블럭과 i±1번째 블럭의 리던던시 워드라인의 사용을 피해야만 한다. 이를 위해 두개의 워드라인이 액티브된 상태에서 컬럼 엑세스 명령과 함께 입력되는 컬럼 어드레스 신호(Ay)가 리페어된 세그먼트에 속하게 되면 컬럼 선택 신호(y select i)가 발생하여 노멀 워드라인이 액티브되어 있는 블럭의 연결 회로(205 및 209)를 디스에이블시키고, 리던던시 워드라인이 액티브되어 있는 블럭의 연결 회로(205 및 209)를 인에이블시켜 리던던시 세그먼트의 리던던시 셀을 엑세스하게 된다.
도 4는 본 발명의 일 실시 예에 따른 퓨즈 회로의 구성도이다.
도 4를 참조하면, 다수의 퓨즈 셋(301 내지 30n)은 각각 로우 어드레스 신호(Ax) 및 컬럼 어드레스 신호(Ay)를 입력하여 세그먼트 로우 리페어 신호(srow repair) 및 세그먼트 신호(segment)를 출력한다. 제 1 NOR 게이트(401) 및 제 1 인버터(402)는 다수의 퓨즈 셋(301 내지 30n)으로부터 출력된 세그먼트 로우 리페어 신호(srow repair)를 논리 조합하여 로우 리페어 신호(row repair)를 출력한다. 또한, 제 2 NOR 게이트(403) 및 제 2 인버터(404)는 다수의 퓨즈 셋(301 내지 30n)으로부터 출력된 세그먼트 신호(segment)를 논리 조합하여 컬럼 선택 신호(y select)를 출력한다.
도 5는 본 발명의 일 실시 예에 따른 퓨즈 셋의 구성도이다.
도 5를 참조하면, 로우 선택 퓨즈 셋(501)은 퓨즈를 포함하여 구성되고, 퓨즈 컷 상태에 따라 리페어 어드레스의 정보를 저장하며, 입력되는 로우 어드레스 신호(Ax)가 리페어 어드레스 정보와 일치하는지에 따라 출력을 결정하고, 인버터(502)는 로우 선택 퓨즈 셋(501)의 출력 신호를 반전시켜 세그먼트 로우 리페어 신호(srow repair)를 출력한다. 세그먼트 선택 퓨즈 셋(503)은 퓨즈를 포함하여 구성되고, 퓨즈 컷 상태에 따라 세그먼트 정보를 저장하며, 입력되는 컬럼 어드레스 신호(Ay)에 따라 세그먼트를 선택하기 위한 신호를 출력한다. NAND 게이트(504)는 로우 선택 퓨즈 셋(501)의 출력 신호와 세그먼트 선택 퓨즈 셋(503)의 출력 신호를 논리 조합하여 리페어 세그먼트를 선택하기 위한 세그먼트 신호(segment)를 출력한다.
도 4 및 도 5를 참조하여 설명된 본 발명의 일 실시 예에 따른 퓨즈 회로는입력되는 로우 어드레스 신호(Ax)가 퓨즈 셋(301 내지 30n)의 로우 선택 퓨즈 셋(501)에 저장된 리페어 어드레스일 경우 퓨즈 셋(301 내지 30n)으로부터 출력되는 세그먼트 로우 리페어 신호(srow repair)가 하이 레벨로 출력되고, 세그먼트 로우 리페어 신호(srow repair)가 하나라도 하이 레벨로 출력되면 로우 리페어 신호(row repair)는 하이 레벨로 출력된다. 또한, 입력되는 컬럼 어드레스(Ay)가 퓨즈 셋(301 내지 30n)의 세그먼트 선택 퓨즈 셋(503)에 저장된 리페어 세그먼트 어드레스일 경우 퓨즈 셋(301 내지 30n)으로부터 출력되는 세그먼트 신호(segment)는 하이 레벨로 출력되고, 세그먼트 신호(segment)가 하나라도 하이 레벨로 출력되면 컬럼 선택 신호(y select i)는 하이 레벨로 출력된다.
도 6은 본 발명의 일 실시 예에 따른 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)을 연결시키기 위한 연결 회로의 구성도이다.
도 6을 참조하면, 제 1 NOR 게이트(601)는 해당 블럭 인에이블 신호(block enable i)와 그 다음 블럭 인에이블 신호(block enable i+1)를 논리 조합한다. 제 2 NOR 게이트(602)는 해당 로우 리페어 신호(row repair i)와 그 다음 로우 리페어 신호(row repair i+1), 제 1 NOR 게이트(601)의 출력 신호 및 컬럼 선택 합 신호(y select sum)를 논리 조합한다. 인버터(603)는 제 2 NOR 게이트(602)의 출력 신호를 반전시킨다. 제 3 NOR 게이트(604)는 해당 컬럼 선택 신호(y selcet i)와 다음 컬럼 선택 신호(y select i+1)를 논리 조합한다. NAND 게이트(605)는 인버터(603)의 출력 신호와 제 3 NOR 게이트(604)의 출력 신호를 논리 조합하여 연결 신호(short)를 출력한다.
상기와 같이 구성되는 본 발명의 일 실시 예에 따른 연결 회로의 구동 방법을 설명하면 다음과 같다.
노멀 블럭의 메모리 셀이 선택되어 그 데이터를 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)을 연결시켜 출력하기 위해 해당 블럭 인에이블 신호(block enable i)가 하이 레벨로 인가되면 다음 블럭 인에이블 신호(block enable i+1)의 레벨에 관계없이 제 1 NOR 게이트(601)는 로우 레벨의 신호를 출력한다. 이때, 노멀 블럭을 선택했기 때문에 로우 리페어 신호(row repair i) 및 컬럼 선택 합 신호(y select sum)는 모두 로우 레벨로 인가된다. 따라서, 제 2 NOR 게이트(602)는 하이 레벨의 신호를 출력하고, 이 신호는 인버터(603)를 통해 로우 레벨로 반전된다. 한편, 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호(y select i)는 로우 레벨로 인가되기 때문에 제 3 NOR 게이트(604)는 하이 레벨의 신호를 출력한다. 따라서, NAND 게이트(605)는 로우 레벨의 인버터(603)의 출력 신호와 하이 레벨의 컬럼 선택 신호(y select i)의 출력 신호를 입력하여 하이 레벨의 연결 신호(short)를 출력함으로써 노멀 블럭의 선택된 셀 데이터가 세그먼트 입출력 라인(sio) 및 로컬 입출력 라인(lio)를 통해 출력된다.
불량 셀이 리페어되어 리페어 세그먼트가 생겼으나, 노멀 블럭이 선택된 경우의 구동 방법을 설명하면 다음과 같다. 노멀 블럭을 선택하기 때문에 하이 레벨로 인가되는 블럭 인에이블 신호(block enable i)에 의해 제 1 NOR 게이트(601)는 로우 레벨의 신호를 출력한다. 이때, 어느 한 세그먼트가 리페어되었기 때문에 컬럼 선택 합 신호(y select sum)는 하이 레벨로 인가된다. 따라서, 제 2 NOR 게이트(602)는 로우 레벨의 신호를 출력하고, 이 신호는 인버터(603)를 통해 하이 레벨로 반전된다. 한편, 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호(y select i)는 로우 레벨로 인가되기 때문에 제 3 NOR 게이트(604)는 하이 레벨의 신호를 출력한다. 따라서, NAND 게이트(605)는 하이 레벨의 인버터(603)의 출력 신호와 하이 레벨의 컬럼 선택 신호(y select i)의 출력 신호를 입력하여 로우 레벨의 연결 신호(short)를 출력함으로써 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)이 연결되지 않는다.
리페어 세그먼트의 메모리 셀의 데이터를 출력하기 위한 구동 방법을 설명하면 다음과 같다. 리페어 세그먼트를 선택하기 때문에 블럭 인에이블 신호(block enable i)는 로우 레벨로 인가되어 제 1 NOR 게이트(601)는 하이 레벨로 출력된다. 이때, 로우 리페어 신호(row repair i) 및 컬럼 선택 합 신호(y select sum)는 하이 레벨로 인가된다. 따라서, 제 2 NOR 게이트(602)는 로우 레벨의 신호를 출력하고, 이 신호를 인버터(603)를 통해 로우 레벨로 반전된다. 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호(y select i)는 하이 레벨로 인가되기 때문에 제 3 NOR 게이트(604)는 로우 레벨의 신호를 출력한다. 따라서, NAND 게이트(605)는 로우 레벨의 인버터(603)의 출력 신호와 로우 레벨의 컬럼 선택 신호(y select i)의 출력 신호를 입력하여 하이 레벨의 연결 신호(short)를 출력함으로써 리페어 세그먼트의 메모리 셀의 데이터를 세그먼트 입출력 라인(sio)과 로컬 입출력 라인(lio)을 통해 출력한다.
도 7은 본 발명의 일 실시 예에 따른 컬럼 선택 합 신호를 발생시키기 위한 회로의 구성도로서, 다수의 컬럼 선택 신호(y select)를 입력하여 논리 조합하기 위한 NOR 게이트(701) 및 NOR 게이트(701)의 출력 신호를 반전시켜 컬럼 선택 합 신호(y select sum)를 출력하기 위한 인버터(702)로 구성된다. 따라서, 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호(y select)가 하나라도 하이 레벨을 유지할 경우 컬럼 선택 합 신호(y select sum)는 하이 레벨을 유지한다.
상술한 바와 같이 본 발명에 의하면 로우 방향으로 m개의 블럭으로 분할하고, 하나의 블럭을 n개의 세그먼트로 분할하여 메모리 셀 어레이를 구성한 후 불량 셀이 발생된 세그먼트를 리던던시 세그먼트로 리페어함으로써 하나의 불량 셀이 발생하더라도 모든 리던던시 로우 블럭를 모두 리페어하는 종래의 방법에 비해 리페어 효율을 향상시킬 수 있다. 따라서, 종래의 리페어 방법으로는 리던던시 로우 블럭에 1비트라도 불량이 발생할 경우 리던던시 로우 블럭 전체를 사용할 수 없었지만, 본 발명에서는 불량 셀을 리페어한 세그먼트만 사용할 수 없고, 다른 세그먼트들은 리페어에 사용할 수 있기 때문에 리페어 효율을 향상시킬 수 있다.
도 1은 본 발명에 따른 반도체 메모리 장치를 이용한 세그먼트 로우 리페어 방법을 설명하기 위한 메모리의 구성도;
도 2는 본 발명의 일 실시 예에 따른 반도체 메모리 장치를 구성하는 제어 회로의 구성도;
도 3은 본 발명의 일 실시 예에 따른 퓨즈 회로의 회로도;
도 4는 본 발명의 일 실시 예에 따른 퓨즈 셋의 회로도;
도 5는 본 발명의 일 실시 예에 따른 연결 회로의 회로도; 및
도 6은 본 발명의 일 실시 예에 따른 컬럼 선택 합 신호 발생 회로의 회로도.
<도면의 주요 부분에 대한 부호의 설명>
201 : 블럭 선택 회로 202 : 퓨즈 회로
203 : 인에이블 회로 204 : 상부 센스 증폭기 제어 회로
205 : 상부 연결 회로 206 : 로우 디코더 회로
207 : 리던던시 로우 디코더 회로 208 : 하부 센스 증폭기 제어 회로
209 : 하부 연결 회로

Claims (11)

  1. 로우 방향으로 다수의 블럭으로 구분하고, 상기 블럭을 다수의 세그먼트로 분할하며, 적어도 하나 이상의 리던던시 블럭 및 리던던시 세그먼트로 구성된 메모리 셀 어레이; 및
    불량 셀의 리페어 정보가 저장되고, 로우 어드레스 신호 및 컬럼 어드레스 신호를 입력하여 상기 리페어 정보에 따라 상기 불량 셀이 발생된 상기 세그먼트를 상기 리던던시 세그먼트로 리페어하기 위한 제어 회로를 포함하는 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 제어 회로는 상기 로우 어드레스 신호에 따라 소정의 로우 블럭을 선택하기 위한 블럭 선택 신호를 출력하기 위한 블럭 선택 회로;
    리페어 로우 블럭 및 리페어 세그먼트 정보를 저장하고, 상기 로우 어드레스 신호 및 컬럼 어드레스 신호를 상기 리페어 블럭 및 리페어 세그먼트 정보와 각각 비교하여 그 결과에 따라 상기 리페어 블럭을 선택하기 위한 로우 리페어 신호 및 상기 리페어 세그먼트를 선택하기 위한 컬럼 선택 신호를 출력하기 위한 퓨즈 회로;
    상기 블럭 선택 신호 및 상기 로우 리페어 신호를 논리 조합하여 노멀 블럭 또는 리던던시 블럭을 인에이블시키기 위한 인에이블 신호를 출력하기 위한 인에이블 회로;
    상기 블럭 선택 신호 및 상기 로우 어드레스 신호를 디코딩하여 상기 노멀 블럭의 소정 워드라인을 인에이블시키기 위한 로우 디코더 회로;
    상기 로우 리페어 신호에 따라 상기 리페어 블럭의 소정 워드라인을 인에이블시키기 위한 리던던시 로우 디코더 회로;
    상기 블럭 인에이블 신호에 따라 선택된 블럭의 메모리 셀의 데이터를 센싱하기 위한 센스 증폭기를 제어하기 위한 센스 증폭기 제어 회로; 및
    상기 로우 리페어 신호, 블럭 인에이블 신호, 컬럼 선택 신호 및 컬럼 선택 합 신호에 따라 세그먼트 입출력 라인과 로컬 입출력 라인을 연결시켜 노멀 셀 또는 리던던시 셀을 엑세스하기 위한 연결 회로를 포함하는 반도체 메모리 장치.
  3. 제 2 항에 있어서, 상기 퓨즈 회로는
    프로그램 가능한 다수의 퓨즈를 포함하며, 상기 퓨즈의 프로그램 상태에 상기 상기 리페어 블럭 및 상기 리페어 세그먼트 정보를 저장하고, 상기 로우 어드레스 신호 및 상기 컬럼 어드레스 신호를 입력하여 세그먼트 로우 리페어 신호 및 세그먼트 신호를 각각 출력하기 위한 다수의 퓨즈 셋;
    상기 다수의 퓨즈 셋으로부터 출력된 상기 세그먼트 로우 리페어 신호를 논리 조합하여 상기 로우 리페어 신호를 출력하기 위한 제 1 논리부; 및
    상기 다수의 퓨즈 셋으로부터 출력되는 상기 세그먼트 신호를 논리 조합하여 상기 컬럼 선택 신호를 출력하기 위한 제 2 논리부를 포함하는 반도체 메모리 장치.
  4. 제 3 항에 있어서, 상기 제 1 논리부는
    상기 다수의 퓨즈 셋으로부터 출력된 상기 다수의 세그먼트 로우 리페어 신호를 논리 조합하기 위한 NOR 게이트; 및
    상기 NOR 게이트의 출력 신호를 반전시켜 상기 로우 리페어 신호를 출력하기 위한 인버터를 포함하는 반도체 메모리 장치.
  5. 제 3 항에 있어서, 상기 제 2 논리부는
    상기 다수의 퓨즈 셋으로부터 출력된 상기 다수의 세그먼트 신호를 논리 조합하기 위한 NOR 게이트; 및
    상기 NOR 게이트의 출력 신호를 반전시켜 상기 컬럼 선택 신호를 출력하기 위한 인버터를 포함하는 반도체 메모리 장치.
  6. 제 3 항에 있어서, 상기 퓨즈 셋은
    상기 프로그램 가능한 퓨즈를 포함하고, 상기 퓨즈의 프로그램 상태에 따라 리페어 어드레스의 정보를 저장하며, 상기 로우 어드레스 신호가 상기 리페어 어드레스 정보와 일치하는지에 따라 출력을 결정하는 로우 선택 퓨즈 셋;
    상기 로우 선택 퓨즈 셋의 출력 신호를 반전시켜 상기 로우 리페어 신호를 출력하기 위한 인버터;
    상기 프로그램 가능한 퓨즈를 포함하고, 상기 퓨즈의 프로그램 상태에 따라 상기 리페어 세그먼트 정보를 저장하며, 상기 컬럼 어드레스 신호에 따라 상기 리페어 세그먼트를 선택하기 위한 신호를 출력하기 위한 세그먼트 선택 퓨즈 셋; 및
    상기 로우 선택 퓨즈 셋의 출력 신호와 상기 세그먼트 선택 퓨즈 셋의 출력 신호를 논리 조합하여 상기 리페어 로우 블럭의 상기 리페어 세그먼트를 선택하기 위한 상기 세그먼트 신호를 출력하기 위한 NAND 게이트를 포함하는 반도체 메모리 장치.
  7. 제 2 항에 있어서, 상기 인에이블 회로는 NOR 게이트를 포함하는 반도체 메모리 장치.
  8. 제 2 항에 있어서, 상기 컬럼 선택 합 신호는 상기 다수의 컬럼 선택 신호를 입력하여 논리 조합하기 위한 NOR 게이트 및 상기 NOR 게이트의 출력 신호를 반전시키기 위한 인버터에 의해 발생되는 반도체 메모리 장치.
  9. 제 2 항에 있어서, 상기 연결 회로는 상기 블럭 인에이블 신호에 따라 상기 노멀 블럭의 상기 노멀 셀이 엑세스되도록 하고, 상기 컬럼 선택 합 신호에 따라 상기 노멀 블럭의 상기 노멀 셀이 엑세스되지 않도록 하며, 상기 로우 리페어 신호 및 상기 컬럼 선택 신호에 의해 상기 리던던시 세그먼트의 상기 리던던시 셀이 엑세스되도록 하는 반도체 메모리 장치.
  10. 제 2 항에 있어서, 상기 연결 회로는
    상기 블럭 인에이블 신호를 논리 조합하기 위한 제 1 NOR 게이트;
    상기 로우 리페어 신호, 상기 제 1 NOR 게이트의 출력 신호 및 상기 컬럼 선택 합 신호를 논리 조합하기 위한 제 2 NOR 게이트;
    상기 제 2 NOR 게이트의 출력 신호를 반전시키기 위한 인버터;
    해당 컬럼 선택 신호와 다음 컬럼 선택 신호를 논리 조합하기 위한 제 3 NOR 게이트; 및
    상기 인버터의 출력 신호와 상기 제 3 NOR 게이트의 출력 신호를 논리 조합하여 연결 신호를 출력하기 위한 NAND 게이트를 포함하는 반도체 메모리 장치.
  11. 메모리 셀 어레이가 로우 방향으로 다수의 블럭으로 구분되고, 상기 블럭이 다수의 세그먼트로 분할되며, 적어도 하나 이상의 리던던시 블럭 및 리던던시 세그먼트로 구성되는 단계;
    상기 메모리 셀 어레이의 불량 셀에 대한 리페어 로우 블럭 및 리페어 세그먼트 정보가 저장되는 단계;
    상기 로우 어드레스 신호 및 컬럼 어드레스 신호가 상기 리페어 로우 블럭 및 상기 리페어 세그먼트 정보와 각각 비교되는 단계;
    상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭 정보와 일치되지 않으면 상기 노멀 블럭의 소정 셀이 엑세스되도록 하는 단계;
    상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭의 정보와 일치되지만 상기 컬럼 어드레스 신호가 상기 리페어 세그먼트 정보와 일치되지 않으면 상기 노멀 블럭이 엑세스되고 상기 리던던시 블럭이 엑세스되지 않도록 하는 단계; 및
    상기 비교 결과에 따라 상기 로우 어드레스 신호가 상기 리페어 로우 블럭의 정보와 일치되고, 상기 컬럼 어드레스 정보가 상기 리페어 세그먼트 정보와 일치되면 상기 리던던시 세그먼트의 리던던시 셀이 엑세스되도록 하는 단계를 포함하는 반도체 메모리 장치의 구동 방법.
KR1020040027110A 2004-04-20 2004-04-20 반도체 메모리 장치 및 그 구동 방법 Expired - Fee Related KR100633595B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040027110A KR100633595B1 (ko) 2004-04-20 2004-04-20 반도체 메모리 장치 및 그 구동 방법
US10/879,552 US7177209B2 (en) 2004-04-20 2004-06-29 Semiconductor memory device and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027110A KR100633595B1 (ko) 2004-04-20 2004-04-20 반도체 메모리 장치 및 그 구동 방법

Publications (2)

Publication Number Publication Date
KR20050101877A true KR20050101877A (ko) 2005-10-25
KR100633595B1 KR100633595B1 (ko) 2006-10-12

Family

ID=35096102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027110A Expired - Fee Related KR100633595B1 (ko) 2004-04-20 2004-04-20 반도체 메모리 장치 및 그 구동 방법

Country Status (2)

Country Link
US (1) US7177209B2 (ko)
KR (1) KR100633595B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130140480A (ko) * 2012-06-14 2013-12-24 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100648861B1 (ko) * 2005-09-29 2006-11-24 주식회사 하이닉스반도체 워드라인 구동 장치
KR100761395B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
US7519761B2 (en) * 2006-10-10 2009-04-14 International Business Machines Corporation Transparent PCI-based multi-host switch
KR100944325B1 (ko) * 2008-09-09 2010-03-03 주식회사 하이닉스반도체 리페어 퓨즈 장치
KR20170034177A (ko) * 2015-09-18 2017-03-28 에스케이하이닉스 주식회사 리페어 장치
US9583211B1 (en) * 2016-06-01 2017-02-28 International Business Machines Coproration Incorporating bit write capability with column interleave write enable and column redundancy steering
KR102384864B1 (ko) 2017-11-03 2022-04-08 삼성전자주식회사 불량 스트링을 리페어하는 방법 및 불휘발성 메모리 장치
KR102471414B1 (ko) * 2018-06-19 2022-11-29 에스케이하이닉스 주식회사 반도체 장치
KR102669502B1 (ko) * 2019-07-09 2024-05-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US11139045B2 (en) 2019-11-22 2021-10-05 Micron Technology, Inc. Memory device with a memory repair mechanism and methods for operating the same
EP4030436B1 (en) 2020-10-20 2024-05-29 Changxin Memory Technologies, Inc. Repair circuit and memory
CN114388048B (zh) * 2020-10-20 2025-02-07 长鑫存储技术有限公司 修复电路和存储器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2629697B2 (ja) * 1987-03-27 1997-07-09 日本電気株式会社 半導体記憶装置
US5349558A (en) * 1993-08-26 1994-09-20 Advanced Micro Devices, Inc. Sector-based redundancy architecture
KR100200694B1 (ko) * 1995-12-22 1999-06-15 김광호 불휘발성 메모리장치의 결함구제 방법 및 리던던시 회로
JP3507674B2 (ja) * 1997-10-30 2004-03-15 株式会社東芝 半導体記憶装置
JP3841535B2 (ja) * 1997-12-09 2006-11-01 富士通株式会社 半導体記憶装置
JPH11178188A (ja) 1997-12-16 1999-07-02 Toshiba Corp ケーブル接続端子
TW594775B (en) * 2001-06-04 2004-06-21 Toshiba Corp Semiconductor memory device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130140480A (ko) * 2012-06-14 2013-12-24 삼성전자주식회사 메모리 장치, 이의 동작 방법, 및 이를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20050232036A1 (en) 2005-10-20
KR100633595B1 (ko) 2006-10-12
US7177209B2 (en) 2007-02-13

Similar Documents

Publication Publication Date Title
US6314030B1 (en) Semiconductor memory having segmented row repair
US7613056B2 (en) Semiconductor memory device
US6434067B1 (en) Semiconductor memory having multiple redundant columns with offset segmentation boundaries
JP2012174297A (ja) 半導体装置
US6807114B2 (en) Method and system for selecting redundant rows and columns of memory cells
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US6914814B2 (en) Dedicated redundancy circuits for different operations in a flash memory device and methods of operating the same
KR19980044104A (ko) 반도체 메모리장치
WO2008076553A2 (en) Column redundancy for a flash memory with a high write parallelism
US7027339B2 (en) Memory device employing open bit line architecture for providing identical data topology on repaired memory cell block and method thereof
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
US11972829B2 (en) Semiconductor apparatus
JP2010198694A (ja) 半導体記憶装置及び半導体記憶装置における置換アドレスの判定方法
KR960012792B1 (ko) 컬럼 리던던시 회로
JP2009123258A (ja) 半導体記憶装置
KR100400771B1 (ko) 워드라인 리던던시 회로
US10672444B1 (en) Decoder unit
KR100772092B1 (ko) 반도체 메모리 장치
KR100358060B1 (ko) 리페어를 위한 반도체 메모리 장치
JP2001067890A (ja) 半導体記憶装置
JP2008102987A (ja) 半導体記憶装置
KR20050101833A (ko) 로오 리페어 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

AMND Amendment
J201 Request for trial against refusal decision
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20131003

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20131003

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301