KR20060094271A

KR20060094271A - 전자 방출 소자

Info

Publication number: KR20060094271A
Application number: KR1020050015311A
Authority: KR
Inventors: 전상호; 이병곤; 안상혁; 홍수봉
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-02-24
Filing date: 2005-02-24
Publication date: 2006-08-29
Also published as: US20060186787A1; US7477011B2

Abstract

본 발명은 제1 기판의 표면 조도를 최적화하여 구동 전극들과 절연층의 표면 균일도를 높이면서 제1 기판에 대한 전극의 탈리 현상을 방지하도록 한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 전자 방출부와 구동 전극들 및 절연층이 제공되는 제1 기판과, 형광층이 제공되며 가장자리가 제1 기판에 일체로 봉착되어 제1 기판과 함께 진공 구조체를 구성하는 제2 기판을 포함하며, 제1 기판이 다음의 조건을 만족한다.

0.5nm ≤ Ra ≤ 2.0nm

여기서, Ra는 제1 기판의 평균 조도값을 나타낸다.

기판, 전자방출부, 구동전극, 캐소드전극, 게이트전극, 절연층, 형광층, 애노드전극, 조도, 거칠기

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 절개 사시도이다.

도 2는 본 발명의 실시예에 따른 전계 방출 어레이형 전자 방출 소자의 부분 분해 사시도이다.

도 3은 도 2의 조립 상태를 나타내는 부분 단면도이다.

도 4는 본 발명의 실시예에 따른 전자 방출 소자 중 제1 기판의 부분 확대 단면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출부가 제공되는 제1 기판과 형광층이 제공되는 제2 기판이 봉착되어 진공 구조체를 구성하는 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극을 이용하는 방식과 냉음극을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미터(surface conduction emitter; SCE)형, 금속-유전체-금속(metal-insulator-metal; MIM)형, 금속-유전체-반도체(metal-insulator-semiconductor; MIS)형 및 밸리스틱 전자 표면 방출(Ballistic electron Surface Emitting; BSE)형 등이 알려져 있다.

상기한 전자 방출 소자들은 그 종류에 따라 세부적인 구조가 상이하지만, 기본적으로는 진공 구조체를 구성하는 두 기판 중 제1 기판 위에 전자 방출부와 구동 전극들을 형성하여 전자 방출부로부터 전자들을 방출시키고, 제2 기판 위에 형광층과 더불어 제1 기판 측에서 방출된 전자들이 제2 기판을 향해 양호하게 가속되도록 하는 애노드 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

통상적으로 제1 기판과 제2 기판은 글라스로 제작된다. 이 때, 제1 기판 상에 형성되는 구동 전극들과 절연층의 성막 상태에 영향을 주는 인자 중에 제1 기판의 표면 거칠기(roughness, 조도)가 있다. 제1 기판의 표면 조도는 구동 전극들과 절연층의 표면 거칠기를 결정하며, 구동 전극들과 절연층을 소성하는 과정에서 이들 막의 열변형 정도에 영향을 주기 때문에, 표면 조도가 적절한 제1 기판을 구비해야 한다.

그런데 표면 조도가 일정 범위 이상인 제1 기판을 사용하여 그 위에 절연층을 형성하게 되면, 절연층의 표면 거칠기가 커지고, 소성 중 제1 기판과 절연층의 열변형 정도가 커져 이 또한 절연층의 표면 균일도를 저하시킨다. 절연층의 균일도 저하는 크랙 발생을 유발하여 전자 방출 소자 작용시 크랙을 통해 누설 전류가 발생하거나 구동 전극들간 쇼트가 발생하는 등, 소자 특성이 저하되는 문제점이 있 다.

한편, 표면 조도가 일정 범위 이하인 제1 기판을 사용하여 그 위에 전극을 형성하게 되면, 전극의 균일도는 향상되나, 제1 기판에 대한 전극의 부착성이 저하되어 전극이 쉽게 탈리되는 문제점이 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 제1 기판의 표면 조도를 최적화하여 구동 전극들과 절연층의 표면 균일도를 높이면서 제1 기판에 대한 전극의 탈리 현상을 방지할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

전자 방출부와 구동 전극들 및 절연층이 제공되는 제1 기판과, 형광층이 제공되며 가장자리가 제1 기판에 일체로 봉착되어 제1 기판과 함께 진공 구조체를 구성하는 제2 기판을 포함하며, 제1 기판이 다음의 조건을 만족하는 전자 방출 소자를 제공한다.

0.5nm ≤ Ra ≤ 2.0nm

여기서, Ra는 제1 기판의 평균 조도값을 나타낸다.

상기 전자 방출부는 냉음극(cold cathode) 전자원으로 이루어진다.

상기 구동 전극들은 제1 기판 상에서 절연층을 사이에 두고 서로 직교하는 방향을 따라 형성되는 캐소드 전극들과 게이트 전극들로 이루어지고, 전자 방출부는 캐소드 전극과 전기적으로 연결된다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다.

제1 기판(2) 위에는 전자 방출부와 구동 전극들을 포함하는 전자 방출 유닛(6)이 제공되어 제2 기판(4)을 향해 전자들을 방출시키고, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층과 애노드 전극을 포함하는 발광부(8)가 제공되어 소정의 발광 또는 표시 작용을 행한다.

전술한 제1 기판(2)과 제2 기판(4)은, 두 기판 중 어느 한 기판에 스페이서(도시하지 않음)가 부착되고, 두 기판 사이의 가장자리 부위에 사이드 글라스(10)가 위치한 상태에서 시일 프릿(seal frit)에 의해 가장자리가 일체로 접합되며, 내부 공간이 대략 10^-6 내지 10^-7 torr의 압력으로 배기되어 진공 구조체(12)를 구성한다. 이 때, 제1 기판(2)과 제2 기판(4)은 통상 글라스로 제작된다.

이하, 전계 방출 어레이(FEA)형 전자 방출 소자를 예로 하여 전자 방출 유닛과 발광부의 구성을 구체적으로 설명한다. FEA형 전자 방출 소자는 전자 방출을 제어하는 구동 전극들로 캐소드 전극과 게이트 전극을 구비한다.

도 2는 본 발명의 실시예에 따른 FEA형 전자 방출 소자의 부분 분해 사시도이고, 도 3은 도 2의 결합 상태를 나타내는 부분 단면도이다.

도 2와 도 3을 참고하면, 제1 기판(2) 위에는 캐소드 전극들(14)이 제1 기판(2)의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(14)을 덮으면서 제1 기판(2) 전체에 절연층(16)이 형성된다. 절연층(16) 위에는 게이트 전극들(18)이 캐소드 전극(14)과 직교하는 방향(도면의 x축 방향)을 따라 복수로 형성된다.

절연층(16)은 스크린 인쇄와 건조 및 소성 과정을 1회 이상 실시하여 대략 5㎛ 이상의 두께로 형성되거나, SiO₂를 화학기상증착(CVD) 방식으로 증착하여 대략 1㎛ 이하의 얇은 두께로 형성될 수 있다.

본 실시예에서 캐소드 전극(14)과 게이트 전극(18)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(14) 위로 각각의 화소 영역마다 적어도 하나의 전자 방출부(20)가 형성된다. 그리고 절연층(16)과 게이트 전극(18)에는 전자 방출부(20)에 대응하는 각각의 개구부(16a, 18a)가 형성되어 제1 기판(2) 상에 전자 방출부(20)가 노출되도록 한다.

전자 방출부(20)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(20)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(20)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

상기에서는 절연층(16)을 사이에 두고 게이트 전극(18)이 캐소드 전극(14) 상부에 위치하는 경우를 설명하였으나, 게이트 전극이 절연층을 사이에 두고 캐소드 전극 하부에 위치하는 경우도 가능하다. 이 경우, 전자 방출부(20)는 캐소드 전극(14)의 일측 가장자리에 위치할 수 있다.

또한, 전자 방출부는 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물(도시하지 않음)으로 이루어질 수 있으며, 전술한 재료들 이외의 다른 재료들로 다양한 형상을 가지며 위치할 수 있다.

그리고 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(22), 예를 들어 적색과 녹색 및 청색의 형광층이 임의의 간격을 두고 형성되고, 각 형광층(22) 사이로 화면의 콘트라스트 향상을 위한 흑색층(24)이 형성된다.

형광층(22)과 흑색층(24) 위로는 증착에 의한 금속막(예를 들어 알루미늄막)으로 이루어지는 애노드 전극(26)이 형성된다. 애노드 전극(26)은 외부로부터 전자빔 가속에 필요한 전압(대략 수백 내지 수천 볼트의 직류 전압)을 인가받으며, 형광층(22)에서 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사하여 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 인듐 틴 옥사이드(ITO)와 같은 투명 전극으로 이루어질 수 있다. 이 경우, 애노드 전극(도시하지 않음)은 제2 기판(4)에 대향하는 형광층(22)과 흑색층(24)의 일면에 위치하며, 제2 기판(4) 전체에 형성되거나 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

참고로 도 2와 도 3에서 인용 부호 28은 제1 기판(2)과 제2 기판(4) 사이에 배치되어 두 기판의 사이 간격을 일정하게 유지시키며 진공 구조체에 가해지는 압축력을 지지하는 스페이서를 나타낸다.

전술한 캐소드 전극(14)과 게이트 전극(18)에 소정의 구동 전압을 인가하면, 두 전극간 전압 차에 의해 전자 방출부(20) 주위에 전계가 형성되어 이로부터 전자가 방출되고, 방출된 전자들은 애노드 전극(26)에 인가된 고전압에 이끌려 제2 기판(4)으로 향하면서 대응되는 형광층(22)에 충돌하여 이를 발광시킨다.

상기한 구성의 전자 방출 소자에서 구동 전극들(14, 18)과 절연층(16)이 마련되는 제1 기판(2)은 구동 전극들(14, 18)과 절연층(16)의 표면 균일도를 높이면서 제1 기판(2) 상에 직접 형성되는 구동 전극, 즉 캐소드 전극(14)의 접착성을 우수하게 확보할 수 있도록 다음에 설명하는 평균 거칠기(조도)값을 가진다.

도 4는 제1 기판의 부분 확대 단면도이다.

도 4를 참고하면, 제1 기판(2)의 표면은 봉우리와 골짜기가 이어지는 요철면으로 이루어져 임의의 표면 조도를 가진다. 이 때, 제1 기판(2)의 두께 방향(도면의 z축 방향)을 따라 측정되는 봉우리와 골짜기 사이의 최장 거리를 최대 조도(R_max)라 하고, 봉우리와 골짜기 사이의 최단 거리를 최소 조도(R_min)라 하면, 평균 조도(Ra)는 최대 조도와 최소 조도의 평균값을 의미하며, 제1 기판(2)은 아래의 수식 조건을 만족하는 평균 조도값을 가진다.

0.5nm ≤ Ra ≤ 2.0nm

다음의 표는 다양한 평균 조도값을 가지는 여러장의 제1 기판을 준비하고, 제1 기판 위에 전술한 전자 방출 유닛을 형성한 다음, 절연층 상태와 절연층의 내전압 특성 및 제1 기판에 대한 캐소드 전극의 접착성을 측정한 결과를 나타낸다. 실험에 사용된 전자 방출 유닛에서 절연층은 대략 1㎛의 두께를 가지며, 캐소드 전극은 대략 2,000 내지 3,000Å의 두께를 가진다. 캐소드 전극의 구성 물질은 크롬(Cr)이고 스퍼터링으로 형성하였다.

	비교예1	실시예 1	실시예 2	실시예 3	실시예 4	비교예 2	비교예 3
평균 조도(nm)	0.1	0.5	1.0	1.5	2.0	3.0	5.0
절연층 상태	△	△	◎	○	○	X	X
내전압 특성(Vcg)	180V	240V	300V	270V	250V	150V	150V
전극의 접착성	△	◎	○	○	◎	◎	◎

위의 표에서 절연층 상태는 크랙 발생 유무에 따른 것으로서, 육안으로 절연층을 관찰하여 크랙 발생이 적게 나타나는 순서대로 ◎, ○, △, X 등급을 표시하였다. 내전압 특성(Vcg)은 절연층의 절연이 파괴되지 않으면서 캐소드 전극과 게이트 전극에 인가할 수 있는 최대 전압차를 나타낸다. 그리고 전극의 접착성은 점착 테이프를 전극에 붙였다 떼어낸 후 전극 물질이 탈락하는 정도를 측정하여 나타내었으며, 전극 물질이 적게 떨어지는 순서대로 ◎, ○, △, X 등급을 표시하였다.

상기 표를 참고하면, 제1 기판의 평균 조도가 0.5 내지 2.0nm 범위를 만족하는 실시예 1 내지 실시예 4에서 절연층의 크랙 발생 정도가 낮은 첫번째 조건과, 내전압 특성이 우수한 두번째 조건과, 전극의 접착성이 양호한 세번째 조건 모두를 동시에 만족하고 있음을 확인할 수 있다.

전술한 평균 조도값을 갖는 제1 기판(2)은 절연층(16)이 대략 1㎛ 이하의 얇은 두께로 형성되는 경우 절연층(16)의 표면 균일도를 높이고 크랙 발생을 억제하는데 더욱 유리하다.

상기에서는 전자 방출부가 전계가 가해지면 전자를 방출하는 물질들로 이루어지고, 캐소드 전극과 게이트 전극으로 이루어진 구동 전극들이 전자 방출을 제어하는 FEA형에 대해서 설명하였지만, 본 발명은 이러한 FEA형에 한정되지 않고 표면 전도 에미터(SCE)형, 금속-유전체-금속(MIM)형, 금속-유전체-반도체(MIS)형 및 밸리스틱 전자 표면 방출(BSE)형 등 다양하게 변형이 가능하다.

또한, 상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 제1 기판의 표면 조도를 최적화하여 구동 전극과 절연층의 표면 균일도를 향상시키고, 절연층의 크랙 발생을 억제하며, 제1 기판과 구동 전극의 접착성을 높일 수 있다. 따라서 본 발명에 의한 전자 방출 소자는 절연층의 내전압 특성이 높아져 전자 방출 특성이 향상되고, 전자 방출 소자 제작시 전극 탈락을 억제할 수 있다.

Claims

전자 방출부와 구동 전극들 및 절연층이 제공되는 제1 기판과;

형광층이 제공되며 가장자리가 상기 제1 기판에 일체로 봉착되어 제1 기판과 함께 진공 구조체를 구성하는 제2 기판을 포함하며,

상기 제1 기판이 다음의 조건을 만족하는 전자 방출 소자.

0.5nm ≤ Ra ≤ 2.0nm

여기서, Ra는 제1 기판의 평균 조도값을 나타낸다.
제1항에 있어서,

상기 전자 방출부가 냉음극(cold cathode) 전자원으로 이루어지는 전자 방출 소자.
제1항에 있어서,

상기 구동 전극들이 상기 제1 기판 상에서 절연층을 사이에 두고 서로 직교하는 방향을 따라 형성되는 캐소드 전극들과 게이트 전극들을 포함하고, 상기 전자 방출부가 캐소드 전극과 전기적으로 연결되는 전자 방출 소자.
제3항에 있어서,

상기 절연층이 1㎛보다 작거나 이와 같은 두께를 가지는 전자 방출 소자.
제3항에 있어서,

상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
제1항에 있어서,

상기 제1 기판과 제2 기판 사이의 비발광 영역에 배치되는 스페이서들을 더욱 포함하는 전자 방출 소자.
제1항에 있어서,

상기 제2 기판 위에서 상기 형광층을 덮으면서 형성되는 금속의 애노드 전극을 더욱 포함하는 전자 방출 소자.