KR20060104652A

KR20060104652A - 전자 방출 소자

Info

Publication number: KR20060104652A
Application number: KR1020050026985A
Authority: KR
Inventors: 이승현; 장철현
Original assignee: 삼성에스디아이 주식회사
Priority date: 2005-03-31
Filing date: 2005-03-31
Publication date: 2006-10-09
Also published as: EP1708236A1; CN1841637A; US7417380B2; JP2006286618A; US20060220584A1; CN100573796C

Abstract

본 발명은 전자 방출부에서 방출되는 전자들이 우수한 직진성을 가지며 형광층을 향해 진행할 수 있도록 내부 구조를 최적화한 전자 방출 소자에 관한 것으로서, 본 발명에 따른 전자 방출 소자는 서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되는 전자 방출부들과, 전자 방출부를 노출시키는 각자의 개구부를 가지면서 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극과, 제2 기판에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함한다. 이 때, 캐소드 전극과 애노드 전극간 거리(z)는 하기 조건을 만족한다.

여기서, Vc는 상기 캐소드 전극에 인가되는 전압을 나타내고, Vg는 상기 게이트 전극에 인가되는 전압을 나타내며, Va는 상기 애노드 전극에 인가되는 전압을 나타내고, d는 상기 캐소드 전극과 게이트 전극간 거리를 나타낸다.

전자방출부, 캐소드전극, 게이트전극, 애노드전극, 형광층, 절연층

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 실시예에 따른 전자 방출 소자의 부분 분해 사시도이다.

도 2는 본 발명의 실시예에 따른 전자 방출 소자의 부분 단면도이다.

도 3은 게이트 전압비에 따른 전자렌즈 왜곡도 변화를 나타낸 그래프이다.

도 4a는 본 발명의 실시예에 따른 전자 방출 소자 작용시 전자 방출부 주위의 전위 분포를 도시한 개략도이다.

도 4b는 본 발명의 실시예에 따른 전자 방출 소자 작용시 전자빔 방출 궤적을 도시한 개략도이다.

도 5a는 본 발명에 대한 제1 비교예에 따른 전자 방출 소자 작용시 전자 방출부 주위의 전위 분포를 도시한 개략도이다.

도 5b는 본 발명에 대한 제1 비교예에 따른 전자 방출 소자 작용시 전자빔 방출 궤적을 도시한 개략도이다.

도 6a는 본 발명에 대한 제2 비교예에 따른 전자 방출 소자 작용시 전자 방출부 주위의 전위 분포를 도시한 개략도이다.

도 6b는 본 발명에 대한 제2 비교예에 따른 전자 방출 소자 작용시 전자빔 방출 궤적을 도시한 개략도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출부에서 방출되는 전자들이 우수한 직진성을 가지며 형광층을 향해 진행할 수 있도록 내부 구조를 최적화한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원의 종류에 따라 열음극(hot cathode)을 이용하는 방식과 냉음극(cold cathode)을 이용하는 방식으로 분류할 수 있다.

여기서, 냉음극을 이용하는 방식의 전자 방출 소자로는 전계 방출 어레이(field emitter array; FEA)형, 표면 전도 에미션(surface-conduction emission; SCE)형, 금속-절연층-금속(metal-insulator-metal; MIM)형 및 금속-절연층-반도체(metal-insulator-semiconductor; MIS)형 등이 알려져 있다.

이 가운데 FEA형 전자 방출 소자는 일 함수(work function)가 낮거나 종횡비가 큰 물질을 전자원으로 사용할 경우 진공 중에서 전계에 의해 쉽게 전자가 방출되는 원리를 이용한 것으로서, 몰리브덴(Mo) 또는 실리콘(Si) 등을 주 재질로 하는 선단이 뾰족한 팁 구조물이나, 카본 나노튜브, 흑연 및 다이아몬드상 카본과 같은 카본계 물질을 전자원으로 적용한 예가 개발되고 있다.

통상의 FEA형 전자 방출 소자는 진공 용기를 구성하는 두 기판 중 제1 기판 위에 전자 방출부가 형성되고, 화소별 전자 방출량을 제어하는 구동 전극들로서 캐소드 전극과 게이트 전극이 형성되며, 제1 기판에 대향하는 제2 기판의 일면에 형광층과 더불어 형광층을 고전위 상태로 유지시키는 애노드 전극이 마련된 구성으로 이루어진다.

캐소드 전극은 전자 방출부와 전기적으로 연결되어 전자 방출부에 전자 방출에 필요한 전류를 공급하는 역할을 하고, 게이트 전극은 캐소드 전극과의 전압 차를 이용해 전자 방출부 주위에 전계를 형성하는 역할을 한다. 이러한 캐소드 전극과 게이트 전극 및 전자 방출부의 구조와 관련하여, 게이트 전극이 절연층을 사이에 두고 캐소드 전극 상부에 위치하고, 게이트 전극과 절연층에 개구부가 형성되어 캐소드 전극의 일부 표면을 노출시키며, 개구부 내측으로 캐소드 전극 위에 전자 방출부가 위치하는 구조가 공지되어 있다.

전술한 구조에서는 캐소드 전극과 게이트 전극 및 애노드 전극에 소정의 전압을 인가하여 전자 방출부로부터 전자들을 방출시키는 실질적인 작용시, 전자 방출부 위쪽으로 게이트 전극 주위에 평탄한 전위 분포를 구현해야만 전자들이 퍼지지 않고 우수한 직진성을 유지하며 제2 기판을 향해 진행할 수 있다.

이 때, 평탄한 전위 분포란 캐소드 전극과 게이트 전극 및 전자 방출부를 측단면으로 보았을 때, 캐소드 전극과 게이트 전극 사이에 존재하는 등전위선들이 제1 기판의 윗면과 평행을 유지하며 실질적으로 서로간 균일한 간격을 두고 위치하는 것을 의미한다. 이 조건을 만족하지 못하는 등전위선들은 어느 한쪽 방향으로 볼록하거나 오목하게 되어 평탄한 전위 분포를 이루지 못하게 된다.

공지의 전자렌즈 동작 원리에 따르면, 전자가 전기장 내부를 통과할 때에는 전자의 이동 방향과 힘의 방향(전기장의 방향과 반대 방향)의 벡터 합성에 의해 실 제 전자의 이동 방향이 정해진다. 이를 고려할 때, 게이트 전극 주위에서 전자 방출부를 향해 오목한 전위 분포가 형성되면, 전자들은 게이트 전극의 개구부를 통과하면서 상당한 빔퍼짐이 발생하게 되고, 게이트 전극 주위에서 전자 방출부를 향해 볼록한 전위 분포가 형성되면, 전자들은 게이트 전극의 개구부를 통과하면서 집속되나 이후 진행 경로에서 오버-포커싱되어 역시 상당한 빔퍼짐이 발생하게 된다.

따라서, 통상의 FEA형 전자 방출 소자 분야에서는 게이트 전극 주위로 가능한 평탄한 전위 분포를 구현하는 것이 중요한 기술적 과제가 되고 있다.

그러나 이러한 전위 분포 구현에는 상당한 기술적 어려움이 따르는데, 이는 전위 분포가 캐소드 전극과 게이트 전극 및 애노드 전극에 인가되는 전압과, 내부 구조물의 형상 특성 등 다양한 요인들에 의존하기 때문이다. 그런데 이 각각의 요인들 또한 전자 방출부의 방출 전류 특성과 화면 휘도 및 공정 능력 등에 크게 좌우되므로, 이 각각의 요인들을 최적화하여 평탄한 전위 분포를 얻는 것에는 큰 기술적 한계가 있다.

그 결과, 종래의 FEA형 전자 방출 소자는 그 작용시 게이트 전극 주위에 평탄하지 않은 전위 분포, 즉 전자 방출부를 향해 오목하거나 볼록한 전위 분포를 구현하고 있다. 이로써 전자 방출부에서 방출된 전자들은 제2 기판을 향해 진행하면서 발산되어 대응하는 형광층에 온전하게 도달하지 못하고 흑색층이나 이웃한 타색 형광층에 도달하게 되므로 화면의 표시 품질을 저하시키는 문제를 안고 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출 소자 작용시 게이트 전극 주위에 평탄한 전위 분포를 구현하여 전자 빔 퍼짐을 억제하고, 그 결과 표시 품질을 향상시킬 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

서로 대향 배치되는 제1 기판 및 제2 기판과, 제1 기판에 형성되는 캐소드 전극들과, 캐소드 전극들 위에 형성되는 전자 방출부들과, 전자 방출부를 노출시키는 각자의 개구부를 가지면서 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극과, 제2 기판에 형성되는 형광층들과, 형광층들의 일면에 형성되는 애노드 전극을 포함하며, 하기 수식 (1) 또는 수식(2)의 조건을 만족하는 전자 방출 소자를 제공한다.

--- (1)

--- (2)

여기서, z는 캐소드 전극과 애노드 전극간 거리를 나타내고, z'는 제1 기판과 제2 기판의 간격을 나타낸다. Vc는 캐소드 전극에 인가되는 전압을 나타내고, Vg는 상기 게이트 전극에 인가되는 전압을 나타내며, Va는 상기 애노드 전극에 인가되는 전압을 나타내고, d는 상기 캐소드 전극과 게이트 전극간 거리를 나타낸다. Vc와 Vg 및 Va의 단위는 볼트(V)이고, d와 z 및 z'의 단위는 마이크로미터(㎛)이다.

상기 캐소드 전극들과 게이트 전극들은 서로 직교하는 방향을 따라 형성되고, 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나 이상의 전자 방출부가 배치된다.

상기 전자 방출부는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함한다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1과 도 2는 각각 본 발명의 일 실시예에 따른 전자 방출 소자의 부분 분해 사시도와 부분 단면도이다.

도면을 참고하면, 전자 방출 소자는 내부 공간부를 사이에 두고 서로 평행하게 대향 배치되는 제1 기판(2)과 제2 기판(4)을 포함한다. 이 기판들 중 제1 기판(2)에는 전자 방출을 위한 구조물이 제공되고, 제2 기판(4)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시를 행하기 위한 구조물이 제공된다.

먼저, 제1 기판(2) 위에는 캐소드 전극들(6)이 제1 기판의 일 방향(도면의 y축 방향)을 따라 스트라이프 패턴으로 형성되고, 캐소드 전극들(6)을 덮으면서 제1 기판(2) 전체에 절연층(8)이 형성된다. 절연층(8) 위에는 게이트 전극들(10)이 캐소드 전극(6)과 직교하는 방향(도면의 x축 방향)을 따라 스트라이프 패턴으로 형성된다.

본 실시예에서 캐소드 전극(6)과 게이트 전극(10)의 교차 영역을 화소 영역으로 정의하면, 캐소드 전극(6) 위로 각 화소 영역마다 하나 이상의 전자 방출부(12)가 형성되고, 절연층(8)과 게이트 전극(10)에는 각 전자 방출부(12)에 대응하는 개구부(8a, 10a)가 형성되어 제1 기판(2) 상에 전자 방출부(12)가 노출되도록 한다.

전자 방출부(12)는 진공 중에서 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(12)로 사용 바람직한 물질로는 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 및 이들의 조합 물질이 있으며, 전자 방출부(12)의 제조법으로는 스크린 인쇄, 직접 성장, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

이러한 전자 방출부(12)는 종래의 이른바 스핀트(spindt) 타입이라 불리는 선단이 뾰족한 팁 구조물과 달리, 나노미터 혹은 마이크로미터 단위의 미세한 전자 방출 물질들이 운집한 일종의 전자 방출층으로서, 팁 구조물과 비교하여 전자 방출 면적이 크고 제조가 용이한 장점이 있다.

도면에서는 전자 방출부들(12)이 원형으로 형성되고, 각 화소 영역에서 캐소드 전극(6)의 길이 방향을 따라 일렬로 배열되는 구성을 도시하였다. 그러나 전자 방출부(12)의 평면 형상과 화소 영역당 개수 및 배열 형태 등은 도시한 예에 한정되지 않고 다양하게 변형 가능하다.

그리고, 제1 기판(2)에 대향하는 제2 기판(4)의 일면에는 형광층(14)과 흑색층(16)이 형성되고, 형광층(14)과 흑색층(16) 위로는 알루미늄과 같은 금속막으로 이루어지는 애노드 전극(18)이 형성된다. 애노드 전극(18)은 외부로부터 전자빔 가속에 필요한 고전압을 인가받으며, 형광층(14)에서 방사된 가시광 중 제1 기판(2)을 향해 방사된 가시광을 제2 기판(4) 측으로 반사시켜 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 ITO(indium tin oxide)와 같은 투명한 도전막으로 이루어질 수 있다. 이 경우 애노드 전극은 제2 기판을 향한 형광층과 흑색층의 일면에 위치하며, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

전술한 제1 기판(2)과 제2 기판(4)은 그 사이에 스페이서들(20)을 배치한 상태에서 저융점 유리인 글래스 프릿과 같은 실링재에 의해 가장자리가 일체로 접합되고, 내부 공간부를 배기시켜 진공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 스페이서들(20)은 흑색층(16)이 위치하는 비발광 영역에 대응하여 배치된다.

상기 구성의 전자 방출 소자는 외부로부터 캐소드 전극(6), 게이트 전극(10) 및 애노드 전극(18)에 소정의 전압을 공급하여 구동하는데, 일례로 캐소드 전극(6)과 게이트 전극(10) 중 어느 하나의 전극에는 주사 신호 전압이, 그리고 다른 하나의 전극에는 데이터 신호 전압이 인가되며, 애노드 전극(18)에는 수백 내지 수천 볼트의 (+)직류 전압이 인가된다.

따라서, 캐소드 전극(6)과 게이트 전극(10)간 전압 차가 임계치 이상인 화소 들에서 전자 방출부(12) 주위에 전계가 형성되어 이로부터 전자들이 방출되고, 방출된 전자들은 애노드 전극(18)에 인가된 고전압에 이끌려 대응하는 형광층(14)에 충돌하여 이를 발광시킨다. 이 때, 본 실시예의 전자 방출 소자는 전자 방출부(12) 위쪽으로 게이트 전극(10) 주위에 실질적으로 평탄한 전위 분포를 얻을 수 있도록 이 전위 분포에 영향을 미치는 요인들을 고려하여 최적화된 내부 구조를 구비한다.

앞서 설명한 바와 같이, 전위 분포는 각 전극에 인가되는 전압과 내부 구조물의 형상 특성, 특히 각 전극간 거리에 주로 좌우된다. 즉, 전위 분포는 주요하게 캐소드 전압, 게이트 전압, 애노드 전압, 캐소드 전극(6)과 게이트 전극(10)간 거리 및 캐소드 전극(6)과 애노드 전극(18)간 거리에 의존한다.

그런데 전위 분포를 결정하는 상기 요인들 가운데 ①캐소드 전압과 게이트 전압은 어느 한쪽이 주사 신호 전압을 이루고 다른 한쪽이 데이터 신호 전압을 이루어 화소별 방출 전류량을 제어하므로, 이들 값은 구동 측면에서 주로 결정되며, ②애노드 전압은 그 값에 따라 화면의 휘도가 결정되므로 이는 주로 휘도 측면에서 결정된다. 그리고 ③캐소드 전극(6)과 게이트 전극(10)간 거리는 절연층(8)의 두께를 통해 구현되는데, 절연층(8)의 두께는 두 전극간 내전압 확보와 공정의 용이성 등 주로 공정 능력에 의해 결정되는 측면이 있다.

따라서, 본 실시예의 전자 방출 소자는 전술한 세가지 요인들에 대해서는 전술한 각각의 측면을 고려하여 그 값을 설정하는 대신, 이 세가지 요인들을 고려하여 캐소드 전극(6)과 애노드 전극(18)간 거리를 최적화함으로써 평탄한 전위 분포를 얻는데 그 특징이 있다.

본 실시예의 전자 방출 소자에서 캐소드 전극(6)과 애노드 전극(18)간 거리(z)는 하기 조건을 만족한다.

여기서, Vc는 캐소드 전압, Vg는 게이트 전압, Va는 애노드 전압을 나타내고, d는 캐소드 전극(6)과 게이트 전극(10)간 거리를 나타낸다. Vc, Vg 및 Va의 단위는 볼트(V)이고, d와 z의 단위는 마이크로미터(㎛)이다.

상기 수식에 따르면, 캐소드 전극(6)과 게이트 전극(10)의 구동 조건 및 제1 기판(2)에 제공되는 구조물의 형상에 관계없이 전자 방출 소자 구동시 전자 방출부(12) 위쪽으로 게이트 전극(10)의 개구부(10a)에 전자렌즈 왜곡도가 20% 이하인 실질적으로 평탄한 전위 분포를 구현할 수 있다. 도 3을 참고하여 이를 구체적으로 설명하면 다음과 같다.

도 3에 나타낸 그래프에서 세로축은 전자렌즈 왜곡도로서 게이트 전극 주위에 발생하는 전위 차이의 정도를 나타낸다. 전자렌즈 왜곡도는 하기 수식으로 정의된다.

여기서, Vcenter는 게이트 전극 개구부 중심의 전위를 나타낸다.

그리고 그래프의 가로축은 Vg/Vg'로 정의되는 게이트 전압비로서, 이상적인 게이트 전압(Vg')과 실제 인가되는 게이트 전압(Vg)의 비율을 나타낸다. 이상적인 게이트 전압(Vg')은 하기 수식으로 정의된다.

그리고 상기 수식으로부터 하기 수식을 유도할 수 있다.

도 3의 결과로부터 알 수 있듯이 캐소드 전극과 애노드 전극간 거리(z)가 수식 1의 조건을 만족하는 범위, 즉 게이트 전압비(Vg/Vg')가 0.7 내지 1.4인 범위에서는 전자렌즈 왜곡도가 20% 이하의 결과를 나타내고 있다. 20% 이하의 전자렌즈 왜곡도에서는 전자 방출부로부터 전자들이 방출될 때 전자들의 발산각(제1 기판의 법선으로부터 측정되는 각도)이 대략 3도 이내로서 우수한 전자빔 직진성을 구현한다.

이하, 수식 1의 조건을 만족하는 본 실시예의 전자 방출 소자와, 캐소드 전극과 애노드 전극간 거리(z)가 0.7d{(Va-Vc)/Vg} 미만인 비교예 1의 전자 방출 소자와, 캐소드 전극과 애노드 전극간 거리(z)가 1.4d{(Va-Vc)/Vg}를 초과하는 비교예 2의 전자 방출 소자를 설정하여 이들 세가지 전자 방출 소자의 전위 분포와 전자빔 방출 궤적에 대해 살펴본다.

도 4a와 도 4b는 각각 본 실시예의 전자 방출 소자 구동시 게이트 전극 주위에 형성되는 전위 분포와 전자빔 방출 궤적을 나타낸 개략도이다. 구동 조건은 캐소드 전압(Vc)이 0V, 게이트 전압(Vg)이 80V, 애노드 전압(Va)이 8kV이며, 캐소드 전극과 게이트 전극간 거리(d)는 15㎛, 캐소드 전극과 애노드 전극간 거리는 1,500㎛을 적용하였다.

도 4a를 참고하면, 전자 방출 소자 구동시 전자 방출부 위쪽으로 제1 기판의 윗면과 평행을 이루는 등전위선들이 실질적으로 서로간 균일한 간격을 두고 위치하여 평탄한 전위 분포를 형성하고 있음을 알 수 있다. 따라서 도 4b에 도시한 바와 같이 전자 방출부로부터 방출되는 전자들은 제2 기판을 향해 진행할 때 빔퍼짐이 거의 일어나지 않으며 우수한 직진성을 가진다.

도 5a와 도 5b는 각각 비교예 1의 전자 방출 소자 구동시 게이트 전극 주위에 형성되는 전위 분포와 전자빔 방출 궤적을 나타낸 개략도이다. 캐소드 전압(Vc), 게이트 전압(Vg), 애노드 전압(Va) 및 캐소드 전극과 게이트 전극간 거리(d)는 전술한 실시예의 전자 방출 소자와 동일하며, 캐소드 전극과 애노드 전극간 거리(z)는 2,400㎛를 적용하였다.

도 5a를 참고하면, 비교예 1의 전자 방출 소자에서는 그 작용시 전자 방출부 위쪽으로 애노드 전극을 향해 볼록한 등전위선들이 형성된다. 그 결과 도 5b에 도시한 바와 같이 전자들이 제2 기판을 향해 진행할 때 상당한 빔퍼짐이 발생하는 것을 알 수 있다.

도 6a와 도 6b는 각각 비교예 2의 전자 방출 소자 구동시 게이트 전극 주위 에 형성되는 전위 분포와 전자빔 방출 궤적을 나타낸 개략도이다. 캐소드 전압(Vc), 게이트 전압(Vg), 애노드 전압(Va) 및 캐소드 전극과 게이트 전극간 거리(d)는 전술한 실시예의 전자 방출 소자와 동일하며, 캐소드 전극과 애노드 전극간 거리(z)는 750㎛를 적용하였다.

도 6a를 참고하면, 비교예 2의 전자 방출 소자에서는 그 작용시 전자 방출부 위쪽으로 애노드 전극을 향해 오목한 등전위선들이 형성된다. 그 결과 도 6b에 도시한 바와 같이 전자들은 게이트 전극을 통과하면서 집속되나, 그 이후 오버-포커싱되어 이 전자들이 형광층에 도달할 때에는 상당한 빔퍼짐이 발생하게 된다.

이와 같이 본 실시예의 전자 방출 소자는 구동 조건이나 제1 기판(2)에 제공되는 구조물 형상에 큰 구애 없이 캐소드 전극(6)과 애노드 전극(18)간 거리를 조절함에 따라 전자 방출 소자 작용시 평탄한 전위 분포를 얻을 수 있다. 이 때, 캐소드 전극(6)과 애노드 전극(18)간 거리는 실질적으로 제1 기판(2)과 제2 기판(4)의 간격에 의해 구현되므로, 제1 기판(2)과 제2 기판(4)의 간격을 z'할 때, 전술한 수식 1은 하기 수식으로도 표현될 수 있다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범 위에 속하는 것은 당연하다.

이와 같이 본 발명에 의한 전자 방출 소자는 캐소드 전극과 애노드 전극간 거리를 최적화함에 따라 전자 방출 소자 작용시 실질적으로 평탄한 전위 분포를 구현한다. 이로써 전자 방출부에서 방출되는 전자들은 빔퍼짐을 최소화하며 제2 기판을 향해 직진하고, 그 결과 대응하는 형광층에 온전하게 도달하여 이를 발광시킨다. 따라서, 본 발명에 의한 전자 방출 소자는 표시 품질이 높아지고, 고해상도 구현에 유리한 효과가 있다.

Claims

서로 대향 배치되는 제1 기판 및 제2 기판과;

상기 제1 기판에 형성되는 캐소드 전극들과;

상기 캐소드 전극들 위에 형성되는 전자 방출부들과;

상기 전자 방출부를 노출시키는 각자의 개구부를 가지면서 상기 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극과;

상기 제2 기판에 형성되는 형광층들; 및

상기 형광층들의 일면에 형성되는 애노드 전극을 포함하며,

상기 캐소드 전극과 애노드 전극간 거리(z)가 하기 조건을 만족하는 전자 방출 소자.

여기서, Vc는 상기 캐소드 전극에 인가되는 전압을 나타내고, Vg는 상기 게이트 전극에 인가되는 전압을 나타내며, Va는 상기 애노드 전극에 인가되는 전압을 나타내고, d는 상기 캐소드 전극과 게이트 전극간 거리를 나타낸다. Vc와 Vg 및 Va의 단위는 볼트(V)이고, d와 z의 단위는 마이크로미터(㎛)이다.
제1항에 있어서,

상기 캐소드 전극들과 게이트 전극들이 서로 직교하는 방향을 따라 형성되 고, 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나 이상의 전자 방출부가 배치되는 전자 방출 소자.
제1항 또는 제2항에 있어서,

상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
제1항에 있어서,

상기 애노드 전극이 상기 제1 기판을 향한 상기 형광층의 일면에 형성되며, 금속막으로 이루어지는 전자 방출 소자.
서로 대향 배치되는 제1 기판 및 제2 기판과;

상기 제1 기판에 형성되는 캐소드 전극들과;

상기 캐소드 전극들 위에 형성되는 전자 방출부들과;

상기 전자 방출부를 노출시키는 각자의 개구부를 가지면서 상기 캐소드 전극들 위에 형성되는 절연층 및 게이트 전극과;

상기 제2 기판에 형성되는 형광층들; 및

상기 형광층들의 일면에 형성되는 애노드 전극을 포함하며,

상기 제1 기판과 제2 기판의 간격(z')이 하기 조건을 만족하는 전자 방출 소자.

여기서, Vc는 상기 캐소드 전극에 인가되는 전압을 나타내고, Vg는 상기 게이트 전극에 인가되는 전압을 나타내며, Va는 상기 애노드 전극에 인가되는 전압을 나타내고, d는 상기 캐소드 전극과 게이트 전극간 거리를 나타낸다. Vc와 Vg 및 Va의 단위는 볼트(V)이고, d와 z'의 단위는 마이크로미터(㎛)이다.
제5항에 있어서,

상기 캐소드 전극들과 게이트 전극들이 서로 직교하는 방향을 따라 형성되고, 캐소드 전극들과 게이트 전극들의 교차 영역마다 하나 이상의 전자 방출부가 배치되는 전자 방출 소자.
제5항 또는 제6항에 있어서,

상기 전자 방출부가 카본 나노튜브, 흑연, 흑연 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
제5항에 있어서,

상기 애노드 전극이 상기 제1 기판을 향한 상기 형광층의 일면에 형성되며, 금속막으로 이루어지는 전자 방출 소자.