KR20060108959A - 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 - Google Patents

블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 Download PDF

Info

Publication number
KR20060108959A
KR20060108959A KR1020050030741A KR20050030741A KR20060108959A KR 20060108959 A KR20060108959 A KR 20060108959A KR 1020050030741 A KR1020050030741 A KR 1020050030741A KR 20050030741 A KR20050030741 A KR 20050030741A KR 20060108959 A KR20060108959 A KR 20060108959A
Authority
KR
South Korea
Prior art keywords
matrix
block
unit
parity check
generating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020050030741A
Other languages
English (en)
Inventor
김현정
김주호
이경근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050030741A priority Critical patent/KR20060108959A/ko
Priority to US11/298,825 priority patent/US7480845B2/en
Priority to EP06732811A priority patent/EP1869776A1/en
Priority to JP2008506365A priority patent/JP2008536437A/ja
Priority to PCT/KR2006/001244 priority patent/WO2006109951A1/en
Publication of KR20060108959A publication Critical patent/KR20060108959A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/116—Quasi-cyclic LDPC [QC-LDPC] codes, i.e. the parity-check matrix being composed of permutation or circulant sub-matrices
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/34—Flushing valves for outlets; Arrangement of outlet valves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/02—High-level flushing systems
    • E03D1/14—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves
    • E03D1/142—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves in cisterns with flushing valves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D5/00—Special constructions of flushing devices, e.g. closed flushing system
    • E03D5/02—Special constructions of flushing devices, e.g. closed flushing system operated mechanically or hydraulically (or pneumatically) also details such as push buttons, levers and pull-card therefor
    • E03D5/09—Special constructions of flushing devices, e.g. closed flushing system operated mechanically or hydraulically (or pneumatically) also details such as push buttons, levers and pull-card therefor directly by the hand
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1148—Structural properties of the code parity-check or generator matrix
    • H03M13/118—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure
    • H03M13/1185—Parity check matrix structured for simplifying encoding, e.g. by having a triangular or an approximate triangular structure wherein the parity-check matrix comprises a part with a double-diagonal
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/02—High-level flushing systems
    • E03D1/14—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves
    • E03D2001/147—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves having provisions for active interruption of flushing

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Aviation & Aerospace Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 패리티 비트를 생성함에 있어서, 역행렬 연산이 필요 없고 전 행렬 영역에서 역-대입(back-substitution)이 가능한 블록 단위의 패리티 체크 행렬 생성 방법 및 장치와 그 기록 매체에 관한 것으로, 본 발명에 따른 방법은, 수직방향으로 저밀도 패리티 체크 행렬을 분할하고, 분할된 영역중에서 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하고, 생성된 이중 대각선 행렬을 토대로 수평방향으로 저밀도 패리티 체크 행렬을 분할하고, 저밀도 패리티 체크 행렬의 블록 단위의 열 웨이트가 동일하도록 저밀도 패리티 체크 행렬의 수직 방향 및 수평 방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 단계를 포함하여 좀더 용이하게 패리티 비트를 생성할 수 있는 패리티 체크 행렬을 제공할 수 있다.

Description

블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와 그 기록매체{Method and apparatus for generating low density parity check matrix by block and recording medium thereof}
도 1은 리차드슨의 방법에 의해 변환된 패리티 체크 행렬의 포맷을 나타낸 도면이다.
도 2는 기존의 블록단위의 저밀도 패리티 체크 행렬 예이다.
도 3은 저밀도 패리티 체크 코딩 또는 디코딩시 블록 단위의 저밀도 패리티 체크 행렬 H'와 코드워드 행렬 x간의 개념 도이다.
도 4는 본 발명에 따른 블록단위의 저밀도 패리티 체크 행렬 생성 방법의 동작 흐름도이다.
도 5a 내지 도 5d 는 본 발명에 따라 패리티 체크 행렬이 생성되는 과정을 도시한 예이다.
도 6은 도 4의 404 단계의 상세 흐름도이다.
도 7은 본 발명에서의 사이클 4 현상을 발생시키는 패리티 체크 행렬의 예시도이다.
도 8은 본 발명에서 이용되는 단위 행렬 블록, -1번째 음 시프트 행렬 블록 및 +1번째 양 시프트 행렬 블록의 예시도이다.
도 9는 본 발명에 따른 저밀도 패리티 체크 행렬 생성 장치의 기능 블록 도이다.
본 발명은 패리티 체크 행렬 생성 방법 및 장치에 관한 것으로서, 보다 상세하게는 패리티 비트 생성을 용이하게 하는 블록단위의 저밀도 패리티 체크 행렬을 생성하는 방법 및 장치에 관한 것이다.
에러 정정을 위한 부가 정보 생성 방법에 있어서, 저밀도 패리티 체크(Low Density Parity Check, 이하 LDPC라고 약함) 코딩 방법이 널리 사용되고 있다. 저밀도 패리티 체크 코딩이란 '0'과 '1'로 구성되고 '1'의 수가 '0'의 수보다 월등히 적은 저밀도 패리티 체크 행렬 H를 이용하여 패리티 비트를 생성하는 방법이다.
패리티 체크 행렬에서 각 행(row) 또는 열(column)에 포함된 1의 개수는 각각 행 차수(row degree) 및 열 차수(column degree)라 한다. 모든 행의 행 차수가 동일하거나 모든 열의 열 차수가 동일한 패리티 체크 행렬을 규칙적(regular) 패리티 체크 행렬이라 하고, 그렇지 않은 경우를 불규칙적(irregular) 패리티 체크 행렬이라 한다. 규칙적 패리티 체크 행렬에서 행 차수는 행 웨이트(row weight, Wr) 라고 하고, 열 차수는 열 웨이트(column weight, Wc)라고 한다.
LDPC 코딩을 이용한 패리티 비트 생성은 수학식 1에 의해 수행된다.
Figure 112005019222207-PAT00001
수학식 1에서 H는 m*n 패리티 체크 행렬이며, X 는 n*1의 코드 워드 행렬이다. X 는 (n-m)길이의 메시지 데이터 벡터 S와 m 길이의 패리티 비트 벡터 P로 구성된다. 따라서 메시지 데이터 벡터 길이(n-m) + 패리티 비트 벡터 길이(m) = n 이 된다.
이와 같은 LDPC 코딩의 기본 개념은 D.J. MacKay, "Good error-correction codes based on very sparse matrices," IEEE Trans. on Information Theory, vol. 45, no. 2, pp. 399-431, 1999에 개시되어 있으며, 이 문헌에 따르면, 패리티 비트는 가우스 소거법 등의 행렬 연산을 이용하여 수학식 1을 풀어서 생성될 수 있다. 그러나, LDPC 코딩의 경우 코드의 길이가 길고, 패리티 체크 행렬 H의 크기가 매우 크기 때문에, 가우스 소거법 등을 이용한 인코딩은 계산과정이 매우 복잡하다.
이를 해결하기 위하여, 패리티 체크 행렬을 다른 포맷으로 변환하는 방법이 개발되었다. 리차드슨(T.J. Richardson)의 효율적 인코딩 방법(efficient encoding)이 그것이다. 도 1은 리차드슨의 방법에 의해 변환된 패리티 체크 행렬의 포맷을 나타낸 도면이다.
리차드슨의 방법에 의하면 패리티 체크 행렬 H를 행 교환 및 열 교환함으로써 패리티 체크 행렬 H'로 변환한다. 변환된 패리티 체크 행렬 H'는 도 1에 나타낸 바와 같이, 우측 상단 대각부분(100)의 구성요소가 모두 0으로 구성되어야 한다. 즉 변환된 패리티 체크 행렬 H'는 A, B, C, D, E 및 T 영역(area)으로 구성되고, T 영역은 우측 상단 대각 부분(100)의 구성 요소가 모두 0 이다.
리차드슨의 방법에 의하면, 패리티 체크 행렬의 우측 상단 대각 부분(100)의 구성요소 t개가 모두 0이기 때문에 t개의 패리티 비트는 역-대입(back-substitution)에 의해 쉽게 구할 수 있으므로, 패리티 비트 생성이 용이하다. 그러나 m-t개의 패리티 비트를 구하기 위해선 여전히 역 행렬 연산이 필요하다. m-t개의 나머지 패리티 비트를 구하는 과정은 다음과 같다.
리차드슨의 방법에 의해 수학식 1 은 수학식 2 와 같이 변환된다.
Figure 112005019222207-PAT00002
수학식 2에서 S 는 메시지 데이터 벡터, P1, P2 는 각각 제 1 패리티 비트 백터 및 제 2 패리티 비트 벡터이다. 수학식 2 는 수학식 3 및 4의 행렬 방정식으로 표현된다.
AS + BP1 + TP2 = 0, CS + DP1 + EP2 = 0
(-ET-1A+C)S + (-ET-1B+D)P1 = (-ET-1A+C)S + φP1 = 0
수학식 4에서 리차드슨 행렬 φ는 (-ET-1B+D) 이다. 수학식 3 및 4를 연립하 여 풀면, 수학식 5와 6과 같이 제 1 패리티 비트 벡터 P1 및 제 2 패리티 비트 벡터 P2를 정의할 수 있다.
P1 = -(-ET-1B+D)-1(-ET-1A+C)S = -φ-1(-ET-1A+C)S
P2 = -T-1(AS+BP1)
위와 같은 방법에 의하면, t개의 패리티 정보는 역-대입 방법에 의해 쉽게 구할 수 있다하더라도 나머지 m-t 개의 패리티 정보는 역행렬 연산 즉 φ-1 을 계산하여야하므로 패리티 비트 생성이 용이하지 않다.
이는 기존의 블록단위의 저밀도 패리티 체크 행렬을 이용하는 경우에도 마찬가지이다. 도 2는 행과 열에 일정한 개수의 1을 포함하는 블록 b 단위의 저밀도 패리티 체크 행렬 예이다. 도 2는 단위 행렬 블록을 이용하여 T영역에 하나의 대각선 행렬을 형성하고, A, C, B, D, E 영역에 단위 행렬과 시프트 행렬을 랜덤하게 배치하고 있다.
따라서, T영역에 포함된 블록들에 대응되는 패리티 비트는 역-대입(back-substitution)에 의해 쉽게 구할 수 있으나 갭(gap)으로 정의되는 E영역의 블록들은 단위 행렬 블록과 시프트 행렬 블록이 랜덤하게 배치되므로, E영역과 D영역의 블록들에 대응되는 패리티 비트를 구하기 위해선 여전히 역행렬 연산 φ-1을 계산하여야 하므로 패리티 비트 생성이 용이하지 않다.
따라서 본 발명은 전술한 문제점을 해결하기 위해 안출된 것으로서, 패리티 비트를 생성함에 있어서, 역행렬 연산이 필요 없고 전 행렬 영역에서 역-대입(back-substitution)이 가능한 블록 단위의 패리티 체크 행렬 생성 방법 및 장치와 그 기록 매체를 제공하고자 한다.
상기와 같은 목적을 달성하기 위해, 본 발명은, a)제 1 패리티 비트 벡터와 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계;b)상기 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 단계; c)상기 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계; d)상기 저밀도 패리티 체크 행렬의 블록단위의 열 웨이트가 동일하도록, 상기 저밀도 패리티 체크 행렬의 수직방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 단계를 포함하는 방법을 제공한다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 제 1 패리티 비트 벡터 및 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행 렬의 영역을 분할하는 제 1 영역 분할부; 상기 저밀도 패리티 체크 행렬의 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 이중 대각선 행렬 블록 생성부; 상기 이중 대각선 행렬 블록 생성부에 의해 생성된 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬 영역을 분할하는 제 2 영역 분할부; 및 상기 저밀도 패리티 체크 행렬의 블록 단위의 열 웨이트가 동일하도록 상기 저밀도 패리티 체크 행렬의 수직 방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 블록 단위 행렬 생성부를 포함하는 장치를 제공한다.
상기와 같은 목적을 달성하기 위해, 본 발명은, 블록 단위의 패리티 체크 행렬 생성 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체에 있어서, 상기 방법은, a)제 1 패리티 비트 벡터와 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계; b)상기 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 단계; c)상기 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계; 및 d)상기 저밀도 패리티 체크 행렬의 블록단위의 열 웨이트가 동일하도록, 상기 저밀도 패리티 체크 행렬의 수직방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 단계를 포함하는 기록매체를 제공한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시 예를 상세 히 설명한다.
도 3은 블록단위의 저밀도 패리티 체크 코딩 또는 디코딩 시, 수학식 2에 의해 정의된 패리티 체크 방정식에서의 저밀도 패리티 체크 행렬 H'(300)와 코드워드 행렬 x(310)의 개념도이다.
도 3을 참조하면, 패리티 체크 행렬 H'(300)는 m*n이며, 코드 워드 행렬 x(310)는 n*1이다. 코드 워드 행렬 x(310)는 (n-m)길이의 메시지 데이터 벡터 S와 m1 길이의 패리티 비트 벡터 P1, m2길이의 패리티 비트 벡터 P2 로 구성된다. 따라서 메시지 데이터 벡터 길이(n-m) + 제 1 패리티 비트 벡터 길이(m1) + 제 2 패리티 비트 벡터 길이(m2) = n 이고, m1 + m2 = m이다. 도 3에 알 수 있는 바와 같이 저밀도 패리티 체크 행렬 H'(300)의 A, C, B, D, T, 및 E영역은 메시지 데이터 벡터 길이, 제 1 패리티 비트 벡터 길이 및 제 2 패리티 비트 벡터 길이에 의해 결정될 수 있다.
도 4는 본 발명에 따른 블록단위의 저밀도 패리티 체크 행렬 생성 방법의 동작 흐름도이다. 도 4를 참조하면, 도 3에 도시된 제 1 패리티 비트 벡터 P1의 길이 m1과 제 2 패리티 비트 벡터 P2의 길이 m2를 토대로 저밀도 패리티 체크 행렬 H'의 영역을 수직방향으로 분할한다(401). 이에 따라 도 3의 저밀도 패리티 체크 행렬 H'(300)는 도 5(a)에 도시된 바와 같이 (501)과 (502)지점에서 수직방향으로 3등분된다. (501)지점은 제 2 패리티 비트 벡터 P2의 길이 m2에 의해 결정되고, (502)지점은 제 1 패리티 비트 벡터 P1의 길이 m1에 의해 결정될 수 있다. 그러나, (501) 지점은 제 2 패리티 비트 벡터 P2의 길이 m2와 제 1 패리티 비트 벡터 P1의 길이 m1중 하나에 의해 결정되도록 구현될 수 있고, (502)지점은 제 1 패리티 비트 벡터 P1의 길이 m1과 메시지 데이터 벡터 S의 길이 (n-m)중 하나에 의해 결정되도록 구현될 수 있다.
다음 제 2 패리티 비트 벡터 P2에 대응되는 영역(503)의 상부에 도 5(b)에 도시된 바와 같이 이중 대각선 행렬(504)이 배치되도록 블록 단위의 행렬을 생성한다(402). 이 때, 블록단위의 이중 대각선 행렬(504)의 상단부(505)의 구성 요소 블록은 모두 영(0) 행렬 블록을 생성한다. 이중 대각선 행렬(504)은 단위 행렬 블록을 이용하여 생성할 수 있다. 그러나 이중 대각선 행렬(504)은 상위 대각선 행렬에 단위 행렬 블록이 배치되고, 하위 대각선 행렬에 시프트 행렬 블록이 배치되도록 블록 단위의 행렬을 생성할 수 있다.
제 402 단계에서 생성된 이중 대각선 행렬(504)을 토대로 저밀도 패리티 체크 행렬 H'을 도 5(c)에 도시된 (506)지점에서 수평방향으로 분할한다(403). 이에 따라 저밀도 패리티 체크 행렬 H'는 도 3의 (300)와 같이 메시지 데이터 벡터 S에 대응되는 A 및 C영역과 제 1 패리티 비트 벡터 P1에 대응되는 B 및 D 영역과 제 2 패리티 비트 벡터 P2에 대응되는 T 및 E 영역으로 분할된다. A영역은 메시지 데이터 벡터 S에 대응되는 상부 영역이고, C영역은 메시지 데이터 벡터 S에 대응되는 하부 영역으로 정의할 수 있다. B영역은 제 1 패리티 비트 벡터 P1에 대응되는 상부 영역이고, D영역은 제 1 패리티 비트 벡터 P1에 대응되는 하부 영역으로 정의할 수 있다. T영역은 제 2 패리티 비트 벡터 P2에 대응되는 상부 영역으로 정의할 수 있고, E영역은 제 2 패리티 비트 벡터 P2에 대응되는 하부 영역으로 정의할 수 있다.
이와 같이 6개의 영역으로 분할되면, 분할된 A, C, B, D, E 영역이 사이클 4 조건, 사전에 설정된 열 웨이트 조건 및 리차드슨 행렬 φ에 대한 조건을 만족하도록 블록 단위의 행렬을 생성한다(404).
도 6은 도 4의 제 404 단계의 상세 흐름도이다. 도 6을 참조하여, 저밀도 패리티 체크 행렬 H'의 A, C, B, D, E 영역에서의 블록 단위 행렬 생성과정을 설명하면 다음과 같다.
먼저, E 영역에서 도 5(d)에 도시된 바와 같이 단위 행렬 블록, 시프트 행렬 블록 및 영 행렬 블록이 배치되도록 블록 단위 행렬을 생성한다(601). 도 5(d)에 도시된 E영역을 통해 알 수 있는 바와 같이 E영역은 최우측 블록 단위 열에 단위 행렬 블록이 배치되고, 상기 최우측 블록 단위 열을 제외한 영역에서 단위 행렬 블록과 시프트 행렬 블록중 하나와 영 행렬 블록이 수직 방향 및 수평방향으로 교번하여 배치되도록 블록 단위 행렬을 생성한다. 도 5(d)에서 이용한 시프트 행렬 블록은 +1번째 양 시프트 행렬 블록이다. +1번째 양 시프트 행렬 블록은 도 8에 도시된 바와 같이 단위 행렬 (801)에 포함된 1의 위치를 (803)과 같이 우측으로 1 칸씩 시프트 한 행렬 블록이다.
B영역에서 도 5(d)에 도시된 바와 같이 시프트 행렬 블록, 단위 행렬 블록, 및 영 행렬 블록이 배치되도록 블록단위 행렬을 생성한다(602). 즉, 최상위 블록 단위 행은 단위 행렬 블록과 시프트 행렬 블록이 수평방향으로 교번하여 배치되고, 상기 최상위 블록 단위 행에서 시프트 행렬 블록이 배치된 열의 소정 위치에 시프트 행렬 블록이 배치되도록 블록 단위 행렬을 생성한다. 도 5(d)에서 상기 소정 위치는 최하단의 직상 블록의 위치에 해당된다. B영역에서의 시프트 행렬은 -1번째 음 시프트 행렬 블록을 사용한다. -1번째 음 시프트 행렬은 도 8에 도시된 (802)와 같이 단위 행렬을 좌측으로 1칸씩 시프트 한 행렬 블록이다.
D영역에서 도 5(d)에 도시된 바와 같이 시프트 행렬 블록, 단위 행렬 블록 및 영 행렬 블록이 배치되도록 블록단위 행렬을 생성한다(603). 즉, 최하위 블록 단위 행은 단위 행렬 블록이 배치되고, D영역에서의 최하위 블록 단위 행에서 최좌측에 위치한 블록의 직상 블록에 시프트 행렬 블록이 배치되도록 블록 단위의 행렬을 생성한다. D영역에서 사용된 시프트 행렬 블록은 +1번째 양 시프트 행렬 블록이다.
그 다음, A 및 C영역에서 사이클 4 조건을 만족하도록 A 및 C 영역에 이미 생성된 행렬 블록의 타입을 체크하면서 블록 단위 행렬을 순차적으로 생성한다(604). 상기 사이클 4 조건은 도 7에 도시된 바와 같이 단위 행렬 블록(701, 702, 703, 704)의 위치가 사각형 형태를 이루는 사이클 4 현상을 방지할 수 있도록 블록 단위 행렬을 배치하는 것이다. 상기 사이클 4 현상이 발생될 경우에 정상적인 패리티 비트 체크 코딩 및 디코딩을 기대할 수 없기 때문이다. 상기 단위 행렬 블록 (701)의 위치가 예를 들어, (2, 2)번째 블록의 위치에 해당되면, 단위 행렬 블록 (702)의 위치는 (2, 8)번째 블록의 위치에 해당되고, 단위 행렬 블록 (703)의 위치는 (4, 2)번째 블록의 위치에 해당되고, 단위 행렬 블록 (704)의 위치는 (4, 8)번 째 블록의 위치에 해당될 수 있다.
도 6에서의 상기 E, B, D 영역에 대한 블록단위 행렬 생성 순서는 변경될 수 있다. 또한, E, B, D 영역에서의 영 행렬, 단위 행렬 및 시프트 행렬의 위치는 E, B, T, D 영역에서 사이클 4 현상을 방지하는 조건, 리차드슨 행렬 φ가 단위 행렬이 되는 조건 및 열 웨이트(Wc)가 동일한 조건을 만족하도록 사전에 결정된 것이다.
또한, 패리티 체크 행렬에 대한 열 웨이트(Wc)가 동일한 조건을 만족하도록, 상기 A, C영역에서의 블록 단위 행렬을 생성한다. A, C영역에서의 블록 단위 행렬 생성은 B, D, E, T 영역에서의 블록 단위 행렬 생성 후 수행된다. 도 5(d)는 열 웨이트가 3인 경우이다. B, D, E, T 영역에서 이용되는 시프트 행렬 블록은 +P번째 양 시프트 행렬 블록 또는 -P번째 음 시프트 행렬 블록을 이용할 수 있다. +P번째 양 시프트 행렬 블록은 단위 행렬 블록에서의 1의 위치를 우측으로 P칸 이동시킨 행렬 블록이고, -P번째 음 시프트 행렬 블록은 단위 행렬 블록에서의 1의 위치를 좌측으로 P칸 이동시킨 행렬 블록이다.
이에 따라 도 5(d)에 도시된 바와 같은 패리티 체크 행렬이 생성될 수 있다. 도 5(d)의 B, D, E, T 영역내의 블록에 기재되어 있는 숫자 "0"은 시프트가 이루어지지 않은 단위 행렬 블록을 나타내고, "-1"은 음 시프트가 이루어진 행렬 블록을 나타내고, "+1"은 양 시프트가 이루어진 행렬 블록을 나타낸다. 도 5(d)에서 bM1=m1이고, bM2=m2이고, b는 1블록의 길이이다. 아무런 표시가 되어 있지 않은 블록은 영 행렬 블록을 나타낸다.
도 9는 본 발명에 바람직한 실시 예에 따른 패리티 체크 행렬 생성 장치의 기능 블록도이다.
제 1 영역 분할부(901)는 사전에 설정된 패리티 체크 행렬 영역을 수직 방향으로 분할한다. 즉, 입력되는 제 1 패리티 비트 벡터 길이와 제 2 패리티 비트 벡터 길이를 이용하여 도 5(a)에 도시된 바와 같이 사전에 설정된 패리티 체크 행렬 영역을 수직 방향으로 분할한다. 그러나, 도 4에서 언급한 바와 같이 메시지 데이터 벡터 길이와 제 1 패리티 비트 벡터 길이중 하나를 이용하여 (502)지점을 결정하고, 제 1 패리티 비트 벡터 길이와 제 2 패리티 비트 벡터 길이중 하나를 이용하여 (501) 지점을 결정하여 패리티 체크 행렬 영역을 수직 방향으로 분할할 수 있다.
이중 대각선 행렬 블록 생성부(902)는 제 1 영역 분할부(901)에서 수직방향으로 분할된 패리티 체크 행렬에서 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성한다. 즉, 도 4의 제 402 단계에서 설명한 바와 같이 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성한다.
제 2 영역 분할부(903)는 이중 대각선 행렬 블록 생성부(902)에 의해 생성된 이중 대각선 행렬 블록을 토대로 패리티 체크 행렬을 수평방향으로 분할한다. 이에 따라 패리티 체크 행렬 블록은 도 5(c)에 도시된 바와 같이 6개의 영역으로 분할된다.
블록 단위 행렬 생성부(904)는 B, D, E, T 영역에 대해 패리티 체크 행렬의 열 웨이트가 동일한 조건, 사이클 4 현상을 방지하는 조건 및 리차드슨 행렬 φ가 단위 행렬이 되는 조건을 만족하도록 사전에 설정된 블록 단위 행렬 타입 정보 및 위치 정보를 토대로 상기 B, D, E, T 영역에서의 블록단위 행렬을 생성한다. 즉, B, D, E, T 영역이 8×8블록이면, 도 5(d)에 도시된 바와 같이 행렬 블록이 생성되도록 사전에 설정된 블록의 위치와 그에 대응되는 행렬 블록의 타입 정보를 토대로 블록 단위 행렬 생성부(904)는 블록 단위 행렬을 생성한다. 예를 들어 T 영역의 이중 대각선 행렬이 배치되는 블록 위치와 그에 대응되는 행렬 블록의 타입 정보가 단위 행렬 블록으로 설정되면, 이중 대각선 행렬이 배치되는 블록 위치에서 블록 단위 행렬 생성부(904)는 단위 행렬 블록을 생성한다.
또한, 블록 단위 행렬 생성부(904)는 A영역 및 C영역에 대해 패리티 체크 행렬의 열 웨이트가 동일한 조건, 사이클 4 현상을 방지하는 조건을 만족하도록, A영역 및 C 영역에서 이전에 생성된 블록단위 행렬의 타입을 체크하면서 블록단위 행렬을 생성한다. 이에 따라 블록 단위 행렬 생성부(904)는 도 5(d)에 도시된 바와 같은 블록단위의 저밀도 패리티 체크 행렬이 생성된다. 도 5(d)에서 알 수 있는 바와 같이 E 영역 최우측 열에 단위 행렬 블록이 배치되므로, 패리티 체크 행렬의 전 영역에 대해 역-대입이 가능하다.
이와 같이 생성되는 패리티 체크 행렬을 이용할 경우에, 제 1 패리티 비트 벡터 및 제 2 패리티 비트 벡터는 수학식 7 및 수학식 8과 같이 정의할 수 있다.
P1 = -(-ET-1A+C)S
P2 = -T-1(AS+BP1)
수학식 7에서 알 수 있는 바와 같이 본 발명에 의하면 역행렬 연산 φ-1을 계산할 필요가 없다.
한편, 본 발명에 따른 패리티 체크 행렬 생성 방법은 컴퓨터 프로그램으로 작성 가능하다. 상기 프로그램을 구성하는 코드들 및 코드 세그먼트들은 당해 분야의 컴퓨터 프로그래머에 의하여 용이하게 추론될 수 있다. 또한, 상기 프로그램은 컴퓨터가 읽을 수 있는 정보저장매체(computer readable media)에 저장되고, 컴퓨터에 의하여 읽혀지고 실행됨으로써 패리티 체크 행렬 생성 방법을 구현한다. 상기 정보저장매체는 자기 기록매체, 광 기록매체, 및 캐리어 웨이브 매체를 포함한다.
이제까지 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시 예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
전술한 바와 같이 본 발명에 따르면, 패리티 비트를 생성할 때, 역 행렬 연산이 필요하지 않고 패리티 체크 행렬의 전 영역에 대해 역 대입이 가능하므로, 보다 용이하게 패리티 비트를 생성하는 것이 가능하다.

Claims (15)

  1. 블록 단위의 저밀도 패리티 체크 행렬 생성 방법에 있어서,
    a)제 1 패리티 비트 벡터와 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계;
    b)상기 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 단계;
    c)상기 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계;
    d)상기 저밀도 패리티 체크 행렬의 블록단위의 열 웨이트가 동일하도록, 상기 저밀도 패리티 체크 행렬의 수직방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 단계를 포함하는 방법.
  2. 제 1 항에 있어서, 상기 b)단계는 단위 행렬 블록을 이용하여 상기 이중 대각선 행렬이 배치되도록 상기 블록단위의 행렬을 생성하는 것을 특징으로 하는 방법.
  3. 제 1 항에 있어서, 상기 b)단계는,
    b1)상기 이중 대각선 행렬의 상위 대각선 행렬에 단위 행렬 블록이 배치되도록 상기 블록 단위의 행렬을 생성하는 단계; 및
    b2)상기 이중 대각선 행렬의 하위 대각선 행렬에 시프트 행렬 블록이 배치되도록 상기 블록 단위의 행렬을 생성하는 단계를 포함하는 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 d)단계는,
    상기 상부에 대응되는 영역이외의 상기 저밀도 패리티 체크 행렬의 분할된 영역이 블록단위의 사이클 4 현상이 방지되도록, 단위 행렬 블록과 시프트 행렬 블록 및 영 행렬 블록의 위치를 결정하고, 상기 결정된 위치를 토대로 상기 블록 단위의 행렬을 생성하는 것을 특징으로 하는 방법.
  5. 제 4 항에 있어서, 상기 d)단계는,
    상기 저밀도 패리티 체크 행렬에서 상기 제 1 패리티 비트 벡터와 상기 제 2 패리티 비트 벡터에 대응되는 분할된 영역에 대한 리차드슨 행렬(φ)이 단위 행렬이 되도록, 상기 분할된 영역에서의 단위 행렬 블록, 시프트 행렬 블록 및 영 행렬 블록의 위치를 결정하고, 상기 결정된 위치를 토대로 상기 블록 단위의 행렬을 생성하는 것을 특징으로 하는 방법.
  6. 제 4 항에 있어서, 상기 d)단계는,
    d1)상기 분할된 영역중에서 상기 상부에 대응되는 하부 영역에서, 최우측 블록 단위 열에 단위 행렬 블록이 배치되고, 상기 하부 영역에서 상기 최우측 블록 단위 열을 제외한 영역에서 단위 행렬 블록과 시프트 행렬 블록중 하나와 영 행렬 블록이 수직 방향 및 수평방향으로 교번하여 배치되도록 상기 블록단위의 행렬을 생성하는 단계;
    d2)상기 분할된 영역중에서 상기 제 1 패리티 비트 벡터에 대응되는 상부 영역에서 최상위 블록 단위 행은 단위 행렬 블록과 시프트 행렬 블록이 수평방향으로 교번하여 배치되고, 상기 최상위 블록 단위 행에서 시프트 행렬 블록이 배치된 열의 소정 위치에 시프트 행렬 블록이 배치되도록 상기 블록단위의 행렬을 생성하는 단계;
    d3)상기 분할된 영역중에서 상기 제 1 패리티 비트 벡터에 대응되는 상부에 대응되는 하부 영역에서 최하위 블록 단위 행은 단위 행렬 블록이 배치되고, 상기 최하위 블록 단위 행에서 최좌측에 위치한 블록의 직상 블록에 시프트 행렬 블록이 배치되도록 상기 블록단위의 행렬을 생성하는 단계; 및
    d4)상기 분할된 영역중에서 메시지 데이터 벡터에 대응되는 영역에서 상기 블록 단위의 사이클 4 현상을 방지하기 위하여, 이미 생성된 행렬 블록의 타입을 체크하면서 블록단위의 행렬을 생성하는 단계를 포함하는 방법.
  7. 제 6 항에 있어서, 상기 시프트 행렬은 +p번째 양 시프트 행렬 블록과 -p번째 음 시프트 행렬 블록중 하나인 것을 특징으로 하는 방법.
  8. 제 7 항에 있어서, 상기 p는 1의 값을 갖는 것을 특징으로 하는 방법.
  9. 제 6 항에 있어서, 상기 d2)단계에서 이용되는 시프트 행렬 블록은 +p번째 양 시프트 행렬 블록이고, 상기 d3)단계에서 이용되는 시프트 행렬 블록은 -p번째 음 시프트 행렬 블록이고, 상기 d4)단계에서 이용되는 시프트 행렬 블록은 +p번째 양 시프트 행렬 블록인 것을 특징으로 하는 방법.
  10. 블록 단위의 저밀도 패리티 체크 행렬 생성 장치에 있어서,
    제 1 패리티 비트 벡터 및 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 제 1 영역 분할부;
    상기 저밀도 패리티 체크 행렬의 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 이중 대각선 행렬 블록 생성부;
    상기 이중 대각선 행렬 블록 생성부에 의해 생성된 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬 영역을 분할하는 제 2 영역 분할부; 및
    상기 저밀도 패리티 체크 행렬의 블록 단위의 열 웨이트가 동일하도록 상기 저밀도 패리티 체크 행렬의 수직 방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 블록 단위 행렬 생성부를 포함하는 장치.
  11. 제 10 항에 있어서, 상기 이중 대각선 행렬 블록 생성부는,
    단위 행렬 블록을 이용하여 상기 이중 대각선 행렬이 배치되도록 상기 블록 단위의 행렬을 생성하는 것을 특징으로 하는 장치.
  12. 제 10 항에 있어서, 상기 이중 대각선 행렬 블록 생성부는,
    상기 이중 대각선 행렬중 상위 대각선 행렬은 단위 행렬 블록이 배치되고, 상기 이중 대각선 행렬중 하위 대각선 행렬은 시프트 행렬 블록이 배치되도록 블록단위의 행렬을 생성하는 것을 특징으로 하는 장치.
  13. 제 11 항 또는 제 12 항에 있어서, 상기 블록 단위 행렬 생성부는 상기 분할된 영역중에서 상기 제 1 패리티 비트 벡터와 제 2 패리티 비트 벡터에 대응되는 영역에서 블록단위의 사이클 4 현상이 방지되고, 리차드슨 행렬(φ)이 단위 행렬이 되도록 사전에 설정된 블록단위 행렬 타입 정보와 위치 정보를 토대로 블록 단위의 행렬을 생성하는 것을 특징으로 하는 장치.
  14. 제 13 항에 있어서, 상기 블록 단위 행렬 생성부는 상기 분할된 영역중에서 메시지 데이터 벡터에 대응되는 영역에서 상기 블록 단위의 사이클 4 현상을 방지하기 위하여, 상기 분할된 영역에서 이미 생성된 행렬 블록의 타입을 체크하면서 블록단위의 행렬을 생성하는 것을 특징으로 하는 장치.
  15. 블록 단위의 저밀도 패리티 체크 행렬 생성 방법을 컴퓨터에서 실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록 매체에 있어서,
    상기 방법은,
    a)제 1 패리티 비트 벡터와 제 2 패리티 비트 벡터의 길이를 토대로 수직방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계;
    b)상기 분할된 영역중 상기 제 2 패리티 비트 벡터에 대응되는 영역의 상부에 이중 대각선 행렬이 배치되도록 블록 단위의 행렬을 생성하는 단계;
    c)상기 이중 대각선 행렬을 토대로 수평방향으로 상기 저밀도 패리티 체크 행렬의 영역을 분할하는 단계; 및
    d)상기 저밀도 패리티 체크 행렬의 블록단위의 열 웨이트가 동일하도록, 상기 저밀도 패리티 체크 행렬의 수직방향 및 수평방향으로 분할된 영역에 포함되는 블록 단위 행렬을 생성하는 단계를 포함하는 기록매체.
KR1020050030741A 2005-04-13 2005-04-13 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체 Withdrawn KR20060108959A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050030741A KR20060108959A (ko) 2005-04-13 2005-04-13 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체
US11/298,825 US7480845B2 (en) 2005-04-13 2005-12-12 Method and apparatus for generating block-based low-density parity check matrix and recording medium having recorded thereon code for implementing the method
EP06732811A EP1869776A1 (en) 2005-04-13 2006-04-05 Method and apparatus for generating block-based low-density parity check matrix and recording medium having recorded thereon code for implementing the method
JP2008506365A JP2008536437A (ja) 2005-04-13 2006-04-05 ブロック単位の低密度パリティチェック行列の生成方法及び装置、並びにその記録媒体
PCT/KR2006/001244 WO2006109951A1 (en) 2005-04-13 2006-04-05 Method and apparatus for generating block-based low-density parity check matrix and recording medium having recorded thereon code for implementing the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030741A KR20060108959A (ko) 2005-04-13 2005-04-13 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체

Publications (1)

Publication Number Publication Date
KR20060108959A true KR20060108959A (ko) 2006-10-19

Family

ID=37087203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030741A Withdrawn KR20060108959A (ko) 2005-04-13 2005-04-13 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체

Country Status (5)

Country Link
US (1) US7480845B2 (ko)
EP (1) EP1869776A1 (ko)
JP (1) JP2008536437A (ko)
KR (1) KR20060108959A (ko)
WO (1) WO2006109951A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851974B1 (ko) * 2006-06-28 2008-08-12 삼성전자주식회사 정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및정보 복호 방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070198905A1 (en) * 2006-02-03 2007-08-23 Nokia Corporation Transmitter for a communications network
US7913149B2 (en) * 2006-12-20 2011-03-22 Lsi Corporation Low complexity LDPC encoding algorithm
US8473824B1 (en) * 2008-09-08 2013-06-25 Marvell International Ltd. Quasi-cyclic low-density parity-check (QC-LDPC) encoder
KR101481431B1 (ko) * 2008-12-08 2015-01-12 삼성전자주식회사 저밀도 패리티 검사 행렬 재배열 방법 및 이를 이용하는 장치
US8495450B2 (en) * 2009-08-24 2013-07-23 Samsung Electronics Co., Ltd. System and method for structured LDPC code family with fixed code length and no puncturing
US8560911B2 (en) * 2009-09-14 2013-10-15 Samsung Electronics Co., Ltd. System and method for structured LDPC code family
US8971261B2 (en) 2010-06-02 2015-03-03 Samsung Electronics Co., Ltd. Method and system for transmitting channel state information in wireless communication systems
US8732565B2 (en) 2010-06-14 2014-05-20 Samsung Electronics Co., Ltd. Method and apparatus for parallel processing in a gigabit LDPC decoder
US9634693B2 (en) 2010-08-12 2017-04-25 Samsung Electronics Co., Ltd Apparatus and method for decoding LDPC codes in a communications system
CN102624402B (zh) * 2012-04-01 2015-03-18 深圳市统先科技股份有限公司 一种ldpc译码器
US9325348B2 (en) * 2013-04-24 2016-04-26 Pronet Labs Ltd. Method and system of intelligent error correction for hardware data storages
US9577672B2 (en) * 2014-07-18 2017-02-21 Storart Technology Co., Ltd. Low density parity-check code decoder and decoding method thereof
CN108111174B (zh) * 2016-11-25 2020-09-11 华为技术有限公司 一种ldpc码发送方法、接收方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6567465B2 (en) * 2001-05-21 2003-05-20 Pc Tel Inc. DSL modem utilizing low density parity check codes
EP1528086B1 (en) * 2002-07-17 2016-02-24 DNP Fine Chemicals Co., Ltd. Oil-based ink composition for ink-jet recording
US6961888B2 (en) * 2002-08-20 2005-11-01 Flarion Technologies, Inc. Methods and apparatus for encoding LDPC codes
KR100502609B1 (ko) 2002-11-21 2005-07-20 한국전자통신연구원 Ｌｄｐｃ 코드를 이용한 부호화기 및 부호화 방법
KR100809619B1 (ko) 2003-08-26 2008-03-05 삼성전자주식회사 이동 통신 시스템에서 블록 저밀도 패러티 검사 부호부호화/복호 장치 및 방법
US7376883B2 (en) 2003-10-27 2008-05-20 The Directv Group, Inc. Method and system for providing long and short block length low density parity check (LDPC) codes
US7752521B2 (en) * 2004-10-12 2010-07-06 Nortel Networks Limited Low density parity check (LDPC) code

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100851974B1 (ko) * 2006-06-28 2008-08-12 삼성전자주식회사 정보 부호화 장치, 정보 복호 장치, 정보 부호화 방법 및정보 복호 방법

Also Published As

Publication number Publication date
JP2008536437A (ja) 2008-09-04
EP1869776A1 (en) 2007-12-26
US7480845B2 (en) 2009-01-20
WO2006109951A1 (en) 2006-10-19
US20060236191A1 (en) 2006-10-19

Similar Documents

Publication Publication Date Title
JP3772168B2 (ja) エラー訂正符号化装置、エラー訂正符号化方法、及びその方法を実現するためのプログラムを記録したコンピュータで読み取られる記録媒体
US6856263B2 (en) Systems and processes for decoding chain reaction codes through inactivation
KR20060108959A (ko) 블록단위의 저밀도 패리티 체크 행렬 생성 방법 및 장치와그 기록매체
KR101789959B1 (ko) 구조적 ldpc의 인코딩 방법, 디코딩 방법, 인코딩 장치 및 디코딩 장치
JP2004236313A (ja) 低密度付加情報発生用マトリックスを用いたパリティ情報生成方法及びその装置
US20110103519A1 (en) Systems and processes for decoding chain reaction codes through inactivation
US8438448B2 (en) Decoding method and device for low density generator matrix codes
JP2007166605A (ja) パリティ検査行列、パリティ検査行列の生成方法、エンコーディング方法及びエラー訂正装置
JP2008516546A (ja) 低密度パリティチェック行列の生成方法及び装置
EP1589664A1 (en) Method of converting parity check matrix for low density parity check coding
CN103532570B (zh) 一种准随机ldpc卷积码的构造方法及编码器设计
KR100837730B1 (ko) 사전에 지정한 패리티를 검사한 결과를 이용해 ｌｄｐｃ코드를 부호화하는 방법
US20060195761A1 (en) Method of generating low-density parity check matrix and method of generating parity information using the low-density parity check matrix
KR20080075591A (ko) 순환 행렬을 이용한 리차드슨 엘디피씨 부호화 알고리즘기반의 고속 부호화 방법
KR100950186B1 (ko) 복구된 심볼들의 비활성화를 통한 연쇄 반응 코드들의디코딩

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050413

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid