KR20070118005A

KR20070118005A - 반도체장치

Info

Publication number: KR20070118005A
Application number: KR1020070054303A
Authority: KR
Inventors: 히로키 뎀보
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2006-06-09
Filing date: 2007-06-04
Publication date: 2007-12-13
Anticipated expiration: 2027-06-04
Also published as: KR101388156B1; US20070297214A1

Abstract

안티콜리젼 동작시의 소비 전력을 저감하는 반도체장치를 제안하는 것을 과제로 한다. 연산 회로, 기억장치, 및 외부와의 신호의 송수신을 행하기 위한 회로를 가지고, 연산 회로는, 중앙처리장치, 콘트롤러를 가지고, 중앙처리장치는, 콘트롤러를 사용하여, 외부에의 신호의 송신시에 있어서의 소비 전력의 저감을 행하기 위한 프로그램을 실행하는 반도체장치이다. 상기 프로그램은, 복수의 루틴을 가지는 구성으로 한다. 대표적으로는, 코맨드 판단 루틴, ＵＩＤ 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 소비 전력 저감 루틴, N 슬롯 카운터 루틴 등이 있다.

반도체장치, 안티콜리젼, 소비 전력 저감, 코맨드 판단 루틴, ＵＩＤ 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 소비 전력 저감 루틴, N 슬롯 카운터 루틴

Description

반도체장치{SEMICONDUCTOR DEVICE}

도 1은 본 발명의 반도체장치의 구성을 설명하는 도면이다.

도 2는 본 발명의 반도체장치의 구성의 일부를 설명하는 도면이다.

도 3은 본 발명의 반도체장치가 수신하는 데이터의 구성을 설명하는 도면이다.

도 4는 본 발명의 반도체장치가 실행하는 루틴을 설명하는 도면이다.

도 5는 본 발명의 반도체장치가 실행하는 루틴을 설명하는 도면이다.

도 6은 본 발명의 반도체장치가 실행하는 루틴을 설명하는 도면이다.

도 7은 본 발명의 반도체장치가 실행하는 루틴을 설명하는 도면이다.

도 8은 본 발명의 반도체장치가 실행하는 루틴을 설명하는 도면이다.

도 9는 본 발명의 반도체장치의 구성을 설명하는 평면도 및 단면도이다.

도 10은 본 발명의 반도체장치에 적용가능한 안테나의 구성을 설명하는 평면도이다.

도 11은 본 발명의 반도체장치의 구성을 설명하는 평면도이다

도 12는 본 발명의 반도체장치의 사용 형태를 설명하는 평면도이다.

도 13은 종래의 반도체장치의 구성을 설명하는 도면이다.

도 14는 본 발명의 반도체장치가 실행하는 루틴의 구체적인 예를 설명하는 도면이 다.

도 15는 본 발명의 반도체장치가 실행하는 루틴의 구체적인 예를 설명하는 도면이다.

도１６은 본 발명의 반도체장치가 실행하는 루틴의 구체적인 예를 설명하는 도면이다.

도１７은 본 발명의 반도체장치의 타이밍 차트를 설명하는 도면이다.

도１８은 본 발명의 반도체장치가 타이밍 차트를 설명하는 도면이다.

본 발명은 반도체장치에 관한 것이다. 본 발명은 특히 외부와의 신호의 송수신을 행하는 반도체장치, 소위 ＲＦＩＤ(ＲａｄｉｏＦｒｅｑｕｅｎｃｙＩｄｅｎｔｉｆｉｃａｔｉｏｎ)용 ＩＣ칩(ＩＤ칩, ＩＣ 태그, ＩＤ 태그, ＲＦ 태그, 무선 태그, 전자 태그, 트랜스폰더라고도 한다)에 관한 것이다.

이때, 여기에서 말하는 반도체장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키는 것으로 한다.

컴퓨터 기술의 발전이나, 화상인식 기술의 향상에 의해, 바코드 등의 매체를 사용한 정보인식이 널리 보급되어, 상품 데이터의 인식 등에 이용되고 있다. 금후에는 더욱 다량의 정보인식이 실시될 것으로 예상된다. 한편으로, 바코드에 의한 정보 판독 등에서는, 바코드 리더가 바코드와의 접촉을 필요로 하는 것이나, 바코드에 기록되는 정보량을 그다지 많게 할 수 없다고 하는 결점이 있어, 비접촉의 정보인식 및 매체의 기억 용량 증대가 기대되고 있다.

이러한 요망으로부터, 비접촉형의 ＲＦＩＤ용 ＩＣ칩 (이하, ＩＣ칩이라고 한다), 및 리더/라이터 장치(질문기라고도 한다. 이하, 리더 라이터라고 한다)가 개발되고 있다. ＩＣ칩이란 ＩＣ칩 내의 메모리 회로에 필요한 정보를 기억하고, 비접촉 수단, 일반적으로는 무선수단을 사용하여, 리더 라이터에 의해 내부의 정보를 판독하는 것이다. 이러한 ＩＣ칩에 기억된 정보를 판독하는 정보처리장치의 실용화에 의해, 상품유통 등의 간소화, 저비용화, 높은 시큐리티의 확보가 가능하게 될 것으로 기대되고 있다.

최근, 상품관리 태그, 재고관리 태그 등, 유통의 효율화가 필요하게 되는 분야를 대상으로, 비접촉으로 데이터의 교환을 행할 수 있는 ＩＣ칩을 탑재한 태그의 보급이 시작되고 있다. 이러한 ＩＣ칩을 탑재한 태그는, 데이터의 교환을 행할 때에 사용하는 주파수대에 적응한 형상의 안테나를 거쳐서, 외부의 기기와 비접촉으로 데이터의 읽고 쓰기를 하도록 이루어져 있다.

이러한 ＩＣ칩을 탑재한 태그는, 리더 라이터와 데이터의 교환을 행할 때에, 리더 라이터에서 송신되는 명령(이하, 코맨드라고 한다)에 대응한 동작을 행하기 위한 동작 순서(이하, 프로그램이라고 한다)를 기록한 기억장치와 프로그램에 의해 동작하는 연산 회로를 함께 탑재한다. 특허문헌 1에서는, 이러한 ＩＣ칩이 코맨드에 대응한 처리를 행하기 위한 방법에 대해서 개시되어 있다.

도 13에 특허문헌 1에 기재되는 ＩＣ칩의 구체적인 구성에 대해서 블록도를 사용해서 나타낸다.

도 13의 종래의 ＩＣ칩(910)에서는, 안테나(901)에 의해 수신된 수신 신호(911)가 전원회로(902), 복조 회로(903)에 입력된다. 보통, 수신 신호는 13.56MHz, 915MHz 등의 캐리어의 진폭을 바꾸는 ＡＳＫ(ＡｍｐｌｉｔｕｄｅＳｈｉｆｔＫｅｙｉｎｇ) 변조, 위상을 바꾸는 ＰＳＫ(ＰｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ) 변조등의 처리를 행해서 보내져 온다. 도 13에 있어서는, 수신 신호로서 13.56MHz의 예에 대해서 나타낸다. 도 13에 있어서, 수신 신호를 처리하기 위해서는 기준이 되는 클록 신호가 필요하며, 여기에서는 13.56MHz의 캐리어를 클록 신호에 사용하고 있다. ＡＳＫ 변조나 ＰＳＫ 변조된 수신 신호(911)는 복조 회로(903)에서 복조된다. 복조후의 신호는 연산 회로(904)에 보내져 해석된다. 연산 회로(904)는 해석된 신호에 근거하여, 기억장치(905)를 제어하여, 기억장치(905)에 기억된 프로그램에 기록된 동작 순서로 동작을 행한다.

종래의 ＩＣ칩이 송신 동작을 할 때에는, 기억장치(905)에 기억된 프로그램에 기록된 동작 순서에 근거하여, 연산 회로(904)에 의해 인코드 처리된 신호에 의해, 변조 회로(906)가 캐리어에 변조를 걸음으로써 안테나(901)에서 송신 신호(912)를 송신한다.

또한 전원회로(902)는 입력된 통신신호를 정류한다. 또한, 정류에 의해 발생한 전력은, 복조 회로(903), 연산 회로(904), 기억장치(905), 변조 회로(906) 등에 공급한다. 이렇게 하여 종래의 ＩＣ칩은 동작한다.

또한 상기 동작에 의해, 용도에 맞춰서 기억장치(605) 내에 기억된 프로그램을 바꾸어 기록하는 것만으로, 선택 용도 전용의 ＩＣ칩을 얻을 수 있다고 하는 효과가 있다고 기재되어 있다.

한편, 복수의 ＩＣ칩이 리더 라이터와 통신을 행할 경우, 복수의 ＩＣ칩과 리더 라이터 사이의 송수신 신호가 겹치는 것을 피하기 위해서, ＩＣ칩에 충돌 방지 기능(이하, 안티콜리젼이라고 한다)에 대응한 동작을 행하기 위한 프로그램을 사용한다.

안티콜리젼에 대응한 동작을 행하기 위한 프로그램은, 연산 회로가 여러번의 송신 동작을 반복하여 행하는 순서가 기록되어 있다. 이 때문에, 연산 회로는 안티콜리젼 동작시에 프로그램에 따르고, 송신 동작을 반복한다.

[특허문헌 1] 일본국 특허 제3243591호

그렇지만, 연산 회로와 기억장치에 의해 구성된 종래의 ＩＣ칩에 있어서, 연산 회로와 기억장치를 구성하는 회로의 크기에 따라서는, 소비 전력이 커진다고 하는 문제가 있다. 또한, 연산 회로와 기억장치, 변조 회로가 동시에 동작할 때, 즉 변조 회로가 캐리어에 변조를 걸음으로써 안테나로부터 통신신호를 송신할 때에, 전력이 안정하지 않아 정상적인 변조를 할 수 없다고 하는 문제가 있다.

상기 문제에 감안하여, 본 발명은, 안티콜리젼 동작시의 소비 전력을 저감하는 반도체장치를 제안하는 것을 과제로 한다.

본 발명의 반도체장치는, 중앙처리장치, 콘트롤러, 기억장치, 및 외부와의 신호의 송수신을 행하기 위한 회로를 가지고, 기억장치에는, 콘트롤러를 사용해서 외부에의 신호의 송신시에 있어서의 중앙처리장치의 소비 전력의 저감을 행하기 위한 프로그램이 기록되어 있는 것을 특징으로 한다.

상기 프로그램은, 복수의 루틴을 가지는 구성으로 한다. 복수의 루틴의 대표 예로서는, 코맨드 판단 루틴, ＵＩＤ 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 소비 전력 저감 루틴, N 슬롯 카운터 루틴 등이 있다.

또한, 콘트롤러는, 상기 프로그램을 실행함으로써 외부에의 신호의 송신시에, 중앙처리장치를 정지하는 기능을 가진다.

또한, 본 발명에 있어서, 기억장치는 ＲＯＭ, ＲＡＭ을 가지는 구성이어도 된다.

또한, 본 발명에 있어서, 콘트롤러는 ＣＰＵ 인터페이스, 제어 레지스터, 코드 추출 회로, 부호화회로를 가지는 구성이라도 된다.

또한 본 발명에 있어서, 외부와의 신호의 송수신을 행하기 위한 회로는, 안테나, 공진회로, 전원회로, 리셋트 회로, 클록 생성 회로, 복조 회로, 변조 회로, 및 전원생성 회로를 가지는 구성이라도 된다.

[실시예]

이하에서, 본 발명의 실시예를 도면에 근거하여 설명한다. 단, 본 발명은 많은 다른 태양으로 실시하는 것이 가능해서, 본 발명의 취지 및 그 범위에서 일탈하는 않고 그것의 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 실시예의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 실시예에 관하여 설명하기 위한 전체 도면에 있어서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 붙이고, 그것의 반복의 설명은 생략한다.

본 실시형태에서는, 본 발명에 있어서의 안티콜리젼 동작시의 소비 전력을 저감하는 기능을 실현하기 위한 장치 구성 및, 흐름도에 관하여 설명한다.

도 1에 본 발명에 있어서의 안티콜리젼 동작시의 소비 전력을 저감하는 기능을 탑재하는 반도체장치의 블록도를 나타낸다.

도 1에 있어서, 반도체장치(101)는, 디지털부(106), 및 아날로그부(115)를 가진다. 디지털부(106)는, ＲＯＭ(ＲｅａｄＯｎｌｙＭｅｍｏｒｙ; 판독전용 메모리라고도 한다)(103), ＲＡＭ(ＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ: 랜덤 액세스 메모리라고도 한다)(104), 및 제어회로(140)를 가진다. 또한 아날로그부(115)는, 안테나(107), 공진회로(108), 전원회로(109), 리셋트 회로(110), 클록 생성 회로(111), 복조 회로(112), 변조 회로(113), 전원관리 회로(114)를 가진다. 또한 제어회로(140)는, ＣＰＵ(ＣｅｎｔｒａｌＰｒｏｃｅｓｓｉｎｇＵｎｉｔ; 중앙처리장치라고도 한다)(102), 콘트롤러(105)로 구성된다. 콘트롤러(105)는, ＣＰＵ 인터페이스(ＣＰＵＩＦ)(116), 제어 레지스터(117), 코드 추출 회로(118), 및 부호화회로(119)로 구성된다. 이때, 도 1에서는, 설명의 간략화를 위해 통신신호로서, 수신 신호(120)와 송신 신호(121)로 나누어서 나타내었지만, 실제로는 양자는 중첩되어 있으며, 반도체장치(101) 및 리더 라이터 장치의 사이에서 동시에 송수신된다. 수신 신호(120)는, 안테나(107)와 공진회로(108)에서 수신된 후, 복조 회로(112)에 의해 복조된다. 또한 송신 신호(121)는, 변조 회로(113)에 의해 변조된 후, 안테나(107)에서 송신된다. 또한, 수신 신호(120) 및 송신 신호(101)란, 반도체장치측을 주체로 한 표현으로서, 반도체장치가 외부에서의 신호를 수신, 외부에 신호를 송신하는 것을 부기한다. 본 명세서에 있어서는, 리더 라이터에서 반도체장치가 수신하는 신호, 바꾸어 말하면 리더 라이터가 송신하는 신호를 외부의 신호로 부르고, 외부와의 신호를 반도체장치가 수신하는 것 및 리더 라이터가 송신하는 것을 외부와의 신호의 송수신이라고 한다.

도 2에 나타낸 것과 같이, ＲＯＭ(103)은, 리더 라이터로부터 수신한 수신 데이터를 처리할 때에 기능하는 프로그램(이하, 메인 프로그램(201)이라고 한다)의 데이터 및 ＵＩＤ(ＵｎｉｑｕｅＩＤｅｎｔｉｆｉｅｒ: 고유 식별자)(210)가 격납되고, ＲＡＭ(104)에는 프로그램이 기능했을 때의 처리 데이터가 격납된다. ＲＯＭ(103)에는, 마스크 ROM(ＲｅａｄＯｎｌｙＭｅｍｏｒｙ), 유기 메모리, ＥＥＰＲＯＭ 등의 불휘발성 메모리를 사용하는 것이 가능하고, ＲＡＭ에는 스태틱형 메모리(ＳＲＡＭ)나 다이내믹형 메모리(ＤＲＡＭ) 등의 휘발성 메모리를 사용하는 것이 가능하다. 또한 메인 프로그램(201)의 데이터에는 반도체장치의 소비 전력을 저감하기 위한 루틴이 포함된다.

또한 ＲＯＭ(103)에는, 메인 프로그램(201)이 격납되어 있다(도2a 참조). 메 인 프로그램(201)은, 코맨드 판단 루틴(201A), ＵＩＤ 값 처리 루틴(201B), 마스크 값 비교 루틴(201C), N 슬롯 소비 전력 저감 루틴(201D), N 슬롯 카운터 루틴(201E)이 격납되어 있다.

코맨드 판단 루틴(201A)이란, 특정한 코맨드의 판단의 처리를 실행하는 기능을 가진 프로그램 코드를 말한다.

ＵＩＤ 값 처리 루틴(201B)이란, 충돌 방지 처리에 있어서의 ＵＩＤ 값 처리를 실행하는 기능을 가진 프로그램 코드를 말한다.

마스크 값 비교 루틴(201C)이란, 충돌 방지 처리에 있어서의 마스크 값의 비교 처리를 실행하는 기능을 가진 프로그램 코드를 말한다.

N 슬롯 소비 전력 저감 루틴(201D)이란, 충돌 방지 처리에 있어서의 소비 전력 저감 처리를 실행하는 기능을 가진 프로그램 코드를 말한다.

N 슬롯 카운터 루틴(201E)이란, 충돌 방지 처리에 사용하는 슬롯 카운터 값과 슬롯 레지스터 값의 비교 처리를 실행하는 기능을 가진 프로그램 코드를 말한다.

이들 복수의 루틴에 대해서는, 후술함으로써 더욱 상세하게 설명하기로 한다.

ＲＡＭ(104)에는, 송신 데이터 레지스터(203), 수신 데이터 레지스터(204), 슬롯 레지스터(205), 비교 레지스터(206) 등을 가진다(도2a 참조).

송신 데이터 레지스터(203)는, 반도체장치가 송신한 데이터를 격납하는 기능을 가진다.

수신 데이터 레지스터(204)는, 반도체장치가 수신하는 데이터를 격납하는 기능을 가진다.

슬롯 레지스터(205)는, 슬롯 레지스터 값을 격납하는 영역이다. 슬롯 레지스터 값은, 후술하는 Ｎ 슬롯 소비 전력 저감 루틴(201D)에서 데이터의 송신을 행하는 슬롯이다. 슬롯은, 동시에 안티콜리젼 처리할 수 있는 반도체장치의 수이다.

비교 레지스터(206)는, ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분 이후의 값에서 얻은 마스크 값을 격납하는 영역이다.

ＲＡＭ(104)은, ＲＯＭ(103)에 비해 정보량이 적기 때문에, 그것의 면적은 작다.

또한 도 3에는, 리더 라이터로부터 반도체장치에 보내지는 신호, 환언하면 반도체장치가 수신하는 수신 신호(120)의 구성에 대해서 나타낸다. 수신 신호(120)는, ＳＯＦ(ＳｔａｒｔＯｆＦｒａｍｅ; 프레임의 시작)(301), 코맨드(303), 포인터(307), 마스크 길이(308), 마스크 값(309), 데이터(304), ＣＲＣ(ｃｙｃｌｉｃｒｅｄｕｎｄａｎｃｙｃｈｅｃｋ, 순회용장검사)(305), ＥＯＦ(ＥｎｄＯｆＦｒａｍｅ; 프레임의 종료)(306)를 가지는 신호이다.

ＳＯＦ(301), ＥＯＦ(306)는 간단히 신호의 시작과 종료를 나타내는 것이다.

코맨드(303)는, 리더 라이터가 충돌 방지 처리를 행하는가 아닌가를 규정하는 신호로서, 충돌 방지 처리가 행해질 경우에는 「1」, 그 이외의 상태(통상의 판독을 행하는 것 등의 명령)에서는, 「1」 이외의 정보를 가진다.

데이터(304)에는, 충돌 방지 처리를 위한 데이터가 포함된다.

ＣＲＣ(305)는 데이터의 오인을 방지하기 위해서 데이터에서 생성되는 고유의 값의 정보를 가진다. ＣＲＣ(305)는 데이터가 옳을 경우에는 ＣＲＣ 플래그 「1」, 데이터가 옳지 않을 경우에는 ＣＲＣ 플래그 「0」의 정보를 가진다.

포인터(307))는, 각 반도체장치의 ＵＩＤ 내의 신호의 어드레스를 나타낸다.

마스크 길이(308)는, 리더 라이터에서 반도체장치로 보내지는 신호의 마스크 값의 길이를 나타낸다.

마스크 값(309)은, 리더 라이터로부터 반도체장치에 보내지는 신호의 마스크 값을 나타낸다.

다음에 도 1에 있어서의 반도체 장치에서의 메인 프로그램의 동작을, 도 4의 흐름도와 대응시키면서 설명한다.

우선, 반도체장치가 가지는 리셋트 회로(110)는, 수신 신호(120)를 받아서 디지털부(106)에 리셋트 신호(130)를 출력하고, 디지털부(106)에 리셋트를 건다(Ｓ401). 클록 생성 회로(111)는, 디지털부(106)에 리셋트가 걸리면 콘트롤러(105)에 시스템 클록신호(131)를 출력하고, 콘트롤러(105)의 동작을 개시시킨다. 복조 회로(112)는 디지털부(106)에 리셋트가 걸리면 수신 신호(120)의 복조를 시작하고, 코드 추출 회로(118)에 복조된 수신 데이터(122)를 출력한다. 코드 추출 회로(118)는 복조된 수신 데이터(122)로부터 제어 코드를 추출하여 제어신호(124)로서 제어 레지스터(117)에 기록한다. 클록 생성 회로(111)는, 제어 레지스터(117)에 코드 추출 회로부터의 신호의 기록이 있으면 ＣＰＵ(102)에 ＣＰＵ 클록 신호(132)의 공급을 시작한다.

반도체장치가 가지는 ＣＰＵ(102)는, 제어 레지스터(117)에 코드 추출 회로로부터의 신호의 기록이 있으면 동작을 시작한다(Ｓ402). ＣＰＵ(102)는, 제어 레지스터(117) 내부의 제어 코드에 ＳＯＦ(ＳｔａｒｔＯｆＦｒａｍｅ)이 포함되어 있는가를 판단한다(Ｓ403). ＳＯＦ가 포함되어 있으면, ＲＯＭ(103)으로부터 메인 프로그램을 판독한다(Ｓ404). 다음에 메인 프로그램을 실행한다(Ｓ409). 한편, 제어 레지스터(117)의 제어 코드에 ＳＯＦ가 포함되어 있지 않으면 초기 리셋트(401) 후의 상태로 되돌아간다. 이때, ＣＰＵ(102)는, 메인 프로그램의 실행 종료후, 초기 리셋트(S401) 후의 상태로 되돌아간다.

다음에 도１７에 나타낸 타이밍 차트를 사용하여, 수신에 관란 신호의 설명을 한다. 제1 신호(1701)는, 도 1에 있어서의 수신 신호(120)이다. 제2 신호(1702)는, 도 1에 있어서의 시스템 클록신호(131)이다. 제3 신호(1703)는, 도 1에 있어서의 디지털부(106)의 리셋트 신호(130)이다. 제4 신호(1704)는, 도 1에 있어서의 수신 데이터(122)이다. 제5 신호(1705)는, 도 1에 있어서의 제어신호(124)이다. 제6 신호(1706)는, 도 1에 있어서의 ＣＰＵ 클록 신호(132)이다.

도１７에 있어서, 제3 신호(1703)가 "1"의 기간에 디지털부(106)에 리셋트가 걸린다. 리셋트가 걸릴 때까지의 기간을 수신 대기 기간(1707), 리셋트를 걸고 있는 기간을 리셋트 기간(1708)이라고 한다. 리셋트 기간(1708) 뒤에, 클록 생성 회로(111)는, 제2 신호(1702)에 "0"과 "1"을 교대로 출력하기 시작한다. "0"과 "1"을 교대로 반복하는 신호를 클록이라고 하고, 이 클록을 기본으로 디지털부(106)는 동작을 시작한다. 이때, 여기에서는 저전위를 "0"으로 하고, 고전위를 "1"로 한다.

복조 회로(112)는 리셋트 기간(1708) 후에 제1 신호(1701)의 복조를 시작한다. 제1 신호(1701)는, 반송파의 주파수로 진동하는 전자파이다. 복조란, 진폭이 최대인 경우를 "1", 최소인 경우를 "0"로 하여 디지털 값으로 변환하는 것이다. 제1 신호(1701)는, 복조 회로(112)에 의해 복조되고, 제4 신호(1704)로서, 코드 추출 회로(118)에 출력된다. 코드 추출 회로(118)은, 제4 신호(1704)로부터 제5 신호(1705)을 추출하고, 제어 레지스터(117)에 기록한다. 구체적으로는, 코드 추출 회로(118)는, 제4 신호(1704)의 2진수의 비트를 제5 신호(1705)의 １６진수의 숫자로서 추출한다. 또한, 클록 생성 회로(111)는, 제어 레지스터(117)에 기록이 있으면, 제6 신호(1706)에 클록을 출력하기 시작한다. 또한, 리셋트 기간(1708) 종료에서, 제어 레지스터(117)에의 기록이 종료할 때까지의 기간을 수신 처리 기간(1709)이라고 한다.

ＣＰＵ(102)는, 제어 레지스터(117)에 신호의 기록이 있으면 동작을 시작한다. 기록 종료 이후의 기간을 연산 기간(1710)이라고 한다.

또한, 수신 대기 기간(1707)은, 디지털부(106)에 전원전압을 공급하지 않는 구성으로 하면, 소비 전력을 저감할 수 있으므로 적합하다. 구체적으로는, 디지털부(106)에 있어서의 전원선을 다른 회로에 있어서의 전원선과는 독립된 전원선으로 하고, 디지털부(106)의 전원선과 전원회로(109)의 전기적 접속을 전원관리 회로(114)에 의해 차단하면 된다.

다음에, 도 1에 있어서의 안티콜리젼 동작시의 소비 전력을 저감하는 기능을 실현하기 위한 메인 프로그램 내의 루틴을 도 5∼도 8을 사용하여 설명한다.

우선, 도 5에 나타낸 흐름도와 대응시키면서 메인 프로그램의 동작을 설명한다. ＣＰＵ(102)는, ＲＯＭ(103)으로부터 코맨드 판단 루틴(201A)를 판독하고, 코맨드 판단 루틴을 시작한다(Ｓ501). ＣＰＵ(102)는, 제어 레지스터(117)의 코맨드 코드를 판독하고, ＲＡＭ(104)에 기록한다. 즉, 코맨드를 취득한다(Ｓ503). ＣＰＵ(102)는, 코맨드 코드의 종류에 따라 처리를 충돌 방지와 충돌 방지 이외로 분기시킨다(Ｓ509). 더구나 복수의 루틴(도 5의 루틴 A505, 루틴 B506, 루틴 C507)을 실행시킬 수 있다. 최후에, ＣＰＵ(102)는 안티콜리젼 동작시의 소비 전력을 저감하기 위한 복수의 루틴을 종료한다(Ｓ504).

다음에 도 6의 흐름도와 대응시키면서 도 1에 있어서의 반도체 장치에서의 복수의 루틴의 처리의 상세를 설명한다.

도 6에 ＵＩＤ 값 처리 루틴(도 5에 있어서의 루틴 A)의 흐름도를 나타낸다. 여기에서는, ＵＩＤ값을 처리하고, 슬롯을 슬롯 레지스터(205)에 격납하는 처리를 행한다. ＣＰＵ(102)는, 제어 레지스터(117)의 포인터 값을 판독하고, ＲＡＭ(104)에 해당 값을 기록한다(포인터 취득 S601). ＣＰＵ(102)는, 제어 레지스터(117)의 마스크 길이 값을 판독하고, ＲＡＭ(104)에 기록한다(마스크 길이 취득 S602). 마스크 길이 값의 값이 0 이외일 때에만, ＣＰＵ(102)는, ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분 이후의 값을 판독하고(S604), 마스크 길이값+포인터 값 분 만큼 우측 시프트시키다(S605), 최하위 비트에서 ｌｏｇＮ/ｌｏｇ2 비트분(본 실시형태에서는 N이 16이기 때문에 4비트분)의 값을 RAM(104)의 슬롯 레지스터(205)(도 2 참조)에 격납한다. 다시 말해, ＣＰＵ(102)는, ＵＩＤ값의 포인터로부터 마스크 길이 분 만큼 제외한 값을 슬롯 레지스터(205)에 격납한다(Ｓ606). 이때, 슬롯 레지스터(205)에 격납된 값을 슬롯 레지스터 값이라고 한다.

도 14에 도 6의 ＵＩＤ 값 처리 루틴의 처리를 구체적으로 나타낸다. 여기에서 예로서 사용하는 값을 표 1에 나타낸다. 이때, ＵＩＤ값은 2진수 표기, 포인터 값 및 마스크 길이는 １０진수 표기로서 설명한다. 2진수 표기의 우측단을 최하위 비트, 좌측 단을 최상위 비트로 하여, 오른쪽에서 왼쪽으로 어드레스를 0에서 순차적으로 붙인다. 포인터 값은 어드레스를 지시하는 값이다.

[표 1]

	UID값	포인터값	마스크 길이
예 1	111011110011	0	4
예 2	001110110100	4	4
예 3	010111010101	2	5

표 1에 있어서의 예 1, ＵＩＤ값 「111011110011」(도 1 4a의 700)을 ＵＩＤ 값 처리 루틴에 사용할 때, ＣＰＵ(102)는, S604에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(0) 이후의 값을 판독한다. 구체적으로는 도 1 4a의 701에 나타낸 「111011110011」을 판독한다. 다음에 ＣＰＵ(102)는, S605에 있어서 마스크 길이 값(4)+포인터값 분(0), 즉 4개 우측 시프트시킨다. 우측 시프트의 결과, 도 1 4a의 702로 나타낸 「11101111」이 된다. 최후에 ＣＰＵ(102)는, S606에 있어서 최하위 비트에서 4비트분의 값을 슬롯 레지스터(205)에 격납한다. 구체적으로는 도 1 4a의 703로 나타낸 「1111」을 슬롯 레지스터(205)에 격납한다.

표 1에 있어서의 예 2, ＵＩＤ값 「001110110100」(도 14b의 710)을 ＵＩＤ 값 처리 루틴에 사용할 때, ＣＰＵ(102)은, S604에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(4) 이후의 값을 판독한다. 구체적으로는 도 14b의 711로 나타낸 「00111011」을 판독한다. 다음에 ＣＰＵ(102)는, S605에 있어서 마스크 길이 값(4)+포인터값 분(4), 즉 8개 우측 시프트시킨다. 우측 시프트의 결과, 도 14b의 712로 나타낸 「0011」이 된다. 최후에 ＣＰＵ(102)는, S606에 있어서 최하위 비트에서 4비트분의 값을 슬롯 레지스터(205)에 격납한다. 구체적으로는 도 14b의 713으로 나타낸 「0011」을 슬롯 레지스터(205)에 격납한다.

표 1에 있어서의 예 3, ＵＩＤ값 「010111010101」(도 14c)의 720)을 ＵＩＤ 값 처리 루틴에 사용할 때, ＣＰＵ(102)는, S604에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(2) 이후의 값을 판독한다. 구체적으로는 도 14c의 721로 나타낸 「0101110101」을 판독한다. 다음에 ＣＰＵ(102)는, S605에 있어서 마스크 길이 값(5)+포인터값 분(2), 즉 7개 우측 시프트시킨다. 우측 시프트의 결과, 도 14c의 722로 나타낸 「01011」이 된다. 최후에 ＣＰＵ(102)는, S606에 있어서 최하위 비트에서 4비트분의 값을 슬롯 레지스터(205)에 격납한다. 구체적으로는 도 14c의 723로 나타낸 「1011」을 슬롯 레지스터(205)에 격납한다.

다음에, 도 7에 마스크 값 비교 루틴(201C)의 흐름도를 나타낸다(도 5에 있어서의 루틴 B). 여기에서는, 리더 라이터로부터 송신되는 정보의 마스크 값과, 각반도체장치의 ＵＩＤ의 값이 맞는지를 판단하는 처리를 행한다. ＣＰＵ(102)는, 마스크 길이 값에 의해 처리를 분기시킨다. ＣＰＵ(102)는, 마스크 길이를 판단하 여(S611), 마스크 길이 값이 0일 때에, ＲＡＭ에 보존되어 있는 ＯＵＴＪＵＤＧＥ 플래그를 1로 한다(Ｓ619).

한편, ＣＰＵ(102)는, 마스크 길이 값이 0 이외일 때에는, ＣＲＣ 플래그의 값에 의해 처리를 분기시킨다(Ｓ612). ＣＰＵ(102)는, ＣＲＣ을 판단하여(S612), ＣＲＣ 플래그가 0일 때에, ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다. 또한 ＣＰＵ(102)는, ＣＲＣ을 판단해(S612), ＣＲＣ 플래그가 1일 때에는, 각 반도체장치의 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분 이후의 값을 판독한다(Ｓ614). 다음에 ＵＩＤ가 판독한 값을 포인터 값 비트 분 만큼, 우측 시프트시키다(S620), 최하위 비트에서 마스크 길이 분의 값 만큼, 비교 레지스터(206)에 격납한다(Ｓ615). 최후에 ＣＰＵ(102)은, 제어 레지스터(117)에 격납된 마스크 값을 판독하고, 비교 레지스터(206)에 격납된 값(각 반도체장치의 최하위 비트에서 포인터 값 비트 분 이후의 값)과 마스크 값(리더 라이터에서 송신되어, 제어 레지스터(117)에 격납된 마스크 값)을 비교하여, 일치했을 때는 ＯＵＴＪＵＤＧＥ 플래그를 1로 한다(Ｓ619). 한편, 일치하지 않았을 때에는, ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다(Ｓ618).

도 15에 도 7의 마스크 값 비교 루틴의 처리를 구체적으로 나타낸다. 여기에서 예로서 사용하는 값을 표 2에 나타낸다. 이때, ＵＩＤ값 및 마스크 값은 2진수 표기, 포인터 값 및 마스크 길이는 １０진수 표기로서 설명한다. 2진수 표기의 우측단을 최하위 비트, 좌측단을 최상위 비트로 하고, 오른쪽에서 왼쪽으로 어드레스를 0로부터 순차적으로 붙인다. 포인터 값은 어드레스를 지시하는 값이다.

[표 2]

	UID값	포인터값	마스크값	마스크 길이
예 1	111011110011	0	0011	4
예 2	001110110100	4	0000	4
예 3	010111010101	2	10101	5

표 2에 있어서의 예 1, ＵＩＤ값 「111011110011」(도 15a의 800)의 마스크 값 「0011」을 마스크 값 비교 루틴에 사용할 때, ＣＰＵ(102)은, S614에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(0) 이후의 값을 판독한다. 구체적으로는 도 15a의 801로 나타낸 「111011110011」을 판독한다. 다음에 ＣＰＵ(102)은, ＵＩＤ가 판독한 값을 포인터 값 비트 분(0), 즉 0 우측 시프트시킨다. 우측 시프트의 결과, 도 15a의 802로 나타낸 「111011110011」이 된다. 다음에 ＣＰＵ(102)는, S615에 있어서 ＵＩＤ가 판독한 값의 최하위 비트에서 마스크 길이 분(4)의 값 만큼, 비교 레지스터(206)에 격납한다. 구체적으로는 도 15a의 803으로 나타낸 「0011」을 비교 레지스터(206)에 격납한다. 최후에 ＣＰＵ(102)는, 비교 레지스터(206)에 격납된 값과 마스크 값을 비교하여, 일치했을 때는 ＯＵＴＪＵＤＧＥ 플래그를 1로, 일치하지 않았을 때는, ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다. 구체적으로는 도 15a의 803로 나타낸 「0011」과 마스크 값 「0011」을 비교하여, 일치하고 있으므로 ＯＵＴＪＵＤＧＥ 플래그를 1로 한다.

표 2에 있어서의 예 2, ＵＩＤ값 「001110110100」(도 15b의 810)의 마스크 값 「0000」을 마스크 값 비교 루틴에 사용할 때, ＣＰＵ(102)은, S614에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(4) 이후의 값을 판독한다. 구체적으로는 도 15b의 811로 나타낸 「00111011」을 판독한다. 다음에 ＣＰＵ(102)는, ＵＩＤ가 판독한 값을 포인터 값 비트 분(4), 즉 4개 우측 시프트시킨다. 우측 시프트의 결과, 도 15b의 812로 나타낸 「00111011」이 된다. 다음에 ＣＰＵ(102)는, S615에 있어서 ＵＩＤ가 판독한 값의 최하위 비트에서 마스크 길이 분(4)의 값 만큼, 비교 레지스터(206)에 격납한다. 구체적으로는 도 15b의 813으로 나타낸 「1011」을 비교 레지스터(206)에 격납한다. 최후에 ＣＰＵ(102)는, 비교 레지스터(206)에 격납된 값과 마스크 값을 비교하여, 일치했을 때는 ＯＵＴＪＵＤＧＥ 플래그를 1로, 일치하지 않았을 때는, ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다. 구체적으로는 도 15b의 813으로 나타낸 「1011」과 마스크 값 「0000」을 비교하여, 일치하지 않고 있으므로 ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다.

표 2에 있어서의 예 3, ＵＩＤ값 「010111010101」(도 15c의 820)의 마스크 값 「10101」을 마스크 값 비교 루틴에 사용할 때, ＣＰＵ(102)는, S614에 있어서 ＵＩＤ값의 최하위 비트에서 포인터 값 비트 분(2) 이후의 값을 판독한다. 구체적으로는 도 15c의 821로 나타낸 「0101110101」을 판독한다. 다음에 ＣＰＵ(102)는, ＵＩＤ가 판독한 값을 포인터 값 비트 분(2), 즉 2개 우측 시프트시킨다. 우측 시프트의 결과, 도 15c의 822로 나타낸 「0101110101」이 된다. 다음에 ＣＰＵ(102)는, S615에 있어서 ＵＩＤ가 판독한 값의 최하위 비트에서 마스크 길이 분(5)의 값 만큼, 비교 레지스터(206)에 격납한다. 구체적으로는 도 15c의 823로 나타낸 「10101」을 비교 레지스터(206)에 격납한다. 최후에 ＣＰＵ(102)는, 비교 레지스 터(206)에 격납된 값과 마스크 값을 비교하여, 일치했을 때는 ＯＵＴＪＵＤＧＥ 플래그를 1로, 일치하지 않았을 때는, ＯＵＴＪＵＤＧＥ 플래그를 0으로 한다. 구체적으로는 도 15c의 823으로 나타낸 「10101」과 마스크 값 「10101」을 비교하여, 일치하고 있으므로 ＯＵＴＪＵＤＧＥ 플래그를 1로 한다.

다음에, 도 8에 N 슬롯 소비 전력 저감 루틴(201D)(본 실시형태에서는 N=16)의 흐름도를 나타낸다. ＣＰＵ(102)는, Ｎｓｌｏｔ의 처리를 시작하면, 제어 레지스터(117)의 상태가 ＥＯＦ인 것을 검출할 때까지 대기하고, ＥＯＦ를 검출한다(Ｓ626). 그후에 ＯＵＴＪＵＤＧＥ를 판단한다(Ｓ627). ＯＵＴＪＵＤＧＥ 플래그가 1이면, N 슬롯 카운터 루틴(201E)에 슬롯 카운터 값 0을 대입한다(Ｓ625).

한편, S626에 있어서, ＯＵＴＪＵＤＧＥ 플래그가 0이면, 메인 프로그램을 종료한다(Ｓ504). 다음에 ＣＰＵ(102)는, N 슬롯 카운터 루틴(201E)에 의해 ＲＡＭ에 격납된 슬롯 레지스터 값과, 슬롯 카운터 값을 비교하여, 일치했을 때는, 각 반도체장치의 ＵＩＤ값을 제어 레지스터(117)에 기록한다(S630). 한편, 일치하지 않았을 때에는, 0을 제어 레지스터(117)에 기록한다(Ｓ631). 다음에 ＣＰＵ(102)는, 리더 라이터에의 데이터의 송신을 개시시키고(S629), 콘트롤러(105)는, ＣＰＵ(102)를 정지한다(Ｓ632). 콘트롤러(105)는, 데이터의 송신이 종료하면 다시, ＣＰＵ(102)를 동작시킨다(Ｓ633). 다음에 ＣＰＵ(102)은, 슬롯 카운터 값을 1 증가시킨다(Ｓ634). ＣＰＵ(102)는, 슬롯 카운터 값을 판단한다(Ｓ635). 슬롯 카운터 값이 N(여기에서는, 16)일 때 메인 프로그램을 종료시킨다(Ｓ504). S635에 있어서, 슬롯 카운터 값이 N(여기에서는, 16)보다 작을 때에는, 다시 N 슬롯 카운터 루 틴(201E)에 의해 슬롯 레지스터에 격납된 슬롯 레지스터 값과, 슬롯 카운터 값을 비교한다. 이때, 여기에서는, 슬롯 카운터 값이란, 슬롯 카운터 루틴의 실행 회수를 말한다.

도１６에 도 8의 Ｎ 슬롯 소비 전력 저감 루틴의 처리를 구체적으로 나타낸다. 여기에서 예로서 사용하는 값을 표 3에 나타낸다. 이때, ＵＩＤ값은 2진수 표기로서, 슬롯 레지스터 값은 １０진수 표기로서 설명한다. 또한, 설명문 중의 슬롯 카운터 값은 １０진수 표기로서 설명한다.

[표 3]

	UID값	슬롯 레지스터값
예 1	111011110011	15
예 2	001110110100	5
예 3	010111010101	2

표 3에 있어서의 예 1, 슬롯 레지스터 값 「15」을 N 슬롯 소비 전력 저감 루틴에 사용할 때, ＣＰＵ(102)는, S628에 있어서 슬롯 카운터 루틴에 의해 슬롯 레지스터 값과, 슬롯 카운터 값을 비교하여, 일치했을 때에만 ＵＩＤ값 「111011110011」을 제어 레지스터(117)에 기록한다. 따라서, S629에 있어서, ＵＩＤ값 「111011110011」이 리더 라이터에 송신되는 것은, 슬롯 카운터 값이 15일 때만이며, 슬롯 카운터 값이 15 이외일 때에는, 「0」이 리더 라이터에 송신된다.

표 3에 있어서의 예 2, 슬롯 레지스터 값 「5」을 N 슬롯 소비 전력 저감 루틴에 사용할 때, ＣＰＵ(102)는, S628에 있어서 슬롯 카운터 루틴에 의해 슬롯 레 지스터 값과, 슬롯 카운터 값을 비교하여, 일치했을 때에만 ＵＩＤ값 「001110110100」을 제어 레지스터(117)에 기록한다. 따라서, S629에 있어서, ＵＩＤ값 「001110110100」이 리더 라이터에 송신되는 것은, 슬롯 카운터 값이 5일 때만이며, 슬롯 카운터 값이 5 이외일 때에는, 「0」이 리더 라이터에 송신된다.

표 3에 있어서의 예 3, 슬롯 레지스터 값 「2」을 N 슬롯 소비 전력 저감 루틴에 사용할 때, ＣＰＵ(102)은, S628에 있어서 슬롯 카운터 루틴에 의해 슬롯 레지스터 값과, 슬롯 카운터 값을 비교하여, 일치했을 때에만 ＵＩＤ값 「010111010101」을 제어 레지스터(117)에 기록한다. 따라서, S629에 있어서, ＵＩＤ값 「010111010101」이 리더 라이터에 송신되는 것은, 슬롯 카운터 값이 2일 때만이며, 슬롯 카운터 값이 2 이외일 때에는, 「0」이 리더 라이터에 송신된다.

다음에 도１８에 나타내는 타이밍 차트를 사용하여, 송신에 관한 신호의 설명을 한다. 제1 신호(1801)는, 도 1에 있어서의 송신 신호(121)이다. 제2 신호(1802)는, 도 1에 있어서의 ＣＰＵ 클록 신호(132)이다. 제3 신호(1803)는, 도 1에 있어서의 송신 데이터(123)이다. 또한 도１８에 있어서, 연산 기간(1804)은, 도１７ 중의 연산 기간(1710)과 같다.

연산 기간(1804) 후에, 부호화회로(119)는, 리더 라이터에의 데이터의 송신을 시작하면, 제어 레지스터(117) 내부의 데이터를 부호화하여, 제3 신호(1803)로서 변조 회로(113)에 출력한다. 또한 클록 생성 회로(111)는, ＣＰＵ에의 클록의 공급을 정지한다. 구체적으로는 제2 신호(1802)를 "1" 또는 "0"으로 고정한다(본 실시형태에서는 0으로 고정한다). 즉, 도 8 중의 Ｓ632 「ＣＰＵ 정지 」란 ＣＰＵ 에의 클록의 공급을 정지하는 것이다.

다음에 변조 회로(113)는, 제3 신호(1803)를 변조하여, 제1 신호(1801)로서 리더 라이터에 송신한다. 제1 신호(1801)는, 반송파의 주파수로 진동하는 전자파이다. 변조란, "1"을 진폭 최대, "0"을 최소로 하여 아날로그 값으로 변환하는 것이다. 변조가 끝나면, 클록 생성 회로(111)는, ＣＰＵ에의 클록의 공급을 다시 시작한다. 즉, 도 8 중의 Ｓ633 「ＣＰＵ 동작」이란 ＣＰＵ에의 클록의 공급을 시작하는 것이다. 이때, 변조 시작으로부터 종료까지의 기간을 송신 기간(1805)으로 한다. 송신 기간(1805) 종료후에는, 다시 연산 기간(1804)이 된다.

이상과 같은 형태로 함으로써 안티콜리젼 동작시의 소비 전력을 저감하는 기능을 가지는 반도체장치에 있어서, 콘트롤러를 사용함으로써, 외부에의 신호의 송신시에 있어서 중앙처리장치를 정지시켜, 소비 전력의 저감을 행한다. 그 때문에, 연산 회로와 기억장치, 변조 회로가 동시에 동작할 때, 즉, 변조 회로가 캐리어에 변조를 거는 것으로 안테나로부터 통신신호를 송신할 때에 전력을 안정시켜, 송신시의 동작을 확실하게 행할 수 있다. 또한 여러번의 송신 동작을 반복하여 행하는 기능을 가지는 반도체장치에 있어서, 동작 방법이 변경이 되는 것에 따른 사양의 변경에 의해, 반도체장치의 마스크 설계의 단계부터 다시 만들 필요가 없다. 그 때문에, 제조 비용의 삭감 및 제조 시간의 단축이 가능하다. 또한 마스크 설계의 변경에 의해 다시 고쳐 만든 반도체장치가 문제가 있을 염려도 없다.

이때, 본 실시형태는, 본 명세서 중의 다른 실시예의 어떠한 기재와도 자유롭게 조합하여 실시하는 것이 가능하다.

[실시예 1]

다음에 상기 반도체장치의 구조의 일례에 관해서 도면을 사용하여 설명한다. 본 실시예의 반도체장치의 평면도를 도9a에, 도9a에 있어서의 선 X-Y의 단면도를 도 9b에 나타낸다.

도9a에 나타낸 것과 같이, 본 실시예의 반도체장치는, 집적회로(1302) 및 안테나(107)가, 기판 440, 441에 끼워져 있다. 집적회로(1302)는, 도 1에 나타내는 안테나(107)를 제외한 아날로그부(115) 및 디지털부(106)를 나타내고 있다.

도 9b에 나타낸 것과 같이, 반도체장치(101)는, 기판(441) 위에 설치된 안테나(107)와, 기판(440) 위에 설치된 소자형성층(430)이, 이방성 도전 접착재(442)에 의해 고정되어 있다. 또한 이방성 도전 접착재(442)는 유기수지(443) 및 도전성 입자(444)로 구성되고 있고, 소자형성층(430)의 접속 단자(445) 및 안테나(107)가 도전성 입자(444)에 의해 전기적으로 접속되어 있다.

이때, 접속 단자(445) 및 안테나(107)의 접속에 관해서는 특별하게 한정되지 않는다. 예를 들면 안테나(107)와 접속 단자(445)를 와이어 본딩 접속이나 범프 접속을 사용해서 접속한다고 하는 방법을 취해도 좋다. 더구나, 접속 단자(445)와 안테나(107)의 부착에는 ＡＣＦ(ａｎｉｓｏｔｒｏｐｉｃｃｏｎｄｕｃｔｉｖｅｆｉｌｍ; 이방성 도전성 필름)을 사용할 수 있다.

소자형성층(430)으로서는, 도 1에 나타내는 반도체장치에 있어서의 안테나를 제외하는 아날로그부(115) 및 디지털부(106)의 일부를 나타낸다. 또한 여기에서는, 소자형성층(430)으로서는, 아날로그부(115)의 대표예 로서 공진회로(108)를 구성하는 박막 트랜지스터를 나타내고, 디지털부(106)의 대표예 로서 ＣＰＵ(102)를 구성하는 박막 트랜지스터를 나타낸다.

이때, 여기에서는 공진회로(108) 및 디지털부(106)에 있어서 박막 트랜지스터를 사용해서 나타내었지만, 각각의 회로에 맞추어 저항소자, 용량소자, 정류소자 등도 가진다.

더구나, 소자형성층(430)으로서, Ｓｉ 웨이퍼에 형성된 MOS 트랜지스터를 사용해도 된다.

여기에서, 본 발명의 반도체장치에 사용할 수 있는 안테나의 형상에 대해서, 이하에 나타낸다. 반도체장치에 사용하는 것이 가능한 안테나의 형상으로서, 도9a에 나타낸 것과 같은 코일 형의 안테나를 사용할 수 있다. 또한 도 10a와 같이 기판 상의 집적회로(1302)의 주변에 일면의 안테나(107)를 배치한 구조를 채용해도 된다. 또한 도 10b와 같이 기판 상의 집적회로(1302)에 대하여, 고주파수의 전자파를 수신하기 위한 안테나(107)의 형상을 취해도 된다. 또한 도 10c와 같이 기판 상의 집적회로(1302)에 대하여, 180도 무지향성(어느 방향에서도 동일하게 수신 가능)을 가지는 안테나(107)로의 형상을 취해도 된다. 또한 도 10d와 같이, 기판 상의 집적회로(1302)에 대하여, 막대 형상으로 길게 늘린 안테나(107)의 형상을 취해도 된다. 또한 패치 안테나나 세라믹 안테나를 사용해도 된다. 또한 안테나로서 기능하는 도전층의 형상은 선형 형상에 한정되지 않고, 전자파의 파장을 고려해서 곡선형이나 에스자 형상 또는 이것들을 조합한 형상으로 형성해도 된다.

여기에서는, 도 9b에 있어서, 소자형성층(430) 및 안테나가 별개의 기판에 설치되고, 이방성 도전 재료로 전기적으로 접속된 예를 나타내었지만 이것에 한정 되는 것은 아니다. 소자형성층(430)에 안테나(107)를 조힙하여도 된다.

또한 안테나에 필요한 길이는 수신에 사용하는 주파수에 의해 적정한 길이가 다르다. 그 때문에 일반적으로는 파장의 정수분의 1의 길이로 하고, 예를 들면 주파수가 2.45ＧＨｚ인 경우에는 약 60mm(1/2파장), 약 30mm(1/4 파장)으로 하면 된다.

안테나(107)와 리더/라이터 사이에서 송수신되는 신호의 주파수는, 125kHz, 13.56MHz, 915MHz, 2.45ＧＨｚ 등이 있고, 각각 ISO 규격 등이 설정된다. 물론, 안테나(107)과 리더/라이터 사이에서 송수신 되는 신호의 주파수는 이것에 한정되지 않고, 예를 들면 서브 밀리미터파인 300ＧＨｚ∼3ＴＨｚ, 밀리미터파인 30ＧＨｚ∼300ＧＨｚ, 마이크로파인 3ＧＨｚ∼30ＧＨｚ, 극초단파인 300MHz∼3ＧＨｚ, 초단파인 30MHz∼300MHz, 단파인 3MHz∼30MHz, 중파인 300ＫＨｚ∼3MHz, 장파인 30ＫＨｚ∼300ＫＨｚ, 및 초장파인 3ＫＨｚ∼30ＫＨｚ의 어느쪽의 주파수도 사용할 수 있다. 또한 안테나(107)와 리더/라이터 사이에서 송수신되는 신호는, 반송파를 변조한 신호이다. 반송파의 변조 방식은, 아날로그 변조이어도 디지털 변조이어도 되고, 진폭변조, 위상변조, 주파수변조, 및 스펙트럼 확산의 어느 것이라도 된다. 바람직하게는, 진폭변조, 또는, 주파수 변조로 하면 된다.

또한, 전술한 비접촉 데이터의 입출력이 가능한 반도체장치에 있어서의 신호의 전송 방식은, 전자기 결합방식, 전자기 유도방식 또는 마이크로파 방식 등을 사 용할 수 있다. 전송 방식은, 실시자가 사용 용도를 고려해서 적당하게 선택하면 되고, 전송 방식에 따라 최적의 안테나를 설치하면 된다.

[실시예 2]

본 실시예에서는, 상기 실시형태 및 실시예로 나타낸 반도체장치에 있어서, 부스터 안테나 회로(이하, 부스터 안테나라고 한다)를 가지는 구성에 관해서, 도면을 참조해서 설명한다.

이때, 본 실시예에 있어서 서술하는 부스터 안테나란, 반도체장치에 형성된 리더/라이터로부터의 신호를 수신하여, 집적회로에 출력하는 안테나(이하, 칩 안테나 또는 안테나 회로라고 한다)보다도, 사이즈가 큰 안테나(이하, 부스터 안테나라고 한다)를 말한다. 부스터 안테나는, 사용하는 주파수 대역에서 공진시켜, 칩 안테나와, 부스터 안테나를 자계 결합시킴으로써, 리더/라이터 또는 충전기에서 발진된 신호를, 효율적으로 원하는 반도체장치에 전달시킬 수 있는 것을 말한다. 부스터 안테나는 자계를 거쳐서 코일 안테나와 결합하고 있기 때문에, 직접 칩 안테나 및 집적회로와는 접속할 필요가 없기 때문에 적합하다. 또한, 부스터 안테나에는, 용량을 제어하기 위해서 용량소자를 형성해도 된다.

칩 안테나(107) 및 부스터 안테나에 있어서의 안테나의 형상에 대해서는, 특별하게 한정되지 않는다. 예를 들면 실시예 1에서 설명한 도 10a의 형상의 안테나를 채용할 수 있다. 단, 부스터 안테나는 그것의 기능상, 자계결합하는 안테나 회로보다 큰 형상의 안테나를 채용하는 것이 바람직하다.

또한 본 실시예에 있어서는, 안테나(107) 및 부스터 안테나(1401)가 수신하는 신호는, 전자유도방식에 의해 신호의 교신을 행하는 것이 바람직하다. 그 때문에 코일 형태의 안테나(107) 및 코일 형태의 부스터 안테나(1401)를 가지는 구성이 바람직하다. 도 11에 있어서, 기판(1600)의 한쪽의 면에 코일 형태의 안테나(107), 부스터 안테나(1401), 및 집적회로(1302)를 설치하는 구성에 대해서 나타낸다.

도 11a에 나타낸 것과 같이, 반도체장치는, 기판(1600) 위에, 집적회로(1302) 및 칩 안테나(107)가 형성되는 영역(1601)과, 부스터 안테나(1401)를 가지고 있다. 이때, 집적회로(1302) 및 칩 안테나(107)가 형성되는 영역(1601)은, 도 11b에 나타낸 것과 같이, 집적회로(1302)와, 칩 안테나(107)가 형성되고, 칩 안테나(107)의 접속 단자 1605a 및 접속 단자 1605b의 각각이 집적회로(1302)와 접속되어 있다.

부스터 안테나(1401) 및 칩 안테나(1610)의 형상으로서는, 도시된 것에 한정되지 않고, 송수신 주파수가 동조하는 것이면 여러가지 형태를 취할 수 있다. 바람직하게는, 부스터 안테나(1401)의 안테나 형상을 루프 안테나로 하고, 칩 안테나(107)의 안테나 형상을 미소 루프 안테나로 하면 된다. 또한, 반도체장치의 배치 및 구성은, 이것에 한정되지 않고, 칩 안테나(107)와, 부스터 안테나(1401)와의 면적비에 있어서도 적당하게 선택 할 수 있다. 도 11에서는, 기판(1600) 위에 집적회로(1302)와, 부스터 안테나(1401)가 배치되어 있지만, 예를 들면 부스터 안테나(140)가 기판(1600)의 이면에 설치되어 있어도 된다.

본 실시예의 반도체장치에 있어서는, 실시예 1의 구성에 덧붙여, 부스터 안 테나를 가지는 것을 특징으로 한다. 그 때문에 ＲＦＩＤ와 리더/라이터 사이의 데이터의 송수신을, 더욱 확실하게 행하는 것이 가능해진다고 한 이점을 가진다.

[실시예 3]

본 실시예에서는, 본 발명의 무선통신에 의해 데이터의 교신을 행하는 반도체장치의 용도에 관하여 설명한다. 본 발명의 반도체장치는, 예를 들면 지폐, 동전, 유가증권류, 무기명 채권류, 증서류(운전면허증이나 주민등록증 등), 포장용 용기류(포장지나 보틀 등), 기록매체(ＤＶＤ 소프트웨어나 비디오 테이프 등), 탈것류(자전거 등), 신변품(가방이나 안경 등), 식품류, 식물류, 동물류, 의류, 생활용품류, 전자기기 등의 상품이나 짐의 꼬리표 등의 물품에 설치한다, 소위 ＩＤ 라벨, ＩＤ 태그, ＩＤ 카드로서 사용 할 수 있다. 전자기기란, 액정표시장치, ＥＬ 표시장치, 텔레비젼 장치(간단히 텔레비, 텔레비 수상기 , 텔레비전 수상기라고도 부른다) 및 휴대전화 등을 가리킨다.

본 실시예에서는, 도 12을 참조하여, 본 발명의 응용예, 및 그것들을 부착한 상품의 일례에 관하여 설명한다.

도 12a는, 본 발명에 따른 반도체장치의 완성품의 상태의 일례이다. 라벨 대지(3001)(세퍼레이트지) 위에, 반도체장치(3002)를 내장한 복수의 ＩＤ 라벨(3003)이 형성되어 있다. ＩＤ 라벨(3003)은, 박스(3004) 안에 수납되어 있다. 또한 ＩＤ 라벨(3003) 위에는, 그것의 상품이나 역무에 관한 정보(상품명, 브랜드, 상표, 상표권자, 판매자, 제조자 등)가 기재되어 있으며, 한편, 내장되어 있는 반도체장치 에는, 그것의 상품(또는 상품의 종류) 고유의 ＩＤ 넘버가 부착되어 있어, 위조나, 상표권, 특허권 등의 지적재산권 침해, 부정경쟁 등의 불법 행위를 용이하게 파악 할 수 있다. 또한 반도체장치 내부에는, 상품용기나 라벨에 전부 명기할 수 없는 많은 정보, 예를 들면 상품의 산지, 판매지, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산방법, 사용방법, 생산시기, 사용시기, 유효 기한, 취급 설명, 상품에 관한 지적재산 정보 등을 입력해 둘 수 있고, 거래자나 소비자는, 간단한 리더에 의해, 그들 정보에 액세스할 수 있다. 또한 생산자측에서는 용이하게 다시 쓰기, 소거 등도 가능하지만, 거래자, 소비자측에서는 다시쓰기, 소거 등을 할 수 없는 구조로 되어 있다.

도 12b는, 반도체장치(3012)를 내장한 라벨 형태의 ＩＤ 태그(3011)를 나타내고 있다. ＩＤ 태그(3011)을 상품에 비치하는 것에 의해, 상품관리가 용이해진다. 예를 들면 상품이 도난되었을 경우에, 상품의 경로를 따라 감으로써, 그것의 범인을 신속하게 파악할 수 있다. 이렇게, ＩＤ 태그를 구비하는 것에 의해, 소위 트레이서빌리티가 우수한 상품을 유통시킬 수 있다.

도 12c는, 본 발명에 따른 반도체장치(3022)를 내포한 ＩＤ 카드(3021)의 완성품의 상태의 일례이다. 상기 ＩＤ 카드(3021)로서는, 캐시카드, 크레딧 카드, 선불카드, 전자승차권, 전자 머니, 텔레폰 카드, 회원 카드 등의 모든 카드류가 포함된다.

도 12d는, 무기명 채권(3031)의 완성품의 상태를 나타내고 있다. 무기명 채권(3031)에는, 반도체장치(3032)가 매립되고 있고, 그것의 주위는 수지에 의해 형 성되어, 반도체장치를 보호하고 있다. 여기에서, 상기 수지 중에는 필러가 충전된 구성으로 되어 있다. 무기명 채권(3031)은, 본 발명에 따른ＩＤ 라벨, ＩＤ 태그, ＩＤ 카드와 같은 요령으로 작성 할 수 있다. 이때, 상기 무기명 채권류에는, 우표, 표, 티켓, 입장권, 상품권, 도서권, 문구권, 맥주권, 쌀 구입권, 각종 상품권, 각종 서비스권 등이 포함되지만, 물론 이것들에 한정되는 것은 아니다. 또한 지폐, 동전, 유가증권류, 무기명 채권류, 증서류 등에 본 발명의 반도체장치(3032)를 설치함으로써, 인증 기능을 설치할 수 있고, 이 인증 기능을 활용하면, 위조를 방지할 수 있다.

도 12e는, 본 발명에 따른 반도체장치(3042)를 내포한 ＩＤ 라벨(3041)을 부착한 서적(3043)을 나타내고 있다. 본 발명의 반도체장치(3042)는, 표면에 붙이거나, 매립해서, 물품에 고정된다. 도 12e에 나타낸 것과 같이, 책이라면 종이에 매립하거나, 유기수지로 이루어지는 패키지라면 해당 유기수지에 매립해서, 각 물품에 고정된다. 본 발명의 반도체장치(3042)는, 소형, 초박형, 경량을 실현하기 때문에, 물품에 고정한 후에도, 그 물품 자체의 디자인성을 손상하는 일이 없다.

또한, 여기에서는 도시하지 않았지만, 포장용 용기류, 기록매체, 신변품, 식품류, 의류, 생활용품류, 전자기기 등에 본 발명의 반도체장치를 설치함으로써, 검품 시스템 등의 시스템의 효율화를 꾀할 수 있다. 또한 탈것류에 반도체장치를 설치함으로써, 위조나 도난을 방지할 수 있다. 또한 동물 등의 생물에게 매립함으로써, 개개의 생물의 식별을 용이하게 행할 수 있다. 예를 들면 가축 등의 생물에게 무선 태그를 매립함으로써, 태어난 연도이나 성별 또는 종류 등을 용이하게 식별하 는 것이 가능해 진다.

이상, 본 발명의 반도체장치는 물품(생물을 포함한다)이면 어떤 것에도 설치해서 사용할 수 있다.

본 실시예는, 상기한 실시형태와 자유롭게 조합할 수 있다.

본 발명에 의해, 여러번의 송신 동작을 반복하여 행하는 안티콜리젼 기능을 가지는 반도체장치에 있어서, 콘트롤러를 사용해 외부에의 신호의 송신시에, 중앙처리장치를 정지함으로써, 외부에의 신호의 송신시에 있어서의 소비 전력의 저감을 행한다. 그 때문에, 연산 회로와 기억장치, 변조 회로가 동시에 동작할 때 즉, 변조 회로가 캐리어에 변조를 걸음으로써 안테나로부터 통신신호를 송신할 때에 전력을 안정시켜, 송신시의 동작을 확실하게 행할 수 있다. 또한, 여러번의 송신 동작을 반복해 행하는 기능을 가지는 반도체장치에 있어서, 동작 방법이 변경이 되는 것에 따른 사양의 변경에 의해, 반도체장치의 마스크 설계의 단계에서 다시 만들 필요가 없다. 그 때문에 제조 비용의 삭감 및 제조 시간의 단축을 할 수 있다. 또한 마스크 설계의 변경에 의해 재차 다시 만든 반도체장치가 적합치 않다고 하는 걱정도 없다.

Claims

중앙처리장치와,

콘트롤러와,

기억장치와,

외부와의 신호의 송수신을 행하기 위한 회로를 구비하고,

상기 기억장치에는, 상기 콘트롤러를 사용해서 상기 외부에의 신호의 송신시에 있어서의 상기 중앙처리장치의 소비 전력의 저감을 행하는 프로그램이 기억되어 있는 반도체장치.
제 1항에 있어서,

상기 콘트롤러는, 상기 외부에의 신호의 송신시에, 상기 중앙처리장치를 정지하는 반도체장치.
제 1항에 있어서,

상기 중앙처리장치가, 상기 외부에의 신호의 송신시에, 상기 프로그램을 실행하여 상기 중앙처리장치를 정지하는 반도체장치.
제 1항에 있어서,

상기 프로그램은 복수의 루틴을 포함하는 반도체장치.
제 4항에 있어서,

상기 복수의 루틴은, 코맨드 판단 루틴, 고유 식별자 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 카운터 루틴, 및 N 슬롯 소비 전력 저감 루틴을 포함하는 반도체장치.
제 4항에 있어서,

상기 복수의 루틴은 안티콜리젼 동작시의 소비 전력을 저감하는 반도체장치.
제 1항에 있어서,

상기 기억장치는 판독 전용 메모리 및 랜덤 액세스 메모리를 가지는 반도체장치.
제 1항에 있어서,

상기 콘트롤러는, ＣＰＵ 인터페이스, 제어 레지스터, 코드 추출 회로 및 부호화회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.
제 1항에 있어서,

상기 외부와의 신호의 송수신을 행하기 위한 회로는, 안테나, 공진회로, 전원회로, 리셋트 회로, 클록 생성 회로, 복조 회로, 변조 회로 및 전원생성 회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.
중앙처리장치와,

콘트롤러와,

기억장치와,

외부와의 신호의 송수신을 행하기 위한 회로를 구비하고,

상기 기억장치에는, 상기 콘트롤러를 사용해서 상기 외부에의 신호의 송신시에 있어서의 상기 중앙처리장치의 소비 전력의 저감을 행하는 프로그램이 기억되어 있고,

상기 프로그램의 실행이 상기 콘트롤러가 상기 중앙처리장치를 정지시키도록 하는 반도체장치.
제 10항에 있어서,

상기 콘트롤러는, 상기 외부에의 신호의 송신시에, 상기 중앙처리장치를 정지하는 반도체장치.
제 10항에 있어서,

상기 중앙처리장치는, 상기 외부에의 신호의 송신시에, 상기 프로그램을 실행하여 상기 중앙처리장치를 정지하는 반도체장치.
제 10항에 있어서,

상기 프로그램은 복수의 루틴을 포함하는 반도체장치.
제 13항에 있어서,

상기 복수의 루틴은, 코맨드 판단 루틴, 고유 식별자 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 카운터 루틴, 및 N 슬롯 소비 전력 저감 루틴을 포함하는 반도체장치.
제 13항에 있어서,

상기 복수의 루틴은 안티콜리젼 동작시의 소비 전력을 저감하는 반도체장치.
제 10항에 있어서,

상기 기억장치는 판독 전용 메모리 및 랜덤 액세스 메모리를 가지는 반도체장치.
제 10항에 있어서,

상기 콘트롤러는, ＣＰＵ 인터페이스, 제어 레지스터, 코드 추출 회로 및 부호화회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.
제 10항에 있어서,

상기 외부와의 신호의 송수신을 행하기 위한 회로는, 안테나, 공진회로, 전원회로, 리셋트 회로, 클록 생성 회로, 복조 회로, 변조 회로 및 전원생성 회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.
중앙처리장치와,

콘트롤러와,

기억장치와,

외부와의 신호의 송수신을 행하기 위한 회로를 구비하고,

상기 기억장치에는, 상기 콘트롤러를 사용해서 상기 외부에의 신호의 송신시에 있어서의 상기 중앙처리장치의 소비 전력의 저감을 행하는 프로그램이 기억되어 있고,

상기 중앙처리장치가 상기 프로그램을 실행하여 상기 중앙처리장치를 정지시키는 반도체장치.
제 19항에 있어서,

상기 콘트롤러는, 상기 외부에의 신호의 송신시에, 상기 중앙처리장치를 정지하는 반도체장치.
제 19항에 있어서,

상기 중앙처리장치는, 상기 외부에의 신호의 송신시에, 상기 프로그램을 실행하여 상기 중앙처리장치를 정지하는 반도체장치.
제 19항에 있어서,

상기 프로그램은 복수의 루틴을 포함하는 반도체장치.
제 22항에 있어서,

상기 복수의 루틴은, 코맨드 판단 루틴, 고유 식별자 값 처리 루틴, 마스크 값 비교 루틴, N 슬롯 카운터 루틴, 및 N 슬롯 소비 전력 저감 루틴을 포함하는 반도체장치.
제 22항에 있어서,

상기 복수의 루틴은 안티콜리젼 동작시의 소비 전력을 저감하는 반도체장치.
제 19항에 있어서,

상기 기억장치는 판독 전용 메모리 및 랜덤 액세스 메모리를 가지는 반도체장치.
제 19항에 있어서,

상기 콘트롤러는, ＣＰＵ 인터페이스, 제어 레지스터, 코드 추출 회로 및 부호화회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.
제 19항에 있어서,

상기 외부와의 신호의 송수신을 행하기 위한 회로는, 안테나, 공진회로, 전원회로, 리셋트 회로, 클록 생성 회로, 복조 회로, 변조 회로 및 전원생성 회로로 구성된 그룹에서 선택된 적어도 1개를 구비한 반도체장치.