KR20070122077A - 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법 - Google Patents

스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법 Download PDF

Info

Publication number
KR20070122077A
KR20070122077A KR1020060057087A KR20060057087A KR20070122077A KR 20070122077 A KR20070122077 A KR 20070122077A KR 1020060057087 A KR1020060057087 A KR 1020060057087A KR 20060057087 A KR20060057087 A KR 20060057087A KR 20070122077 A KR20070122077 A KR 20070122077A
Authority
KR
South Korea
Prior art keywords
output
delay
read data
delay time
semiconductor memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020060057087A
Other languages
English (en)
Other versions
KR100800472B1 (ko
Inventor
정원창
이희춘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060057087A priority Critical patent/KR100800472B1/ko
Priority to US11/746,734 priority patent/US7460418B2/en
Publication of KR20070122077A publication Critical patent/KR20070122077A/ko
Application granted granted Critical
Publication of KR100800472B1 publication Critical patent/KR100800472B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/10—Aspects relating to interfaces of memory device to external buses
    • G11C2207/105—Aspects related to pads, pins or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/247—Dispositions of multiple bumps
    • H10W72/248—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips

Landscapes

  • Dram (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

스택 패키지에서 패드 본딩(pad bonding)을 이용하여 독출 데이터가 출력되는 시점을 조절할 수 있는 반도체 메모리장치 및 이의 독출 데이터 스큐 조절방법이 개시된다. 상기 반도체 메모리장치는 본딩 옵션용 패드, 및 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태에 따라 출력버퍼로부터 데이터가 출력되는 시점을 조절하는 지연 제어회로를 구비하는 것을 특징으로 한다. 따라서 스택 패키지에 본 발명에 따른 반도체 메모리장치를 채용할 때 상기 본딩 옵션용 패드를 전원전압 또는 접지전압에 연결함으로써, 본딩 와이어의 부하에 기인하여 발생되는 독출 데이터 스큐가 보상될 수 있다.

Description

스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체 메모리장치 및 이의 독출 데이터 스큐 조절방법{Semiconductor memory device for stack package and read data skew control method thereof}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 스택 패키지를 나타내는 개략적인 도면이다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리장치를 나타내는 블록도이다.
도 3은 도 2에 도시된 제2지연기를 퓨즈 옵션(fuse option)을 이용하여 구성한 예를 나타내는 회로도이다.
본 발명은 반도체 메모리장치에 관한 것으로, 특히 스택 패키지(stack package)용 반도체 메모리장치 및 이의 독출 데이터 스큐 조절방법에 관한 것이다.
두 개 이상의 반도체 메모리장치, 즉 두 개 이상의 반도체 메모리 칩을 쌓아 구현되는 패키지를 스택 패키지(stack package)라 한다. 도 1에 스택 패키지를 나 타내는 개략적인 도면이 도시되어 있다. 도 1에 도시된 바와 같이, 스택 패키지에서는 하부 메모리 칩(bottom memory chip)(13) 위에 상부 메모리 칩(top memory chip)(11)이 놓인다. 상부 메모리 칩(11)의 출력 패드(pad)에는 볼(ball)(15)이 연결되고 하부 메모리 칩(13)의 출력 패드에는 볼(17)이 연결된다. 그리고 볼(15)은 본딩 와이어(bonding wire)(19)를 통해 볼(17)에 연결된다.
예컨대 볼(17)이 데이터 출력용일 경우, 하부 메모리 칩(13)으로부터 독출되는 데이터는 직접 볼(17)을 통해 출력되고 상부 메모리 칩(11)으로부터 독출되는 데이터는 순차적으로 볼(15), 본딩 와이어(19), 및 볼(17)을 통해 출력된다. 따라서 상부 메모리 칩(11)의 출력 패드에는 하부 메모리 칩(13)의 출력 패드에 비하여 본딩 와이어(19)의 부하가 더 걸리게 된다. 이로 인하여 데이터 독출시 상부 메모리 칩(11)으로부터 독출되는 데이터가 하부 메모리 칩(13)으로부터 독출되는 데이터보다 수백 ps(pico second) 늦게 출력되게 된다.
이러한 경우에는 상부 메모리 칩(11)에 대한 tAC(메모리 칩에 인가되는 외부클럭으로부터 독출 데이터가 출력되는 시점까지의 시간)이 하부 메모리 칩(13)에 대한 tAC 보다 길어지게 된다. 이는 상부 메모리 칩(11)으로부터 독출되는 데이터의 유효(valid) 구간을 감소시키고 독출 데이터를 받아들이는 메모리 콘트롤러에서 데이터 페치(fetch)를 위한 마진을 감소시킨다.
한편 상부 메모리 칩(11)으로부터 독출되는 데이터와 하부 메모리 칩(13)으로부터 독출되는 데이터 간의 스큐, 즉 독출 데이터 스큐를 보상하기 위해서 반도체 메모리 칩 내에 독출 데이터 스큐 보상용 퓨즈를 포함시킬 수 있다. 이 퓨즈를 이용하여 퓨징(Fusing) 단계에서 상부 메모리 칩과 하부 메모리 칩을 구분시킴으로써 상부 메모리 칩 또는 하부 메모리 칩으로부터 데이터가 출력되는 시점을 조절할 수 있다. 또는 패키지가 만들어진 뒤 E-Fuse(electrical fuse)와 같은 수단을 이용하여 데이터가 출력되는 시점을 조절할 수도 있다.
그런데 퓨즈를 이용하는 경우에는 패키징 전 단계에서 반도체 메모리 칩들을 미리 상부 칩 혹은 하부 칩으로 구분해서 퓨징을 적용해야 하는 문제가 있고, E-Fuse를 이용하는 경우에는 신뢰성 등 아직 해결되어야 하는 문제가 있다.
따라서 본 발명이 이루고자하는 기술적 과제는, 스택 패키지에서 패드 본딩(pad bonding)을 이용하여 독출 데이터가 출력되는 시점을 조절할 수 있는 반도체 메모리장치를 제공하는 데 있다.
본 발명이 이루고자하는 다른 기술적 과제는, 상기 반도체 메모리장치의 독출 데이터 스큐 조절방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 메모리장치는, 출력 제어클럭에 응답하여 독출 데이터를 받아 외부로 출력하는 출력버퍼, 본딩 옵션용 패드, 및 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태에 따라 상기 출력버퍼로부터 데이터가 출력되는 시점을 조절하는 지연 제어회로를 구비하는 것을 특징으로 한다.
바람직한 일실시예에 따르면 상기 지연 제어회로는, 상기 본딩 옵션용 패드 에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 상기 데이터가 상기 반도체 메모리장치 외부에서 인가되는 외부클럭에 동기되어 출력되도록 제어하고 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 데이터가 상기 외부클럭보다 빠르게 출력되도록 제어한다.
바람직한 일시예에 따르면 상기 지연 제어회로는, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 내부클럭을 제1지연시간 만큼 지연시켜 상기 출력 제어클럭으로서 제공하고, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 내부클럭을 제2지연시간 만큼 지연시켜 상기 출력 제어클럭으로서 제공하도록 구성된다.
상기 제1지연시간은 상기 반도체 메모리장치 내의 지연동기 루프회로 내에 포함되어 있는 보상 지연기의 지연시간과 동일하고 상기 제2지연시간은 상기 보상 지연기의 지연시간보다 작게 셋팅된다. 상기 제2지연기는 퓨즈 옵션 회로를 포함하여 구성될 수 있고 상기 제2지연기의 상기 제2지연시간은 상기 퓨즈 옵션 회로 내의 퓨즈 컷팅 여부에 따라 감소 또는 증가될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 독출 데이터 스큐 조절방법은, 출력버퍼 및 본딩 옵션용 패드를 구비하는 반도체 메모리장치의 독출 데이터 스큐 조절방법에 있어서, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 상기 출력버퍼로부터 독출 데이터를 외부클럭에 동기시켜 출력하는 단계, 및 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계를 구비하는 것을 특징으로 한다.
바람직한 일실시예에 따르면 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계는, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때 상기 독출 데이터를 상기 외부클럭보다 빠르게 출력하는 단계를 구비한다.
바람직한 일실시예에 따르면 상기 외부클럭에 동기시켜 출력하는 단계는, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때 내부클럭을 제1지연시간 만큼 지연시키는 단계, 상기 제1지연시간 만큼 지연된 제1내부클럭을 상기 출력버퍼로 제공하는 단계, 및 상기 제1내부클럭에 응답하여 상기 출력버퍼로부터 상기 독출 데이터를 출력하는 단계를 구비한다.
또한, 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계는, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때 상기 내부클럭을 제2지연시간 만큼 지연시키는 단계, 상기 제2지연시간 만큼 지연된 제2내부클럭을 상기 출력버퍼로 제공하는 단계, 및 상기 제2내부클럭에 응답하여 상기 출력버퍼로부터 상기 독출 데이터를 출력하는 단계를 더 구비한다.
상기 제1지연시간은 상기 반도체 메모리장치 내의 지연동기 루프회로 내에 포함되어 있는 보상 지연기의 지연시간과 동일하고 상기 제2지연시간은 상기 보상 지연기의 지연시간보다 작게 셋팅된다. 상기 제2지연시간은 퓨즈 옵션 회로를 이용하여 상기 퓨즈 옵션 회로 내의 퓨즈 컷팅 여부에 따라 감소 또는 증가되로록 조절될 수 있다.
본 발명과 본 발명의 동작 상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일실시예에 따른 반도체 메모리장치를 나타내는 블록도이다.
도 2를 참조하면, 본 발명의 일실시예에 따른 반도체 메모리장치는 출력 제어클럭(OCLK)에 응답하여 독출 데이터(RDATA)를 받아 외부로 출력하는 출력버퍼(21)를 구비하고 특히 스택 패키지에서 독출 데이터 스큐를 보상하기 위해 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태에 따라 출력버퍼(21)로부터 데이터가 출력되는 시점을 조절하는 지연 제어회로(25)를 구비한다.
또한 본 발명의 일실시예에 따른 반도체 메모리장치는 상기 반도체 메모리장치의 외부에서 인가되는 외부클럭(CLK)을 수신하여 내부클럭(ICLK)을 발생하는 지연동기 루프회로(delay locked loop, DLL)(27)를 구비한다. 독출 데이터(RDATA)는 상기 반도체 메모리장치 내의 메모리셀 어레이(미도시)로부터 독출되는 데이터이다. 본 발명의 일실시예에 따른 반도체 메모리장치는 본 발명의 독출 데이터 스큐 조절방법에 따라 동작한다.
좀더 상세히 설명하면, 도 1에 도시된 스택 패키지에서는 본딩 와이어(19)의 길이가 대략 정해지므로 상부 메모리 칩(11)으로부터 독출되는 데이터와 하부 메모리 칩(13)으로부터 독출되는 데이터 간의 스큐, 즉 독출 데이터 스큐가 대략 미리 정해지고 또한 스택 패키지에서는 상부 메모리 칩과 하부 메모리 칩에 대한 구분을 패키징 단계에서 행하는 것이 유용하다. 따라서 본 발명에서는 패키징 단계에서 패드 본딩 옵션을 사용하여 상부 메모리 칩과 하부 메모리 칩을 구분함으로써 출력버퍼(21)로부터 데이터가 출력되는 시점을 조절한다.
한편 DLL이 사용되는 반도체 메모리장치에서는 독출 데이터(RDATA)가 외부클럭(CLK)에 동기되어 출력되도록, DLL(27)이 데이터 출력 패쓰 지연을 모사(replicate)한 보상 지연기(compensation delay)(275)를 포함한다. 따라서 보상 지연기(delay)(275)의 지연시간과 데이터 출력 패쓰의 지연시간(도 2에서 지연 제어회로(25)의 지연시간에 해당함.)을 다르게 함으로써 출력버퍼(21)로부터 데이터가 출력되는 시점을 변경할 수 있다.
이러한 원리를 이용하여 지연 제어회로(25)는, 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태가 제1논리 레벨, 예컨대 접지전압(VSS) 레벨일 때는 내부클럭(ICLK)을 보상 지연기(275)의 지연시간과 동일한 제1지연시간 만큼 지연시켜 출력 제어클럭(OCLK)으로서 제공하도록 구성되고, 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태가 제2논리 레벨, 예컨대 전원전압(VDD) 레벨일 때는 내부클럭(ICLK)을 보상 지연기(275)의 지연시간보다 작은 제2지연시간 만큼 지연시켜 출력 제어클럭(OCLK)으로서 제공하도록 구성된다.
이에 따라 지연 제어회로(25)는 본딩 옵션용 패드(23)에 인가되는 신호의 논 리 상태가 접지전압(VSS) 레벨일 때는 독출 데이터(RDATA)가 외부클럭(CLK)에 동기되어 출력되도록 제어하고 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태가 전원전압(VDD) 레벨일 때는 독출 데이터(RDATA)가 외부클럭(CLK)보다 빠르게 출력되도록 제어한다.
상기 제1지연시간과 상기 제2지연시간의 차이는 도 1에 도시된 스택 패키지에서 본딩 와이어(19)의 부하에 기인하여 발생되는 독출 데이터 스큐를 보상할 수 있을 정도를 고려하여 설정될 수 있다.
지연 제어회로(25)는 버퍼(251), 제1지연기(253), 제2지연기(255), 및 선택기(257)를 포함하여 구성될 수 있다. 버퍼(251)는 지연동기 루프회로(27)에서 발생되는 내부클럭(ICLK)을 받아 버퍼링한다. 제1지연기(253)는 버퍼링된 내부클럭을 상기 제1지연시간 만큼 지연시키고, 제2지연기(255)는 상기 버퍼링된 내부클럭을 상기 제2지연시간 만큼 지연시킨다. 선택기(257)는 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태가 접지전압(VSS) 레벨일 때는 제1지연기(253)의 출력신호를 선택하여 상기 출력 제어클럭(OCLK)으로서 제공하고 본딩 옵션용 패드(23)에 인가되는 신호의 논리 상태가 전원전압(VDD) 레벨일 때는 제2지연기(255)의 출력신호를 선택하여 상기 출력 제어클럭(OCLK)으로서 제공한다. 여기에서 버퍼(251)의 지연시간과 선택기(257)의 지연시간은 거의 없는 것으로 가정한다.
따라서 상술한 본 발명에 따른 반도체 메모리장치가 도 1에 도시된 스택 패키지에서 하부 메모리 칩(13)으로 사용될 경우에는 패키징시 본딩 옵션용 패드(23)를 접지전압(VDD)에 연결하고 상부 메모리 칩(11)으로 사용될 경우에는 패키징시 본딩 옵션용 패드(23)를 전원전압(VDD)에 연결한다. 이에 따라 하부 메모리 칩(13)으로 사용되는 본 발명에 따른 반도체 메모리장치에서는 독출 데이터(RDATA)가 외부클럭(CLK)에 동기되어 출력되고, 상부 메모리 칩(11)으로 사용되는 본 발명에 따른 반도체 메모리장치에서는 독출 데이터(RDATA)가 외부클럭(CLK)보다 빠르게 출력된다.
그 결과, 도 1에 도시된 스택 패키지에서 본딩 와이어(19)의 부하에 기인하여 발생되는 독출 데이터 스큐, 즉 상부 메모리 칩(11)으로부터 독출되는 데이터와 하부 메모리 칩(13)으로부터 독출되는 데이터 간의 스큐가 보상된다. 즉 상부 메모리 칩(11)으로부터 볼(15)을 통해 독출되는 데이터는 외부클럭(CLK)보다 빠르게 출력되므로 상부 메모리 칩(11)의 독출 데이터가 본딩 와이어(19)의 부하에 기인하여 지연되어 결국 데이터 출력용 볼(17)의 위치에서는 지연된 독출 데이터는 외부클럭(CLK)에 거의 동기되게 된다.
위에서는 도 1에 도시된 스택 패키지에서 상부 메모리 칩(11)으로부터 독출되는 데이터와 하부 메모리 칩(13)으로부터 독출되는 데이터 간의 스큐, 즉 독출 데이터 스큐가 대략 미리 정해져 있다고 가정하였지만, 실제로는 공정(process) 등의 변화에 따라 독출 데이터 스큐 값이 조금씩 달라 질 수 있다. 이러한 경우에는 도 3에 도시된 바와 같이 도 2에 도시된 제2지연기(255)를 퓨즈 옵션(fuse option)을 이용하여 구성함으로써, 독출 데이터 스큐 값을 보정하기 위한 제2지연기(255)의 지연시간, 즉 상기 제2지연시간을 튜닝(tuning)할 수 있다.
도 3을 참조하면, 제2지연기(255)는 지연기(31), 선택기(32), 지연기(33), 선택기(34), 퓨즈 옵션회로(35), 및 퓨즈 옵션회로(36)를 구비한다.
RESET 신호는 반도체 메모리장치가 초기동작을 할 때 내부 레지스터들을 초기화하기 위한 하이 레벨에서 로우 레벨로 천이하는 신호이다. 퓨즈(F1)을 컷트(cut)하지 않으면 퓨즈 옵션회로(35)의 출력신호(E)가 로우 레벨이 되어 선택기(32)는 신호(A)가 지연기(31)에 의해 지연된 신호를 선택하여 출력한다. 그리고 퓨즈(F1)을 컷트(cut)하면 퓨즈 옵션회로(35)의 출력신호(E)가 하이 레벨이 되어 선택기(32)는 지연되지 않은 신호(A)를 선택하여 출력한다.
이와 마찬가지로 퓨즈(F2)을 컷트(cut)하지 않으면 퓨즈 옵션회로(36)의 출력신호(F)가 로우 레벨이 되어 선택기(34)는 지연되지 않은 신호, 즉 선택기(32)의 출력신호를 선택하여 신호(B)로서 출력한다. 그리고 퓨즈(F2)를 컷트(cut)하면 퓨즈 옵션회로(36)의 출력신호(F)가 하이 레벨이 되어 선택기(34)는 선택기(32)의 출력신호가 지연기(33)에 의해 지연된 신호를 선택하여 신호(B)로서 출력한다.
따라서 제2지연기(255)의 지연시간이 퓨즈(F1) 및 퓨즈(F2)의 컷팅 여부에 따라 감소 또는 증가될 수 있다.
이상 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이 다.
상술한 바와 같이 본 발명에 따른 독출 데이터 스큐 조절방법에 따라 동작하는 본 발명에 따른 반도체 메모리장치는 스택 패키지에서 패드 본딩을 이용하여 독출 데이터가 출력되는 시점을 조절할 수 있다. 따라서 스택 패키지에 본 발명에 따른 반도체 메모리장치가 채용되면 본딩 와이어의 부하에 기인하여 발생되는 독출 데이터 스큐가 보상될 수 있다.

Claims (11)

  1. 출력 제어클럭에 응답하여 독출 데이터를 받아 외부로 출력하는 출력버퍼;
    본딩 옵션용 패드; 및
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태에 따라 상기 출력버퍼로부터 데이터가 출력되는 시점을 조절하는 지연 제어회로를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  2. 제1항에 있어서, 상기 지연 제어회로는,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 상기 데이터가 상기 반도체 메모리장치 외부에서 인가되는 외부클럭에 동기되어 출력되도록 제어하고 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 데이터가 상기 외부클럭보다 빠르게 출력되도록 제어하는 것을 특징으로 하는 반도체 메모리장치.
  3. 제1항에 있어서, 상기 지연 제어회로는,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 내부클럭을 제1지연시간 만큼 지연시켜 상기 출력 제어클럭으로서 제공하고, 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 내부클럭을 제2지연시간 만큼 지연시켜 상기 출력 제어클럭으로서 제공하는 것을 특징 으로 하는 반도체 메모리장치.
  4. 제3항에 있어서, 상기 지연 제어회로는,
    상기 내부클럭을 상기 제1지연시간 만큼 지연시키는 제1지연기;
    상기 내부클럭을 상기 제2지연시간 만큼 지연시키는 제2지연기; 및
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 상기 제1지연기의 출력신호를 선택하여 상기 출력 제어클럭으로서 제공하고 상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 제2지연기의 출력신호를 선택하여 상기 출력 제어클럭으로서 제공하는 선택기를 구비하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제4항에 있어서, 상기 제2지연기의 상기 제2지연시간은 퓨즈 옵션 회로 내의 퓨즈 컷팅 여부에 따라 감소 또는 증가되는 것을 특징으로 하는 반도체 메모리장치.
  6. 제3항에 있어서,
    상기 반도체 메모리장치의 외부에서 인가되는 외부클럭을 수신하여 상기 내부클럭을 발생하는 지연동기 루프회로를 더 구비하고,
    상기 제1지연시간은 상기 지연동기 루프회로 내에 포함되어 있는 보상 지연기의 지연시간과 동일하고 상기 제2지연시간은 상기 보상 지연기의 지연시간보다 작은 것을 특징으로 하는 반도체 메모리장치.
  7. 출력버퍼 및 본딩 옵션용 패드를 구비하는 반도체 메모리장치의 독출 데이터 스큐 조절방법에 있어서,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때는 상기 출력버퍼로부터 독출 데이터를 외부클럭에 동기시켜 출력하는 단계; 및
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때는 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계를 구비하는 것을 특징으로 하는 독출 데이터 스큐 조절방법.
  8. 제7항에 있어서, 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계는,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때 상기 독출 데이터를 상기 외부클럭보다 빠르게 출력하는 단계를 구비하는 것을 특징으로 하는 독출 데이터 스큐 조절방법.
  9. 제7항에 있어서, 상기 외부클럭에 동기시켜 출력하는 단계는,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제1논리 레벨일 때 내부클럭을 제1지연시간 만큼 지연시키는 단계;
    상기 제1지연시간 만큼 지연된 제1내부클럭을 상기 출력버퍼로 제공하는 단 계; 및
    상기 제1내부클럭에 응답하여 상기 출력버퍼로부터 상기 독출 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 독출 데이터 스큐 조절방법.
  10. 제9항에 있어서, 상기 독출 데이터가 출력되는 시점을 변경하여 출력하는 단계는,
    상기 본딩 옵션용 패드에 인가되는 신호의 논리 상태가 제2논리 레벨일 때 상기 내부클럭을 제2지연시간 만큼 지연시키는 단계;
    상기 제2지연시간 만큼 지연된 제2내부클럭을 상기 출력버퍼로 제공하는 단계; 및
    상기 제2내부클럭에 응답하여 상기 출력버퍼로부터 상기 독출 데이터를 출력하는 단계를 구비하는 것을 특징으로 하는 독출 데이터 스큐 조절방법.
  11. 제10항에 있어서, 상기 반도체 메모리장치는 외부에서 인가되는 외부클럭을 수신하여 상기 내부클럭을 발생하는 지연동기 루프회로를 더 구비하고,
    상기 제1지연시간은 상기 지연동기 루프회로 내에 포함되어 있는 보상 지연기의 지연시간과 동일하고 상기 제2지연시간은 상기 보상 지연기의 지연시간보다 작은 것을 특징으로 하는 독출 데이터 스큐 조절방법.
KR1020060057087A 2006-06-23 2006-06-23 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법 Expired - Fee Related KR100800472B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060057087A KR100800472B1 (ko) 2006-06-23 2006-06-23 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법
US11/746,734 US7460418B2 (en) 2006-06-23 2007-05-10 Semiconductor memory device for stack package and read data skew control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060057087A KR100800472B1 (ko) 2006-06-23 2006-06-23 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법

Publications (2)

Publication Number Publication Date
KR20070122077A true KR20070122077A (ko) 2007-12-28
KR100800472B1 KR100800472B1 (ko) 2008-02-04

Family

ID=39101239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060057087A Expired - Fee Related KR100800472B1 (ko) 2006-06-23 2006-06-23 스택 패키지(ｓｔａｃｋ ｐａｃｋａｇｅ)용 반도체메모리장치 및 이의 독출 데이터 스큐 조절방법

Country Status (2)

Country Link
US (1) US7460418B2 (ko)
KR (1) KR100800472B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443463B1 (ko) * 2009-08-27 2014-09-23 마이크론 테크놀로지, 인크. 다이 위치 보상
US9396765B2 (en) 2014-07-09 2016-07-19 SK Hynix Inc. Stacked semiconductor package

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924346B1 (ko) 2007-12-28 2009-11-02 주식회사 하이닉스반도체 스큐신호 생성회로 및 이를 이용한 반도체 메모리 장치
US7957218B2 (en) * 2009-06-11 2011-06-07 Freescale Semiconductor, Inc. Memory controller with skew control and method
US8386867B2 (en) * 2009-07-02 2013-02-26 Silicon Image, Inc. Computer memory test structure
US8482132B2 (en) 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
US8543873B2 (en) 2010-01-06 2013-09-24 Silicon Image, Inc. Multi-site testing of computer memory devices and serial IO ports
KR101190683B1 (ko) 2010-10-29 2012-10-12 에스케이하이닉스 주식회사 반도체 장치, 그의 신호 지연 방법, 적층 반도체 메모리 장치 및 그의 신호 생성 방법
WO2012061633A2 (en) 2010-11-03 2012-05-10 Netlist, Inc. Method and apparatus for optimizing driver load in a memory package

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0146176B1 (ko) * 1995-05-02 1998-09-15 김주용 동기식 기억장치의 신호 전달 회로
JPH09153288A (ja) * 1995-11-30 1997-06-10 Mitsubishi Electric Corp 半導体記憶装置
US5760478A (en) 1996-08-20 1998-06-02 International Business Machines Corporation Clock skew minimization system and method for integrated circuits
JP3762558B2 (ja) * 1998-12-28 2006-04-05 富士通株式会社 半導体記憶装置及び半導体記憶装置における出力信号の制御方法並びに出力信号制御回路
JP4045064B2 (ja) * 2000-03-30 2008-02-13 富士通株式会社 半導体記憶装置
KR100408397B1 (ko) 2000-11-20 2003-12-06 삼성전자주식회사 데이터 지연시간을 외부에서 조절할 수 있는 반도체메모리장치 및 이를 구비하는 메모리모듈
KR100403342B1 (ko) 2001-09-13 2003-11-01 주식회사 하이닉스반도체 반도체 장치의 타이밍 조절 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101443463B1 (ko) * 2009-08-27 2014-09-23 마이크론 테크놀로지, 인크. 다이 위치 보상
US9396765B2 (en) 2014-07-09 2016-07-19 SK Hynix Inc. Stacked semiconductor package

Also Published As

Publication number Publication date
KR100800472B1 (ko) 2008-02-04
US7460418B2 (en) 2008-12-02
US20080043548A1 (en) 2008-02-21

Similar Documents

Publication Publication Date Title
US7911858B2 (en) Semiconductor device with DDR memory controller
US8351283B2 (en) Semiconductor storage device
US7460418B2 (en) Semiconductor memory device for stack package and read data skew control method thereof
US9378783B2 (en) I/O circuit with phase mixer for slew rate control
US9025410B2 (en) Semiconductor memory devices and semiconductor system having parameters, and methods of testing the same
KR20120056268A (ko) 다이 위치 보상
US8959378B2 (en) Output timing control circuit and semiconductor apparatus using the same
US7715253B2 (en) Semiconductor memory device and method for operating the same
JP2005318507A (ja) 遅延固定ループ回路
US20030227308A1 (en) Delay locked loop circuit with time delay quantifier and control
US20010028266A1 (en) Method for adjusting phase of controlling clock signal and semiconductor integrated circuit having delay locked loop circuit
US8680904B1 (en) Semiconductor device including delay locked loop circuit and method
KR100695525B1 (ko) 반도체 기억 소자의 지연 고정 루프
US7605624B2 (en) Delay locked loop (DLL) circuit for generating clock signal for memory device
US8258840B2 (en) Delay locked loop and integrated circuit including the same
KR100475054B1 (ko) 비트 구성에 상관없이 데이터 출력시간이 일정한 동기식반도체 장치 및 데이터 출력시간 조절 방법
US8519760B2 (en) Device characteristic compensation circuit and semiconductor apparatus using the same
US6754112B2 (en) Integrated circuit devices having delay circuits for controlling setup/delay times of data signals that are provided to memory devices
CN110782929B (zh) 每个通路的占空比校正
US20110267898A1 (en) Semiconductor memory apparatus
US20060215467A1 (en) Method of increasing data setup and hold margin in case of non-symmetrical PVT
US8344775B2 (en) Clock delay correcting device and semiconductor device having the same
KR101027760B1 (ko) 지연 동기 루프의 클럭 발생부 및 그것의 클럭 신호 생성 방법
US7902889B2 (en) Delay locked loop
KR20060135234A (ko) 디엘엘 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20170129

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20170129

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000