KR20080021992A - 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법 - Google Patents

메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법 Download PDF

Info

Publication number
KR20080021992A
KR20080021992A KR1020060085303A KR20060085303A KR20080021992A KR 20080021992 A KR20080021992 A KR 20080021992A KR 1020060085303 A KR1020060085303 A KR 1020060085303A KR 20060085303 A KR20060085303 A KR 20060085303A KR 20080021992 A KR20080021992 A KR 20080021992A
Authority
KR
South Korea
Prior art keywords
substrate
film
semiconductor
connection
adhesive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020060085303A
Other languages
English (en)
Inventor
심종보
이치영
김태은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085303A priority Critical patent/KR20080021992A/ko
Publication of KR20080021992A publication Critical patent/KR20080021992A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips

Landscapes

  • Wire Bonding (AREA)

Abstract

메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그 제조방법을 개시한다. 반도체 패키지는 그의 상면에 하나이상의 기판연결단자를 구비하고, 상기 상면에 대향하는 하면에 다수의 솔더볼 패드를 구비하는 기판; 상기 기판상에 플립칩 본딩되는 제1반도체 칩; 및 상기 제1반도체 칩상에 적층되는 제2반도체칩을 구비한다. 연결필름은 상기 제1 및 상기 제2반도체 칩을 연결시켜 주고, 상기 제1반도체 칩에 부착되는 점착층과 메탈 패턴층을 포함한다. 상기 연결필름의 상기 메탈 패턴층과 상기 기판의 상기 기판연결단자는 제1와이어를 통해 연결된다.

Description

메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그 제조방법{Semiconductor package having metal patterned connection film and method for fabricating the same}
도 1a 내지 도 1e는 본 발명의 반도체 패키지의 메탈 패턴된 연결필름의 단면도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
고 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도이다.
도 5a 내지 5d는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도이다.
도 6a 내지 6c는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면이다.
도 7a 내지 7d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 연결필름 210, 310, 410 : 기판
230, 270, 330, 370, 430 : 반도체 칩
본 발명은 반도체 패키지에 관한 것으로서, 보다 구체적으로는 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그 제조방법에 관한 것이다.
현재, 휴대용 PC 나 휴대용 전화와 같은 전자제품이 경박단소화되는 추세이며, 이에 따라 상기 휴대용 전자제품에 적용되는 반도체 제품도 점점 작아지고, 다기능화되고 있는 추세이다. 반도체 제품의 고용량화를 위해 단위 반도체 소자의 집적도를 증가시켜야 하는데, 이러한 단위 반도체 소자의 집적도를 증가시키기 위해서는 디자인 룰의 감소 즉, 미세패턴기술이 요구된다.
반도체 패키지는 용량을 증대시키고 기능을 확장시키기 위하여 웨이퍼상태에서의 집적도가 점차 증가하고 있으며, 2개이상의 반도체 칩 혹은 반도체 패키지를 하나로 통합하여 사용하는 반도체 패키지가 일반화되고 있다. 이러한 통합형 반도체 패키지로는 SIP(system in package), MCP(multi chip package) 및 POP(package on package) 등이 있다. 일반적으로 SIP 는 플립칩의 배면에 이종 반도체칩을 스택할 때, 와이어 본딩 반도체칩을 스택하는 경우와 플립칩을 스택하는 경우로 나눌 수 있다. 이와 같이 와이어 본딩 반도체칩을 스택하는 경우 또는 플립칩을 스택하는 경우 상, 하부 반도체칩을 연결시켜 주기 위하여 인터포져를 사용하여야 한다. 인터포져의 사용에 따라 반도체 패키지의 높이가 증가하고 비용이 증가하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 매탈 패턴된 연결필름을 구비한 반도체 패키지 및 그 제조방법을 제공하는 것이다.
상기한 본 발명의 기술적 과제를 달성하기 위하여, 본 발명의 반도체패키지는 그의 상면에 하나이상의 기판연결단자를 구비하고, 상기 상면에 대향하는 하면에 다수의 솔더볼 패드를 구비하는 기판; 상기 기판상에 플립칩 본딩되는 제1반도체 칩; 및 상기 제1반도체 칩상에 적층되는 제2반도체칩을 구비한다. 연결필름은 상기 제1 및 상기 제2반도체 칩을 연결시켜 주고, 상기 제1반도체 칩에 부착되는 점착층과 메탈 패턴층을 포함한다. 상기 연결필름의 상기 메탈 패턴층과 상기 기판의 상기 기판연결단자는 제1와이어를 통해 연결된다.
봉지제는 상기 기판의 상기 상면에 형성되어, 상기 제1 및 상기 제2반도체 칩 및 상기 제2와이어를 봉지시켜 준다.
상기 반도체 웨이퍼는 상기 연결필름과 상기 제2반도체 칩사이에 배열되어, 상기 연결필름과 상기 제2반도체 칩을 부착시켜 주기 위한 접촉부재; 및 상기 반도체 칩의 상기 칩패드와 상기 연결필름의 상기 기판연결단자를 연결시켜 주는 제2와이어를 더 포함한다.
상기 제2반도체 칩은 다수의 솔더볼 패드를 더 구비하며, 상기 솔더볼 패드는 상기 연결필름의 상기 기판연결단자와 플립칩 본딩된다.
또한, 본 발명의 반도체 패키지는 그의 상면에 하나이상의 기판연결단자를 구비하는 기판; 상기 기판상에 부착되되, 상기 기판상에 부착되는 제1점착층, 상기 제1점착층상에 배열된 메탈 패턴층, 상기 메탈 패턴층의 일부분이 노출되도록 상기 제1점착층 및 상기 메탈 패턴층상에 배열된 제2점착층을 구비하는 연결필름; 및 상기 연결필름의 상기 제2점착층상에 부착되고, 칩패드를 구비하는 반도체 칩을 구비한다. 제1와이어는 상기 연결패드의 상기 노출된 메탈 패턴층과 상기 기판의 상기 기판연결단자를 연결시켜 주고, 제2와이어는 상기 기판의 상기 기판연결단자와 상기 연결패드의 상기 노출된 메탈 패턴층을 연결시켜 준다.
본 발명의 반도체 패키지의 제조방법은 먼저, 각각 다수의 솔더볼 패드를 구비하는, 다수의 제1반도체 칩이 배열된 웨이퍼와, 베이스 필름상에 순차 적층된 스티키층, 점착층 및 메탈 패턴층을 구비하는 연결필름을 마련한다. 이어서, 상기 연결필름의 상기 점착층을 상기 베이스 필름으로부터 분리시켜 상기 점착층상에 상기 반도체칩을 각각 부착시킨다. 상기 연결필름이 부착된 상기 제1반도체 칩의 상기 솔더볼 패드를 그의상면에 기판연결단자를 구비하는 기판상에 부착시킨다. 그의 상면에 칩패드를 구비하는 제2반도체 칩을 상기 연결필름상에 부착시킨다. 와이어 본딩공정을 통해 상기 기판의 상기 기판연결단자와 상기 연결필름의 상기 메탈 패턴층을 제1와이어를 통해 연결시켜 준다.
또한, 본 발명의 반도체 패키지의 제조방법은 먼저, 그의 상면에 하나이상의 기판연결단자를 구비하는 기판을 준비한다. 칩패드를 구비하는 다수의 반도체 칩을 구비하는 반도체 웨이퍼를 마련한다. 베이스 필름상에 순차 적층된 스티키층, 제1점착층, 상기 제1점착층상에 배열된 메탈 패턴층, 상기 메탈 패턴층이 노출되 도록 상기 메탈 패턴층 및 상기 제1점착층상에 배열된 제2점착층을 구비하는 연결필름을 마련한다. 상기 제1 및 제2점착층이 상기 각 반도체 칩에 대응하도록 개별적으로 패터닝되되, 상기 제2점착층은 상기 반도체 칩의 크기에 상응하는 크기를 갖으며, 상기 제1점착층은 상기 메탈 패턴층이 노출되도록 상기 제2점착층보다 큰 크기를 갖는다. 상기 연결필름의 상기 제2점착층을 상기 베이스 필름으로부터 분리시켜 상기 제2점착층상에 상기 반도체층이 부착된 상기 연결필름의 상기 제1점착층을 상기 기판상에 부착시킨다. 와이어 본딩공정을 통해 상기 연결패드의 상기 노출된 메탈 패턴층과 상기 기판의 상기 기판연결단자를 제1와이어를 통해 연결시켜 주고 상기 기판의 상기 기판연결단자와 상기 반도체 칩의 상기 칩패드를 제2와이어를 통해 연결시켜 주는 단계를 구비한다.
상기 연결필름의 상기 제2점착층상에 상기 반도체층이 부착된 연결필름을 상기 기판의 상면상에 부착시키는 방법은 상기 연결필름의 상기 제2점착층상에 상기 반도체 칩을 부착시킨 다음 상기 연결필름의 상기 제1점착층을 상기 베이스 필름으로부터 분리시켜 상기 기판상에 부착시키거나, 또는 상기 연결필름의 상기 제1점착층을 상기 베이스 필름으로부터 분리시켜 상기 기판의 상면상에 부착시킨 다음 상기 연결필름의 상기 제2점착층상에 상기 반도체칩을 부착시켜 준다.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 설명하도록 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다.
도 1a 내지 도 1e 는 본 발명의 반도체 패키지의 메탈 패턴된 연결필름의 단면도를 도시한 것이다. 상기 연결필름(100)은 스택형 반도체 패키지에서 상, 하부 반도체칩을 연결하거나 또는 기판과 반도체칩을 서로 연결시켜 주는 역할을 한다.
도 1a 및 도 1b를 참조하면, 연결필름(100)은 베이스 필름(110)상에 순차 적층된, 스티키층(sticky layer, 130), 메탈 패턴층(150) 및 점착층(adhesive layer 170)을 구비하거나, 스티키층(130) 및 메탈 패턴층(150)을 구비할 수 있다. 상기 접착층(170)이 베이스 필름(110)상에 전면적으로 형성되어, 상기 연결필름(100)은 반도체 웨이퍼의 소잉공정전에 웨이퍼상태의 반도체칩과 접착시킬 때 유리하다.
도 1c 내지 도 1e를 참조하면, 연결필름(100)은 베이스 필름(110)상에 순차 적층된 스티키층(130), 메탈 패턴층(150) 및 점착층(170)을 구비하거나, 스티키층(130), 점착층(170) 및 메탈 패턴층(150)을 구비할 수 있다. 또한, 상기 연결필름(100)은 상기 베이스 필름(110)상에 순차 적층된 스티키층(130), 제1점착층(170), 메탈 패턴층(150) 및 제2접착층(190)을 구비할 수 있다. 상기 접착층(170, 190)은 반도체 칩단위로 패터닝되어 있으므로, 상기 연결필름(170)은 반도체 웨이퍼의 소잉공정후 개별 반도체칩과의 접착시킬 때 유리하다.
도 2는 본 발명의 일 실시예에 따른 반도체 패키지의 단면도를 도시한 것이다. 도 2를 참조하면, 반도체 패키지(200)는 기판(210)상에 제1반도체 칩(230)과 제2반도체 칩(270)이 스택되어지고, 상기 제1반도체칩(230)과 제2반도체 칩(270)은 연결필름(100)에 의해 연결된다. 상기 기판(210)은 그의 하면에 배열된 다수의 솔더볼 패드(213)과, 상기 하면에 대향하는 상면에 배열된 하나 이상의 기판연결단자(211)를 구비한다. 상기 기판(210)은 도면상에는 도시되지 않았으나, 회로배선패턴을 더 포함할 수 있다. 상기 제1반도체 칩(230)은 상기 기판(210)과 플립칩 본딩되어, 제1반도체 칩(230)의 솔더볼 패드(231)가 상기 기판(210)의 상면에 부착되고, 상기 솔더볼 패드(231)가 언더필물질(233)에 의해 덮혀진다.
상기 제2반도체 칩(270)은 상기 제1반도체칩(230)상에 적층되되, 연결필름(100)을 매개로 하여 적층된다. 상기 연결필름(100)은 상기 제1반도체 칩(230)의 상면에 접착되는 점착층(170) 및 다수의 메탈 패턴층(150)을 구비한다. 상기 연결필름(100)과 상기 제2반도체 칩(270)은 접착테이프 등과 같은 접착부재(250)를 통해 접착된다. 상기 제2반도체칩(27)의 칩패드(도면상에 도시되지 않음)와 연결필름(100)의 메탈 패턴층(150)은 와이어(281, 283)를 통해 와이어 본딩되고, 상기 기판(210)의 기판연결단자(211)는 상기 연결필름(100)의 메탈 패턴층(150)과 와이어(285)를 통해 와이어 본딩된다. 상기 제1 및 제2반도체 칩(230, 270) 및 와이어(181, 183, 185)를 포함하는 상기 기판(210)의 상면은 에폭시 몰딩 컴파운드와 같은 봉지제(290)로 봉지되어, 상기 와이어(181, 183, 185) 및 상기 제1 및 제2반도체 칩(230, 270)이 외부 충격으로부터 보호되어진다.
도 3는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도를 도시한 것이다. 도 3을 참조하면, 반도체 패키지(300)는 도 2의 반도체 패키지(200)와는, 제 2반도체 칩(370)이 접착부재(250)를 통해 상기 연결필름(100)에 부착되는 대신 제2반도체 칩(370)이 연결필름(100)에 플립칩본딩되는 것만이 다르므로, 여기에서 상세한 설명은 생략한다. 따라서, 상기 제2반도체 칩(370)의 솔더볼패드(371)가 상기 연결필름(100)의 메탈 패턴층(150)에 부착되므로, 상기 제2반도체 칩(370)의 칩패드(도면상에는 도시되지 않음)와 연결필름(100)의 메탈 패턴층(150)이 와이어를 통해 와이어 본딩되지 않게 된다.
도 4는 본 발명의 다른 실시예에 따른 반도체 패키지의 단면도를 도시한 것이다. 도 4를 참조하면, 반도체 패키지(400)는 단일 반도체 칩(430)을 연결필름(100)을 통해 기판(410)상에 부착한다. 상기 기판(410)은 상면에 배열된 하나이상의 기판연결단자(411)를 구비한다. 상기 기판(410)은 도면상에는 도시되지 않았으나, 회로배선패턴을 더 포함할 수 있다. 상기 연결필름(100)은 상기 기판(410)과의 접착을 위한 제1점착층(170), 다수의 메탈 패턴층(150) 및 상기 반도체 칩(430)과의 접착을 위한 제2점착층(190)을 구비한다. 상기 제2점착층(190)은 상기 반도체 칩(430)의 크기에 상응하는 크기를 갖는 것이 바람직하고, 상기 제1점착층(170)은 상기 메탈 패턴층(150)의 일부분이 노출되도록 상기 제1점착층(170)보다 큰 크기를 갖는 것이 바람직하다.
상기 반도체 칩(430)의 칩패드(431)는 상기 연결필름(100)의 상기 노출된 메탈 패턴층(150)과 와이어(481)를 통해 와이어 본딩되고, 상기 기판(410)의 기판연결단자(411)는 와이어(485)를 통해 상기 연결필름(100)의 상기 노출된 메탈 패턴층(150)과 와이어 본딩된다. 상기 반도체 칩(430) 및 와이어(481, 485)를 포함하는 상기 기판(410)의 상면은 에폭시 몰딩 컴파운드와 같은 봉지제(490)로 봉지되어, 상기 와이어(481, 485) 및 상기 반도체칩(430)이 외부 충격으로부터 보호되어진다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 단면도이다. 도 5a를 참조하면, 먼저, 베이스 필름(110)상에 스티키층(130), 메탈 패턴층(150) 및 점착층(170)이 순차 적층된 연결필름(100)과 웨이퍼(230a)를 준비한다. 상기 웨이퍼(230a)는 스크라이브 레인(230c)에 의해 분할되는 다수의 반도체 칩영역에 각각 제1반도체 칩(230)이 배열되고, 각 제1반도체 칩(230)에는 각각 다수의 솔더볼 패드(231)가 배열된다. 상기 웨이퍼(230a)를 상기 연결필름(100)의 접착층(170)상에 부착시켜준다.
도 5b를 참조하면, 스크라이브 레인(230c)을 따라 블레이드(205) 또는 레이저 등을 이용한 소잉공정을 통해 상기 웨이퍼(230a)를 절단한다. 이때, 각 제1반도체칩(230)은 개별적으로 분리되지만, 상기 연결필름(100)이 완전히 절단되지 않으므로 웨이퍼 형태로 유지되어진다. 이어서, 도 5c를 참조하면, 상기 연결필름(100)중 상기 제1반도체칩(230)에 부착된 점착층(170) 및 메탈 패턴층(150)만을 상기 베이스 필름(110)으로부터 분리시켜 준다. 도 5d를 참조하면, 상기 분리된 제1반도체 칩(230)을 기판(210)에 플립칩본딩 시켜준다. 상기 제1반도체 칩(230)의 솔더볼 패드(231)이 상기 기판(210)의 상면에 부착된다.
다시 도 2를 참조하면, 언더필물질(233)로 상기 솔더볼 패드(231)를 덮어주고, 상기 접속부재(250)를 이용하여 상기 제1반도체 칩(230)상에 상기 제2반도체 칩(270)을 부착시켜 준 다음, 와이어 본딩공정을 통해 상기 기판(210)의 기판연결 단자(211)와 연결필름(100)의 메탈 패턴층(150)을 와이어(285)로 연결하고 상기 연결필름(100)의 메탈 패턴층(150)과 제2반도체층(270)의 칩패드를 와이어(281, 283)으로 연결한다. 이어서, 몰딩공정을 수행하여 상기 기판(210)의 상면에 봉지제(290)를 형성하고 상기 기판(210)의 배면에 솔더볼 패드(213)를 형성하여 반도체 패키지(200)를 제작한다.
도 3에 도시된 반도체 패키지의 제조방법도 도 5a 내지 도 5d에 도시된 제조방법과 동일하다. 다만, 도 5d와 같이 제1반도체 칩(330)을 기판(310)상에 플립칩 본딩시킨 다음, 제2반도체 칩(370)과 연결필름(100)을 플립칩 본딩시켜 준다. 상기 제2반도체 칩(370)의 솔더볼 패드(371)가 상기 연결필름(100)의 메탈 패턴층(150)에 부착되고, 언더필물질(373)로 상기 솔더볼 패드(371)를 덮어준다. 이어서, 일 실시예에서와 마찬가지로, 와이어본딩공정을 통해 상기 기판(310)의 기판연결단자(311)와 연결필름(100)의 메탈 패턴층(150)을 와이어(385)를 통해 연결시켜 준 다음 몰딩공정을 통해 상기 기판(310)의 상면에 봉지제(390)를 형성하고 솔더볼공정을 통해 상기 기판(310)의 하면에 솔더볼(313)을 형성하여 반도체 패키지(300)를 형성한다.
도 6a 내지 도 6d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면이다. 도 6a 및 도 6b를 참조하면, 먼저, 베이스 필름(110)상에 스티키층(130), 메탈 패턴층(150) 및 점착층(170)이 순차 적층된 연결필름(100)과 웨이퍼(230a)를 준비한다. 이때, 상기 점착층(170)은 상기 웨이퍼(230)에 배열된 반도체 칩(230)에 대응하여 개별적으로 분리되도록 패터닝되어 있다. 상기 웨이퍼(230a)는 스크라이브 레인(230c)에 의해 분할되는 다수의 반도체 칩영역에 각각 제1반도체 칩(230)이 배열되고, 각 제1반도체 칩(230)에는 각각 다수의 솔더볼 패드(도 6c의 231)가 배열된다. 이때, 도면상에는 도시되지 않았으나, 상기 웨이퍼(230a)는 접착제를 통해 웨이퍼 마운팅 필름에 부착되어 있다. 상기 웨이퍼(230a)를 스크라이브 레인(230c)을 따라 블레이드 또는 레이저 등을 이용한 소잉공정을 통해 웨이퍼(230a)를 절단한다.
도 6c를 참조하면, 상기 연결필름(100)의 점착층(170)상에 상기 제1반도체 칩(230)을 각각 부착시켜 준다. 도 2를 참조하면, 상기 연결필름(100)중 상기 제1반도체칩(230)에 부착된 점착층(170) 및 메탈 패턴층(150)만을 상기 베이스 필름(110)으로부터 분리시켜 준 다음 상기 제1반도체 칩(230)의 솔더볼 패드(231)을 상기 기판(210)의 상면에 부착준다. 이후 반도체 패키지(200)의 제조공정은 상기와 동일하며, 또한 도 3의 반도체 패키지(200)의 제조공정도 상기와 동일하므로, 여기에서는 생략한다.
도 7a 내지 도 7d는 본 발명의 다른 실시예에 따른 반도체 패키지의 제조방법을 설명하기 위한 도면이다. 도 4, 도 7a 및 도 7b를 참조하면, 베이스 필름(110)상에 스티키층(130), 제1점착층(170), 메탈 패턴층(150) 및 제2점착층(170)이 순차 적층된 연결필름(100)을 준비한다. 상기 연결필름(100)의 제1점착층(190)은 후속공정에서 기판(410)에 부착되고, 반도체칩(430)보다 큰 면적을 갖도록 개별적으로 패터닝되어 있다. 상기 제2점착층(190)은 상기 반도체칩(430)이 부착되는 부분으로 상기 반도체칩(430)에 상응하는 크기를 갖는다. 상기 제1점착층(170)은 상기 메탈 패턴층(150)이 노출되도록 상기 제2점착층(190)보다 큰 크기를 갖는다.
도 4 및 도 7c를 참조하면, 상기 연결필름(100)상에 부착될 다수의 반도체칩(430)을 준비한다. 상기 연결필름(100)의 제2점착층(190)상에 상기 반도체 칩(430)을 각각 부착시킨다. 이어서, 와이어 본딩공정을 통해 상기 기판(410)의 기판연결단자(411)와 연결필름(100)의 메탈 패턴층(150)을 와이어(485)로 연결하고 상기 연결필름(100)의 메탈 패턴층(150)과 상기 반도체층(430)의 칩패드(431)를 와이어(481)로 연결한다. 몰딩공정을 수행하여 상기 기판(410)의 상면에 봉지제(490)를 형성하여 반도체 패키지(400)를 제작한다.
도 7a 내지 도 7c의 다른 실시예에서는 연결필름(100)상에 반도체 칩(430)을 부착시킨 다음 상기 연결필름(100)을 상기 기판(410)상에 부착시키는 것을 예시하였으나, 먼저 연결필름(100)의 제1점착층(170), 메탈 패턴??층(150) 및 제2점착층(190)을 상기 베이스 필름(110)으로부터 분리시켜 준 다음 상기 제1점착층(170)을 상기 기판(410)상에 부착시키고, 상기 연결필름(100)의 제2점착층(190)상에 상기 반도체 칩(430)을 부착시켜 반도체 패키지(400)를 제작할 수도 있다. 도 7d는 상기 반도체 칩(430)이 부착되지 않은 상태에서 상기 연결필름(100)을 상기 기판(410)상에 부착시킨 상태의 평면구조를 도시한 것이다.
이상에서 자세히 설명한 바와 같이, 본 발명의 반도체 패키지 및 그 제조방법에 따르면, 메탈 패턴된 필름을 이용하여 상, 하부 반도체 칩을 연결시켜 주므로써, 칩 인터포져를 사용하지 않으며, 이에 따라 반도체 패키지의 높이를 감소시켜 주고, 공정 단순화 및 제조비용을 감소시켜 줄 수 있다. 또한, 본 발명은 메탈 패턴된 필름을 이용하여 기판상에 반도체칩을 부착시켜 기판과 필름의 메탈 패턴층을 와이어로 연결시켜 줌으로써 기판에서 리드간의 미세피치 구현이 가능할 뿐만 아니라 와이어 본딩시 공정윈도우를 증가시켜 줄 수 있으며, 기판의 층수 증가에 따른 제조비용의 상승을 방지할 수 있다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상의 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형이 가능하다.

Claims (12)

  1. 그의 상면에 하나이상의 기판연결단자를 구비하고, 상기 상면에 대향하는 하면에 다수의 솔더볼 패드를 구비하는 기판;
    상기 기판상에 플립칩 본딩되는 제1반도체 칩;
    상기 제1반도체 칩상에 적층되는 제2반도체칩;
    상기 제1 및 상기 제2반도체 칩을 연결시켜 주되, 상기 제1반도체 칩에 부착되는 점착층과 메탈 패턴층을 포함하는 연결필름; 및
    상기 연결필름의 상기 메탈 패턴층과 상기 기판의 상기 기판연결단자를 연결시켜 주는 제1와이어를 구비하는 메탈 패턴된 필름을 구비한 반도체 패키지.
  2. 제 1 항에 있어서, 상기 기판의 상기 상면에 형성되어, 상기 제1 및 상기 제2반도체 칩 및 상기 제2와이어를 봉지시켜 주는 봉지제를 더 포함하는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지.
  3. 제 1 항에 있어서, 상기 연결필름과 상기 제2반도체 칩사이에 배열되어, 상기 연결필름과 상기 제2반도체 칩을 부착시켜 주기 위한 접촉부재; 및 상기 반도체 칩의 상기 칩패드와 상기 연결필름의 상기 기판연결단자를 연결시켜 주는 제2와이어를 더 포함하는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지.
  4. 제1항에 있어서, 상기 제2반도체 칩은 다수의 솔더볼 패드를 더 구비하며, 상기 솔더볼 패드는 상기 연결필름의 상기 기판연결단자와 플립칩 본딩되는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지.
  5. 그의 상면에 하나이상의 기판연결단자를 구비하는 기판;
    상기 기판상에 부착되되, 상기 기판상에 부착되는 제1점착층, 상기 제1점착층상에 배열된 메탈 패턴층, 상기 메탈 패턴층의 일부분이 노출되도록 상기 제1점착층 및 상기 메탈 패턴층상에 배열된 제2점착층을 구비하는 연결필름;
    상기 연결필름의 상기 제2점착층상에 부착되고, 칩패드를 구비하는 반도체 칩;
    상기 연결패드의 상기 노출된 메탈 패턴층과 상기 기판의 상기 기판연결단자를 연결시켜 주는 제1와이어; 및
    상기 기판의 상기 기판연결단자와 상기 연결패드의 상기 노출된 메탈 패턴층을 연결시켜 주는 제2와이어를 구비하는 메탈 패턴된 필름을 구비한 반도체 패키지.
  6. 각각 다수의 솔더볼 패드를 구비하는, 다수의 제1반도체 칩이 배열된 웨이퍼와, 베이스 필름상에 순차 적층된 스티키층, 점착층 및 메탈 패턴층을 구비하는 연결필름을 마련하는 단계;
    상기 연결필름의 상기 점착층을 상기 베이스 필름으로부터 분리시켜 상기 점 착층상에 상기 반도체칩을 각각 부착시키는 단계;
    상기 연결필름이 부착된 상기 제1반도체 칩의 상기 솔더볼 패드를 그의상면에 기판연결단자를 구비하는 기판상에 부착시키는 단계;
    그의 상면에 칩패드를 구비하는 제2반도체 칩을 상기 연결필름상에 부착시키는 단계; 및
    와이어 본딩공정을 통해 상기 기판의 상기 기판연결단자와 상기 연결필름의 상기 메탈 패턴층을 제1와이어를 통해 연결시켜 주는 단계를 포함하는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  7. 제 6 항에 있어서, 상기 기판의 상기 상면에, 상기 제1 및 상기 제2반도체 칩 및 상기 제2와이어를 봉지시켜 주는 봉지제를 형성하는 단계를 더 포함하는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  8. 제 6 항에 있어서, 상기 반도체 칩을 상기 기판상에 부착시키는 단계와 상기 제2반도체 칩을 부착시키는 단계사이에, 상기 연결필름상에 접속부재를 제공하는 단계를 더 포함하여, 상기 제2반도체 칩을 상기 접속부재를 통해 상기 연결부재에 부착시키는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  9. 제 8 항에 있어서, 상기 와이어 본딩공정시 상기 반도체 칩의 칩패드와 상기 연결필름의 상기 기판연결단자를 제2와이어를 통해 연결시켜 주는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  10. 제6항에 있어서, 상기 제2반도체 칩은 다수의 솔더볼 패드를 더 구비하며, 상기 제2반도체칩이 상기 제1반도체 칩에 플립칩본딩되어 상기 솔더볼 패드가 상기 연결필름의 상기 기판연결단자와 부착되는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  11. 그의 상면에 하나이상의 기판연결단자를 구비하는 기판을 준비하는 단계;
    칩패드를 구비하는 다수의 반도체 칩을 구비하는 반도체 웨이퍼를 마련하고, 베이스 필름상에 순차 적층된 스티키층, 제1점착층, 상기 제1점착층상에 배열된 메탈 패턴층, 상기 메탈 패턴층이 노출되도록 상기 메탈 패턴층 및 상기 제1점착층상에 배열된 제2점착층을 구비하고, 상기 제1 및 제2점착층이 상기 각 반도체 칩에 대응하도록 개별적으로 패터닝되되, 상기 제2점착층은 상기 반도체 칩의 크기에 상응하는 크기를 갖으며, 상기 제1점착층은 상기 메탈 패턴층이 노출되도록 상기 제2점착층보다 큰 크기를 갖는 연결필름을 마련하는 단계;
    상기 연결필름의 상기 제2점착층을 상기 베이스 필름으로부터 분리시켜 상기 제2점착층상에 상기 반도체층이 부착된 상기 연결필름의 상기 제1점착층을 상기 기판상에 부착시키는 단계; 및
    와이어 본딩공정을 통해 상기 연결패드의 상기 노출된 메탈 패턴층과 상기 기판의 상기 기판연결단자를 제1와이어를 통해 연결시켜 주고 상기 기판의 상기 기판연결단자와 상기 반도체 칩의 상기 칩패드를 제2와이어를 통해 연결시켜 주는 단계를 구비하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
  12. 제11항에 있어서, 상기 연결필름의 상기 제2점착층상에 상기 반도체층이 부착된 연결필름을 상기 기판의 상면상에 부착시키는 단계는 상기 연결필름의 상기 제2점착층상에 상기 반도체 칩을 부착시킨 다음 상기 연결필름의 상기 제1점착층을 상기 베이스 필름으로부터 분리시켜 상기 기판상에 부착시키거나, 또는 상기 연결필름의 상기 제1점착층을 상기 베이스 필름으로부터 분리시켜 상기 기판의 상면상에 부착시킨 다음 상기 연결필름의 상기 제2점착층상에 상기 반도체칩을 부착시키는 것을 특징으로 하는 메탈 패턴된 필름을 구비한 반도체 패키지의 제조방법.
KR1020060085303A 2006-09-05 2006-09-05 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법 Withdrawn KR20080021992A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060085303A KR20080021992A (ko) 2006-09-05 2006-09-05 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085303A KR20080021992A (ko) 2006-09-05 2006-09-05 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법

Publications (1)

Publication Number Publication Date
KR20080021992A true KR20080021992A (ko) 2008-03-10

Family

ID=39396152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085303A Withdrawn KR20080021992A (ko) 2006-09-05 2006-09-05 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법

Country Status (1)

Country Link
KR (1) KR20080021992A (ko)

Similar Documents

Publication Publication Date Title
US7326592B2 (en) Stacked die package
US6798049B1 (en) Semiconductor package and method for fabricating the same
KR100477020B1 (ko) 멀티 칩 패키지
US9691688B2 (en) Thin plastic leadless package with exposed metal die paddle
KR100871709B1 (ko) 칩 스택 패키지 및 그 제조방법
US20020125556A1 (en) Stacking structure of semiconductor chips and semiconductor package using it
EP2221869A2 (en) Wire bond chip package
JP2011101044A (ja) スタックパッケージ及びその製造方法
KR20050022558A (ko) Ｂｇａ 패키지, 그 제조방법 및 ｂｇａ 패키지 적층 구조
KR20090033141A (ko) 리드프레임 어레이를 구비하는 집적회로 패키지 시스템
US8164189B2 (en) Multi-chip semiconductor device
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US20130070438A1 (en) Integrated circuit packaging system with interposer and method of manufacture thereof
US20080251938A1 (en) Semiconductor chip package and method of manufacture
US20150041975A1 (en) Semiconductor package and fabricating method thereof
CN102468194A (zh) 半导体器件封装方法及半导体器件封装
US12368136B2 (en) Semiconductor package and a method of manufacturing the semiconductor package
US6339253B1 (en) Semiconductor package
US20070284756A1 (en) Stacked chip package
US20080237831A1 (en) Multi-chip semiconductor package structure
TWI455261B (zh) 包覆基板側邊之模封陣列處理方法
US20060071305A1 (en) Electrical package structure including chip with polymer thereon
KR20080021992A (ko) 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법
US20070170571A1 (en) Low profile semiconductor system having a partial-cavity substrate
US7638880B2 (en) Chip package

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000