KR20090029005A - 플라즈마 디스플레이 장치 - Google Patents

플라즈마 디스플레이 장치 Download PDF

Info

Publication number
KR20090029005A
KR20090029005A KR1020070094205A KR20070094205A KR20090029005A KR 20090029005 A KR20090029005 A KR 20090029005A KR 1020070094205 A KR1020070094205 A KR 1020070094205A KR 20070094205 A KR20070094205 A KR 20070094205A KR 20090029005 A KR20090029005 A KR 20090029005A
Authority
KR
South Korea
Prior art keywords
voltage
sustain
signal
reset
scan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070094205A
Other languages
English (en)
Inventor
유성환
박기락
배종운
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070094205A priority Critical patent/KR20090029005A/ko
Priority to US12/116,240 priority patent/US20090073091A1/en
Priority to EP08155804A priority patent/EP2037436A3/en
Publication of KR20090029005A publication Critical patent/KR20090029005A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/293—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for address discharge
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/291—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes
    • G09G3/292—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels controlling the gas discharge to control a cell condition, e.g. by means of specific pulse shapes for reset discharge, priming discharge or erase discharge occurring in a phase other than addressing
    • G09G3/2927—Details of initialising
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

본 발명은 플라즈마 디스플레이 장치에 관한 것이다.
본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널 및 복수 개의 서브필드의 리셋 기간 동안 상기 스캔 전극에 제1 최저 전압을 포함하는 제1 리셋 신호를 공급하고, 리셋 기간 이후의 어드레스 기간 동안 스캔 전극에 제1 최저 전압보다 낮은 제3 최저 전압을 포함하는 스캔 신호를 공급하는 스캔 구동부 및 제1 최저 전압 또는 제2 최저 전압이 스캔 전극에 공급되는 동안 제1 서스테인 바이어스 전압에서부터 제2 서스테인 바이어스 전압까지 상승하는 서스테인 바이어스 신호를 서스테인 전극에 공급하는 서스테인 구동부를 포함한다.

Description

플라즈마 디스플레이 장치{Plasma Display Apparatus}
본 발명은 플라즈마 디스플레이 장치(Plasma Display Apparatus)에 관한 것이다.
플라즈마 디스플레이 장치는 전극이 형성된 플라즈마 디스플레이 패널과, 이러한 플라즈마 디스플레이 패널의 전극에 구동 신호를 공급하는 구동부를 포함할 수 있다.
일반적으로 플라즈마 디스플레이 패널에는 격벽으로 구획된 방전 셀(Cell) 내에 형광체 층이 형성된다. 구동부는 전극을 통해 방전 셀로 구동 신호를 공급한다.
그러면, 방전 셀 내에서는 공급되는 구동 신호에 의해 방전이 발생한다. 여기서, 방전 셀 내에서 구동 신호에 의해 방전이 될 때, 방전 셀 내에 충진 되어 있는 방전 가스가 자외선(Ultraviolet rays) 등의 광을 발생하고, 이러한 자외선 등의 광이 방전 셀 내에 형성된 형광체를 발광시켜 가시 광을 발생시킨다.
이러한 가시 광에 의해 플라즈마 디스플레이 패널의 화면상에 영상이 표시된다.
이와 같은 문제점을 해결하기 위해 본 발명의 일실시 예에 따라 서브필드에 따라 리셋 신호의 최저 전압과 서스테인 바이어스 전압을 달리함으로써, 오 방전 발생을 방지하고 안정적인 어드레스 방전을 발생시킬 수 있는 플라즈마 디스플레이 장치를 제공하는데 그 목적이 있다.
상술한 목적을 이루기 위한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널 및 복수 개의 서브필드의 리셋 기간 동안 상기 스캔 전극에 제1 최저 전압을 포함하는 제1 리셋 신호를 공급하고, 리셋 기간 이후의 어드레스 기간 동안 스캔 전극에 제1 최저 전압보다 낮은 제3 최저 전압을 포함하는 스캔 신호를 공급하는 스캔 구동부 및 제1 최저 전압 또는 제2 최저 전압이 스캔 전극에 공급되는 동안 제1 서스테인 바이어스 전압에서부터 제2 서스테인 바이어스 전압까지 상승하는 서스테인 바이어스 신호를 서스테인 전극에 공급하는 서스테인 구동부를 포함한다.
또한, 스캔 구동부는 복수 개의 서브필드 중 첫 번째 서브필드의 리셋 기간 동안 스캔 전극에 제1 최저 전압을 포함하는 제1 리셋 신호를 공급하고, 첫 번째 서브필드를 제외한 나머지 서브필드에서는 제1 최저 전압과 다른 제2 최저 전압을 포함하는 제2 리셋 신호를 공급하는 것을 포함할 수 있다.
또한, 제3 최저 전압은 제1 최저 전압 및 제2 최저 전압보다 낮은 전압인 것 을 포함할 수 있다.
또한, 제1 최저 전압은 제2 최저 전압보다 낮은 전압인 것을 포함할 수 있다.
또한, 제1 최저 전압은 부극성 92 V 이상 88 V 이하이고, 제2 최저 전압은 부극성 87 V 이상 83 V 이하인 것을 포함할 수 있다.
또한, 제1 리셋 신호의 최고 전압은 제2 리셋 신호의 최고 전압보다 높은 전압인 것을 포함할 수 있다.
또한, 제1 리셋 신호의 최고 전압은 정극성 230 V 이상 240 V 이하이고, 제2 리셋 신호의 최고 전압은 정극성 183 V 이상 193 V 이하인 것을 포함할 수 있다.
또한, 제2 리셋 신호의 최고 전압이 유지되는 기간은 복수의 서브필드 중 마지막 번째 서브필드일 때 가장 긴 것을 포함할 수 있다.
또한, 스캔 구동부는 제1 리셋 신호가 공급되기 전에 부극성 하강신호를 스캔 전극에 공급하고, 서스테인 구동부는 부극성 하강 신호가 스캔 전극에 공급되는 동안 정극성 상승 전압을 서스테인 전극에 공급하는 것을 포함할 수 있다.
또한, 부극성 하강신호는 그라운드 레벨 전압부터 제1 리셋 신호의 최저전압까지 점진적으로 하강하는 것을 포함할 수 있다.
또한, 정극성 상승 신호는 제1 서스테인 바이어스 전압, 제2 서스테인 바이어스 전압 또는 서스테인 전압 중 적어도 어느 하나의 전압인 것을 포함할 수 있다.
또한, 제1 서스테인 바이어스 전압과 제2 서스테인 바이어스 전압 간의 전압 차이는 0.05 Va 이상 0.2 Va 이하인 것을 포함할 수 있다.
또한, 제1 서스테인 바이어스 전압과 제2 서스테인 바이어스 전압 간의 전압 차이는 0.05 Va 이상 0.1 Va 이하인 것을 포함할 수 있다.
또한, 제1 서스테인 바이어스 전압은 155 V 이상 165 V이하인 것을 포함할 수 있다.
또한, 복수 개의 서브필드 중 마지막 번째 서브필드의 서스테인 기간 동안 마지막 서스테인 신호가 공급된 이후에 소거 신호를 더 공급하는 것을 포함할 수 있다.
이상에서 상세히 설명한 바와 같이, 본 발명의 일실시 예에 따라 서브필드에 따라 리셋 신호의 최저 전압과 서스테인 바이어스 전압을 달리함으로써, 오 방전 발생을 방지하고 안정적인 어드레스 방전을 발생시킬 수 있는 효과가 있다.
기타 실시 예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술 되어 있는 실시 예들을 참조하면 명확해질 것이다.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.
도 1을 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 전극을 포함하는 플라즈마 디스플레이 패널(100)과 스캔 구동부(200), 서스테인 구 동부(300) 및 데이터 구동부(400)를 포함한다.
플라즈마 디스플레이 패널(100)은 전면 패널(미도시)과 후면 패널(미도시)이 일정한 간격을 두고 합착되고, 스캔 전극(Y1 내지 Yn), 서스테인 전극(Z1 내지 Zn) 및 어드레스 전극(X1 내지 Xm)을 포함한다.
스캔 구동부(200)는 리셋 기간 이전인 프리 리셋 기간에 벽 전하들이 전극들에 안정적으로 형성될 수 있게 하는 부극성 하강 신호를 스캔 전극(Y1 내지 Yn)에 공급한다. 이후, 리셋 기간에 방전 셀 내에 벽 전하(Wall Charge)가 균일하게 형성되도록 리셋 신호를 스캔 전극(Y1 내지 Yn)에 공급한다
이때, 리셋 신호는 제1 최저 전압을 포함하는 제1 리셋 신호 및 제1 최저 전압과 다른 제2 최저 전압을 포함하는 제2 리셋 신호를 포함한다.
스캔 구동부(200)는 어드레스 기간에 방전이 일어날 방전 셀을 선택하기 위한 스캔 신호를, 그리고 서스테인 기간에 선택된 방전 셀에서 서스테인 방전을 발생시킬 서스테인 신호를 스캔 전극(Y1 내지 Yn)에 공급한다. 이때, 스캔 신호는 제1 최저 전압 및 제2 최저 전압보다 낮은 제3 최저 전압을 포함할 수 있다.
또한, 스캔 구동부(200)는 마지막 서스테인 신호를 공급한 이후 소거 신호를 스캔 전극(Y1 내지 Yn)에 공급한다.
서스테인 구동부(300)는 리셋 기간 이전인 프리 리셋 기간 동안 정극성 상승신호를 서스테인 전극(Z1 내지 Zn)에 공급하고, 셋 다운 기간 동안 제1 서스테인 바이어스 전압을 서스테인 전극(Z1 내지 Zn)에 공급하고, 어드레스 기간 동안 제2 서스테인 바이어스 전압을 서스테인 전극(Z1 내지 Zn)에 공급한다. 이때 서스테인 바이어스 신호는 제1 서스테인 바이어스 전압과 제1 서스테인 바이어스 전압과 다른 제2 서스테인 바이어스 전압을 포함한다.
이후, 서스테인 구동부(300)는 서스테인 기간 동안 서스테인 신호를 서스테인 전극(Z1 내지 Zn)에 공급한다.
또한, 서스테인 구동부(300)는 소거 신호가 스캔 전극(Y1 내지 Yn)에 공급하는 동안 서스테인 전극(Z1 내지 Zn)에 제1 서스테인 바이어스 전압을 공급한다.
데이터 구동부(400)에서는 도시하지 않은 역감마 보정회로, 오차확산회로 등에 의해 역감마 보정 및 오차확산된 후, 서브필드 맵핑 회로에 의해 각 서브필드에 맵핑된 데이터가 공급된다.
또한, 데이터 구동부(400)는 타이밍 컨트롤러(미도시)로부터의 데이터 타이밍 제어신호에 응답하여 스캔 전극(Y1 내지 Yn)과 대응되게 어드레스 기간 동안 데이터 신호를 어드레스 전극(X1 내지 Xm)에 공급한다.
이러한 플라즈마 디스플레이 장치에 포함되는 플라즈마 디스플레이 패널의 구조를 살펴보면 다음과 같다.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 2를 살펴보면, 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112)과 서스테인 전극(113)이 형성되는 전면 기판(111)을 포함하는 전면 패널(110)과, 전술한 스캔 전극(112) 및 서스테인 전극(113)과 교차하는 어드레스 전극(123)이 형성되는 후면 기판(121)을 포함하는 후면 패널(120)이 일정간격을 두 고 합착하여 형성된다.
여기서, 전면 기판(111) 상에 형성되는 스캔 전극(112)과 서스테인 전극(113)은 서로 나란하게 형성되어 방전 셀(Cell)에서 방전을 발생시키고 아울러 방전 셀의 방전을 유지한다.
이러한 전면기판(111)상에 형성된 스캔 전극(112)과 서스테인 전극(113)은 방전 셀 내에서 발생한 광을 외부로 방출시키며 아울러 구동효율을 확보하기 위해 광 투과율 및 전기 전도도를 고려할 필요가 있다. 따라서, 스캔 전극(112)과 서스테인 전극(113) 각각은 은(Ag)과 같은 금속 재질의 버스 전극(112b, 113b)과 투명한 인듐 틴 옥사이드(Indium Tin Oxide : ITO) 재질의 투명 전극(112a, 113a)을 포함한다.
이러한 스캔 전극(112)과 서스테인 전극(113)이 형성된 전면 기판(111)의 상부에는 스캔 전극(112)과 서스테인 전극(113)을 덮도록 상부 유전체 층(114)이 형성될 수 있다.
상부 유전체 층(114)은 스캔 전극(112) 및 서스테인 전극(113)의 방전 전류를 제한하며 스캔 전극(112)과 서스테인 전극(113) 간을 절연시킨다.
상부 유전체 층(114) 상면에는 방전 조건을 용이하게 하기 위한 보호 층(115)이 형성될 수 있다. 이러한 보호 층(115)은 이차전자 방출 계수가 높은 재료, 예를 들어 산화마그네슘(MgO)으로 이루어질 수 있다.
한편, 후면 기판(121) 상에 형성되는 어드레스 전극(123)은 방전 셀에 데이터(Data) 신호를 공급하는 전극이다.
어드레스 전극(123)이 형성된 후면 기판(121)의 상부에는 어드레스 전극(123)을 덮도록 하부 유전체 층(125)이 형성될 수 있다.
하부 유전체 층(125)의 상부에는 방전 공간 즉, 방전 셀을 구획하기 위한 격벽(122)이 형성된다. 격벽(122)에 의해 구획된 방전 셀 내에는 어드레스 방전 시 화상표시를 위한 가시 광을 방출하는 형광체 층(124)이 형성된다. 예를 들면, 적색(Red : R), 녹색(Green : G), 청색(Blue : B) 형광체 층이 형성될 수 있다.
이상에서 설명한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널은 스캔 전극(112), 서스테인 전극(113), 어드레스 전극(123)에 구동 신호가 공급되면, 격벽(122)에 의해 구획된 방전 셀 내에서 방전이 발생하여 영상을 구현한다.
이상의 도 2에서는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널만을 도시하고 설명한 것이며, 이에 한정되는 것은 아니다.
플라즈마 디스플레이 패널을 포함하는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작에 대해 첨부된 도 3 내지 도 4를 결부하여 살펴보면 다음과 같다.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.
또한, 도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.
먼저, 도 3을 살펴보면 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치에서 영상의 계조(Gray Level)를 구현하기 위한 프레임은 발광횟수가 다른 여러 서브필드로 나누어진다.
또한, 도시하지는 않았지만 각 서브필드는 다시 모든 방전 셀을 초기화시키기 위한 리셋 기간(Reset Period), 방전될 방전 셀을 선택하기 위한 어드레스 기간(Address Period) 및 방전횟수에 따라 계조를 구현하는 서스테인 기간(Sustain Period)으로 나누어질 수 있다.
예를 들어, 256 계조로 영상을 표시하고자 하는 경우에 1/60 초에 해당하는 프레임기간(16.67ms)은 예컨대, 도 3과 같이 8개의 서브필드들(SF1 내지 SF8)로 나누어지고, 8개의 서브 필드들(SF1 내지 SF8) 각각은 리셋 기간, 어드레스 기간 및 서스테인 기간으로 다시 나누어진다.
한편, 서스테인 기간에 공급되는 서스테인 신호의 개수를 조절하여 해당 서브필드의 계조 가중치를 설정할 수 있다. 즉, 서스테인 기간을 이용하여 각각의 서브필드에 소정의 계조 가중치를 부여할 수 있다. 예를 들면, 제1 서브필드의 계조 가중치를 20으로 설정하고, 제2 서브필드의 계조 가중치를 21로 설정하는 방법으로 각 서브필드의 계조 가중치가 2n(단, n = 0, 1, 2, 3, 4, 5, 6, 7)의 비율로 증가되도록 각 서브필드의 계조 가중치를 결정할 수 있다. 이와 같이 각 서브필드에서 계조 가중치에 따라 각 서브필드의 서스테인 기간에서 공급되는 서스테인 신호의 개수를 조절함으로써, 다양한 영상의 계조를 구현하게 된다.
이러한 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치는 1초의 영상을 표시하기 위해 복수의 프레임을 사용한다. 예를 들면, 1초의 영상을 표시하기 위해 60개의 프레임을 사용하는 것이다.
도 3에서는 하나의 프레임이 8개의 서브필드로 이루어진 경우만으로 도시하고 설명하였지만, 이와는 다르게 하나의 프레임을 이루는 서브필드의 개수는 다양하게 변경될 수 있다. 예를 들면, 제1 서브필드부터 제12 서브필드까지의 12개의 서브필드로 하나의 프레임을 구성할 수도 있고, 10개의 서브필드로 하나의 프레임을 구성할 수도 있는 것이다.
이러한, 프레임으로 영상의 계조를 구현하는 플라즈마 디스플레이 장치가 구현하는 영상의 화질은 프레임에 포함되는 서브필드의 개수에 따라 결정될 수 있다.
즉, 프레임에 포함되는 서브필드가 12개인 경우는 212 가지의 영상의 계조를 표현할 수 있고, 프레임에 포함되는 서브필드가 10개인 경우는 210 가지의 영상의 계조를 구현할 수 있게 되는 것이다.
또한, 도 3에서는 하나의 프레임에서 계조 가중치의 크기가 증가하는 순서에 따라 서브필드들이 배열되었지만, 이와는 다르게 하나의 프레임에서 서브필드들이 계조 가중치가 감소하는 순서에 따라 배열될 수도 있고, 또는 영상을 디스플레이할 때 나타나는 컨투어 노이즈 발생을 방지하기 위해 계조 가중치에 관계없이 서브필드들이 배열될 수도 있는 것이다.
다음, 도 4를 살펴보면, 앞선 도 3과 같은 프레임에 포함된 복수의 서브필드 중 어느 하나의 서브필드(Sub-field)에 나타나는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 동작이다. 도 1에서 전술한 각각의 스캔 구동부(200), 서 스테인 구동부(300) 및 데이터 구동부(400)는 프리 리셋 기간, 리셋 기간, 어드레스 기간 및 서스테인 기간 중 적어도 하나 이상의 기간에서 스캔 전극(Y), 서스테인 전극(Z) 및 어드레스 전극(X)에 구동 신호를 공급한다.
도 4를 살펴보면, 리셋 기간 이전에 프리 리셋(Pre-Reset) 기간이 포함될 수 있고, 이러한 프리 리셋(Pre-Reset) 기간에서 스캔 구동부(200)는 스캔 전극(Y)에 그라운드 레벨 전압(GND)부터 제1 리셋 신호의 최저전압까지 점진적으로 하강하는 부극성 하강 신호(Pre-Ramp)가 공급될 수 있다.
이에 따라, 부극성 하강 신호(Pre-Ramp)의 최저 전압을 공급하는 부극성 하강 신호(Pre-Ramp)의 전압원과 제1 리셋 신호의 최저전압을 공급하는 리셋 하강 신호의 전압원이 동일할 수도 있는 것이다.
또한, 도 4에서는 부극성 하강 신호(Pre-Ramp)가 제1 리셋 신호의 최저전압까지 하강할 수도 있는 것을 도시하였으나 이에 한정되지 않으며, 제1 리셋 신호의 최저전압보다 더 하강할 수도 있고, 제1 리셋 신호의 최저전압보다 덜 하강할 수도 있는 것이다. 이는 플라즈마 디스플레이 패널의 온도 또는 패널의 주변 상황에 따라 달라질 수 있는 것이다.
아울러, 서스테인 구동부(300)는 스캔 전극(Y)에 부극성 하강 신호(Pre-Ramp)가 공급되는 동안 부극성 하강 신호(Pre-Ramp)와 반대 극성인 정극성 상승 전압(Vz)이 서스테인 전극에 공급될 수 있다.
이러한 정극성 상승 전압(Vz)은 제1 서스테인 바이어스 전압(Vzb1), 제2 서스테인 바이어스 전압(Vzb2) 또는 서스테인 신호의 최고 전압인 서스테인 전압(Vs) 중 적어도 하나의 전압과 실질적으로 동일한 전압일 수 있다. 이는 플라즈마 디스플레이 패널의 온도 또는 패널의 주변상황에 따라 달라질 수 있으며, 또한, 제1 리셋 신호의 최저전압에 따라 달라질 수 있는 것이다.
이와 같이, 프리 리셋(Pre-reset) 기간에서 스캔 전극(Y)에 부극성 하강 신호(Pre-Ramp)가 공급되고, 이와 함께 서스테인 전극(Z)에 정극성 상승 전압(Vz)이 공급되면, 스캔 전극(Y) 상에 소정 극성의 벽 전하(Wall Charge)가 쌓이고, 서스테인 전극(Z) 상에는 스캔 전극(Y)과 반대 극성의 벽 전하들이 쌓인다.
또한, 이러한 프리 리셋 기간을 포함함으로써, 리셋 신호의 최고 전압을 낮출 수 있다. 리셋 신호의 최고 전압이 낮아지면 리셋 광이 줄어들어 콘트라스트를 향상시킬 수 있다.
이후 리셋(Reset) 기간에 스캔 구동부(200)는 리셋 신호를 스캔 전극(Y)에 공급한다. 리셋 신호는 리셋 신호의 최고전압까지 상승하는 리셋 상승 신호(Ramp-Up)와 리셋 신호의 최저전압까지 하강하는 리셋 하강 신호(Ramp-Down)를 포함한다.
스캔 구동부(200)는 리셋 기간의 셋 업 기간에서 스캔 전극(Y)에 리셋 상승 신호(Ramp-up)를 공급할 수 있다. 이러한, 리셋 상승 신호(Ramp-up)에 의해 전 화면의 방전 셀 내에는 약한 암방전(Weak Discharge)이 일어난다. 셋 업 방전에 의해 어드레스 전극(X)과 서스테인 전극(Z) 상에는 정극성 벽전하가 쌓이며, 스캔 전극(Y) 상에는 부극성의 벽 전하가 쌓인다.
또한, 스캔 구동부(200)는 셋 다운 기간에서 스캔 전극(Y)에 리셋 상승 신호를 공급한 후, 리셋 상승 신호의 최고 전압보다 낮은 정극성 전압에서 떨어지기 시 작하여 그라운드 전압 레벨(GND) 이하의 특정 전압 레벨까지 떨어지는 리셋 하강 신호(Ramp-down)를 공급할 수 있다.
이에 따라, 방전 셀 내에 미약한 소거방전을 일으킴으로써 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시키게 된다. 이 셋 다운 방전에 의해 어드레스 방전이 안정되게 일어날 수 있을 정도의 벽 전하가 방전 셀 내에 균일하게 잔류한다.
또한, 그라운드 레벨 전압(GND)부터 제1 리셋 신호의 최저전압까지 점진적으로 하강하는 부극성 하강 신호(Pre-Ramp)의 기울기는 리셋 하강 신호(Ramp-Down)의 기울기와 동일 할 수도 있다. 부극성 하강 신호(Pre-Ramp)의 기울기와 리셋 하강 신호(Ramp-Down)의 기울기를 실질적으로 동일하게 함으로써, 방전 셀의 불균일하게 형성된 벽 전하를 더욱 효율적으로 균일하게 할 수 있는 것이다.
따라서, 프리 리셋(Pre-Reset) 기간 이후의 리셋(Reset) 기간에서 충분한 세기의 셋 업 방전을 발생시킬 수 있게 되고, 결국 초기화를 충분히 안정적으로 수행할 수 있게 된다. 이에 따라, 리셋(Reset) 기간에서 스캔 전극(Y)으로 공급되는 리셋 상승 신호(Ramp-Up)의 최고 전압이 더 작아지더라도 충분한 세기의 셋 업 방전을 발생시킬 수 있게 된다.
또한, 구동 시간을 확보하는 관점에서 영상 프레임의 서브필드 중에서 시간상 가장 먼저 배열되는 서브필드에서의 리셋 기간이전에 프리 리셋(Pre-Reset) 기간이 포함되거나 영상 프레임의 서브필드 중 2개 또는 3개의 서브필드에서 리셋(Reset) 기간이전에 프리 리셋(Pre-Reset) 기간이 포함되는 것도 가능하다.
서스테인 구동부(300)는 셋 다운 기간과 어드레스 기간 동안에 서스테인 전극(Z)에 서스테인 바이어스 신호(Vzb)을 공급한다. 이러한 서스테인 바이어스 신호(Vzb)는 제1 서스테인 바이어스 전압(Vzb1)과 제2 서스테인 바이어스 전압(Vzb2)을 포함한다. 서스테인 구동부(300)는 셋 다운 기간 동안에는 제1 서스테인 바이어스 전압(Vzb1)을 서스테인 전극(Z)에 공급하고 어드레스 기간 동안에는 제2 서스테인 바이어스 전압(Vzb2)을 서스테인 전극(Z)에 공급함으로써, 서스테인 전극(Z)과 어드레스 전극(X) 간의 방전을 방지하여 오 방전을 방지할 수 있다.
즉, 어드레스 기간에 셋 다운 기간에 공급되는 제1 서스테인 바이어스 전압(Vzb1)보다 높은 제2 서스테인 바이어스 전압(Vzb2)을 공급하는 이유는 어드레스 기간 동안 서스테인 전극(Z)에 더 높은 서스테인 바이어스 전압(Vzb)을 공급함으로써 서스테인 전극(Z)과 어드레스 전극(X) 간의 방전을 방지하여 스캔 전극(Y)과 어드레스 전극(X)간 대향 방전을 더욱 잘 발생시키기 위함이다.
이때, 데이터 신호의 최고 전압(Va)을 기준으로 하고 제1 서스테인 바이어스 전압(Vzb1)은 155 V 이상 165 V 이하일 때, 제1 서스테인 바이어스 전압(Vzb1)과 제2 서스테인 바이어스 전압(Vzb2) 간의 전압 차이는 0.05 Va 이상 0.2 Va 일 수 있고, 바람직하게는 제1 서스테인 바이어스 전압(Vzb1)과 제2 서스테인 바이어스 전압(Vzb2) 간의 전압 차이는 0.05 Va 이상 0.1 Va 일 수 있다.
이러한 서스테인 바이어스 전압(Vzb) 차이를 가질 때, 서스테인 전극(Z)과 어드레스 전극(X) 간의 대향 방전을 방지하고, 스캔 전극(Y)과 어드레스 전극(X) 간의 어드레스 방전을 활성화시킬 수 있는 것이다.
또한, 스캔 구동부(200)는 어드레스 기간에서 스캔 바이어스 전압(Vsc)으로부터 하강하는 부극성 스캔 신호(Scan)를 스캔 전극(Y)에 공급할 수 있다. 여기서 스캔 바이어스 전압(Vsc)은 그라운드 전압 레벨(GND)보다 낮은 전압일 것이다.
아울러 데이터 구동부(400)는 부극성 스캔 신호(Scan)에 대응되어 어드레스 전극(X)에 정극성의 데이터 신호(DP)를 공급한다.
이러한 스캔 신호(Scan)와 데이터 신호(Dp)의 전압 차와 리셋 기간에 생성된 벽 전압이 더해지면서 데이터 신호(Dp)가 공급될 때, 셋 다운 기간과 어드레스 기간 동안 서스테인 전극(Z)에 공급되는 서스테인 바이어스 신호의 전압(Vzb1, Vzb2)을 달리하여 공급함으로써 방전 셀 내에 어드레스 방전이 더욱 안정적으로 발생할 수 있는 것이다.
이때, 스캔 바이어스 전압(Vsc)으로 하강하는 부극성 스캔 신호(Scan)의 최저 전압은 제1 리셋 신호의 제1 최저 전압 또는 제2 리셋 신호의 제2 최저 전압보다 더 낮은 제3 최저 전압일 수 있다. 이와 같이, 부극성 스캔 신호(Scan)의 최저 전압인 제3 최저 전압을 제1 리셋 신호의 제1 최저 전압 또는 제2 리셋 신호의 제2 최저 전압보다 더 낮게 함으로써, 데이터 신호(Dp)의 최고 전압인 데이터 전압(Va)을 낮출 수 있기 때문이다. 이에 따라, 부극성 스캔 신호(Scan)의 제3 최저 전압을 스캔 전극(Y)에 공급함에 따라, 어드레스 전극(X)에 낮은 데이터 전압을 공급하더라도 스캔 전극(Y)과 어드레스 전극(X) 간의 어드레스 방전을 보다 효율적으로 활성화 시킬 수 있는 것이다.
어드레스 방전에 의해 선택된 방전 셀 내에는 서스테인 전압(Vs)이 인가될 때 방전이 일어날 수 있게 하는 정도의 벽 전하가 형성된다.
어드레스 기간 이후의 서스테인 기간에서 스캔 구동부(200)와 서스테인 구동부(300)는 스캔 전극(Y)과 서스테인 전극(Z)에 서스테인 신호(SUS)를 공급한다. 이에 따라, 어드레스 방전에 의해 선택된 방전 셀은 방전 셀 내의 벽 전압과 서스테인 신호(SUS)가 더해지면서 매 서스테인 신호(SUS)가 공급될 때마다 스캔 전극(Y)과 서스테인 전극(Z) 사이에 서스테인 방전이 일어난다.
도 4에는 도시되지 않았지만, 스캔 구동부(200)는 서스테인 기간에서 마지막 번째 서스테인 신호가 공급된 이후에 서스테인 방전 후 남아 있는 벽 전하를 제거하는 소거 신호를 스캔 전극(Y)에 공급할 수 있다.
또한, 도 1 내지 도 4에서는 스캔 구동부(200)와 서스테인 구동부(300)가 독립적으로 동작하는 것으로 설명하였으나 스캔 구동부(200)와 서스테인 구동부(300)가 통합하여 동작할 수도 있다.
도 5는 본 발명의 다른 실시 예에 따라 복수의 서브필드에 따라 제2 리셋 신호의 최고 전압을 유지하는 기간을 다르게 하여 스캔 전극에 공급되는 것을 설명하기 위한 것이다.
도 5를 살펴보면, 본 발명의 다른 실시 예에 따른 스캔 구동부(200)는 복수 개의 서브필드(1SF~10SF) 중 첫 번째 서브필드(1SF)의 리셋 기간 동안 스캔 전극(Y)에 제1 최저 전압(V1)이 공급되는 제1 리셋 신호(BRP)를 공급하고, 첫 번째 서브필드(1SF)를 제외한 나머지 서브필드(2SF~10SF)에서는 제1 최저 전압(V1)과 다른 제2 최저 전압(V2)이 공급되는 제2 리셋 신호(SRP)를 공급하는 것이다.
아울러, 서스테인 구동부(300)는 제1 리셋 신호(BRP)의 제1 최저 전압(V1) 또는 제2 리셋 신호(SRP)의 제2 최저 전압(V2)이 스캔 전극(Y)에 공급되는 동안 제1 서스테인 바이어스 전압(Vzb1)에서부터 제2 서스테인 바이어스 전압(Vzb2)까지 상승하는 서스테인 바이어스 신호(Vzb)를 서스테인 전극(Z)에 공급하는 것이다.
도 5에서는 복수 개의 서브필드로 구성되는 프레임에 대한 자세한 설명은 도 3에서 설명하였고, 제1 리셋 신호와 부극성 스캔 신호 및 제1 서스테인 바이어스 전압과 제2 서스테인 바이어스 전압에 대한 자세한 설명은 도 4에서 충분히 설명하였으므로 생략하기로 한다.
복수의 서브필드(1SF~10SF) 중 첫 번째 서브필드(1SF)에서는 리셋 기간 동안 제1 리셋 신호(BRP)가 스캔 전극(Y)에 공급되고, 첫 번째 서브필드(1SF)를 제외한 나머지 서브필드(2SF)에는 제2 리셋 신호(SRP)가 스캔 전극(Y)에 공급된다.
이때, 제1 리셋 신호(BRP)의 제1 최저 전압(V1)은 제2 리셋 신호(SRP)의 제2 최저 전압(V2)보다 낮을 수 있다. 즉, 첫 번째 서브필드(1SF)에서는 첫 번째 서브필드(1SF)를 제외한 나머지 서브필드(2SF~10SF)의 리셋 기간 동안 스캔 전극(Y)에 공급되는 제2 리셋 신호(SRP)의 제2 최저 전압(V2)보다 낮은 제1 리셋 신호(BRP)의 제1 최저 전압(V1)을 공급함으로써, 방전 셀 내에 미약한 소거방전을 더욱 오랜 시간 동안 발생할 수 있다. 이에 따라 방전 셀 내에 과도하게 형성된 벽 전하를 충분히 소거시킬 수 있는 것이다.
이때, 제1 최저 전압(V1)은 부극성 92 V 이상 88 V 이하이고, 제2 최저 전압(V2)은 부극성 87 V 이상 83 V 이하일 수 있다. 이러한 제1 최저 전압(V1) 및 제 2 최저 전압(V2)을 가질 때, 방전 셀 내에 과도하게 형성된 벽 전하를 더욱 활발하게 소거시킬 수 있는 것이다.
또한, 복수의 서브필드 중 첫 번째 서브필드(1SF)에서는 리셋 기간 동안 제1 리셋 신호(BRP)가 스캔 전극(Y)에 공급되고, 첫 번째 서브필드(1SF)를 제외한 나머지 서브필드(2SF~10SF)에는 제2 리셋 신호(SRP)가 스캔 전극(Y)에 공급될 때, 제2 서브필드(2SF)에서부터 제10 서브필드(10SF)의 리셋 기간 동안 스캔 전극(Y)에 공급되는 제2 리셋 신호(SRP)의 최고 전압이 유지되는 기간(W1,W2)이 다를 수 있다.
복수의 서브필드 중 마지막 번째 서브필드(Last SF), 도 5에서는 제10 서브필드(10SF)의 리셋 기간 동안 스캔 전극(Y)에 공급되는 제2 리셋 신호(SRP)의 최고 전압을 유지하는 기간(W2)이 제10 서브필드(10SF)를 제외한 나머지 서브필드(2SF~9SF)의 리셋 기간 동안 스캔 전극(Y)에 공급되는 제2 리셋 신호(SRP)의 최고 전압을 유지하는 기간(W1)보다 더 길다.
이와 같이, 마지막 서브필드(Last SF)의 리셋 기간 동안 스캔 전극(Y)에 공급되는 제2 리셋 신호(SRP)의 최고 전압을 유지하는 기간(W2)이 긴 이유는 복수 개의 서브필드로 형성되는 하나의 프레임에서 시간상 가장 먼저 배열되는 서브필드로 광 중심이 이동되는 것을 방지하기 위해서이다. 즉, 제2 리셋 신호(SRP)의 최고 전압이 유지하는 기간(W2)을 증가함으로써, 광 중심을 프레임의 가운데 배열되는 서브필드로 광 중심을 이동시킬 수 있는 것이다.
도 5에서는 마지막 서브필드의 리셋 기간에 공급되는 제2 리셋 신호(SRP)의 최고 전압이 유지되는 기간(W2)만을 가장 길게 도시하였으나, 프레임에서 시간상 중간부터 배열되는 서브필드의 리셋 기간에 공급되는 제2 리셋 신호(SRP)의 최고 전압이 유지되는 기간을 더 늘릴 수도 있는 것이다.
또한, 지금까지 설명한 바와 같이, 복수의 서브필드 중 일부의 서브필드에 제1 리셋 신호(BRP)와 제2 리셋 신호(SRP)를 다르게 스캔 전극(Y)에 공급함으로써 방전 셀 내의 벽 전하를 균일하게 형성하여 오 방전을 방지할 수 있어 안정적인 어드레스 방전을 할 수 있다.
아울러, 복수의 서브필드 중 첫 번째 서브필드(1SF)의 리셋 기간 동안 제1 리셋 신호(BRP)를 스캔 전극(Y)에 공급하기 전인 프레임의 마지막 서브필드의 서스테인 기간 동안 소거 신호(EP)를 스캔 전극(Y)에 공급하면 더욱 효율적으로 벽 전하가 방전 셀 내에 균일하게 잔류할 수 있다. 이는 소거 신호(EP)에 의해 방전에 의해 불균일하게 형성된 벽 전하가 대부분 소거되기 때문이다.
도 6은 본 발명의 다른 실시 예에 따라 복수의 서브필드의 리셋 기간 동안 스캔 전극에 공급되는 제1 리셋 신호와 제2 리셋 신호를 설명하기 위한 것이다.
도 6을 살펴보면, 본 발명의 다른 실시 예에 따른 스캔 구동부는 복수 개의 서브필드 중 첫 번째 서브필드의 리셋 기간 동안 스캔 전극에 제1 최저 전압이 공급되는 제1 리셋 신호를 공급하고, 첫 번째 서브필드를 제외한 나머지 서브필드에서는 제1 최저 전압과 다른 제2 최저 전압이 공급되는 제2 리셋 신호를 공급하는 것이다.
도 6의 (a)는 제1 리셋 신호(BRP)를 (b)는 제2 리셋 신호(SRP)를 나타낸다.
제1 리셋 신호의 최고 전압에서 제1 리셋 신호의 최저 전압(V1)까지 변화될 수 있는 전압 범위는 제2 리셋 신호의 최고 전압에서 제2 리셋 신호의 최저 전압(V2)까지 변화될 수 있는 전압 범위보다 넓다. 즉, 제1 리셋 신호의 최고 전압이 제2 리셋 신호의 최고 전압보다 더 높은 전압을 가지고, 제1 리셋 신호(BRP)의 최저 전압(V1)이 제2 리셋 신호(SRP)의 최저 전압(V2)보다 더 낮은 전압을 가질 수 있는 것이다.
이는 복수의 서브필드 중 첫 번째 서브필드의 리셋 기간 동안 제2 리셋 신호(SRP)보다 전압 범위가 넓은 제1 리셋 신호(BRP)를 스캔 전극(Y)에 공급함으로써, 전 화면의 방전 셀 내에 벽 전하를 충분히 쌓을 수 있을 뿐만 아니라 방전 셀 내에 형성된 벽 전하도 충분히 소거시킬 수 있어 벽 전하가 방전 셀 내에 더욱 균일하게 잔류할 수 있다.
이에 따라, 첫 번째 서브필드(1Sf)를 제외한 나머지 서브필드(2SF~10SF)의 리셋 기간 동안 제1 리셋 신호(BRP)보다 전압 범위가 작은 제2 리셋 신호(SRP)를 스캔 전극(Y)에 공급하여도 어드레스 방전이 안정적으로 발생할 수 있을 만큼의 벽 전하가 방전 셀 내에 계속하여 유지될 수 있는 것이다.
이에 따라, 제1 리셋 신호의 최고 전압은 정극성 230 V 이상 240 V 이하이고, 제2 리셋 신호의 최고 전압은 정극성 183 V 이상 193 V 이하일 수 있는 것이다. 제1 리셋 신호의 제1 최저 전압 및 제2 리셋 신호의 제2 최저 전압에 대해서는 도 5에서 설명하였으므로 여기서는 생각하기로 한다.
이러한 전압 범위를 가진 제1 리셋 신호 및 제2 리셋 신호일 때 방전 셀 내에 더욱 균일하게 잔류할 뿐만 아니라 어드레스 방전이 안정적으로 발생할 수 있을 만큼의 벽 전하가 방전 셀 내에 계속하여 유지될 수 있는 것이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치를 설명하기 위한 것이다.
도 2는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 패널의 구조를 설명하기 위한 것이다.
도 3은 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법에서 영상의 계조를 구현하기 위한 프레임을 설명하기 위한 것이다.
도 4는 본 발명의 일실시 예에 따른 플라즈마 디스플레이 장치의 구동 방법의 동작을 설명하기 위한 것이다.
도 5는 본 발명의 다른 실시 예에 따라 복수의 서브필드에 따라 제2 리셋 신호의 최고 전압을 유지하는 기간을 다르게 하여 스캔 전극에 공급되는 것을 설명하기 위한 것이다.
도 6은 본 발명의 다른 실시 예에 따라 복수의 서브필드의 리셋 기간 동안 스캔 전극에 공급되는 제1 리셋 신호와 제2 리셋 신호를 설명하기 위한 것이다.

Claims (15)

  1. 스캔 전극 및 서스테인 전극을 포함하는 플라즈마 디스플레이 패널;
    복수 개의 서브필드의 리셋 기간 동안 상기 스캔 전극에 제1 최저 전압을 포함하는 제1 리셋 신호를 공급하고,
    상기 리셋 기간 이후의 어드레스 기간 동안 상기 스캔 전극에 상기 제1 최저 전압보다 낮은 제3 최저 전압을 포함하는 스캔 신호를 공급하는 스캔 구동부; 및
    상기 제1 최저 전압 또는 상기 제2 최저 전압이 상기 스캔 전극에 공급되는 동안 제1 서스테인 바이어스 전압에서부터 제2 서스테인 바이어스 전압까지 상승하는 서스테인 바이어스 신호를 상기 서스테인 전극에 공급하는 서스테인 구동부;
    를 포함하는 플라즈마 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 스캔 구동부는 상기 복수 개의 서브필드 중 첫 번째 서브필드의 리셋 기간 동안 상기 스캔 전극에 상기 제1 최저 전압을 포함하는 상기 제1 리셋 신호를 공급하고, 상기 첫 번째 서브필드를 제외한 나머지 서브필드에서는 상기 제1 최저 전압과 다른 제2 최저 전압을 포함하는 제2 리셋 신호를 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  3. 제2 항에 있어서,
    상기 제3 최저 전압은 상기 제1 최저 전압 및 상기 제2 최저 전압보다 낮은 것을 특징으로 하는 플라즈마 디스플레이 장치.
  4. 제1 항에 있어서,
    상기 제1 최저 전압은 상기 제2 최저 전압보다 낮은 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 제1 최저 전압은 부극성 92 V 이상 88 V 이하이고, 상기 제2 최저 전압은 부극성 87 V 이상 83 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 제1 리셋 신호의 최고 전압은 상기 제2 리셋 신호의 최고 전압보다 높은 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  7. 제6 항에 있어서,
    상기 제1 리셋 신호의 최고 전압은 정극성 230 V 이상 240 V 이하이고, 상기 제2 리셋 신호의 최고 전압은 정극성 183 V 이상 193 V 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  8. 제6 항에 있어서,
    상기 제2 리셋 신호의 최고 전압이 유지되는 기간은 상기 복수의 서브필드 중 마지막 번째 서브필드일 때 가장 긴 것을 특징으로 하는 플라즈마 디스플레이 장치.
  9. 제1 항에 있어서,
    상기 스캔 구동부는 상기 제1 리셋 신호가 공급되기 전에 부극성 하강신호를 상기 스캔 전극에 공급하고,
    상기 서스테인 구동부는 상기 부극성 하강 신호가 상기 스캔 전극에 공급되는 동안 정극성 상승 전압을 상기 서스테인 전극에 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  10. 제9 항에 있어서,
    상기 부극성 하강신호는 그라운드 레벨 전압부터 상기 제1 리셋 신호의 최저전압까지 점진적으로 하강하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
  11. 제9 항에 있어서,
    상기 정극성 상승 신호는 상기 제1 서스테인 바이어스 전압, 상기 제2 서스테인 바이어스 전압 또는 서스테인 전압 중 적어도 어느 하나의 전압인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  12. 제1 항에 있어서,
    상기 제1 서스테인 바이어스 전압과 상기 제2 서스테인 바이어스 전압 간의 전압 차이는 0.05 Va 이상 0.2 Va 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  13. 제12 항에 있어서,
    상기 제1 서스테인 바이어스 전압과 상기 제2 서스테인 바이어스 전압 간의 전압 차이는 0.05 Va 이상 0.1 Va 이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  14. 제12 항에 있어서,
    상기 제1 서스테인 바이어스 전압은 155 V 이상 165 V이하인 것을 특징으로 하는 플라즈마 디스플레이 장치.
  15. 제1 항에 있어서,
    상기 복수 개의 서브필드 중 마지막 번째 서브필드의 서스테인 기간 동안 마지막 서스테인 신호가 공급된 이후에 소거 신호를 더 공급하는 것을 특징으로 하는 플라즈마 디스플레이 장치.
KR1020070094205A 2007-09-17 2007-09-17 플라즈마 디스플레이 장치 Withdrawn KR20090029005A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070094205A KR20090029005A (ko) 2007-09-17 2007-09-17 플라즈마 디스플레이 장치
US12/116,240 US20090073091A1 (en) 2007-09-17 2008-05-07 Plasma display apparatus and method of driving the same
EP08155804A EP2037436A3 (en) 2007-09-17 2008-05-07 Plasma display apparatus and method of driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070094205A KR20090029005A (ko) 2007-09-17 2007-09-17 플라즈마 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20090029005A true KR20090029005A (ko) 2009-03-20

Family

ID=39529722

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070094205A Withdrawn KR20090029005A (ko) 2007-09-17 2007-09-17 플라즈마 디스플레이 장치

Country Status (3)

Country Link
US (1) US20090073091A1 (ko)
EP (1) EP2037436A3 (ko)
KR (1) KR20090029005A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065398B1 (ko) * 2009-06-11 2011-09-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016673B1 (ko) * 2009-08-11 2011-02-25 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002101707A1 (en) * 2001-06-12 2002-12-19 Matsushita Electric Industrial Co., Ltd. Plasma display and its driving method
KR100589314B1 (ko) * 2003-11-26 2006-06-14 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 표시장치
KR100553205B1 (ko) * 2004-01-30 2006-02-22 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 구동장치와 구동방법
KR100667570B1 (ko) * 2005-04-14 2007-01-12 엘지전자 주식회사 플라즈마 디스플레이 패널, 장치, 패널의 구동 장치 및구동 방법
KR100705807B1 (ko) * 2005-06-13 2007-04-09 엘지전자 주식회사 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100771043B1 (ko) * 2006-01-05 2007-10-29 엘지전자 주식회사 플라즈마 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101065398B1 (ko) * 2009-06-11 2011-09-16 삼성에스디아이 주식회사 플라즈마 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
US20090073091A1 (en) 2009-03-19
EP2037436A2 (en) 2009-03-18
EP2037436A3 (en) 2010-02-10

Similar Documents

Publication Publication Date Title
KR20090026978A (ko) 플라즈마 디스플레이 장치
KR100705277B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR20090043304A (ko) 플라즈마 디스플레이 장치
KR20090029005A (ko) 플라즈마 디스플레이 장치
KR20060092732A (ko) 플라즈마 디스플레이 패널의 구동장치 및 그 구동방법
KR20070118915A (ko) 플라즈마 디스플레이 패널의 구동 방법
KR100802334B1 (ko) 플라즈마 디스플레이 장치의 구동 방법
KR20080111960A (ko) 플라즈마 디스플레이 장치
KR100705822B1 (ko) 플라즈마 디스플레이 장치 및 플라즈마 디스플레이 패널의구동 방법
KR100658395B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100802337B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR100658343B1 (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20090032670A (ko) 플라즈마 디스플레이 장치
KR20090126536A (ko) 플라즈마 디스플레이 장치
KR20090022134A (ko) 플라즈마 디스플레이 장치
US8154477B2 (en) Plasma display apparatus including a driver supplying a signal to a scan electrode during a reset period
KR20090022133A (ko) 플라즈마 디스플레이 장치
KR20070027052A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20080109444A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20060080825A (ko) 플라즈마 디스플레이 패널 구동 방법 및 장치
KR20090035299A (ko) 플라즈마 디스플레이 장치 및 그의 구동 방법
KR20090033732A (ko) 플라즈마 디스플레이 장치
KR20090024497A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법
KR20090111989A (ko) 플라즈마 디스플레이 장치
KR20090024501A (ko) 플라즈마 디스플레이 장치 및 그의 구동방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070917

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid