KR20090044707A - 화합물 반도체 기판 제조방법 - Google Patents

화합물 반도체 기판 제조방법 Download PDF

Info

Publication number
KR20090044707A
KR20090044707A KR1020070110925A KR20070110925A KR20090044707A KR 20090044707 A KR20090044707 A KR 20090044707A KR 1020070110925 A KR1020070110925 A KR 1020070110925A KR 20070110925 A KR20070110925 A KR 20070110925A KR 20090044707 A KR20090044707 A KR 20090044707A
Authority
KR
South Korea
Prior art keywords
substrate
compound semiconductor
gallium nitride
trenches
bulk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070110925A
Other languages
English (en)
Inventor
김두수
김용진
이호준
이동건
김지훈
Original Assignee
주식회사 실트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실트론 filed Critical 주식회사 실트론
Priority to KR1020070110925A priority Critical patent/KR20090044707A/ko
Publication of KR20090044707A publication Critical patent/KR20090044707A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2907—Materials being Group IIIA-VA materials
    • H10P14/2908—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/60—Wet etching
    • H10P50/64—Wet etching of semiconductor materials
    • H10P50/642—Chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering

Abstract

질화 갈륨과 같은 화합물 반도체 기판 제조방법을 제공한다. 본 발명에 따른 화합물 반도체 기판 제조방법은, 기판의 앞면에 화합물 반도체박막을 성장시키는 단계; 상기 기판의 뒷면에 상기 화합물 반도체박막을 노출시키는 동심원 상의 복수개의 트렌치들을 형성하는 단계; 상기 화합물 반도체박막 상에 벌크 화합물 반도체막을 성장시키는 단계; 및 상기 기판과 벌크 화합물 반도체막을 분리하는 단계를 포함한다.

Description

화합물 반도체 기판 제조방법 {Method for preparing compound semiconductor substrate}
본 발명은 질화 갈륨(GaN) 또는 갈륨과 다른 금속의 혼합 질화물로 된 화합물 반도체층, 및 그 형성방법에 관한 것이다. 본 발명은 또한 이러한 층을 포함하는 전자 또는 광전자 소자 제조에 이용할 수 있는 기판 제조방법에 관한 것이다. 본 발명의 기술분야는 기판 위에 고품질의 화합물 반도체층을 형성하는 것으로 넓게 정의될 수 있고, 보다 상세하게는 기판과 화합물 반도체층을 분리하여 프리 스탠딩(free standing) 화합물 반도체 기판을 제조하는 방법에 관한 것으로 정의될 수 있다.
주기율표 상의 Ⅲ 내지 Ⅴ족 원소들의 질화물계 반도체 물질들은 이미 전자 및 광전자 분야에서 중요한 위치를 점유하고 있으며, 이러한 분야는 앞으로 크게 중요해질 것이다. 이러한 질화물계 반도체 물질의 응용분야는 실제적으로 레이저 다이오드(LD)에서부터 고주파수 및 고온에서 작동할 수 있는 트랜지스터에 이르기까지의 넓은 영역을 커버한다. 그리고, 자외선 광검출기, 탄성 표면파 소자 및 발광 다이오드(LED)를 포함한다.
예를 들어, 질화 갈륨은 청색 LED 또는 고온 트랜지스터의 응용에 적합한 물질로 알려져 있지만, 이에 한정되지 않는 마이크로 전자 소자용으로 폭넓게 연구되고 있다. 또한, 여기에서 쓰인 바와 같이, 질화 갈륨은 질화 알루미늄 갈륨(AlGaN), 질화 인듐 갈륨(InGaN) 및 질화 알루미늄 인듐 갈륨(AlInGaN)과 같은 질화 갈륨 합금을 포함한다는 것을 알 수 있을 것이다.
질화 갈륨 마이크로 전자 소자의 제조에 있어서 주요한 기술은 결함 밀도(defect density)가 낮은 질화 갈륨층을 성장시키는 것이다. 결함 밀도를 발생시키는 원인의 하나는 질화 갈륨층이 성장되는 기판이라고 알려져 있다. 그러나, 이러한 소자들에서, 결함 없는 질화 갈륨층의 성장을 위해 적합한 질화 갈륨 성장용 기판 또는 질화 갈륨 기판을 제조하는 것은 용이하지 않다. 질화 갈륨 고체는 가열하더라도 용융이 잘 되지 않기 때문에 융액으로부터 결정 성장시키는 통상의 초크랄스키법 등으로는 기판 제조를 위한 단결정을 만들 수 없다. 초고압을 인가하여 가열하면 융액을 만들 수 있을지는 모르지만 양산 측면에서 적용하기 곤란한 면이 있다.
따라서, 이러한 소자들에서, 질화 갈륨층의 성장을 위해 가장 빈번히 사용되는 기판은 사파이어(Al2O3), 실리콘 카바이드(SiC), 실리콘(Si)과 같은 이종 기판이다. 그런데, 이들 기판 물질은 질화 갈륨과의 격자불일치와 열팽창계수의 차이가 있기 때문에, 이들 기판에 성장시킨 질화 갈륨층은 많은 전위(dislocation)를 가지고 이에 따른 크랙(crack) 발생 및 휘어짐(bending)이 문제가 된다. 이러한 문제를 최소화시키기 위하여 질화 갈륨층 성장 전에 기판 상부에 다양한 완충층을 만들어 주거나 에피택셜 횡방향 과도성장, 즉 ELO(Epitaxial Lateral Overgrowth) 방법을 이용하고 있다.
종래의 ELO 방법은 스트라이프 형태의 SiO2 마스크를 사용하여, 기판과 질화 갈륨 사이에 존재하는 격자불일치와 열팽창계수 차이에 의한 응력 발생을 감소시킨다. 종래 ELO 방법을 적용한 질화 갈륨 성장용 기판의 단면도인 도 1을 참조하여 종래 ELO 방법에 대해 설명한다.
종래 ELO 방법에서는 기판(1) 상에 완충층(미도시)을 형성한 다음 MOCVD(Metal Organic Chemical Vapor Deposition) 성장로에서 기판(1) 상에 질화 갈륨층(2)을 1㎛ 정도 성장시킨 후, 질화 갈륨층(2)이 성장된 기판(1)을 성장로에서 꺼낸다. 다음, 기판(1)을 이-빔(e-beam) 증착장비 또는 스퍼터와 같은 증착장비에 장입하여 질화 갈륨층(2) 상에 100~1000nm의 SiO2 박막을 증착하고, SiO2 박막이 증착된 기판(1)을 증착장비에서 꺼낸다. 사진 식각 방법을 이용하여 SiO2 박막을 패터닝하여 SiO2 마스크(3)를 형성한 후에, 이를 다시 MOCVD 성장로에 장입하여 ELO 질화 갈륨층(4)을 성장시킨다. ELO 질화 갈륨층(4) 중 SiO2 마스크(3) 위로 횡방향 성장된 부분은 종방향으로 성장된 부분에 비하여 전위 등의 결함이 전파되지 않아 고품질을 가지게 되므로, SiO2 마스크(3) 위의 횡방향 성장된 ELO 질화 갈륨층(4)에 소자를 형성하면 우수한 특성을 얻을 수 있게 되는 것이다.
그러나, 이러한 ELO 방법은 상술한 바와 같은 복잡한 공정, 즉 SiO2 마스크 형성이라는 공정에 따른 추가적인 외부 공정이 필요하게 되고, 공정 시간이 오래 걸리며 비용이 증가하는 문제가 있다. 그리고, 고가의 기판을 이용하여야 하며, 완충층 형성시 또 다른 성장 장비를 이용하여야 하는 번거로움이 있을 뿐만 아니라, 질화 갈륨층의 에피택셜 성장을 가능하게는 하지만 질화 갈륨층 내의 전위 밀도가 여전히 높아 LD나 LED 등으로의 응용에 제한을 받는다.
한편, 사파이어 기판 위에 벌크 질화 갈륨 에피층을 성장시킨 후 기판 자체를 제거하여 질화 갈륨 에피층을 프리 스탠딩 질화 갈륨 기판으로 사용하는 경우, 사파이어 기판과 질화 갈륨 에피층의 분리는 레이저 리프트-오프(lift-off)라는 별도의 과정을 거쳐야 한다. 이에 그 비용이 많이 들고 사파이어 기판 분리시에 가해지는 열로 인해 질화 갈륨 에피층에 크랙이나 휘어짐 등의 결함이 발생하기 쉬워 수율이 낮다. 실리콘 기판을 이용한 경우 연마나 화학적 에칭에 의해 쉽게 제거할 수는 있으나 실리콘 기판 위에 질화 갈륨 에피층을 고품질로 형성하는 것이 어려워 ELO 등의 방법을 적용해야만 하는 등 역시 한계가 있다.
등록특허 제519326호는 사파이어 기판의 뒷면에 소정 결정 방향으로 복수 개의 홈을 균일한 간격으로 형성한 후 사파이어 기판의 전면에 질화 갈륨층을 형성하고 사파이어 기판을 제거하여 질화 갈륨 기판을 제조하는 방법에 관한 것으로, 사파이어 기판을 제거할 때에 발생되는 응력을 경감시켜 벌크 질화 갈륨에 생성되는 미세크랙을 줄이고 벌크 질화 갈륨의 결정성을 향상시키는 기술을 제안하고 있다. 그러나, 이 특허는 질화 갈륨을 성장시키기 위한 기판으로서 사파이어 기판을 사용하고 있어, 사파이어 기판의 분리에 여전히 장시간이 소요되며 분리 수율이 낮다는 문제가 있다. 또한, 이 특허에서는 사파이어 기판의 뒷면에 홈을 형성함으로써 기판 분리시의 응력을 경감하고 있으나, 균일한 간격으로 형성된 홈은 특히 질화 갈륨층의 성장시에 열팽창계수의 차이에 따른 기판의 휘어짐과 크랙의 방지에는 그다지 효과적이지 못하다는 점이 본 발명의 발명자들에 의해 확인되었다.
본 발명이 해결하고자 하는 과제는 기판 위에 크랙이나 휘어짐없이 질화물계 반도체와 같은 화합물 반도체 에피층을 성장시킬 수 있는 화합물 반도체 기판 제조방법을 제공하는 데에 있다.
본 발명이 해결하고자 하는 다른 과제는 기판과 화합물 반도체 에피층이 자연적으로 분리되도록 하며 기판의 분리에 장시간을 요하지 않고 분리 수율이 높은 화합물 반도체 기판 제조방법을 제공하는 데에 있다.
상기 과제를 해결하기 위한 본 발명에 따른 화합물 반도체 기판 제조방법은, 기판의 앞면에 화합물 반도체박막을 성장시키는 단계; 상기 기판의 뒷면에 상기 화합물 반도체박막을 노출시키는 동심원 상의 복수개의 트렌치들을 형성하는 단계; 상기 화합물 반도체박막 상에 벌크 화합물 반도체막을 성장시키는 단계; 및 상기 기판과 벌크 화합물 반도체막을 분리하는 단계를 포함한다.
본 발명에 있어서, 상기 화합물 반도체는 질화 갈륨(GaN), 질화 알루미늄(AlN), 질화 인듐(InN), 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1)을 포함하는 것일 수 있고, 상기 기판은 사파이어, SiC, 또는 실리콘으로 이루어진 것일 수 있다.
본 발명에 있어서, 상기 트렌치들은 사진 식각 방법으로 형성한다. 상기 기판이 실리콘인 경우 상기 기판과 벌크 화합물 반도체막을 분리하는 단계는 상기 기판을 습식 식각으로 제거하는 단계일 수 있다. 대신에, 상기 기판과 벌크 화합물 반도체막을 분리하는 단계는 상기 벌크 화합물 반도체막이 성장된 기판을 냉각하는 단계에서 자연적으로 이루어질 수 있다.
상기 트렌치들은 상기 기판의 중심부에서 주변부로 갈수록 상기 트렌치들의 피치 및 폭 중 적어도 어느 하나가 달라지게 형성할 수 있다. 예를 들어, 상기 트렌치들은 상기 기판의 중심부에서 주변부로 갈수록 상기 트렌치들의 피치가 커지거나, 폭이 좁아지거나, 피치는 커지고 폭은 좁아지게 형성할 수 있는데, 기판의 중심부에 응력이 발생되는 경우에 바람직하다.
본 발명에 따르면, 벌크 화합물 반도체막을 성장시키기 전에 기판 뒷면에 동심원상의 복수개의 트렌치들을 형성하되, 기판의 중심부에서 주변부로 갈수록 트렌치의 피치 및/또는 폭을 변경함으로써, 벌크 화합물 반도체막의 성장시에 발생하는 열적 변형으로부터 발생하는 기판의 휘어짐과 벌크 화합물 반도체막의 크랙을 방지 할 수 있다. 따라서, 통상 화합물 반도체 에피층을 형성하기 어렵다고 알려진 실리콘 기판을 이용하더라도 휘어짐이나 크랙이 없는 고품질의 화합물 반도체 기판을 얻을 수 있다.
또한, 기판과 벌크 화합물 반도체막과의 자연스러운 분리 또는 쉬운 분리가 가능하다. 기판으로서 실리콘 기판을 이용하는 경우에는, 습식 식각과 같은 화학적 방법에 의해 간단히 기판을 제거할 수 있다. 이에 따라, 단시간 저비용으로 고수율의 화합물 반도체 기판을 얻을 수 있고 레이저 리프트-오프와 같은 별도의 분리 단계를 거칠 필요없이 양질의 화합물 반도체 기판이 제조된다. 종래에 비해 공정 시간이 단축되며 비용이 절감되고, 단순한 공정을 통해 수율 증가를 도모할 수 있다.
이하 첨부한 도면을 참조하여 본 발명에 관한 바람직한 실시예를 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위해 과장되었으며, 도면 상에서 동일한 부호는 동일한 요소를 가리킨다.
도 2 내지 도 6은 본 발명에 따른 화합물 반도체 기판 제조방법을 설명하기 위한 도면들이다. 도 3의 (a)와 도 4의 (a)는 저면도이고, 도 2, 도 3의 (b), 도 4의 (b), 도 5 및 도 6은 단면도이다. 도 3의 (b)는 도 3의 (a)의 B-B' 단면에 해당 하고, 도 4의 (b)는 도 4의 (a)의 B-B' 단면에 해당한다.
먼저 도 2를 참조하면, 기판(10)의 앞면에 화합물 반도체박막(20)을 성장시킨다.
본 실시예에서 기판(10)은 실리콘 웨이퍼를 이용한다. 그러나, 본 발명이 반드시 이에 한정되는 것은 아니고, 사파이어나 실리콘 카바이드를 기판(10)으로 이용할 수 있다. 그밖에도 화합물 반도체 에피층을 성장시킬 수 있는 통상의 반도체 재료 기판이면 이용할 수 있다. 예컨대, GaAs 단결정, 스피넬 단결정, InP 단결정, GaN 단결정도 가능하다. 각각의 재료는 장단점이 있으므로 요구되는 조건에 따라 적절히 선택하도록 한다. 예를 들어, 대면적이 요구되는 경우에는 실리콘 웨이퍼가 바람직하다. 그리고 실리콘 웨이퍼를 이용하면 후속 공정에서 습식 식각에 의해 간단히 이를 제거할 수 있어 편리하다.
화합물 반도체박막(20)은 기판(10)과 후속 공정에서 형성할 벌크 화합물 반도체막(도 5의 40)과의 결정학적 차이를 줄이고 이를 통해 결정결함 밀도를 최소화할 수 있도록, 벌크 화합물 반도체막(40)과 결정 특성이 동일하거나 유사하여 화학적으로 안정된 물질을 사용하는 것이 바람직하다. 즉, 나중에 형성될 벌크 화합물 반도체막(40)과 격자상수, 열팽창계수가 동일하거나 유사한 물질을 사용하여 완충층으로서 형성한다.
화합물 반도체박막(20)을 성장시키는 단계는, MOCVD, 분자빔 에피 박막 증착법(Molecular Beam Epitaxy; MBE) 또는 HVPE법(Hydride Vapor Phase Epitaxy) 등의 방법을 이용해 수행할 수 있다. 화합물 반도체박막(20)은 질화 갈륨(GaN), 질화 알 루미늄(AlN), 질화 인듐(InN), 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1)을 포함할 수 있다. 즉, 질화 알루미늄 갈륨(AlGaN), 질화 인듐 갈륨(InGaN) 및 질화 알루미늄 인듐 갈륨(AlInGaN)과 같은 질화 갈륨 합금을 포함한다. 통상적으로 MOCVD 또는 HVPE 장비를 이용하여 0.1um ~ 10um 내의 얇은 에피층으로 성장시킨다.
예를 들어 MOCVD를 이용하여 질화 갈륨 에피층을 성장시키는 경우, 기판(10) 표면에 Ga를 포함하는 MO(metal organic) 소스, 예컨대 트리메틸갈륨(TMGa), 트리에틸갈륨(TEGa) 또는 GaCl3 등과 질소 포함 가스, 예컨대 N2나 NH3 또는 터셔리뷰틸아민(Tertiarybutylamine(N(C4H9)H2)을 공급할 수 있다. HVPE법을 이용하여 질화 갈륨 에피층을 성장시키는 경우, 성장로 안에 Ga 금속을 수납한 용기를 배치해 두고, 상기 용기 주위에 설치한 히터로 가열하여 Ga 융액을 만든다. Ga 융액과 HCl을 반응시켜 GaCl 가스를 만든다. 이러한 GaCl 가스와 NH3를 반응시키면 질화 갈륨이 형성된다.
다음으로, 도 3 및 도 4에서와 같이, 기판(10)의 뒷면에 사진 식각 공정을 적용하여 동심원상의 복수개의 트렌치(30)들을 형성한다. 먼저 기판(10)의 뒷면에 포토레지스트를 입히고 노광을 하여 원하는 트렌치 모양의 포토레지스트 패턴을 형성한 다음, 반응성 이온 식각(Reactive Ion Etching ; RIE)이나 플라즈마 식각과 같은 건식 식각 기술을 사용하고 포토레지스트 패턴을 식각 마스크로 하여 화합물 반도체박막(20)이 드러나 노출될 때까지 기판(10)의 뒷면을 식각하여 트렌치(30)들을 형성하게 된다.
이 때, 화합물 반도체박막(20) 및 이후 형성될 벌크 화합물 반도체막(40)의 응력에 따라 기판(10)의 중심부에서 주변부로 갈수록 트렌치(30)들의 피치(p)와 폭(w) 중의 적어도 어느 하나를 달리한다. 여기서, 피치(p)는 트렌치(30)의 폭(w)과 다음 트렌치(30)까지의 간격(d)의 합으로 정의된다.
먼저, 기판(10)의 중심부에 응력이 작용하는 경우, 기판(10)의 주변부보다 중심부에 트렌치(30)들이 조밀하게 형성되도록 한다. 이를 위해, 기판(10)의 주변부에서 중심부로 갈수록 트렌치(30)의 피치를 작게 하거나(이것은 폭은 일정하게 한 채 간격을 좁히는 경우, 간격은 일정하게 한 채 폭을 작게 하는 경우, 간격도 좁히고 폭도 작게 하는 경우가 모두 해당된다), 폭을 작게 하거나(이것은 간격은 일정한 것을 전제로 한다), 피치와 폭을 모두 작게 하여 응력을 많이 받는 기판(10)의 중심부에서 응력을 충분히 흡수 경감할 수 있도록 한다. 도 3에서는 트렌치(30)의 폭은 일정하나 기판(10)의 주변부에서 중심부로 갈수록 트렌치(30) 사이의 간격이 좁아져 피치가 작아지는 예를 들어 도시하였다.
도 3과 반대로 기판(10)의 주변부에 응력이 작용하는 경우, 도 4와 같이 기판(10)의 중심부보다 주변부에 트렌치(30)들이 조밀하게 형성되도록 한다. 즉, 기판(10)의 중심부에서 주변부로 갈수록 트렌치(30)의 피치를 작게 하거나 폭을 작게 하거나 피치와 폭을 모두 작게 하여 응력을 많이 받는 기판(10)의 주변부에서 응력을 충분히 흡수 경감할 수 있도록 한다. 도 4에서는 트렌치(30)의 폭은 일정하나 기판(10)의 중심부에서 주변부로 갈수록 트렌치(30) 사이의 간격이 좁아져 피치가 작아지는 예를 들어 도시하였다.
이와 같이 본 발명에서는 기판(10)의 뒷면에 복수개의 트렌치(30)들을 형성하되, 화합물 반도체박막(20) 및 벌크 화합물 반도체막(40)을 성장시킬 때 받게 되는 응력 분포를 고려하여 이 응력을 흡수 경감하기에 적합하도록 트렌치(30)들의 피치 및/또는 폭을 조절하여 밀도를 조절하여 형성한다. 이로써, 통상 화합물 반도체 에피층을 형성하기 어렵다고 알려진 실리콘 기판을 이용하더라도 휘어짐이나 크랙 발생이 없는 고품질의 화합물 반도체 에피층, 그리고 기판에서 이를 분리한 프리 스탠딩 화합물 반도체 기판을 얻을 수 있다. 특히, 복수개의 트렌치(30)들은 벌크 화합물 반도체막(40) 성장 후에 자연적으로 기판(10)과 벌크 화합물 반도체막(40)의 분리를 유도하도록 형성한다.
다음으로 도 5를 참조하여 기판(10) 상에 화합물 반도체박막(20) 상에 벌크 화합물 반도체막(40)을 성장시킨다(도 5는 도 3 상태의 구조물에 후속 공정이 적용된 도면이나, 도 4 상태의 구조물에 후속 공정이 적용된 경우에도 트렌치(30) 부분만이 다를 뿐 나머지는 동일하다). 벌크 화합물 반도체막(40)을 성장시키는 단계는, MOCVD, MBE 또는 HVPE법 등의 방법을 이용해 수행할 수 있다. HVPE법을 이용하여 1um ~ 1mm 이상 벌크 화합물 반도체막(40)을 형성할 수 있다. 벌크 화합물 반도체막(40)은 질화 갈륨(GaN), 질화 알루미늄(AlN), 질화 인듐(InN), 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1)을 포함할 수 있다. 즉, 질화 알루미늄 갈륨(AlGaN), 질화 인듐 갈륨(InGaN) 및 질화 알루미늄 인듐 갈륨(AlInGaN)과 같은 질화 갈륨 합금을 포함한다. 응력 분포를 고려한 트렌치(30)들을 형성하므로, 벌크 화합물 반도체막(40)은 ELO와 같은 복잡한 공정을 적용하지 않더라도 단순항 에피택셜 공정으로 고품질로 성장시키는 것이 가능하다.
벌크 화합물 반도체막(40)의 성장 온도는 1000℃ 내외의 고온이다. 성장로에서 벌크 화합물 반도체막(40)이 성장된 기판(10)을 반출하기 위해서는 그보다 저온, 예컨대 상온으로 냉각하는 과정이 반드시 수반된다. 이러한 냉각 과정 중 트렌치(30) 부분에 응력이 집중되어 취약한 계면을 형성하므로, 도 6에서와 같이 기판(10)과 벌크 화합물 반도체막(40)이 트렌치(30)를 따라 분리되기 쉽다. 따라서, 기판(10)과 벌크 화합물 반도체막(40)을 분리하여 벌크 화합물 반도체막(40)으로 이루어진 화합물 반도체 기판을 얻을 수 있다. 분리 과정 중 화합물 반도체박막(20)은 벌크 화합물 반도체막(40)에 그대로 유지되거나 이로부터 제거될 수 있다.
냉각 이후 완전히 분리된 상태가 아니더라도 매우 작은 기계적인 힘(예컨대 작업자가 분리시키는 것)을 가하여 분리시킬 수 있는 상태가 될 수도 있다. 이처럼, 본 발명은 기판(10)과 벌크 화합물 반도체막(40) 사이의 자가분리를 이용하며, 기존과 같은 별도의 레이저 리프트-오프는 필요하지 않다. 실리콘 웨이퍼를 기판(10)으로 사용하여 자연적인 분리가 안 된 경우 습식 식각 방법으로 기판(10)을 쉽게 제거할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다. 본 발명의 실 시예들은 예시적이고 비한정적으로 모든 관점에서 고려되었으며, 이는 그 안에 상세한 설명 보다는 첨부된 청구범위와, 그 청구범위의 균등 범위와 수단내의 모든 변형예에 의해 나타난 본 발명의 범주를 포함시키려는 것이다.
도 1은 종래 ELO 방법을 적용한 질화 갈륨 성장용 기판의 단면도,
도 2 내지 도 6은 본 발명에 따른 화합물 반도체 기판 제조방법을 설명하기 위한 도면들이다.
<도면의 주요 부분에 대한 부호의 설명>
10...기판 20...화합물 반도체박막
30...트렌치 40...벌크 화합물 반도체막

Claims (9)

  1. 기판의 앞면에 화합물 반도체박막을 성장시키는 단계;
    상기 기판의 뒷면에 상기 화합물 반도체박막을 노출시키는 동심원 상의 복수개의 트렌치들을 형성하는 단계;
    상기 화합물 반도체박막 상에 벌크 화합물 반도체막을 성장시키는 단계; 및
    상기 기판과 벌크 화합물 반도체막을 분리하는 단계를 포함하는 화합물 반도체 기판 제조방법.
  2. 제1항에 있어서, 상기 화합물 반도체는 질화 갈륨(GaN), 질화 알루미늄(AlN), 질화 인듐(InN), 또는 이들의 조합(Ga1-xAl1-yIn1-zN, 0≤x, y, z≤1)을 포함하는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  3. 제1항에 있어서, 상기 기판은 사파이어, SiC, 또는 실리콘으로 이루어진 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  4. 제1항에 있어서, 상기 트렌치들은 사진 식각 방법으로 형성하는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  5. 제1항에 있어서, 상기 기판은 실리콘이고 상기 기판과 벌크 화합물 반도체막을 분리하는 단계는 상기 기판을 습식 식각으로 제거하는 단계인 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  6. 제1항에 있어서, 상기 기판과 벌크 화합물 반도체막을 분리하는 단계는
    상기 벌크 화합물 반도체막이 성장된 기판을 냉각하는 단계에서 이루어지는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  7. 제1항에 있어서, 상기 트렌치들은 상기 기판의 중심부에서 주변부로 갈수록 상기 트렌치들의 피치 및 폭 중 적어도 어느 하나가 달라지게 형성하는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  8. 제1항에 있어서, 상기 트렌치들은 상기 기판의 주변부에서 중심부로 갈수록 상기 트렌치들의 피치가 작아지거나, 폭이 작아지거나, 피치와 폭이 모두 작아지게 형성하는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
  9. 제1항에 있어서, 상기 트렌치들은 상기 기판의 중심부에서 주변부로 갈수록 상기 트렌치들의 피치가 작아지거나, 폭이 작아지거나, 피치와 폭이 모두 작아지게 형성하는 것을 특징으로 하는 화합물 반도체 기판 제조방법.
KR1020070110925A 2007-11-01 2007-11-01 화합물 반도체 기판 제조방법 Ceased KR20090044707A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070110925A KR20090044707A (ko) 2007-11-01 2007-11-01 화합물 반도체 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070110925A KR20090044707A (ko) 2007-11-01 2007-11-01 화합물 반도체 기판 제조방법

Publications (1)

Publication Number Publication Date
KR20090044707A true KR20090044707A (ko) 2009-05-07

Family

ID=40855234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070110925A Ceased KR20090044707A (ko) 2007-11-01 2007-11-01 화합물 반도체 기판 제조방법

Country Status (1)

Country Link
KR (1) KR20090044707A (ko)

Similar Documents

Publication Publication Date Title
JP4932121B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の製造方法
JP5244487B2 (ja) 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法
KR100921789B1 (ko) 화합물 반도체 기판 제조 방법
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
JP4741572B2 (ja) 窒化物半導体基板及びその製造方法
US7253499B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US7271404B2 (en) Group III-V nitride-based semiconductor substrate and method of making same
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
KR100586940B1 (ko) 질화갈륨계 단결정 기판의 제조방법
US10229831B2 (en) Method of forming nitride semiconductor substrate and method of fabricating semiconductor device
KR101083500B1 (ko) 질화갈륨 기판 제조방법
JP2001274093A (ja) 半導体基材及びその製造方法
KR101083496B1 (ko) 질화갈륨 기판 제조방법
JP4810517B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板
KR20090044707A (ko) 화합물 반도체 기판 제조방법
US20050136564A1 (en) Method of laterally growing GaN with indium doping
KR20090030651A (ko) 질화갈륨계 발광소자
JP4369782B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000