KR20090051086A - 증폭 회로 및 증폭 방법 - Google Patents

증폭 회로 및 증폭 방법 Download PDF

Info

Publication number
KR20090051086A
KR20090051086A KR1020097004973A KR20097004973A KR20090051086A KR 20090051086 A KR20090051086 A KR 20090051086A KR 1020097004973 A KR1020097004973 A KR 1020097004973A KR 20097004973 A KR20097004973 A KR 20097004973A KR 20090051086 A KR20090051086 A KR 20090051086A
Authority
KR
South Korea
Prior art keywords
signal
modulated signal
circuit
audio
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020097004973A
Other languages
English (en)
Other versions
KR101349002B1 (ko
Inventor
하산 차우이
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20090051086A publication Critical patent/KR20090051086A/ko
Application granted granted Critical
Publication of KR101349002B1 publication Critical patent/KR101349002B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

일 실시예에서, 증폭 회로는 아날로그 신호를 수신하고 아날로그 입력 신호의 최소 진폭이 변형되도록 아날로그 신호에 또 다른 신호를 부가한다.
증폭 회로, 클래스-D 증폭기, 가산기, 전자파 방해(EMI), 펄스폭 변조(PWM) 신호, H-브릿지 구동기

Description

증폭 회로 및 증폭 방법{AMPLIFICATION CIRCUIT AND METHOD THEREFOR}
본 발명은 전반적으로 전자장치에 관한 것으로, 특히 반도체 소자들 및 구조물들을 형성하는 방법들에 관한 것이다.
과거에, 반도체 산업은 클래스(class)-D 증폭기들을 생산하기 위해 다양한 방법들 및 구조물들을 이용했다. 종래의 클래스-D 증폭기들은 셀률러 폰들과 같은 오디오 전력 증폭기들과 같은 다양한 분야들을 갖는다. 이러한 분야들에서, 클래스-D 증폭기는 아날로그 신호를 디지털 신호로 전환하고 디지털 스위치들을 이용하여 부하(load)를 스위칭하는데 디지털 신호를 이용한다. 일례의 클래스-D 증폭기는 2003년 9월 2일자로 스코어(Score) 등에 의해 발행된 미국 특허 번호 6,614,297호에 개시되어 있다. 이러한 종래의 클래스-D 증폭기가 갖는 문제점 중 하나는 전자파 방해(EMI)에 있다. 오디오 입력 신호의 값이 제로이거나 또는 제로에 가까운 경우, 오디오 입력 신호에서의 소량의 노이즈는 클래스-D 증폭기의 출력으로부터 방사되는 고주파수 노이즈를 산출한다.
EMI를 감소시키기 위해 일부 방법들은 클래스-D 증폭기의 디지털 로직부에서 디지털 로직 엘리먼트들의 사용을 수반한다. 이러한 디지털 로직의 일례는 2005년 1월 25일자로 에드워드(Edwards) 등에 의해 부여된 미국 특허 번호 6,847,257호에 개시되어 있다. 이러한 클래스-D 증폭기들의 디지털 로직 엘리먼트들은 일정 주파수 이상의 모든 노이즈를 제거하여 오디오 음향 조차도 제거된다. 이로 인해 소정의 오디오 신호들의 부분들 동안 침묵 주기들이 형성된다. 이러한 침묵 주기들이 형성된 셀률러 폰과 같은 오디오 장비의 사용은 장비가 적절히 동작하지 않는 것으로 판단하게 한다.
따라서, 오디오 신호들을 제거하지 않고도 전자파 방해가 감소된 클래스-D 증폭기가 요구된다.
도 1은 본 발명에 따른 증폭 회로의 예시적인 실시예를 포함하는 일부 오디오 시스템에 대한 실시예를 개략적으로 나타낸다.
도 2는 본 발명에 따른 도 1 증폭 회로의 일부 신호들 간의 관계를 나타내는 신호 다이아그램이다.
도 3은 본 발명에 따른 도 1 증폭 회로의 또 다른 일부 신호들 간의 관계를 나타내는 신호 다이아그램이다.
도 4는 본 발명에 따른 도 1 증폭 회로를 포함하는 반도체 소자의 확대 평면도를 개략적으로 나타낸다.
설명의 간단성 및 명료성을 위해, 도면들의 부재들이 비례축적될 필요는 없으며, 상이한 도면들에서 동일한 참조 부호들은 동일한 부재들을 나타낸다. 부가적으로, 공지된 단계들 및 부재들에 대한 설명 및 세부 사항들은 설명의 간단성을 위해 생략했다. 본 발명에서 사용되는 전류 전달 전극은 MOS 트랜지스터의 소스 또는 드레인 또는 바이폴라 트랜지스터의 이미터 또는 콜렉터 또는 다이오드의 캐소드 또는 애노드와 같은 소자를 통해 전류를 전달하는 소자의 엘리먼트를 의미하며, 제어 전극은 MOS 트랜지스터의 게이트 또는 바이폴라 트랜지스터의 베이스와 같이 소자를 통해 전류를 제어하는 소자의 엘리먼트를 의미한다. 비록 본 발명에서 소자는 소정의 N-채널 또는 P-채널 소자들로서 설명되었지만, 당업자들은 본 발명에 따라 상보형 소자들도 가능하다는 것을 인식할 수 있을 것이다. 본 발명에서 사용되는 ~동안(during), ~하면서(while), 및 ~할 때(when)는 초기 동작에 따라 순간적으로 동작이 이루어지는 것을 의미하는 정확한 기간이 아니라, 초기 동작에 의해 개시되는 반응들 사이에 전파 지연과 같은 상당한 지연이 일부 존재할 수 있다는 것을 의미하는 것임을 당업자들은 알 것이다.
도 1은 예시적 실시예의 증폭 회로(25)를 포함하는 오디오 시스템(10)의 일부분의 실시예를 개략적으로 나타낸다. 증폭 회로(25)는 신호 입력(26) 상에서 아날로그 입력 신호(Vi)를 수신하여 이에 응답하여 부하(18)가 상이하게 구동되도록 출력 신호들을 형성하도록 구성된다. 도 1에 도시된 시스템(10)의 예시적인 실시예에 대해, 부하(18)는 오디오 스피커(12)를 포함한다. 통상적으로 스피커(12)는 인덕터(15), 저항들(13, 16), 및 커패시터들(14, 17)에 의해 모델링될 수 있는 유도성 스피커이다. 당업자들은 회로(25)가 다른 분야들에도 이용될 수 있고 부하(18)는 다른 형태의 부하일 수 있다는 것을 인식할 것이다. 예를 들어, 스피커(12)는 상이한 형태의 스피커이거나 또는 스피커(12)는 셀률러 폰의 디스플레이 와 같은 오디오 디스플레이 또는 모터로 교체될 수 있다. 또한 당업자들은 부하(18)가 도시되지 않은 다른 임피던스 콤포넌트들을 포함할 수 있다는 것을 인식할 것이다.
회로(25)는 전압 입력(27)과 전압 리턴(28) 사이에서 회로(25)를 동작시키기 위한 입력 전압을 수신하도록 접속된다. 입력(27)과 리턴(28)은 일반적으로 배터리(20)와 같은 전압 공급원과 접속된다. 회로(25)는 변조 회로(40)를 포함하며 또한 일반적으로 버퍼 증폭기(29)와 클래스-D 증폭기(35)를 포함한다. 버퍼 증폭기(29)는 입력(26)으로부터 입력 신호(Vi)를 수신하고 입력 신호(Vi)를 나타내는 버퍼링된(buffered) 신호(Vb)를 형성한다. 또한 증폭기(29)는 회로(25)의 다른 엘리먼트들로부터 입력 신호를 버퍼링한다. 일반적으로 변조 회로(40)는 신호 발생기(37)와 아날로그 가산기를 포함한다. 도 1에 도시된 예시적인 실시예의 회로(25)에서, 저항(36) 및 커패시터(49)는 아날로그 가산기의 예시적인 실시예로서 도시된다. 통상적으로, 증폭기(29)의 출력은 Vb 신호로 저항(36)을 구동시키는 낮은 임피던스를 갖는다. 이러한 구성은 가산기 회로로서 저항(36) 및 커패시터(39)의 사용을 용이하게 한다. 당업자들은 연산 증폭기 또는 스위칭 커패시터 회로와 같은 다른 다양한 회로들이 아날로그 가산기를 구현하는데 이용될 수 있다는 것을 인식할 것이다. 증폭기(35)는 다양하게 공지된 임의의 클래스-D 증폭기일 수 있다. 통상적으로 증폭기(35)는 아날로그 신호를 2개의 펄스 폭 변조(PWM) 신호들로 변환하는 펄스 폭 변조(PWM) 회로(미도시)를 포함한다. 통상적으로 PWM 회로는 톱니형(sawtooth) 신호 발생기 및 아날로그 신호 및 톱니형 신호를 수신하고 2개의 PWM 신호들을 형성하도록 구성된 2개의 비교기를 포함한다. 또한 증폭기(35)는 2개의 PWM 신호를 수신하고 출력 신호들 (OP 및 ON)을 구동시키는 H-브릿지 구동기를 포함할 수 있다. 이러한 클래스-D 증폭기들은 당업자들에게 공지되어 있다.
도 2는 회로(25)의 출력 신호들(OP 및 ON) 간의 2가지 관계를 나타내는 신호 다이아그램이다. 플롯(plot)(43)은 출력 OP에 대한 신호들을 나타내며 플롯(44)은 출력 ON에 대한 신호들을 나타낸다. 이들의 설명은 도 1 및 도 2를 참조한다. 당업자들에게 공지된 바와 같이, 클래스-D 증폭기, 이를 테면, 증폭기(35)는 증폭기에 의해 수신되는 입력 신호 진폭을 기초로 OP 및 ON과 같은 신호들의 출력 신호들을 형성한다. 증폭기(35)에 대해, 출력(31) 상에서의 포지티브 OP 신호의 펄스 폭은 펄스 폭 Tp를 가지며 출력(32) 상에서의 네거티브 ON 신호의 펄스 폭은 펄스 폭 Tn을 갖는다(도 2 참조). 입력 신호의 진폭이 입력 신호의 중점 보다 큰 경우, 포지티브 출력, 이를 테면 OP 상에 제 1 펄스가 형성되며 펄스 폭, 이를 테면 Tp는 진폭이 중점을 초과하는 양에 의해 결정된다. 또한, 네거티브 출력, 이를 테면 ON 상에 제 2 펄스가 형성되며, 펄스 폭, 이를 테면 Tn은 진폭이 중점을 초과하는 양에 의해 결정된다. 이러한 형태의 입력 신호에 대해, Tp는 Tn보다 크다. 유사하게, 입력 신호의 진폭이 입력 신호의 중점보다 작은 경우, 네거티브 출력, 이를 테면 ON 상에는 제 3 펄스가 형성되며, 펄스 폭, 이를 테면 Tn은 진폭이 중점보다 작은 양에 의해 결정된다. 또한, 포지티브 출력, 이를 테면 OP 상에 제 4 펄스가 형성되며, 펄스 폭(Tp)은 진폭이 중점보다 작은 양에 의해 결정된다. 이러한 형태의 입력 신호에 대해, Tn은 Tp 보다 크다. OP 및 ON 신호들이 동일한 극성을 갖는 한, 스피커(12)에는 전류가 흐르지 않는다. 신호들이 상이한 극성을 갖는 경우 단지 시간 전류만이 스피커(12)를 흐른다. I1으로 표시된 OP 및 ON 신호들의 부분 동안, OP는 하이(high) 이며 ON은 로우(low)이며 신호들은 상이한 극성을 갖는다. 극성 차는 스피커(12) 양단에 전위를 야기시켜 스피커(12)를 통해 펄스 전류가 흐른다. 유사하게, I2로 표시된 OP 및 ON 신호들의 부분 동안, OP는 로우이며 ON은 하이이며 신호들은 상이한 극성을 갖는다. 극성 차는 스피커(12) 양단에 전위를 야기시켜 스피커(12)를 통해 펄스 전류가 흐른다. 신호들이 상반되는 극성을 갖는 경우 이들 신호 부분들은 OP 및 ON 신호들의 차 또는 신호 차로 간주된다.
종래 기술의 회로들에서, 신호들의 I1 및 I2 부분 동안 흐르는 전류는 I1 또는 I2 동안 흐르는 전류 펄스의 좁은 폭으로 인해 EMI를 야기시킬 수 있다.
이후 보다 상세히 설명되는 바와 같이, 회로(25)는 I1 또는 I2 동안 흐르는 전류 펄스의 최소 폭이 EMI가 목표값 이하, 이를 테면 30Mhz인 주파수 스펙트럼을 갖는 것을 보장하기에 충분하게 넓어질 수 있도록 구성된다. 도 2에서 볼 수 있듯이, 이는 EMI가 약 30Mhz 이하인 주파수 스펙트럼을 갖도록 보장하기에 충분히 넓은, 예를 들어 약 30nsec. 이상으로 I1 또는 I2의 폭이 유지된다는 것을 의미한다. 약 30Mhz 이하로 EMI 주파수 스펙트럼을 유지함으로써, EMI 방해가 셀률러 폰 또는 이와 유사한 것의 내부에 이를 테면 FM 튜너 또는 RF 전력 증폭기와 같은 전자 장비 내부의 내부 콤포넌트들과 같은 다른 전자 회로들을 간섭하지 않게 할 수 있다. 회로(25)는 변조된 신호(Vm)를 형성하도록 변조 신호를 이용하여 증폭기(29)로부터의 Vb 신호, 따라서 오디오 입력 신호(Vi)를 변조시킴으로써 I1 및 I2의 폭 을 제어한다. 변조 신호는 노드(38)에서 발생기(37)에 의해 형성된다. 노드(38)에서의 변조 신호(V38)는 일반적으로 약 20kHz로 간주되는 사람에 의해 인지될 수 있는 가장높은 주파수 보다 높은 주파수를 갖는다. 이러한 주파수는 변조 신호가 가청 주파수 범위에 있지 않고 들을 수 없게 한다. 신호 발생기(37)는 RC 오실레이터 또는 Gm-C 오실레이터와 같이, 원하는 최대 전압 값에서 아날로그 또는 디지털 신호를 발생시키는 임의의 공지된 회로일 수 있으며 링 오실레이터가 바람직하다.
회로(25)는 입력(26) 상에서의 오디오 입력 신호(Vi)로서 외부 소스(11)로부터의 아날로그 오디오 신호를 수신한다. 통상적으로 분리(decoupling) 커패시터가 소스(11)와 입력(26) 사이에 삽입되어 입력(26)으로부터의 DC 전압이 차단된다. 증폭기(29)는 Vi를 수신하고 Vi를 나타내는 Vb를 형성한다. 증폭기(29)는 공통 모드 전압 부근에서 Vb가 포지티브 및 네거티브 궤적들(excursions)을 갖도록 공통 모드 전압 부근에서 가변하는 Vb를 형성한다. 신호 발생기(37)는 노드(38)에서 발생기(37)의 출력에 대한 변조 신호(V38)를 형성한다. 발생기(37)에 의해 형성된 변조 신호는 클래스-D 증폭기(35)가 충분히 넓은 폭의 차동 신호들의 폭들(I1, I2)을 형성할 수 있도록 조장하는 진폭을 가지며, 충분히 넓은 폭으로 인해 EMI가 약 30Mhz 이하인 주파수를 갖도록 보장된다. 저항(36) 및 커패시터(39)의 아날로그 가산기는 노드(38)로부터 변조 신호를 버퍼링된 신호(Vb)에 부가하여 노드(34)에서 변조된 신호(Vm)를 형성한다. 변조 신호(V38)의 피크-대-피크 진폭은 Vb 신호에 부가되어 약 30Mhz 이하의 EMI 주파수 스펙트럼을 유지하는 목표값 이상의 Vm에 대 한 최소 피크-대-피크 진폭을 형성한다. 클래스-D 증폭기(35)는 변조된 신호(Vm)를 수신하고 디지털 출력 신호들(OP 및 ON)을 형성한다.
도 3은 일반적인 방식으로 회로(25)의 Vb, V38, 및 Vm 신호들을 나타내는 신호 다이아그램이다. 변조 신호(V38)는 V38로 표시된 파형으로 도시된다. 노드(34) 상의 변조된 신호(Vm)는 Vm으로 표시된 파형으로 도 3에 도시된다. 이에 대한 설명은 도 1-3을 참조로 한다. I1 또는 I2의 폭(T)은 하기 식에 의해 주어진다.
T = (G*Vm)/(2*(Fe*Vp))
여기서, T = 차동 펄스들의 폭(I1 또는 I2),
G = 증폭기(35)의 이득
Vm = 공통 모드 전압을 기준으로 노드(34) 상의 변조된 신호의 값,
Fe = 증폭기(35)가 신호(Vm)를 샘플링하는 주파수, 및
Vp = 증폭기(35)를 동작시키기 위해 이용되는 전압 값(입력(27)과 리턴(28) 사이의 전압).
상기 식에서 알 수 있듯이, I1 또는 I2의 폭(T)은 증폭기(35)에 의해 수신된 Vm 신호의 값의 함수이다. Vb에 변조 신호 부가는 제로가 아닌(non-zero) 최소 피크-대-피크 값을 갖도록 노드 상에 변조된 신호(Vm)를 형성한다. 결과적으로, Vi, 따라서, Vb가 제로 값을 갖더라도, Vm은 변조 신호의 피크-대-피크 값과 실질적으로 동일한 제로가 아닌 최소 피크-대-피크 값을 갖는다. 변조 신호(V38)의 최대 피크-대-피크 진폭은 입력 신호(Vi)의 값, 따라서 Vb의 값이 제로일 때, 약 30Mhz 이하로 EMI 주파수 스펙트럼을 유지하기 위해 I1 및 I2의 폭(T)이 약 33nsec. 이상이 되도록 선택된다. 이로 인해 I1 및 I2의 폭(T)은 입력 신호(Vi)의 임의의 값, 따라서 Vb의 임의의 값에 대해 약 30Mhz 이하로 EMI 주파수 스펙트럼을 유지하게 된다.
일 실시예에서, 발생기(37)에 의해 생성된 변조 신호는 약 10mv의 진폭을 갖는 정형파로 약 10mv의 신호(Vm)에 대해 약 10mv의 최소 피크-대-피크 진폭을 형성한다. 본 실시예에서, 이득(G)은 6이며, 샘플링 주파수(Fe)는 250Khz이며, 입력 전압(Vp)은 3.6볼트로 I1 또는 I2 의 최소 폭은 약 33nsec. 이다. 당업자들은 노드(38)에서 변조 신호의 파형은 정형파, 사인파, 삼각파, 또는 다른 파형을 포함하는 다양한 파형을 가질 수 있음을 알 것이다.
회로(25)에 대한 이러한 기능의 구현을 돕기 위해, 노드(30)에 접속되는 출력을 가지는 증폭기(29)의 입력에 입력(26)이 접속된다. 저항(36)의 제 1 단자는 노드(30)에 접속되며 제 2 단자는 노드(34)에 접속된다. 변조 회로(40)의 출력은 노드(34)에 접속된다. 커패시터(39)의 제 1 단자는 노드(34)에 접속되며 제 2 단자는 노드(38)에 접속된다. 발생기(37)의 출력은 노드(38)에 접속된다. 발생기(37)는 동작 전력을 수신하기 위해 입력(27)과 리턴(28) 사이에 접속된다. 증폭기(35)의 입력은 노드(34)에 접속된다. 증폭기(35)의 제 1 출력은 출력(31)에 접속되며 제 2 출력은 출력(32)에 접속된다. 증폭기(35) 및 증폭기(29)는 증폭기(35)와 증폭기(29)를 동작시키는 전력을 수신하기 위해 입력(27)과 리턴(28) 사이에 접속된다.
도 4는 반도체 다이(51)에 형성된 반도체 소자 또는 집적회로(50)의 실시예의 일부에 대한 확대 평면도를 개략적으로 나타낸다. 회로(25)는 다이(51) 상에 형성된다. 또한 다이(51)는 도면의 간략화를 위해 도 4에는 도시되지 않은 다른 회로들을 포함할 수 있다. 회로(25) 및 소자 또는 집적회로(50)는 당업자들에게 공지된 반도체 제조 기술들에 의해 다이(51) 상에 형성된다.
상기 내용들을 검토할 때, 신규한 소자 및 방법이 개시되었음이 명백하다. 특히 입력 신호의 진폭을 조절하기 위해 입력 신호에 변조 신호를 부가되는 특징이 포함된다. 변조 신호 부가는 변조 신호가 클래스-D 증폭기에 의해 수신되는 최소 피크-대-피크 진폭에 대해 제로가 아닌 값을 갖게 한다. 또한 변조 신호 부가는 조절된 신호에 대해 클래스-D 증폭기에 의해 형성된 펄스들이 약 30Mhz 이하인 주파수 스펙트럼을 갖기에 충분한 진폭을 형성한다.
본 발명의 주제는 특정한 바람직한 실시예로 설명되었지만, 반도체 기술의 당업자들은 다른 대안 및 변형이 이루어질 수 있다는 것을 이해할 것이다. 예를 들면, 가산기는 임의의 공지된 가산기 회로일 수 있다. 신호 발생기(37)는 임의의 공지된 신호 발생기 회로일 수 있다. 부가적으로, "접속된다"라는 단어가 설명의 명료성을 위해 전반적으로 사용되었으나, 이는 "결합된다"와 동일한 의미를 갖는다. 따라서, "접속된다"는 직접적인 접속 또는 간접적인 접속 중 하나로 해석해야 한다.

Claims (16)

  1. 오디오 입력 신호를 수신하도록 구성된 입력;
    20Khz 이상의 주파수를 가지는 변조 신호를 형성하도록 구성된 신호 발생기;
    상기 변조 신호와 상기 오디오 입력 신호를 조합하도록 결합된 가산기 회로; 및
    상기 가산기 회로의 출력을 수신하고 증폭 회로의 출력을 구동시키도록 결합되는 클래스-D 증폭기
    를 포함하는 것을 특징으로 하는, 증폭 회로.
  2. 제 1 항에 있어서,
    상기 변조 신호는 적어도 10mV인 진폭을 갖는 것을 특징으로 하는 증폭 회로.
  3. 제 1 항에 있어서,
    상기 증폭 회로의 출력은 오디오 스피커를 구동시키도록 구성되는 것을 특징으로 하는 증폭 회로.
  4. 제 1 항에 있어서,
    상기 변조 신호는 실질적으로 정형파인 파형을 갖는 것을 특징으로 하는 증 폭 회로.
  5. 제 1 항에 있어서,
    상기 가산기 회로는 저항 및 커패시터를 포함하는 것을 특징으로 하는 증폭 회로.
  6. 제 1 항에 있어서,
    상기 가산기 회로는 연산 증폭기를 포함하는 것을 특징으로 하는 증폭 회로.
  7. 제 1 항에 있어서,
    상기 변조 신호는 상기 변조 신호가 거의 제로인 상기 오디오 입력 신호의 값들에 대해 제 1 값 이상의 최소 진폭을 갖도록, 제로가 아닌(non-zero) 진폭을 갖는 것을 특징으로 하는 증폭 회로.
  8. 오디오 입력 신호를 수신하는 단계;
    변조된 신호를 형성하도록 약 20Khz 이상의 주파수를 갖는 변조 신호를 상기 오디오 입력 신호에 부가하는 단계; 및
    클래스-D 증폭기로 상기 변조된 신호를 증폭하는 단계
    를 포함하는 것을 특징으로 하는, 오디오 증폭 방법.
  9. 제 8 항에 있어서,
    상기 클래스-D 증폭기의 출력으로 오디오 스피커를 구동시키는 단계를 더 포함하는 것을 특징으로 하는 오디오 증폭 방법.
  10. 제 8 항에 있어서,
    변조 신호를 상기 오디오 입력 신호에 부가하는 단계는 약 10mV 이상의 진폭을 가지는 변조 신호를 부가하는 단계를 포함하는 것을 특징으로 하는 오디오 증폭 방법.
  11. 제 8 항에 있어서,
    상기 변조된 신호가 대략 제로인 상기 오디오 입력 신호의 값들에 대해 제 1 값 이상의 최소 진폭을 가질 수 있도록, 상기 변조 신호가 제로가 아닌 값을 갖도록 형성하는 단계를 포함하는 것을 특징으로 하는 오디오 증폭 방법.
  12. 오디오 신호를 수신하도록 증폭 회로를 구성하는 단계;
    변조된 신호를 형성하도록 약 20Khz 이상의 주파수를 가지는 변조 신호로 상기 오디오 신호를 변조시키도록 변조 회로를 구성하는 단계; 및
    상기 변조 신호를 증폭시키기 위해 클래스-D 증폭기를 결합하는 단계
    를 포함하는 것을 특징으로 하는, 증폭 회로 형성 방법.
  13. 제 12 항에 있어서,
    상기 변조 신호로 상기 오디오 신호를 변조시키도록 변조 회로를 구성하는 단계는 약 10mV 이상의 진폭을 갖는 변조 신호를 형성하도록 상기 변조 회로를 구성하는 단계를 포함하는 것을 특징으로 하는 증폭 회로 형성 방법.
  14. 제 12 항에 있어서,
    상기 변조 신호로 상기 오디오 신호를 변조시키도록 변조 회로를 구성하는 단계는 상기 변조 신호를 형성하도록 신호 발생기를 구성하는 단계 및 상기 오디오 신호에 상기 변조 신호를 부가하기 위해 가산기와 결합하는 단계를 포함하는 것을 특징으로 하는 증폭 회로 형성 방법.
  15. 제 12 항에 있어서,
    상기 변조 신호로 상기 오디오 신호를 변조시키도록 변조 회로를 구성하는 단계는 대략 제로인 상기 오디오 입력 신호의 값들에 대해 상기 변조 신호의 진폭이 제 1 값 이상이 되도록, 제로가 아닌 진폭을 갖는 상기 변조 신호를 형성하도록 상기 변조 회로를 구성하는 단계를 포함하는 것을 특징으로 하는 증폭 회로 형성 방법.
  16. 제 15 항에 있어서,
    상기 변조 신호의 제로가 아닌 진폭은 상기 클래스-D 증폭기가 약 33 nsec. 이상의 펄스 폭을 갖는 차동 신호들을 형성하게 하는 것을 특징으로 하는 증폭 회로 형성 방법.
KR1020097004973A 2006-09-11 2006-09-11 증폭 회로 및 증폭 방법 Active KR101349002B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2006/035072 WO2008033116A1 (en) 2006-09-11 2006-09-11 Amplification circuit and method therefor

Publications (2)

Publication Number Publication Date
KR20090051086A true KR20090051086A (ko) 2009-05-20
KR101349002B1 KR101349002B1 (ko) 2014-01-09

Family

ID=37654960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097004973A Active KR101349002B1 (ko) 2006-09-11 2006-09-11 증폭 회로 및 증폭 방법

Country Status (5)

Country Link
US (1) US8724831B2 (ko)
KR (1) KR101349002B1 (ko)
CN (1) CN101473532B (ko)
TW (1) TWI418141B (ko)
WO (1) WO2008033116A1 (ko)

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3461406A (en) * 1966-07-05 1969-08-12 Motorola Inc Delta modulator using operational integration
JPS5829646B2 (ja) * 1974-11-02 1983-06-24 ソニー株式会社 パルス幅変調増幅器
JPS5818804B2 (ja) * 1974-12-18 1983-04-14 ソニー株式会社 パルス幅変調増巾回路
US4689819B1 (en) * 1983-12-08 1996-08-13 Knowles Electronics Inc Class D hearing aid amplifier
DE3572098D1 (en) * 1984-11-02 1989-09-07 Bose Corp Frequency-stabilized two-state modulation
US5247581A (en) * 1991-09-27 1993-09-21 Exar Corporation Class-d bicmos hearing aid output amplifier
US5389829A (en) * 1991-09-27 1995-02-14 Exar Corporation Output limiter for class-D BICMOS hearing aid output amplifier
US5815581A (en) * 1995-10-19 1998-09-29 Mitel Semiconductor, Inc. Class D hearing aid amplifier with feedback
US5973368A (en) * 1996-06-05 1999-10-26 Pearce; Lawrence G. Monolithic class D amplifier
US6285251B1 (en) * 1998-04-02 2001-09-04 Ericsson Inc. Amplification systems and methods using fixed and modulated power supply voltages and buck-boost control
IL129270A0 (en) * 1999-03-30 2000-02-17 Dip Digital Power Ltd Class "d" amplifier
US20030122605A1 (en) * 1999-08-15 2003-07-03 Ulrick John W. Current limiting circuit
US6304137B1 (en) * 1999-12-23 2001-10-16 Red Chip Company Limited Output stage for high power class D amplifiers
US7319763B2 (en) * 2001-07-11 2008-01-15 American Technology Corporation Power amplification for parametric loudspeakers
US6621335B2 (en) * 2001-04-18 2003-09-16 Microsemi Corporation Class D amplifier with passive RC network
GB0110340D0 (en) * 2001-04-27 2001-06-20 Watts Robert D A signal processing circuit
KR100435182B1 (ko) * 2002-02-05 2004-06-09 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
AU2002307896A1 (en) * 2002-04-25 2003-11-10 Nokia Corporation Method and device for reducing high frequency error components of a multi-channel modulator
US6924700B2 (en) * 2002-10-03 2005-08-02 Mitsubishi Denki Kabushiki Kaisha Class D amplifier
US7002406B2 (en) * 2003-05-16 2006-02-21 Texas Instruments Incorporated Loop filter for class D amplifiers
US20040232978A1 (en) * 2003-05-23 2004-11-25 Easson Craig Alexander Filterless class D amplifiers using spread spectrum PWM modulation
US7058464B2 (en) * 2003-07-17 2006-06-06 Ess Technology, Inc. Device and method for signal processing
US7142050B2 (en) * 2003-10-15 2006-11-28 Texas Instruments Incorporated Recovery from clipping events in a class D amplifier
US7078964B2 (en) * 2003-10-15 2006-07-18 Texas Instruments Incorporated Detection of DC output levels from a class D amplifier
JP2005223667A (ja) * 2004-02-06 2005-08-18 Digian Technology Inc オーディオ信号増幅方法および装置
US7161428B2 (en) * 2004-04-26 2007-01-09 Rgb Systems, Inc. Method and apparatus for extending the bandwidth of a Class D amplifier circuit
US20060044057A1 (en) * 2004-08-26 2006-03-02 Rahmi Hezar Class-D amplifier having high order loop filtering
JP4622423B2 (ja) * 2004-09-29 2011-02-02 日本テキサス・インスツルメンツ株式会社 パルス幅変調信号発生回路
JP4852837B2 (ja) * 2004-11-01 2012-01-11 日本テキサス・インスツルメンツ株式会社 Ｐｗｍドライバおよびこれを用いたｄ級増幅器
US7492217B2 (en) * 2004-11-12 2009-02-17 Texas Instruments Incorporated On-the-fly introduction of inter-channel delay in a pulse-width-modulation amplifier
TWI361559B (en) 2005-03-07 2012-04-01 Monolithic Power Systems Inc Audio amplifier with high power and high efficiency
US7218173B2 (en) * 2005-04-08 2007-05-15 Maxim Integrated Products, Inc. Minimum on time, dual supply class D amplifiers with ground speaker returns and methods of class D amplification
JP4675138B2 (ja) * 2005-04-14 2011-04-20 シャープ株式会社 スイッチング増幅器
US7084799B1 (en) * 2005-05-09 2006-08-01 Sls International, Inc. Sigma-delta modulated amplifier
US20070019350A1 (en) * 2005-06-24 2007-01-25 Power Analog Microelectronics, Inc. Short circuit protection for complementary circuit
US7262658B2 (en) * 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
US20070057721A1 (en) * 2005-08-31 2007-03-15 Texas Instruments Incorporated System for amplifiers with low distortion and low output impedance
US7427893B2 (en) * 2006-06-15 2008-09-23 Kwang-Hwa Liu Circuit and method for controlling the power mode a class-D amplifier

Also Published As

Publication number Publication date
CN101473532A (zh) 2009-07-01
WO2008033116A1 (en) 2008-03-20
CN101473532B (zh) 2013-06-12
TWI418141B (zh) 2013-12-01
KR101349002B1 (ko) 2014-01-09
US8724831B2 (en) 2014-05-13
HK1132589A1 (en) 2010-02-26
US20090245540A1 (en) 2009-10-01
TW200826484A (en) 2008-06-16

Similar Documents

Publication Publication Date Title
US7714646B2 (en) Audio power amplifier and a pre-amplifier thereof
KR100600507B1 (ko) 펄스폭 변조 회로
US7190224B2 (en) Class D amplifier
EP3474448B1 (en) A pulse width modulation circuit, corresponding device and method
JPH11204850A (ja) ピエゾ駆動回路
JP2001223538A (ja) ミュート回路およびデジタルオーディオ増幅回路
US6621335B2 (en) Class D amplifier with passive RC network
US20130300500A1 (en) Method and apparatus for filter-less class d audio amplifier emi reduction
US5729175A (en) Method of driving a class D audio power amplifier using non-overlapping edge drive signals
KR100952384B1 (ko) 파워 앰프
CN111819789B (zh) 开环脉冲宽度调制驱动器的双自举电路
US11750163B2 (en) Deglitching circuit and method in a class-D amplifier
JP6647932B2 (ja) オーディオアンプ回路、それを用いたオーディオ出力装置、およびそれを用いた電子機器
US9667208B2 (en) Class-D amplifier and electronic apparatus
JP2001223536A (ja) ミュート回路およびデジタルオーディオ増幅回路
KR101349002B1 (ko) 증폭 회로 및 증폭 방법
JP2008263519A (ja) Ｄ級増幅回路
US11837999B2 (en) Audio amplifier having idle mode
US20070024361A1 (en) Systems for pseudo-BD modulation
CN113258908A (zh) 用于开环脉宽调制驱动器的双自举
US20060284677A1 (en) Switching amplifier and control method thereof
HK1132589B (en) Amplification circuit and method therefor
JP2009284413A (ja) ディジタル電力増幅器
Jasielski et al. Cancellation of common-mode output signal in Class-BD audio amplifiers
JP2006093764A (ja) ディジタルパワーアンプ

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20090310

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
AMND Amendment
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110826

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20121121

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20130625

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20121121

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20130926

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20130625

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20131119

Appeal identifier: 2013101007002

Request date: 20130926

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20131028

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20130926

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20130221

Patent event code: PB09011R02I

Comment text: Amendment to Specification, etc.

Patent event date: 20110826

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20131119

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20131104

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140102

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140103

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161229

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190102

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190102

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20200102

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210104

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211221

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241224

Start annual number: 12

End annual number: 12