KR20090052024A - 절연층의 손상 없는 금속 패턴 형성 방법 - Google Patents

절연층의 손상 없는 금속 패턴 형성 방법 Download PDF

Info

Publication number
KR20090052024A
KR20090052024A KR1020070118528A KR20070118528A KR20090052024A KR 20090052024 A KR20090052024 A KR 20090052024A KR 1020070118528 A KR1020070118528 A KR 1020070118528A KR 20070118528 A KR20070118528 A KR 20070118528A KR 20090052024 A KR20090052024 A KR 20090052024A
Authority
KR
South Korea
Prior art keywords
insulating layer
wafer
trench
metal pattern
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020070118528A
Other languages
English (en)
Inventor
정현구
강석진
이진호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070118528A priority Critical patent/KR20090052024A/ko
Priority to US12/123,495 priority patent/US20090130847A1/en
Publication of KR20090052024A publication Critical patent/KR20090052024A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/076—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

웨이퍼 상에 트렌치 구조로 금속 패턴을 형성할 때 평탄화 과정에서 웨이퍼와 금속 패턴 사이의 절연층이 파손되는 것을 방지할 수 있는 금속 패턴 형성 방법을 개시한다. 본 발명의 한 유형에 따른 금속 패턴 형성 방법은, 웨이퍼의 표면에 제 1 절연층을 형성하는 단계; 상기 웨이퍼의 표면 및 제 1 절연층을 선택적으로 에칭하여 다수의 트렌치를 형성하는 단계; 열산화법을 이용하여 상기 트렌치의 바닥 및 측벽에 제 2 절연층을 형성하는 단계; 상기 트렌치 내에 금속을 채우는 단계; 및 상기 트렌치 외부로 증착된 금속을 제거하여 평탄화하는 평탄화 단계;를 포함하는 것을 특징으로 한다.

Description

절연층의 손상 없는 금속 패턴 형성 방법{Method for fabricating metal pattern without damage of an insulating layer}
본 발명은 절연층의 손상 없이 금속 패턴을 형성하는 방법에 관한 것으로, 보다 상세하게는, 웨이퍼 상에 트렌치(trench) 구조로 금속 패턴을 형성할 때 평탄화 과정에서 웨이퍼와 금속 패턴 사이의 절연층이 파손되는 것을 방지할 수 있는 금속 패턴 형성 방법에 관한 것이다.
예컨대, 마이크로 액츄에이터 또는 마이크로 스캐너와 같은 MEMS(micro-electro-mechanical systems) 소자는 일반적으로 SOI(silicon-on-insulator) 웨이퍼의 상하부 실리콘 웨이퍼를 각각 패터닝하여 형성할 수 있다. 이때 마이크로 액츄에이터 또는 마이크로 스캐너의 동작을 피드백 센싱(feedback sensing)하기 위하여 웨이퍼 상에 코일과 같은 미세한 금속 패턴을 형성할 필요가 있다.
이러한 금속 패턴은, 예컨대, 다마신(damascene) 공정을 이용하여 트렌치 구조로 형성하는 것이 일반적이다. 웨이퍼 상에 금속 패턴을 형성하기 위한 다마신 공정은 통상적으로, 웨이퍼의 상면을 에칭하여 트렌치를 형성한 후, 웨이퍼 표면과 트렌치 내부에 절연층을 형성하고, 트렌치 내에 금속을 채운 다음 돌출된 부분을 평탄화하는 과정을 포함한다. 여기서 절연층을 형성하는 방법에는 다양한 기술이 알려져 있다. 예컨대, 플라즈마 화학 기상 증착법(PECVD)를 이용하여 직접 SiO2층을 증착할 수도 있으며, 웨이퍼 위에서 약 450℃의 온도로 SiH4와 O2를 반응시키거나, 또는 웨이퍼 위에서 약 900℃의 온도로 SiCl2H2와 N20를 반응시켜 형성할 수도 있다. 또 다른 방법으로, TEOS(tetraethly orthosilicate; Si(C2H5O)4) 가스를 이용하여 웨이퍼 상에 실리콘 산화막을 형성하는 방법도 알려져 있으며, 또는 실리콘 웨이퍼를 가열하여 열산화(thermal oxidation)시킴으로써 웨이퍼 표면에 SiO2층을 형성하는 열산화 방법도 알려져 있다.
그 중에서 특히, 웨이퍼 표면과 트렌치 내부에 모두 균일한 두께의 절연층을 형성할 수 있고, 트렌치 내의 폭을 좁아지게 만들지 않는 열산화 방법이 많이 사용된다. 그러나 열산화 방법의 경우, 절연층의 증착 시간이 비교적 오래 걸리고, 절연층의 증착 과정에서 고열 및 절연층의 확산으로 인한 스트레스 등으로 인해 웨이퍼의 표면이 휘거나 굴곡이 생길 수 있다. 이로 인해, 금속 패턴을 형성한 후, 상기 금속 패턴을 평탄화하는 과정에서 절연층이 손상되는 일이 발생할 수 있다.
본 발명은 웨이퍼 상에 금속 패턴을 형성할 때 웨이퍼와 금속 패턴 사이의 절연층이 파손되는 것을 방지할 수 있는 금속 패턴 형성 방법을 제공한다.
본 발명의 예시적인 유형에 따른 금속 패턴 형성 방법은, 웨이퍼의 표면에 제 1 절연층을 형성하는 단계; 상기 웨이퍼의 표면 및 제 1 절연층을 선택적으로 에칭하여 다수의 트렌치를 형성하는 단계; 열산화법을 이용하여 상기 트렌치의 바닥 및 측벽에 제 2 절연층을 형성하는 단계; 상기 트렌치 내에 금속을 채우는 단계; 및 상기 트렌치 외부로 증착된 금속을 제거하여 평탄화하는 평탄화 단계;를 포함하는 것을 특징으로 한다.
예컨대, 상기 제 1 절연층은 TEOS를 사용하여 균일한 두께로 형성될 수 있다.
여기서, 상기 트렌치를 형성하는 단계는: 제 1 절연층 위에 포토레지스트를 도포하는 단계; 상기 포토레지스트를 패터닝하여 상기 트렌치가 형성될 위치의 포토레지스트를 제거하는 단계; 및 상기 포토레지스트를 마스크로 하여 제 1 절연층 및 웨이퍼를 각각 에칭하는 단계;를 포함할 수 있다.
예컨대, 상기 제 2 절연층은 1000℃ 내지 1200℃의 온도로 웨이퍼를 가열하여 상기 트렌치 내부를 산화시켜 형성될 수도 있다.
이 과정에서, 상기 제 2 절연층은 상기 제 1 절연층의 외부 표면 및 상기 제 1 절연층과 웨이퍼 사이의 계면에도 형성될 수 있다.
본 발명에 따르면, 상기 평탄화 단계는 제 1 절연층 위에 형성된 제 2 절연층이 제거될 때까지 수행될 수 있다.
예컨대, 상기 제 1 및 제 2 절연층은실리콘 산화막일 수 있다.
또한, 상기 금속은 예컨대 구리(Cu)일 수 있다.
또한, 상기 웨이퍼는 실리콘 웨이퍼일 수 있다.
대신에, 상기 웨이퍼는 SOI 웨이퍼일 수도 있다.
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예에 따른 금속 패턴 형성 방법에 대해 상세하게 설명한다.
도 1은 웨이퍼(10) 상에 미세한 금속 패턴(12)이 형성되어 있는 모습을 나타내는 단면도이다. 위에서 볼 때 이러한 금속 패턴(12)은, 예컨대, 나선형으로 권선된 코일의 형태를 가질 수도 있으며, 또는 필요에 따라 다른 다양한 형태로 형성될 수 있다. 웨이퍼(10)는 통상적으로 실리콘 웨이퍼와 같은 저저항 웨이퍼를 사용할 수 있다. 또한, 비록 도시되지는 않았지만, 예컨대 MEMS 스캐너 또는 액츄에이터를 제조하고자 하는 경우에는, 상기 웨이퍼(10)는 절연층의 양쪽면에 각각 실리콘층이 형성되어 있는 SOI(silicon-on-insulator) 웨이퍼일 수도 있다. 이렇게 저항이 작은 웨이퍼(10) 상에 금속 패턴(12)을 형성할 경우, 웨이퍼(10)와 금속 패턴(12) 사이에 절연층(11)을 형성할 필요가 있다. 앞서 설명한 바와 같이, 절연층(11)을 형성하는 방법은 다양한 기술이 이미 알려져 있다. 그러나 웨이퍼(10)의 변형을 방지 하면서 균일한 두께로 웨이퍼(10)와 금속 패턴(12) 사이에 절연층(11)을 형성할 수 있는 기술은 아직까지 개발되지 않고 있다.
도 2a 내지 도 2e는 본 발명에 따라 웨이퍼 위에 손상 없이 균일한 두께로 절연층을 형성하고, 최종적으로 금속 패턴을 형성하는 방법을 예시적으로 보이기 위한 단면도이다.
먼저, 도 2a를 참조하면, 웨이퍼(10) 위에 균일한 두께로 제 1 절연층(13)을 형성하고, 그 위에 포토레지스트(14)를 도포한다. 여기서, 제 1 절연층(13)은 예컨대 PECVD법과 같이 앞서 설명한 다양한 공지 기술에 따라 형성될 수도 있지만, 그 중에서 특히 TEOS(tetraethly orthosilicate; Si(C2H5O)4) 가스를 웨이퍼(10) 위로 흘려 웨이퍼(10) 위에 실리콘 산화막을 형성하는 방법이 적당하다. 보다 구체적으로, 증착 챔버 내에서 TEOS 가스와 오존(O3) 또는 산소(O2) 가스를 약 450℃의 온도로 반응시킴으로써 웨이퍼(10) 위에 실리콘 산화막을 형성할 수 있다. TEOS를 이용하여 제 1 절연층(13)을 형성할 경우, 반응 온도가 비교적 낮기 때문에 웨이퍼(10)의 변형이 거의 발생하지 않는다. 특히, TEOS를 이용하여 형성된 실리콘 산화막은, 이미 공지된 바와 같이, 전체적인 두께를 매우 균일하게 제어할 수 있다는 장점이 있다. 이러한 방법으로 제 1 절연층(13)의 두께를 균일하게 함으로써, 이후에 설명할 금속 패턴 형성 후의 평탄화 과정에서 금속 패턴 및 제 1 절연층(13)이 부분적으로 손상되는 것을 막을 수 있다.
한편, 상기 제 1 절연층(13) 위에 포토레지스트(14)를 도포한 후에는, 이후 에 형성될 금속 패턴의 형태에 따라 상기 포토레지스트(14)를 패터닝한다. 도 2a에 도시된 바와 같이, 이러한 패터닝을 통해 트렌치(trench)(15)(도 2b 참조)가 형성될 위치의 포토레지스트(14)가 제거된다.
그런 후, 도 2b를 참조하면, 상기 포토레지스트(14)를 마스크로서 사용하여 예컨대 습식 또는 건식 에칭 방법에 따라 제 1 절연층(13) 및 웨이퍼(10)를 각각 에칭한다. 그러면, 도 2b에 도시된 바와 같이, 이후에 금속 패턴이 채워질 트렌치(15)가 상기 웨이퍼(10)에 형성된다.
다음으로, 도 2c를 참조하면, 상기 트렌치(15)의 바닥 및 측벽에 제 2 절연층(16)을 형성한다. 제 2 절연층(16)은, 예컨대, 열산화법을 이용하여 약 1000℃ 내지 1200℃의 온도로 웨이퍼(10)를 가열하여 트렌치(15) 내부를 산화시킴으로써 형성될 수 있다. 열산화법을 이용하여 절연층을 형성하면 실리콘 산화막으로 이루어지는 절연층이 웨이퍼의 내부로도 확산되어 형성될 수 있다. 따라서, 동일한 두께의 절연층을 형성하고자 하는 경우, 열산화법은 절연층의 형성으로 인하여 트렌치의 폭이 작아지는 것을 다른 방법에 비하여 최소화할 수 있다. 즉, 도 2c에 도시된 바와 같이, 열산화법을 이용하여 절연층을 형성할 경우, 제 2 절연층(16)은 제 1 절연층(13)과 트렌치(15)의 외부 표면에도 형성될 뿐만 아니라, 웨이퍼(10)의 내부로도 침투하여 제 1 절연층(13)과 웨이퍼(10) 사이의 계면 및 트렌치(15)의 내벽에도 형성될 수 있다. 그러면, 트렌치(15) 내에 제 2 절연층(16)을 충분한 두께로 형성하면서도 트렌치(15)의 폭이 지나치게 좁아지는 것을 막을 수 있다. 그 결과 이후에 트렌치(15) 내부에 형성될 금속 패턴(12)(도 2e참조)의 저항이 증가하는 것 을 최소화할 수 있다.
그런 다음, 도 2d를 참조하면, 예컨대 전기 도금법(electroplating), 스퍼터링(Sputtering)이나 전자빔증착법(E-beam evaporation) 등과 같은 일반적인 금속 증착법을 이용하여 트렌치(15) 내부에 금속층(12)을 채워 넣는다. 이 과정에서, 도 2d에 도시된 바와 같이, 상기 트렌치(15) 내부뿐만 아니라 상기 제 2 절연층(16)의 외부 표면에도 금속층(12)이 형성된다. 따라서, 도 2e에 도시된 바와 같이, CMP(Chemical Mechanical Polishing)와 같은 일반적인 평탄화 공정을 통해, 트렌치(15) 외부로 증착된 금속층(12)을 제거하여 평탄화한다. 이때, 제 1 절연층(13)과 제 2 절연층(16)을 포함한 전체적인 절연층의 두께가 원하는 절연층의 두께보다 두꺼운 경우, 상기 평탄화 단계에서 제 1 절연층(13) 위에 형성된 제 2 절연층(16)까지도 함께 제거할 수도 있다.
이렇게 해서 트렌치(15) 내에만 금속을 남게 하여 상기 트렌치(15)의 형태에 따라 원하는 형태의 금속 패턴(12)을 형성할 수 있다. 예컨대, MEMS 스캐너 등의 동작을 피드백 센싱을 하는 경우, 콤 전극(comb electrode) 사이의 캐패시턴스 변화를 이용하여 구동 각도를 센싱하기 위하여, 구동 부분(moving part)으로서 상기 금속 패턴(12)의 나선형 코일과 저저항 웨이퍼(10) 사이의 절연은 필수적이다. 이 경우, 금속 패턴(12)을 형성하기 위한 금속은 예컨대 구리(Cu)를 사용할 수 있다. 그러나 실시예에 따라 금속 패턴(12)의 모양 및 재료는 다양하게 선택될 수 있다.
본 발명에 따르면, 위와 같이 한번의 공정으로 절연층을 형성하지 않고, 두 개의 공정으로 나누어 각각 다른 방법으로 절연층을 형성한다. 따라서 본 발명에 따르면 어느 한 절연층 형성 방법이 갖는 단점을 상쇄시킬 수 있다. 예컨대, 위에서 예시적으로 설명한 바와 같이, TEOS를 이용하여 균일한 제 1 절연층(15)을 먼저 형성한 다음 열산화법을 이용하여 제 2 절연층(16)을 형성할 경우, 웨이퍼가 고열에 노출되는 시간을 최소화할 수 있으므로, 웨이퍼의 변형 및 그로 인한 절연층의 변형을 방지할 수 있을 뿐만 아니라 전체적인 절연층의 증착 시간을 감소시킬 수 있다. 또한, 트렌치의 폭이 좁아지는 것을 방지하여, 이후에 형성될 금속 패턴의 저항 증가를 막을 수도 있다. 더욱이, 금속 패턴의 평탄화시에 웨이퍼 및 절연층의 굴곡으로 인해 금속 패턴 및 절연층의 두께가 균일하지 않게 되거나, 심지어 부분적으로 제거되는 문제를 피할 수 있다.
지금까지, 본원 발명의 이해를 돕기 위하여 모범적인 실시예가 설명되고 첨부된 도면에 도시되었다. 그러나, 이러한 실시예는 단지 본 발명을 예시하기 위한 것이고 이를 제한하지 않는다는 점이 이해되어야 할 것이다. 그리고 본 발명은 도시되고 설명된 설명에 국한되지 않는다는 점이 이해되어야 할 것이다. 이는 다양한 다른 변형이 본 기술분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
도 1은 웨이퍼 상에 미세한 금속 패턴이 형성되어 있는 모습을 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명에 따라 절연층의 손상 없이 금속 패턴을 형성하는 과정을 도시하는 단면도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10.....웨이퍼 11.....절연층
12.....금속 패턴 13.....제 1 절연층
14.....마스크 15.....트렌치
16.....제 2 절연층

Claims (10)

  1. 웨이퍼의 표면에 제 1 절연층을 형성하는 단계;
    상기 웨이퍼의 표면 및 제 1 절연층을 선택적으로 에칭하여 다수의 트렌치를 형성하는 단계;
    열산화법을 이용하여 상기 트렌치의 바닥 및 측벽에 제 2 절연층을 형성하는 단계;
    상기 트렌치 내에 금속을 채우는 단계; 및
    상기 트렌치 외부로 증착된 금속을 제거하여 평탄화하는 평탄화 단계;를 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 절연층은 TEOS를 사용하여 균일한 두께로 형성되는 것을 특징으로 하는 금속 패턴 형성 방법.
  3. 제 1 항에 있어서,
    상기 트렌치를 형성하는 단계는:
    제 1 절연층 위에 포토레지스트를 도포하는 단계;
    상기 포토레지스트를 패터닝하여 상기 트렌치가 형성될 위치의 포토레지스트를 제거하는 단계; 및
    상기 포토레지스트를 마스크로 하여 제 1 절연층 및 웨이퍼를 각각 에칭하는 단계;를 포함하는 것을 특징으로 하는 금속 패턴 형성 방법.
  4. 제 1 항에 있어서,
    상기 제 2 절연층은 1000℃ 내지 1200℃의 온도로 웨이퍼를 가열하여 상기 트렌치 내부를 산화시켜 형성되는 것을 특징으로 하는 금속 패턴 형성 방법.
  5. 제 4 항에 있어서,
    상기 제 2 절연층은 상기 제 1 절연층의 외부 표면 및 상기 제 1 절연층과 웨이퍼 사이의 계면에도 형성되는 것을 특징으로 하는 금속 패턴 형성 방법.
  6. 제 5 항에 있어서,
    상기 평탄화 단계는 제 1 절연층 위에 형성된 제 2 절연층이 제거될 때까지 수행되는 것을 특징으로 하는 금속 패턴 형성 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 및 제 2 절연층은 실리콘 산화막인 것을 특징으로 하는 금속 패턴 형성 방법.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 금속은 구리(Cu)인 것을 특징으로 하는 금속 패턴 형성 방법.
  9. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 실리콘 웨이퍼인 것을 특징으로 하는 금속 패턴 형성 방법.
  10. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 웨이퍼는 SOI 웨이퍼인 것을 특징으로 하는 금속 패턴 형성 방법.
KR1020070118528A 2007-11-20 2007-11-20 절연층의 손상 없는 금속 패턴 형성 방법 Withdrawn KR20090052024A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070118528A KR20090052024A (ko) 2007-11-20 2007-11-20 절연층의 손상 없는 금속 패턴 형성 방법
US12/123,495 US20090130847A1 (en) 2007-11-20 2008-05-20 Method of fabricating metal pattern without damaging insulation layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070118528A KR20090052024A (ko) 2007-11-20 2007-11-20 절연층의 손상 없는 금속 패턴 형성 방법

Publications (1)

Publication Number Publication Date
KR20090052024A true KR20090052024A (ko) 2009-05-25

Family

ID=40642423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070118528A Withdrawn KR20090052024A (ko) 2007-11-20 2007-11-20 절연층의 손상 없는 금속 패턴 형성 방법

Country Status (2)

Country Link
US (1) US20090130847A1 (ko)
KR (1) KR20090052024A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021050308A1 (en) * 2019-09-12 2021-03-18 Applied Materials, Inc. Repulsion mesh and deposition methods
US20220119952A1 (en) * 2020-10-20 2022-04-21 Applied Materials, Inc. Method of reducing defects in a multi-layer pecvd teos oxide film
CN113471142B (zh) * 2021-07-05 2023-12-12 长鑫存储技术有限公司 平坦化方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3439388B2 (ja) * 1999-07-27 2003-08-25 日本電気株式会社 半導体装置の製造方法
US7015086B2 (en) * 2004-02-05 2006-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology
US7791440B2 (en) * 2004-06-09 2010-09-07 Agency For Science, Technology And Research Microfabricated system for magnetic field generation and focusing
EP1914792A2 (en) * 2006-10-17 2008-04-23 Samsung Electronics Co., Ltd. Method of manufacturing a coil
US8003488B2 (en) * 2007-09-26 2011-08-23 International Business Machines Corporation Shallow trench isolation structure compatible with SOI embedded DRAM

Also Published As

Publication number Publication date
US20090130847A1 (en) 2009-05-21

Similar Documents

Publication Publication Date Title
KR101319719B1 (ko) Ｆｉｎ 프로파일 구조물 및 그 제조 방법
KR100692593B1 (ko) Ｍｅｍｓ 구조체, 외팔보 형태의 ｍｅｍｓ 구조체 및밀봉된 유체채널의 제조 방법.
JP2006237455A (ja) 半導体装置とその製造方法
CN101452875A (zh) 在半导体器件中形成隔离层的方法
JP4686544B2 (ja) 基板上で層をエッチングする方法
KR100574999B1 (ko) 반도체소자의 패턴 형성방법
JPH11340317A (ja) 分離構造形成方法
KR20090052024A (ko) 절연층의 손상 없는 금속 패턴 형성 방법
KR100478253B1 (ko) 반도체 소자 형성방법
KR100636031B1 (ko) 불휘발성 메모리 장치의 제조 방법.
CN103515193B (zh) 半导体器件精细图案的制作方法
JP5231632B2 (ja) 光導波路及びその製造方法
JP2009170805A (ja) 半導体装置の製造方法
US7033941B2 (en) Method of producing semiconductor devices using chemical mechanical polishing
EP1650158A1 (en) Silicon-on-insulator substrate, its fabrication method and MEMS floating structure formed therein
KR100935251B1 (ko) 반도체 소자의 나노 스페이스 제조 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
CN121432613A (zh) 光子集成电路芯片的制造方法
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
JP3844239B2 (ja) 半導体装置の製造方法
KR100861307B1 (ko) 반도체 소자의 소자분리막 형성방법
TW490798B (en) Protection structure and method of shallow trench isolation
KR101102967B1 (ko) 반도체 소자 제조 방법
KR100336568B1 (ko) 반도체소자의소자분리막형성방법
KR20060128392A (ko) 반도체소자의 소자분리 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000