KR20090055874A - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents

비휘발성 메모리 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR20090055874A
KR20090055874A KR1020070122732A KR20070122732A KR20090055874A KR 20090055874 A KR20090055874 A KR 20090055874A KR 1020070122732 A KR1020070122732 A KR 1020070122732A KR 20070122732 A KR20070122732 A KR 20070122732A KR 20090055874 A KR20090055874 A KR 20090055874A
Authority
KR
South Korea
Prior art keywords
electrode lines
electrode
memory device
nonvolatile memory
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1020070122732A
Other languages
English (en)
Inventor
진영구
박윤동
김원주
이승훈
김석필
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070122732A priority Critical patent/KR20090055874A/ko
Priority to US12/149,209 priority patent/US8283711B2/en
Priority to CN200810212778.3A priority patent/CN101447502B/zh
Priority to JP2008288981A priority patent/JP2009135489A/ja
Publication of KR20090055874A publication Critical patent/KR20090055874A/ko
Ceased legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
    • H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자 및 그 경제적인 제조 방법이 제공된다. 비휘발성 메모리 소자는 적어도 한 쌍의 제 1 전극 라인들을 포함한다. 적어도 하나의 제 2 전극 라인은 적어도 한 쌍의 제 1 전극 라인들 사이에 개재된다. 데이터 저장층은 적어도 한 쌍의 제 1 전극 라인들 및 적어도 하나의 제 2 전극 라인 사이에 개재되고, 국부적으로 저항 변화를 저장할 수 있다.

Description

비휘발성 메모리 소자 및 그 제조 방법{Non-volatile memory device and method of fabricating the same}
본 발명은 반도체 소자에 관한 것으로서, 특히 저항 변화를 저장할 수 있는 데이터 저장층을 이용하는 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이에 따라, 이러한 반도체 제품에 사용되는 비휘발성 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 점에서, 종래의 단층 구조 대신에 다층 구조의 비휘발성 메모리 소자는 고집적화에 유리하다.
다층 구조를 이용하면, 단층 구조와 동일한 영역 상에 메모리셀들을 수직으로 적층할 수 있다. 하지만, 다층 구조의 비휘발성 메모리소자에서 각층의 메모리셀들을 연결하고 각층의 메모리셀들을 선택하는 방법이 쉽지 않다. 또한, 다층 구조의 비휘발성 메모리 소자는 그 적층 수가 증가함에 따라서 제조 공정이 증가하여 비용이 증대하는 문제가 있다.
이에 따라, 본 발명이 이루고자 하는 기술적 과제는 적층 구조로 확장되어 고집적화가 용이한 비휘발성 메모리 소자를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 비휘발성 메모리 소자의 경제적인 제조 방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 비휘발성 메모리 소자가 제공된다. 적어도 한 쌍의 제 1 전극 라인들이 제공된다. 적어도 하나의 제 2 전극 라인은 상기 적어도 한 쌍의 제 1 전극 라인들 사이에 개재된다. 데이터 저장층은 상기 적어도 한 쌍의 제 1 전극 라인들 및 상기 적어도 하나의 제 2 전극 라인 사이에 개재되고, 국부적으로 저항 변화를 저장할 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 일 예에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 제 1 도전형의 반도체를 포함하고, 상기 적어도 하나의 제 2 전극 라인은 상기 제 1 도전형과 반대인 제 2 도전형의 반도체를 포함할 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 다른 예에 있어서, 제 1 반도체층이 상기 적어도 하나의 제 2 전극 라인 및 상기 데이터 저장층 사이에 개재되고, 제 2 반도체층이 상기 제 1 반도체층 및 상기 적어도 하나의 제 2 전극 라인 사이에 개재될 수 있다. 상기 제 1 반도체층은 제 1 도전형을 갖고, 상기 제 2 반도체층은 상기 제 1 도전형과 반대인 제 2 도전형을 가질 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 또 다른 예에 있어서, 상기 적 어도 한 쌍의 제 1 전극 라인들은 나란히 배열된 복수의 제 1 전극 라인들을 포함하고, 상기 적어도 하나의 제 2 전극 라인은 상기 복수의 제 1 전극 라인들 사이에 개재된 복수의 제 2 전극 라인들을 포함할 수 있다. 나아가, 제 1 워드 라인은 상기 복수의 제 1 전극 라인들을 가운데 짝수 번째에 배열된 것을 전기적으로 연결하고, 제 2 워드 라인은 상기 복수의 제 1 전극 라인들 가운데 홀수 번째에 배열된 것들을 전기적으로 연결할 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 더 다른 예에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 복수의 층으로 적층된 복수의 쌍들의 제 1 전극 라인들을 포함할 수 있다. 나아가, 상기 적어도 하나의 제 2 전극 라인은 상기 복수의 쌍들의 제 1 전극 라인들을 따라서 수직으로 신장될 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명의 일 형태에 따른 비휘발성 메모리 소자의 제조 방법이 제공된다. 적어도 한 쌍의 제 1 전극 라인들을 형성한다. 상기 적어도 한 쌍의 제 1 전극 라인들의 측벽 상에 국부적으로 저항 변화를 저장할 수 있는 데이터 저장층을 형성한다. 상기 적어도 한 쌍의 제 1 전극 라인들 사이에 배치되도록 상기 데이터 저장층 상에 적어도 하나의 제 2 전극 라인을 형성한다.
상기 본 발명에 따른 비휘발성 메모리 소자의 제조 방법의 일 예에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들을 형성하는 단계는, 복수의 제 1 전극층들 및 복수의 절연층들을 교대로 적층하는 단계; 및 상기 복수의 제 1 전극층들 내에 복수의 트렌치들을 형성하여 상기 복수의 트렌치들에 의해서 이격된 복수의 제 1 전극 라인들을 한정하는 단계를 포함할 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 제조 방법의 다른 예에 있어서, 상기 적어도 하나의 제 2 전극 라인을 형성하는 단계는, 상기 복수의 트렌치들 내에 제 2 전극층을 채우는 단계; 및 상기 제 2 전극층을 패터닝하여 복수의 제 2 전극 라인들을 한정하는 단계를 포함할 수 있다.
상기 본 발명에 따른 비휘발성 메모리 소자의 제조 방법의 또 다른 예에 있어서, 상기 데이터 저장층은 상기 복수의 트렌치들 내부를 채우도록 형성할 수 있다. 나아가, 상기 적어도 하나의 제 2 전극 라인을 형성하는 단계는, 상기 데이터 저장층 내에 복수의 홀들을 형성하는 단계; 및 상기 복수의 홀들 내에 복수의 제 2 전극 라인들을 형성하는 단계를 더 포함할 수 있다.
본 발명에 따른 비휘발성 메모리 소자는 적층 구조로 용이하게 확장될 수 있다. 따라서, 비휘발성 메모리 소자는 메모리셀들의 적층 수, 즉 제 1 전극 라인들의 적층 수를 늘림으로써 고용량화되고 고집적화될 수 있다. 따라서, 비휘발성 메모리 소자는 고용량화 및 고집적화 제품에 적합할 수 있다.
또한, 본 발명에 따른 비휘발성 메모리 소자의 제조 방법에 따르면, 적층 구조의 메모리셀들이 동시에 제조될 수 있다. 따라서, 적층 구조의 비휘발성 메모리 소자의 제조 단계가 단순화되고, 제조 비용이 절감될 수 있다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 바람직한 실시예를 설명함으 로써 본 발명을 상세하게 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 기본 구조의 비휘발성 메모리 소자(100a)를 보여주는 사시도이다.
도 1을 참조하면, 한 쌍의 제 1 전극 라인들(115a, 115b)이 제공될 수 있다. 제 1 전극 라인들(115a, 115b)은 소정 거리만큼 이격되도록 배치되고, 바람직하게는 평행하게 신장될 수 있다. 하지만, 이러한 배치는 예시적으로 제시되었고 본 발명의 범위가 이에 제한되지는 않는다. 예를 들어, 제 1 전극 라인들(115a, 115b)은 서로 직접 연결되지 않는 범위 내에서 평행하지 않을 수도 있다. 다른 예로, 제 1 전극 라인들(115a, 115b)은 평행한 부분과 평행하지 않은 부분들을 모두 포함할 수도 있다.
복수의 제 2 전극 라인들(140a)은 제 1 전극 라인들(115a, 115b) 사이에 개재될 수 있다. 제 2 전극 라인들(140a)은 제 1 전극 라인들(115a, 115b)의 신장 방향을 따라서 서로 이격되게 배치될 수 있다. 제 2 전극 라인들(140a)의 수는 제 1 전극 라인들(115a, 115b)의 길이에 따라서 선택될 수 있고, 본 발명의 범위를 제한하지 않는다. 따라서, 하나의 제 2 전극 라인(140a)이 제 1 전극 라인들(115a, 115b) 사이에 개재될 수도 있다.
제 2 전극 라인들(140a)은 사각 기둥 형태로 도시되었지만, 이 실시예에 따른 본 발명의 범위는 이러한 형태에 제한되지 않는다. 예를 들어, 제 2 전극 라인들(140a)은 다양한 다각 기둥 또는 원 기둥 형태를 가질 수도 있다.
바람직하게는, 제 1 전극 라인들(115a, 115b)은 제 1 도전형의 반도체를 포함하고, 제 2 전극 라인들(140a)은 제 1 도전형의 반대인 제 2 도전형의 반도체를 포함할 수 있다. 예를 들어, 제 1 도전형 및 제 2 도전형은 n형 및 p형에서 각각 선택될 수 있다. 하지만, 이 실시예의 변형된 예에서, 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140a)은 도전체로 구성될 수도 있다.
데이터 저장층(130)은 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140a) 사이에 개재될 수 있다. 예를 들어, 데이터 저장층(130)은 제 1 전극 라인들(115a, 115b)의 측벽들 상에 제 1 전극 라인들(115a, 115b)을 따라서 신장되도록 배치될 수 있다. 이 경우, 데이터 저장층(130)은 하나의 층으로 제공할 수 있다. 다른 예로, 데이터 저장층(130)은 제 1 전극 라인들(115, 115b) 및 제 2 전극 라인들 사이에만 국한되도록 복수의 층들로 제공될 수도 있다. 하지만, 이러한 형태는 예로 제공되었고, 데이터 저장층(130)의 모양은 다양하게 변형될 수 있음은 자명하다.
데이터 저장층(130)은 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140a) 사이에서 전류의 흐름을 제어할 수 있다. 데이터 저장층(130)은 저항 변화를 국부적으로 저장할 수 있다. 예를 들어, 데이터 저장층(130)은 인가된 전압에 따라서 고저항, 저저항 또는 절연체의 특성을 가질 수 있다. 이러한 데이터 저장 층(130)의 가변적인 저항 특성이 비휘발성 메모리 소자(100a)의 데이터 저장에 이용될 수 있다.
예를 들어, 데이터 저장층(130)은 상전이 저항체를 포함할 수 있고, 이 경우 비휘발성 메모리 소자(100a)는 PRAM(phase-change random access memory)으로 동작할 수 있다. 예를 들어, 상전이 저항체는 칼코게나이드 화합물, 예컨대 GST(GeSbxTey)를 포함할 수 있다. 상전이 저항체는 그 결정 상태에 따라서 고저항 상태와 저저항 상태를 가질 수 있다.
다른 예로, 데이터 저장층(130)은 가변 저항체를 포함할 수 있고, 이 경우 비휘발성 메모리 소자(100a)는 RRAM(resistance random access memory)으로 동작할 수 있다. 가변 저항체는 그 물질 상태 변화 없이 그 저항 값이 변화될 수 있다는 점에서 상전이 저항체와 구분될 수 있다. 하지만, 가변 저항체가 상전이 저항체를 포함하는 넓은 개념으로 사용될 수도 있다. 예를 들어, 가변 저항체는 NiO, Nb2O5 또는 ZnO를 포함할 수 있다.
또 다른 예로, 데이터 저장층(130)은 절연 파괴 물질을 포함할 수 있다. 예컨대, 데이터 저장층(130)은 인가된 전압에 따라서 절연 파괴가 가능한 절연물, 예컨대 산화물을 포함할 수 있다. 이러한 절연 파괴 물질은 다시 절연 특성을 회복할 수 없기 때문에, 이러한 비휘발성 메모리 소자(100a)는 일회성 프로그램(one-time program; OTP) 메모리로 이용될 수 있다. 이러한 OTP 메모리는 그 단점에도 불구하고 매우 높은 메모리 용량을 요구하는 제품에서 이용될 수 있다.
비휘발성 메모리 소자(100a)에서, 제 1 전극 라인들(115a, 115b)은 한 쌍의 워드 라인들의 일부로 이용되고, 제 2 전극 라인들(140a)은 비트 라인들의 일부로 이용될 수 있다. 다만, 비휘발성 메모리 소자(100a)에서 워드 라인들 및 비트 라인들이 구조적으로 명확히 구분되지 않기 때문에, 서로 반대로 불릴 수도 있다. 한편, 데이터 저장층(130)이 도전성을 갖는 경우, 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140a)은 다이오드 접합을 형성할 수 있다. 따라서, 이 다이오드 접합의 방향성에 따라서, 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140a)은 비트 라인들 및 워드 라인들로 구분될 수도 있다.
제 2 전극 라인들(140a)은 제 1 전극 라인들(115a, 115b) 사이에서 공유될 수 있다. 따라서, 제 1 전극 라인들(115a, 115b)의 하나 및 제 2 전극 라인들(140a) 가운데 하나 사이에 하나의 메모리셀(MC)이 한정될 수 있다. 따라서, 제 2 전극 라인들(140a) 각각의 양쪽에 한 쌍의 메모리셀들(MC)이 한정될 수 있다.
메모리셀(MC)의 프로그램은 제 1 전극 라인들(115a, 115b)의 하나 및 제 2 전극 라인들(140a) 가운데 하나 사이에 프로그램 전압을 인가하여 수행할 수 있다. 이 경우, 전류 집중의 특성에 의해서 제 2 전극 라인들(140a) 가운데 선택된 하나와 제 1 전극 라인들(115a, 115b)의 선택된 하나 사이의 최단 거리 부근의 데이터 저장층(130)에서 국부적으로 일어날 수 있다. 즉, 데이터 저장층(130) 내에 저항 변화는 국부적으로 발생할 수 있다. 따라서, 데이터 저장층(130)이 하나의 층으로 제공되더라도, 프로그램은 국부적으로 수행될 수 있다.
메모리셀(MC)의 판독(reading)은 제 1 전극 라인들(115a, 115b)의 하나 및 제 2 전극 라인들(140a) 가운데 하나 사이에 읽기 전압을 인가하여 수행할 수 있다. 이 경우, 데이터 저장층(130)의 국부적인 저항 변화를 전류의 양으로 측정할 수 있다.
도 2는 본 발명의 일 실시예에 따른 단층 어레이 구조의 비휘발성 메모리 소자(100b)를 보여주는 사시도이다.
도 2를 참조하면, 제 1 전극 라인들(115a, 115b)이 어레이 구조로 배치될 수 있다. 예를 들어, 제 1 전극 라인들(115a, 115b)은 나란하게 복수의 칼럼들로 배치될 수 있다. 즉, 비휘발성 메모리 소자(100b)는 도 1의 비휘발성 메모리 소자(100a)가 복수의 칼럼들로 반복하여 배치된 것에 대응할 수 있다. 다만, 서로 다른 칼럼들의 제 2 전극 라인들(140a) 사이에서 제 1 전극 라인들(115a, 115b)은 공유될 수 있다.
따라서, 제 1 전극 라인들(115a, 115b)은 서로 교대로 배치될 수 있다. 예를 들어, 제 1 전극 라인들(115a)은 짝수 번째 칼럼에 배치되고, 제 2 전극 라인들(115b)은 홀수 번째 칼럼에 배치될 수 있다. 다른 예로, 제 1 전극 라인들(115a)이 홀수 번째 칼럼에 배치되고, 제 2 전극 라인들(115b)이 짝수 번째 칼럼에 배치될 수도 있다. 따라서, 이 실시예에서, 홀수 번째 또는 짝수 번째는 교대로 배열된 제 1 전극 라인들(115a, 115b)을 구분하기 위하여 상대적으로 사용될 뿐, 절대적인 의미로 사용되지 않는다.
제 1 워드 라인(117a)은 제 1 전극 라인들(115a)을 전기적으로 연결하고, 제 2 워드 라인(117b)은 제 2 전극 라인들(115b)을 전기적으로 연결하도록 배치될 수 있다. 제 1 워드 라인(117a) 및 제 2 워드 라인(117b)은 제 1 전극 라인들(115a, 115b)의 양단부에 서로 분리되게 배치될 수 있다. 예를 들어, 제 1 워드 라인(117a)은 제 1 전극 라인들(115a)의 일 단부에 연결되고, 제 2 워드 라인(117b)은 제 2 전극 라인들(115b)의 타 단부에 연결될 수 있다.
전술한 바와 같이, 제 1 전극 라인들(115a)은 제 1 워드 라인(117a)의 일부로 불릴 수도 있다. 유사하게, 제 2 전극 라인들(115b)은 제 2 워드 라인(117b)의 일부로 불릴 수도 있다.
비휘발성 메모리 소자(100b)에서 제 1 전극 라인들(115a, 115b)에 대한 선택은 제 1 워드 라인(117a) 및 제 2 워드 라인(117b) 가운데 하나를 선택함으로써 수행할 수 있다. 이 경우, 서로 다른 칼럼에 배치된 제 2 전극 라인들(140a)은 서로 독립적으로 선택될 수 있다.
도 3은 본 발명의 일 실시예에 따른 적층 구조의 비휘발성 메모리 소자(100c)를 보여주는 사시도이다. 도 4는 도 3의 비휘발성 메모리 소자(100c)의 IV-IV'선에서 절취한 단면도이다.
도 3 및 도 4를 참조하면, 도 2의 비휘발성 메모리 소자(100b)가 복수의 층들로 적층될 수 있다. 예를 들어, 복수의 쌍들의 제 1 전극 라인들(115a, 115b)은 복수의 층들로 적층될 수 있다. 이 경우, 복수의 층들의 제 1 전극 라인들(115a, 115b) 사이에는 절연층(120)이 개재될 수 있다. 복수의 쌍들의 제 1 및 제 2 워드 라인들(117a, 117b)도 제 1 전극 라인들(115a, 115b)과 유사하게 복수의 층들로 적층될 수 있다. 이에 따라, 서로 다른 층에 속한 제 1 전극 라인들(115a, 115b)은 서로 분리되고, 서로 다른 층에 속한 제 1 및 제 2 워드 라인(117a, 117b)은 서로 분리될 수 있다.
제 2 전극 라인들(140a)은 복수의 층들로 적층된 제 1 전극 라인들(115a, 115b)의 측벽을 따라서 수직으로 신장될 수 있다. 따라서, 제 2 전극 라인들(140a)은 서로 다른 층에 배치된 제 1 전극 라인들(115a, 115b) 사이에서 공유될 수 있다. 복수의 층들 사이에서 제 2 전극 라인들(140a)이 공유되어도, 제 1 전극 라인들(115a, 115b)이 서로 분리되어 있기 때문에, 복수의 층들에 속한 메모리셀들(MC)은 분리되어 동작할 수 있다.
데이터 저장층(130)은 복수의 층들로 적층된 제 1 전극 라인들(115a, 115b)의 측벽을 따라서 수직으로 신장될 수 있다. 나아가, 데이터 저장층(130)은 제 1 및 제 2 워드 라인들(117a, 117b)의 측벽 상으로 더 신장될 수 있다. 예를 들어, 데이터 저장층(130)은 하나의 칼럼에 배치된 제 2 전극 라인들(140a)의 측벽을 둘러싸는 통 형태를 가질 수 있다. 전술한 바와 같이, 데이터 저장층(130)은 국부적으로 저항을 저장할 수 있기 때문에, 메모리셀들(MC)에서 여러 형태로 공유될 수 있다.
비휘발성 메모리 소자(100c)의 동작은 도 1의 비휘발성 메모리 소자(100a) 및 도 2의 비휘발성 메모리 소자(100b)의 동작을 참조할 수 있다. 비휘발성 메모리 소자(100c)는 복수의 층들로 배치된 메모리셀들(MC)을 분리하여 동작시킬 수 있다. 따라서, 비휘발성 메모리 소자(100c)는 메모리셀들(MC)의 적층 수, 즉 제 1 전극 라인들(115a, 115b)의 적층 수를 늘림으로써 고용량화될 수 있다. 그럼에도 불구하 고, 비휘발성 메모리 소자(100c)는 도 2의 비휘발성 메모리 소자(100b)와 동일한 단면적을 갖기 때문에, 매우 높은 집적도를 가질 수 있다. 따라서, 비휘발성 메모리 소자(100c)는 고용량화 및 고집적화 제품에 적합할 수 있다.
도 5는 본 발명의 다른 실시예에 따른 적층 구조의 비휘발성 메모리 소자(200c)를 보여주는 사시도이다. 비휘발성 메모리 소자(200c)는 도 3의 비휘발성 메모리 소자(100c)의 변형된 예에 해당할 수 있고, 따라서 중복된 설명은 생략된다.
도 5를 참조하면, 제 2 전극 라인들(140b)은 원 기둥 형태를 가질 수 있다. 하지만, 제 2 전극 라인들(140b)은 도 3에 도시된 바와 같이 사각 기둥 형태를 가질 수도 있고, 나아가 다른 다각 기둥 형태를 가질 수도 있다.
데이터 저장층(130a)은 제 2 전극 라인들(140b)을 둘러싸도록 배치될 수 있다. 따라서, 데이터 저장층(130a)은 제 1 전극 라인들(115a, 115b) 사이를 매립하는 형태를 갖고, 제 2 전극 라인들(140b)은 데이터 저장층(130a) 내부로 리세스 된 형태를 가질 수 있다.
비휘발성 메모리 소자(200c)에서 데이터 저장층(130a)의 저항 변화는 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140b)의 최단 거리 부근에서 국부적으로 일어날 수 있다. 따라서, 비휘발성 메모리 소자(200c)의 동작은 도 3의 비휘발성 메모리 소자(100c)의 동작과 거의 같다.
한편, 기본 구조 및 단일층 어레이 구조의 비휘발성 메모리 소자에 대한 도시는 생략되었지만, 이들 구조는 도 1 및 도 2의 기본 구조 및 단일층 어레이 구조 의 비휘발성 메모리 소자들(100a, 100b)을 참조하여 비휘발성 메모리 소자(200c)로부터 용이하게 도출될 수 있다.
도 6은 본 발명의 또 다른 실시예에 따른 기본 구조의 비휘발성 메모리 소자(300a)를 보여주는 사시도이다. 비휘발성 메모리 소자(300a)는 도 1의 비휘발성 메모리 소자(100a)의 변형에 해당하고, 따라서 중복된 설명은 생략된다.
도 6을 참조하면, 제 2 전극 라인들(140c)은 원 기둥 형태를 가질 수 있다. 하지만, 제 2 전극 라인들(140c)은 도 1에 도시된 바와 같이 사각 기둥 형태를 가질 수도 있고, 나아가 다른 다각 기둥 형태를 가질 수도 있다. 데이터 저장층(130a)은 제 2 전극 라인들(140c)을 둘러싸도록 배치될 수 있다. 따라서, 데이터 저장층(130a)은 제 1 전극 라인들(115a, 115b) 사이를 매립하는 형태를 갖고, 제 2 전극 라인들(140c)은 데이터 저장층(130a) 내부로 리세스 된 형태를 가질 수 있다.
제 1 반도체층(150)은 제 2 전극 라인들(140c) 및 데이터 저장층(130a) 사이에 개재되고, 제 2 반도체층(160)은 제 1 반도체층(150) 및 제 2 전극 라인들(140c) 사이에 개재될 수 있다. 예를 들어, 제 2 반도체층(160)은 제 2 전극 라인들(140c)을 둘러싸고, 제 1 반도체층(150)은 제 2 반도체층(160)을 둘러쌀 수 있다.
제 1 반도체층(150) 및 제 2 반도체층(160)은 다이오드 접합을 형성할 수 있다. 예를 들어, 제 1 반도체층(150)이 제 1 도전형을 가지면, 제 2 반도체층(160)은 제 1 도전형과 반대인 제 2 도전형을 가질 수 있다. 이 다이오드 접합은 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140c) 사이의 전류의 흐름을 정류할 수 있다. 이와 같이, 다이오드 접합이 있기 때문에, 제 1 전극 라인들(115a, 115b) 및 제 2 전극 라인들(140c)은 도 1에서와는 달리 도전체로 구성될 수 있다.
비휘발성 메모리 소자(300a)의 동작은 도 1의 비휘발성 메모리 소자(100a)의 동작을 참조할 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 적층 구조의 비휘발성 메모리 소자(300c)를 보여주는 사시도이다. 도 8은 도 7의 비휘발성 메모리 소자(300c)의 VIII-VIII'선에서 절취한 단면도이다.
도 7 및 도 8을 참조하면, 도 6의 비휘발성 메모리 소자(300a)는 단일층 어레이 구조로 확장되고, 나아가 이러한 단일층 어레이 구조가 복수의 층들로 적층될 수 있다. 예를 들어, 복수의 쌍들의 제 1 전극 라인들(115a, 115b)은 복수의 층들로 적층될 수 있다. 이 경우, 복수의 층들의 제 1 전극 라인들(115a, 115b) 사이에는 절연층들(120)이 개재될 수 있다.
복수의 쌍들의 제 1 및 제 2 워드 라인들(117a, 117b)도 제 1 전극 라인들(115a, 115b)과 유사하게 복수의 층들로 적층될 수 있다. 이에 따라, 서로 다른 층에 속한 제 1 전극 라인들(115a, 115b)은 서로 분리되고, 서로 다른 층에 속한 제 1 및 제 2 워드 라인(117a, 117b)은 서로 분리될 수 있다.
제 2 전극 라인들(140c)은 복수의 층들로 적층된 제 1 전극 라인들(115a, 115b)의 측벽을 따라서 수직으로 신장될 수 있다. 따라서, 제 2 전극 라인들(140c)은 서로 다른 층에 배치된 제 1 전극 라인들(115a, 115b) 사이에서 공유될 수 있다. 복수의 층들 사이에서 제 2 전극 라인들(140c)이 공유되어도, 제 1 전극 라인 들(115a, 115b)이 서로 분리되어 있기 때문에, 복수의 층들에 속한 메모리셀들은 분리되어 동작할 수 있다.
데이터 저장층(130a)은 복수의 층들로 적층된 제 1 전극 라인들(115a, 115b)의 측벽을 따라서 수직으로 신장될 수 있다. 나아가, 데이터 저장층(130a)은 제 1 및 제 2 워드 라인들(117a, 117b)의 측벽 상으로 더 신장될 수 있다. 예를 들어, 데이터 저장층(130a)은 하나의 칼럼에 배치된 제 2 전극 라인들(140c)의 측벽을 둘러싸는 통 형태를 가질 수 있다.
비휘발성 메모리 소자(300c)의 동작은 도 3의 비휘발성 메모리 소자(100c)의 동작을 참조할 수 있다.
도 9 내지 도 14는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다.
도 9를 참조하면, 복수의 제 1 전극층들(110) 및 복수의 절연층들(120)을 교대로 적층할 수 있다. 예를 들어, 제 1 전극층들(110)은 반도체층, 예컨대 에피택셜층 또는 폴리실리콘층으로 형성할 수 있다. 제 1 전극층들(110)은 제 1 도전형의 불순물로 도핑될 수 있다.
도 10을 참조하면, 제 1 전극층들(110) 및 절연층들(120) 내에 복수의 트렌치들(125)을 형성할 수 있다. 트렌치들(125)의 측벽을 따라서 복수의 칼럼으로 배치된 복수의 제 1 전극층들(110) 부분은 제 1 전극 라인들(115)의 일부로 한정될 수 있다. 나아가, 트렌치들(125)의 단부를 따라서 배치된 복수의 제 1 전극층들(110) 부분은 워드 라인(117)의 일부로 한정될 수 있다. 따라서, 트렌치들(125) 은 제 1 전극 라인들(115) 및 워드 라인(117)의 형상에 따라서 적절하게 형성될 수 있다.
도 11을 참조하면, 트렌치들(125) 내부에 데이터 저장층(130)을 형성할 수 있다. 따라서, 데이터 저장층(130)은 제 1 전극 라인들(115)의 측벽을 따라서 수직으로 신장되고, 트렌치들(125)을 채우지 않도록 소정 두께로 형성될 수 있다. 예를 들어, 데이터 저장층(130)은 상전이 저항체, 가변 저항체 또는 파괴 가능한 절연체로 형성할 수 있다.
도 12를 참조하면, 트렌치들(125)을 매립하도록 데이터 저장층(130) 상에 제 2 전극층(140)을 형성할 수 있다. 예를 들어, 제 2 전극층(140)은 화학기상증착법을 이용하여 제 2 도전형의 반도체층을 형성하고 이를 평탄화하여 하여 형성할 수 있다. 예를 들어, 제 2 전극층(140)은 에피택셜층 또는 폴리실리콘으로 형성하고, 제 2 도전형의 불순물로 도핑될 수 있다. 평탄화는 에치백(etch back) 또는 화학적기계적평탄화(CMP)를 이용할 수 있다.
도 13을 참조하면, 제 2 전극층(140)을 패터닝하여 제 1 전극 라인들(115) 사이에 개재되고 제 1 전극 라인들(115)을 따라서 이격 배치된 복수의 제 2 전극 라인들(140a)을 한정할 수 있다. 이러한 패터닝은 포토리소그래피 및 식각을 이용할 수 있다. 제 2 전극 라인들(140a)의 폭 및 개수는 비휘발성 메모리 소자의 용량에 따라서 적절하게 조절될 수 있다.
도 14를 참조하면, 제 1 전극 라인들(115)과 워드 라인(117)을 적절하게 분리하여, 제 1 전극 라인들(115a, 115b), 제 1 워드 라인(117a) 및 제 2 워드 라 인(117b)을 한정할 수 있다. 예를 들어, 제 1 전극 라인들(115a)은 제 1 전극 라인들(115) 가운데 짝수 번째에 배치된 것으로 한정되고, 제 1 전극 라인들(115b)은 제 1 전극 라인들(115) 가운데 홀수 번째에 배치된 것으로 한정될 수 있다.
제 1 워드 라인(117a)은 제 1 전극 라인들(115a)에 연결되고 제 1 전극 라인들(115b)과는 분리될 수 있다. 제 2 워드 라인(117b)은 제 1 전극 라인들(115b)에 연결되고, 제 1 전극 라인들(115a)과는 분리될 수 있다.
전술한 제조 단계들에 의해서, 도 1 내지 도 4의 비휘발성 메모리 소자들(100a, 100b, 100c)이 제조될 수 있다. 전술한 제조 방법에 따르면, 적층 구조의 메모리셀들이 동시에 형성될 수 있다. 따라서, 전술한 제조 방법은 공정 단계를 단순화하여 제조 비용을 감소시킬 수 있다.
도 15 내지 도 17은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다. 도 15의 제조 단계는 도 9 및 도 10의 제조 단계에 이어서 수행될 수 있다.
도 15를 참조하면, 트렌치들(125)을 매립하도록 데이터 저장층(130a)을 형성할 수 있다. 데이터 저장층(130a)은 화학기상증착법을 이용하여 상전이 저항층, 가변 저항층 또는 파괴 가능한 절연층을 형성하고 이를 평탄화하여 형성할 수 있다. 예를 들어, 평탄화는 에치백(etch back) 또는 화학적기계적평탄화(CMP)를 이용할 수 있다.
도 16을 참조하면, 데이터 저장층(130a) 내에 복수의 홀들(135)을 형성할 수 있다. 예를 들어, 홀들(135)은 포토리소그래피 및 식각 기술을 이용하여 형성할 수 있다.
도 17을 참조하면, 홀들(135) 내에 제 2 전극 라인들(140b)을 매립할 수 있다. 제 2 전극 라인들(140b)은 화학기상증착법을 이용하여 제 2 전극층을 형성하고, 이를 평탄화하여 형성할 수 있다. 예를 들어, 제 2 전극 라인들(140b)은 제 2 도전형의 반도체로 형성할 수 있다.
이어서, 제 1 전극 라인(115) 및 워드 라인(117)을 적절하게 분리하여, 제 1 전극 라인들(115a, 115b), 제 1 워드 라인(117a) 및 제 2 워드 라인(117b)을 한정할 수 있다. 제 1 워드 라인(117a)은 제 1 전극 라인들(115a)에 연결되고 제 1 전극 라인들(115b)과는 분리될 수 있다. 제 2 워드 라인(117b)은 제 1 전극 라인들(115b)에 연결되고, 제 1 전극 라인들(115a)과는 분리될 수 있다.
전술한 방법에 따르면, 도 5의 비휘발성 메모리 소자(200c)가 제조될 수 있다.
도 18 및 도 19는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다. 도 18은 도 16의 제조 단계에 이어서 수행될 수 있다. 다만, 이 실시예에서, 제 1 전극층(110)은 도전체로 형성할 수 있다.
도 18을 참조하면, 홀들(135) 내의 데이터 저장층(130a) 표면상에 제 1 반도체층(150)을 형성하고, 제 1 반도체층(150) 상에 제 2 반도체층(160)을 형성할 수 있다. 이어서, 홀들(135)을 매립하도록 제 2 반도체층(160) 상에 제 2 전극 라인들(140c)을 형성할 수 있다.
도 19를 참조하면, 제 1 전극 라인(115) 및 워드 라인(117)을 적절하게 분리 하여, 제 1 전극 라인들(115a,115b) 및 제 1 및 제 2 워드 라인들(117a, 117b)을 한정할 수 있다. 제 1 워드 라인(117a)은 제 1 전극 라인들(115a)에 연결되고 제 1 전극 라인들(115b)과는 분리될 수 있다. 제 2 워드 라인(117b)은 제 1 전극 라인들(115b)에 연결되고, 제 1 전극 라인들(115a)과는 분리될 수 있다.
전술한 방법에 따르면, 도 6 내지 도 8의 비휘발성 메모리 소자들(300a, 300c)이 제조될 수 있다.
발명의 특정 실시예들에 대한 이상의 설명은 예시 및 설명을 목적으로 제공되었다. 따라서, 본 발명은 상기 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 해당 분야에서 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 일부 구조를 보여주는 사시도이고;
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 단층 어레이 구조를 보여주는 사시도이고;
도 3은 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 적층 구조를 보여주는 사시도이고;
도 4는 도 3의 비휘발성 메모리 소자의 IV-IV'선에서 절취한 단면도이고;
도 5는 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 적층 구조를 보여주는 사시도이고;
도 6은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 일부 구조를 보여주는 사시도이고;
도 7은 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 적층 구조를 보여주는 사시도이고;
도 8은 도 7의 비휘발성 메모리 소자의 VIII-VIII'선에서 절취한 단면도이고;
도 9 내지 도 14는 본 발명의 일 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이고;
도 15 내지 도 17은 본 발명의 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이고; 그리고
도 18 및 도 19는 본 발명의 또 다른 실시예에 따른 비휘발성 메모리 소자의 제조 방법을 보여주는 사시도들이다.

Claims (25)

  1. 적어도 한 쌍의 제 1 전극 라인들;
    상기 적어도 한 쌍의 제 1 전극 라인들 사이에 개재된 적어도 하나의 제 2 전극 라인; 및
    상기 적어도 한 쌍의 제 1 전극 라인들 및 상기 적어도 하나의 제 2 전극 라인 사이에 개재되고, 국부적으로 저항 변화를 저장할 수 있는 데이터 저장층을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  2. 제 1 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 제 1 도전형의 반도체를 포함하고, 상기 적어도 하나의 제 2 전극 라인은 상기 제 1 도전형과 반대인 제 2 도전형의 반도체를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  3. 제 2 항에 있어서, 상기 제 1 도전형 및 상기 제 2 도전형은 n형 및 p형에서 선택된 것을 특징으로 하는 비휘발성 메모리 소자.
  4. 제 1 항에 있어서, 상기 적어도 하나의 제 2 전극 라인은 서로 이격 배치된 복수의 제 2 전극 라인들 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  5. 제 4 항에 있어서, 상기 데이터 저장층은 상기 복수의 제 2 전극 라인들을 따라서 신장된 것을 특징으로 하는 비휘발성 메모리 소자.
  6. 제 1 항에 있어서, 상기 데이터 저장층은 상기 적어도 하나의 제 2 전극 라인을 둘러싸도록 상기 적어도 한 쌍의 제 1 전극 라인들 사이에 배치된 것을 특징으로 하는 비휘발성 메모리 소자.
  7. 제 1 항에 있어서, 상기 적어도 하나의 제 2 전극 라인은 원기둥 또는 다각 기둥 형태를 갖는 것을 특징으로 하는 비휘발성 메모리 소자.
  8. 제 1 항에 있어서, 상기 데이터 저장층은 가변 저항체 또는 상전이 저항체를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  9. 제 1 항에 있어서, 상기 데이터 저장층은 1회의 데이터 저장이 가능하도록 전기적으로 파괴 가능한 산화물을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  10. 제 1 항에 있어서, 상기 적어도 하나의 제 2 전극 라인 및 상기 데이터 저장층 사이에 개재되고 제 1 도전형을 갖는 제 1 반도체층; 및
    상기 제 1 반도체층 및 상기 상기 적어도 하나의 제 2 전극 라인 사이에 개재되고 상기 제 1 도전형과 반대인 제 2 도전형을 갖는 제 2 반도체층을 더 포함하 는 것을 특징으로 하는 비휘발성 메모리 소자.
  11. 제 10 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들 및 상기 적어도 하나의 제 2 전극 라인은 도전체를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  12. 제 1 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 나란히 배열된 복수의 제 1 전극 라인들을 포함하고,
    상기 적어도 하나의 제 2 전극 라인은 상기 복수의 제 1 전극 라인들 사이에 개재된 복수의 제 2 전극 라인들을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  13. 제 12 항에 있어서, 상기 복수의 제 1 전극 라인들을 가운데 짝수 번째에 배열된 것을 전기적으로 연결하는 제 1 워드 라인; 및
    상기 복수의 제 1 전극 라인들 가운데 홀수 번째에 배열된 것들을 전기적으로 연결하는 제 2 워드 라인을 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  14. 제 13 항에 있어서, 상기 제 1 워드 라인 및 상기 제 2 워드 라인은 상기 복수의 제 1 전극 라인들의 양쪽 단부에 서로 분리되게 배치된 것을 특징으로 하는 비휘발성 메모리 소자.
  15. 제 1 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 복수의 층으로 적층된 복수의 쌍들의 제 1 전극 라인들을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
  16. 제 15 항에 있어서, 상기 적어도 하나의 제 2 전극 라인은 상기 복수의 쌍들의 제 1 전극 라인들을 따라서 수직으로 신장된 것을 특징으로 하는 비휘발성 메모리 소자.
  17. 제 15 항에 있어서, 상기 데이터 저장층은 상기 복수의 쌍들의 제 1 전극 라인들을 따라서 수직으로 신장된 것을 특징으로 하는 비휘발성 메모리 소자.
  18. 적어도 한 쌍의 제 1 전극 라인들을 형성하는 단계;
    상기 적어도 한 쌍의 제 1 전극 라인들의 측벽 상에 국부적으로 저항 변화를 저장할 수 있는 데이터 저장층을 형성하는 단계;
    상기 적어도 한 쌍의 제 1 전극 라인들 사이에 배치되도록 상기 데이터 저장층 상에 적어도 하나의 제 2 전극 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  19. 제 18 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들을 형성하는 단계는,
    복수의 제 1 전극층들 및 복수의 절연층들을 교대로 적층하는 단계;
    상기 복수의 제 1 전극층들 내에 복수의 트렌치들을 형성하여 상기 복수의 트렌치들에 의해서 이격된 복수의 제 1 전극 라인들을 한정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  20. 제 19 항에 있어서, 상기 적어도 하나의 제 2 전극 라인을 형성하는 단계는,
    상기 복수의 트렌치들 내에 제 2 전극층을 채우는 단계; 및
    상기 제 2 전극층을 패터닝하여 복수의 제 2 전극 라인들을 한정하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  21. 제 19 항에 있어서, 상기 데이터 저장층은 상기 복수의 트렌치들 내부를 채우도록 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  22. 제 21 항에 있어서, 상기 적어도 하나의 제 2 전극 라인을 형성하는 단계는,
    상기 데이터 저장층 내에 복수의 홀들을 형성하는 단계; 및
    상기 복수의 홀들 내에 복수의 제 2 전극 라인들을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  23. 제 19 항에 있어서, 상기 복수의 트렌치들의 단부에, 상기 복수의 제 1 전극 라인들의 양단부를 연결하는 제 1 워드 라인 및 제 2 워드 라인을 더 한정하는 단계; 및
    상기 복수의 제 1 전극 라인들 가운데 짝수 번째와 상기 제 2 워드 라인의 연결을 절단하고, 상기 복수의 제 1 전극 라인들 가운데 홀수 번째와 상기 제 1 워드 라인의 연결을 절단하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  24. 제 22 항에 있어서,
    상기 복수의 제 2 전극 라인들을 형성하는 단계 전에, 상기 복수의 홀들 내부 표면상에 제 1 도전형을 갖는 제 1 반도체층을 형성하는 단계;
    상기 복수의 홀들 내의 상기 제 1 반도체층 상에 상기 제 1 도전형과 반대인 제 2 도전형을 갖는 제 2 반도체층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
  25. 제 19 항에 있어서, 상기 적어도 한 쌍의 제 1 전극 라인들은 제 1 도전형의 반도체를 포함하도록 형성하고, 상기 적어도 하나의 제 2 전극 라인은 상기 제 1 도전형과 반대인 제 2 도전형의 반도체를 포함하도록 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
KR1020070122732A 2007-11-29 2007-11-29 비휘발성 메모리 소자 및 그 제조 방법 Ceased KR20090055874A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070122732A KR20090055874A (ko) 2007-11-29 2007-11-29 비휘발성 메모리 소자 및 그 제조 방법
US12/149,209 US8283711B2 (en) 2007-11-29 2008-04-29 Non-volatile memory devices having data storage layer
CN200810212778.3A CN101447502B (zh) 2007-11-29 2008-09-08 非易失性存储装置及其制造和使用方法
JP2008288981A JP2009135489A (ja) 2007-11-29 2008-11-11 不揮発性メモリ素子及びその製造方法、並びにその動作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070122732A KR20090055874A (ko) 2007-11-29 2007-11-29 비휘발성 메모리 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20090055874A true KR20090055874A (ko) 2009-06-03

Family

ID=40675540

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070122732A Ceased KR20090055874A (ko) 2007-11-29 2007-11-29 비휘발성 메모리 소자 및 그 제조 방법

Country Status (4)

Country Link
US (1) US8283711B2 (ko)
JP (1) JP2009135489A (ko)
KR (1) KR20090055874A (ko)
CN (1) CN101447502B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150069115A (ko) * 2013-12-13 2015-06-23 매크로닉스 인터내셔널 컴퍼니 리미티드 반도체 구조 및 그 제조 방법
KR20150086017A (ko) * 2014-01-17 2015-07-27 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법
US9343672B2 (en) 2011-06-07 2016-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7768812B2 (en) 2008-01-15 2010-08-03 Micron Technology, Inc. Memory cells, memory cell programming methods, memory cell reading methods, memory cell operating methods, and memory devices
KR101418434B1 (ko) * 2008-03-13 2014-08-14 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법, 및 이를 포함하는프로세싱 시스템
KR20090115288A (ko) * 2008-05-01 2009-11-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US8211743B2 (en) 2008-05-02 2012-07-03 Micron Technology, Inc. Methods of forming non-volatile memory cells having multi-resistive state material between conductive electrodes
US8134137B2 (en) 2008-06-18 2012-03-13 Micron Technology, Inc. Memory device constructions, memory cell forming methods, and semiconductor construction forming methods
KR20100001260A (ko) * 2008-06-26 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
US9343665B2 (en) 2008-07-02 2016-05-17 Micron Technology, Inc. Methods of forming a non-volatile resistive oxide memory cell and methods of forming a non-volatile resistive oxide memory array
KR101583717B1 (ko) * 2009-01-13 2016-01-11 삼성전자주식회사 저항 메모리 장치의 제조방법
KR20110054088A (ko) * 2009-11-17 2011-05-25 삼성전자주식회사 비휘발성 메모리 소자
JP5480303B2 (ja) * 2010-02-02 2014-04-23 シャープ株式会社 半導体装置およびその製造方法
JP5079927B2 (ja) 2010-02-23 2012-11-21 パナソニック株式会社 不揮発性メモリ装置の製造方法、不揮発性メモリ素子、および不揮発性メモリ装置
JP5450165B2 (ja) * 2010-02-26 2014-03-26 株式会社東芝 不揮発性半導体記憶装置、及び不揮発性半導体記憶装置の製造方法
US8427859B2 (en) 2010-04-22 2013-04-23 Micron Technology, Inc. Arrays of vertically stacked tiers of non-volatile cross point memory cells, methods of forming arrays of vertically stacked tiers of non-volatile cross point memory cells, and methods of reading a data value stored by an array of vertically stacked tiers of non-volatile cross point memory cells
US8289763B2 (en) 2010-06-07 2012-10-16 Micron Technology, Inc. Memory arrays
WO2012001960A1 (ja) * 2010-07-01 2012-01-05 パナソニック株式会社 不揮発性メモリセル、不揮発性メモリセルアレイ、およびその製造方法
KR101796630B1 (ko) * 2010-09-17 2017-11-10 삼성전자주식회사 3차원 반도체 장치
US8829589B2 (en) 2010-09-17 2014-09-09 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory device
US8351242B2 (en) 2010-09-29 2013-01-08 Micron Technology, Inc. Electronic devices, memory devices and memory arrays
US8759809B2 (en) 2010-10-21 2014-06-24 Micron Technology, Inc. Integrated circuitry comprising nonvolatile memory cells having platelike electrode and ion conductive material layer
US8526213B2 (en) 2010-11-01 2013-09-03 Micron Technology, Inc. Memory cells, methods of programming memory cells, and methods of forming memory cells
US8796661B2 (en) 2010-11-01 2014-08-05 Micron Technology, Inc. Nonvolatile memory cells and methods of forming nonvolatile memory cell
KR101811308B1 (ko) 2010-11-10 2017-12-27 삼성전자주식회사 저항 변화 체를 갖는 비 휘발성 메모리 소자 및 그 제조방법
US9454997B2 (en) 2010-12-02 2016-09-27 Micron Technology, Inc. Array of nonvolatile memory cells having at least five memory cells per unit cell, having a plurality of the unit cells which individually comprise three elevational regions of programmable material, and/or having a continuous volume having a combination of a plurality of vertically oriented memory cells and a plurality of horizontally oriented memory cells; array of vertically stacked tiers of nonvolatile memory cells
KR20140047014A (ko) 2010-12-14 2014-04-21 쌘디스크 3디 엘엘씨 수직 선택 디바이스들을 갖는 연속 메쉬 삼차원 비휘발성 저장
US8791447B2 (en) 2011-01-20 2014-07-29 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
US8488365B2 (en) 2011-02-24 2013-07-16 Micron Technology, Inc. Memory cells
US8537592B2 (en) 2011-04-15 2013-09-17 Micron Technology, Inc. Arrays of nonvolatile memory cells and methods of forming arrays of nonvolatile memory cells
CN102881317B (zh) * 2011-07-13 2015-08-12 华邦电子股份有限公司 三维存储器阵列
US8835990B2 (en) 2011-08-12 2014-09-16 Winbond Electronics Corp. 3D memory array
US8921946B2 (en) * 2011-11-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit resistor
US8891277B2 (en) 2011-12-07 2014-11-18 Kabushiki Kaisha Toshiba Memory device
KR101957897B1 (ko) * 2012-04-26 2019-03-13 에스케이하이닉스 주식회사 가변 저항 메모리 장치 및 그 제조 방법
US9171584B2 (en) 2012-05-15 2015-10-27 Sandisk 3D Llc Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines
KR20130142518A (ko) * 2012-06-19 2013-12-30 에스케이하이닉스 주식회사 저항성 메모리 소자와 이를 포함하는 메모리 장치 및 데이터 처리 시스템
KR20140028969A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
JP6009971B2 (ja) * 2012-11-16 2016-10-19 株式会社東芝 半導体記憶装置及びその製造方法
KR20140089793A (ko) * 2013-01-07 2014-07-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9246088B2 (en) * 2013-01-31 2016-01-26 Kabushiki Kaisha Toshiba Semiconductor memory device having a variable resistance layer serving as a memory layer
US9202694B2 (en) 2013-03-04 2015-12-01 Sandisk 3D Llc Vertical bit line non-volatile memory systems and methods of fabrication
US9064547B2 (en) 2013-03-05 2015-06-23 Sandisk 3D Llc 3D non-volatile memory having low-current cells and methods
US9165933B2 (en) 2013-03-07 2015-10-20 Sandisk 3D Llc Vertical bit line TFT decoder for high voltage operation
KR20140113024A (ko) * 2013-03-15 2014-09-24 에스케이하이닉스 주식회사 저항 변화 메모리 장치 및 그 구동방법
TWI514551B (zh) * 2013-05-15 2015-12-21 Toshiba Kk Nonvolatile memory device
US9337210B2 (en) 2013-08-12 2016-05-10 Micron Technology, Inc. Vertical ferroelectric field effect transistor constructions, constructions comprising a pair of vertical ferroelectric field effect transistors, vertical strings of ferroelectric field effect transistors, and vertical strings of laterally opposing pairs of vertical ferroelectric field effect transistors
KR20150021742A (ko) * 2013-08-21 2015-03-03 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9362338B2 (en) 2014-03-03 2016-06-07 Sandisk Technologies Inc. Vertical thin film transistors in non-volatile storage systems
US9379246B2 (en) 2014-03-05 2016-06-28 Sandisk Technologies Inc. Vertical thin film transistor selection devices and methods of fabrication
US9263577B2 (en) 2014-04-24 2016-02-16 Micron Technology, Inc. Ferroelectric field effect transistors, pluralities of ferroelectric field effect transistors arrayed in row lines and column lines, and methods of forming a plurality of ferroelectric field effect transistors
US9472560B2 (en) 2014-06-16 2016-10-18 Micron Technology, Inc. Memory cell and an array of memory cells
US9627009B2 (en) 2014-07-25 2017-04-18 Sandisk Technologies Llc Interleaved grouped word lines for three dimensional non-volatile storage
WO2016043657A1 (en) * 2014-09-15 2016-03-24 Agency For Science, Technology And Research Memory structure, method for fabricating thereof, memory array device and method for operating thereof
US9159829B1 (en) 2014-10-07 2015-10-13 Micron Technology, Inc. Recessed transistors containing ferroelectric material
US9305929B1 (en) 2015-02-17 2016-04-05 Micron Technology, Inc. Memory cells
US9450023B1 (en) 2015-04-08 2016-09-20 Sandisk Technologies Llc Vertical bit line non-volatile memory with recessed word lines
US9704922B2 (en) 2015-05-29 2017-07-11 Kabushiki Kaisha Toshiba Semiconductor memory device and method of manufacturing the same while avoiding process damage to a variable resistance film
US9721961B2 (en) 2015-05-29 2017-08-01 Kabushiki Kaisha Toshiba Semiconductor memory device
US10134982B2 (en) 2015-07-24 2018-11-20 Micron Technology, Inc. Array of cross point memory cells
US9853211B2 (en) 2015-07-24 2017-12-26 Micron Technology, Inc. Array of cross point memory cells individually comprising a select device and a programmable device
US20180137927A1 (en) * 2016-04-16 2018-05-17 Chengdu Haicun Ip Technology Llc Three-Dimensional Vertical One-Time-Programmable Memory Comprising No Separate Diode Layer
US10396145B2 (en) 2017-01-12 2019-08-27 Micron Technology, Inc. Memory cells comprising ferroelectric material and including current leakage paths having different total resistances
CN109545787B (zh) * 2018-09-25 2021-04-09 成都皮兆永存科技有限公司 三维可编程存储器的制备方法
US11170834B2 (en) 2019-07-10 2021-11-09 Micron Technology, Inc. Memory cells and methods of forming a capacitor including current leakage paths having different total resistances
CN112992906B (zh) * 2021-02-19 2023-08-01 成都皮兆永存科技有限公司 全自对准高密度3d多层存储器的制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11176149A (ja) * 1997-12-08 1999-07-02 Victor Co Of Japan Ltd 磁性メモリー
DE19842883A1 (de) * 1998-09-18 2000-03-30 Siemens Ag Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
JP2002110662A (ja) * 2000-09-29 2002-04-12 Toshiba Corp 半導体装置の製造方法および半導体装置
US7755934B2 (en) * 2003-03-18 2010-07-13 Kabushiki Kaisha Toshiba Resistance change memory device
US6879505B2 (en) * 2003-03-31 2005-04-12 Matrix Semiconductor, Inc. Word line arrangement having multi-layer word line segments for three-dimensional memory array
CN1938781B (zh) * 2004-04-16 2011-09-21 松下电器产业株式会社 具有可变电阻的薄膜存储器件
US7259023B2 (en) * 2004-09-10 2007-08-21 Intel Corporation Forming phase change memory arrays
US7220983B2 (en) * 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
KR100682926B1 (ko) * 2005-01-31 2007-02-15 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 소자 및 그 제조방법
KR100674952B1 (ko) * 2005-02-05 2007-01-26 삼성전자주식회사 3차원 플래쉬 메모리 소자 및 그 제조방법
KR100718255B1 (ko) * 2005-03-05 2007-05-15 삼성전자주식회사 디램 장치 및 그 제조 방법
JP5049483B2 (ja) 2005-04-22 2012-10-17 パナソニック株式会社 電気素子，メモリ装置，および半導体集積回路
US7511332B2 (en) * 2005-08-29 2009-03-31 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical flash memory
US20070132049A1 (en) * 2005-12-12 2007-06-14 Stipe Barry C Unipolar resistance random access memory (RRAM) device and vertically stacked architecture
JP3989506B2 (ja) * 2005-12-27 2007-10-10 シャープ株式会社 可変抵抗素子とその製造方法ならびにそれを備えた半導体記憶装置
KR101213702B1 (ko) * 2006-04-21 2012-12-18 삼성전자주식회사 비휘발성 메모리 소자, 그 동작 방법, 및 그 제조 방법
US7492630B2 (en) * 2006-07-31 2009-02-17 Sandisk 3D Llc Systems for reverse bias trim operations in non-volatile memory
JP2008066603A (ja) * 2006-09-08 2008-03-21 Toshiba Corp 半導体記憶装置及びその製造方法
US7795607B2 (en) * 2006-09-29 2010-09-14 Intel Corporation Current focusing memory architecture for use in electrical probe-based memory storage
KR100780964B1 (ko) * 2006-11-13 2007-12-03 삼성전자주식회사 셀 다이오드를 구비하는 상변화 메모리 소자 및 그의제조방법
JP5091491B2 (ja) * 2007-01-23 2012-12-05 株式会社東芝 不揮発性半導体記憶装置
FR2913523B1 (fr) * 2007-03-09 2009-06-05 Commissariat Energie Atomique Disposistif de memorisation de donnees multi-niveaux a materiau a changement de phase
JP2008277543A (ja) * 2007-04-27 2008-11-13 Toshiba Corp 不揮発性半導体記憶装置
US7795673B2 (en) * 2007-07-23 2010-09-14 Macronix International Co., Ltd. Vertical non-volatile memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343672B2 (en) 2011-06-07 2016-05-17 Samsung Electronics Co., Ltd. Nonvolatile memory devices, nonvolatile memory cells and methods of manufacturing nonvolatile memory devices
KR20150069115A (ko) * 2013-12-13 2015-06-23 매크로닉스 인터내셔널 컴퍼니 리미티드 반도체 구조 및 그 제조 방법
KR20150086017A (ko) * 2014-01-17 2015-07-27 에스케이하이닉스 주식회사 전자장치 및 그 제조 방법

Also Published As

Publication number Publication date
US8283711B2 (en) 2012-10-09
CN101447502A (zh) 2009-06-03
JP2009135489A (ja) 2009-06-18
CN101447502B (zh) 2013-01-23
US20090141547A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR20090055874A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR102345540B1 (ko) 가변 저항 메모리 소자 및 그 제조방법
KR101424138B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR102669147B1 (ko) 메모리 소자 및 그 제조 방법
US9698202B2 (en) Parallel bit line three-dimensional resistive random access memory
JP6230229B2 (ja) 集積トランジスタセレクタを有する積層ｒｒａｍ
KR20090115288A (ko) 비휘발성 메모리 소자 및 그 제조 방법
KR20100001260A (ko) 비휘발성 메모리 소자 및 그 제조 방법
US9041129B2 (en) Semiconductor memory storage array device and method for fabricating the same
CN109698271B (zh) 可变电阻存储器件及其制造方法
US10056431B2 (en) Variable resistance memory device
CN106205679B (zh) 电阻式存储器件及其制造方法
CN110729302A (zh) 可变电阻非易失性存储器装置
US20200066978A1 (en) Variable resistance memory device
US10700127B2 (en) Semiconductor memory device
KR20130131709A (ko) 고집적 가변 저항 메모리 장치 및 그 제조방법
CN110880549A (zh) 可变电阻式存储器装置及其制造方法
KR101088487B1 (ko) 선택소자 및 3차원 구조 저항 변화 메모리 소자를 갖는 저항 변화 메모리 소자 어레이, 전자제품 및 소자 어레이 제조방법
KR100993052B1 (ko) 3차원 구조를 갖는 저항 변화 메모리 소자, 저항 변화 메모리 소자 어레이, 전자제품 및 상기 소자 제조방법
KR20240165607A (ko) 수직 방향으로 적층되는 메모리 셀을 포함하는 반도체 장치
KR20090031105A (ko) 비휘발성 메모리 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000