KR20090076790A - 전기 광학 장치 및 전자 기기 - Google Patents

전기 광학 장치 및 전자 기기 Download PDF

Info

Publication number
KR20090076790A
KR20090076790A KR1020080136541A KR20080136541A KR20090076790A KR 20090076790 A KR20090076790 A KR 20090076790A KR 1020080136541 A KR1020080136541 A KR 1020080136541A KR 20080136541 A KR20080136541 A KR 20080136541A KR 20090076790 A KR20090076790 A KR 20090076790A
Authority
KR
South Korea
Prior art keywords
supply line
potential supply
substrate
region
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
KR1020080136541A
Other languages
English (en)
Inventor
타케히코 쿠보타
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2008284704A external-priority patent/JP5163430B2/ja
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20090076790A publication Critical patent/KR20090076790A/ko
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/90—Masterslice integrated circuits
    • H10D84/903—Masterslice integrated circuits comprising field effect technology
    • H10D84/907—CMOS gate arrays
    • H10D84/968—Macro-architecture
    • H10D84/974—Layout specifications, i.e. inner core regions
    • H10D84/979—Data lines, e.g. buses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/062—Manufacture or treatment of conductive parts of the interconnections by smoothing of conductive parts, e.g. by planarisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(과제) 다층의 박막으로 봉지(sealing)가 행해지는 전기 광학 장치의 액자 테두리 부분의 협소화를 도모한다.
(해결 수단) 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역(Y)에 배치된다. 영역(Y)에 있어서는, 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분이 고위측 전위 공급선(VHa)의 일부와 겹쳐진다. 또한, 영역(Y)에 있어서는, 시일재(sealing material; 70)가 저위측 전위 공급선(VSa)의 일부와 겹쳐진다. 이에 따라, 액자 테두리 부분의 협소화가 도모된다.
Figure P1020080136541
고위측 전위 공급선, 저위측 전위 공급선, 협소화, 시일재

Description

전기 광학 장치 및 전자 기기{ELECTRO-OPTICAL APPARATUS AND ELECTRONIC APPARATUS}
본 발명은, 전기 광학 소자를 이용한 전기 광학 장치나 전자 기기에 관한 것이다.
최근, 유기 EL(Electro Luminescent) 소자나 발광 폴리머 소자 등으로 불리는 유기 발광 다이오드(Organic Light Emitting Diode, 이하 「OLED」라고 함) 소자 등의 전기 광학 소자를 이용한 전기 광학 장치가 각종 제안되고 있다. 이러한 전기 광학 장치에 있어서는, 기판 상에 형성된 전기 광학 소자에 수분 등이 침입하는 것을 방지하기 위해 다층의 박막으로 봉지(sealing)를 행하는 것이 알려져 있다. 예를 들면, 특허 문헌 1에는, 기판 상에 형성된 전기 광학 소자나 박막 트랜지스터 등의 기능 소자를 평탄화하기 위한 평탄화층과, 완충층과, 배리어층을 적층하여 기판 상의 기능 소자를 봉지하는 구성이 개시되어 있다.
또한, 기판 상에는, 전기 광학 소자를 구동하는 구동용 회로에 전위를 공급하는 전위 공급선이 형성된다. 예를 들면 특허 문헌 2에도 개시되어 있는 바와 같이, 이 전위 공급선은 구동용 회로를 가로지르도록 배치된다. 즉, 구동용 회로를 구성하는 복수의 박막 트랜지스터는, 기판 상으로 연재(extend)하는 전위 공급선에 걸쳐 배치된다. 이 때문에, 전술한 바와 같은 박막 봉지를 행하는 경우는, 기판 상의 전위 공급선도 평탄화층으로 덮인다. 그리고, 평탄화층은 완충층으로 덮이고, 평탄화층에 있어서의 측면까지 완충층이 들어간다. 기판 상에 있어서 완충층으로 덮인 영역의 외측에는 시일재(sealing material)가 형성되고, 기능 소자가 배치된 기판은 시일재를 통하여 봉지용의 제2 기판과 대향하도록 접합된다.
[특허 문헌 1] 일본공개특허공보 제2005-251721호
[특허 문헌 2] 일본공개특허공보 평8-114817호
전기 광학 장치의 기판 상에 있어서의 전기 광학 소자가 배치되는 영역 이외의 액자 테두리 부분은, 가능한 한 협소화되는 것이 바람직하다. 그러나, 전술의 박막 봉지가 행해지는 경우는, 기판 상의 기능 소자뿐만이 아니라 전위 공급선도 평탄화층으로 덮이기 때문에, 전위 공급선의 폭에 따라 액자 테두리 부분이 커져, 액자 테두리 부분의 협소화를 도모하는 것이 곤란하다는 문제가 있었다. 이러한 사정을 배경으로 하여, 본 발명은, 박막 봉지가 행해지는 전기 광학 장치의 액자 테두리의 협소화를 도모한다는 과제의 해결을 목적으로 하고 있다.
이상의 과제를 해결하기 위해, 본 발명에 따른 전기 광학 장치는, 복수의 주사선과, 복수의 데이터선과, 복수의 주사선과 복수의 데이터선과의 각각의 교차에 대응하여 배치된 복수의 화소와, 복수의 주사선 또는 복수의 데이터선의 적어도 한쪽에 신호를 공급하는 구동 회로(예를 들면 도1 에 나타내는 주사선 구동 회로(40), 데이터선 구동 회로(50))와, 구동 회로에 전위를 공급하는 전위 공급선이 기판 상에 형성되고, 복수의 화소의 각각은, 화소 전극(예를 들면 도2 에 나타내는 화소 전극(210))과, 화소 전극에서 보아 기판과는 반대측에 배치되는 대향 전극(예를 들면 도2 에 나타내는 대향 전극(230))과, 화소 전극과 대향 전극과의 사이에 개재하는 발광층(예를 들면 도2 에 나타내는 발광층(220))을 포함하는 전기 광학 소자와, 화소 전극에 전기적으로 접속된 구동 트랜지스터를 구비하는 전기 광학 장 치로서, 구동 트랜지스터와 대향 전극과의 사이에 형성되는 절연막(예를 들면 도2 에 나타내는 제1 평탄화층(F1), 도8 에 나타내는 제1 평탄화층(F1) 및 제2 절연층(Fa2))과, 대향 전극을 덮는 평탄화층(예를 들면 도2 에 나타내는 제2 평탄화층(F2))을 구비하고, 전위 공급선은, 기판 상의 영역 중, 절연막이 형성된 제1 영역(예를 들면 도1 내지 도3 에 나타내는 영역(Z))의 외측의 제2 영역(예를 들면 도2 및 도3 에 나타내는 영역(Y)) 내에서 기판의 주연(periphery)을 따라 연재하고, 평탄화층은, 절연막을 덮음과 함께 제2 영역에서 전위 공급선의 적어도 일부와 겹쳐진다.
이 형태에 의하면, 전위 공급선은, 기판 상의 영역 중, 절연막이 형성된 제1 영역의 외측의 제2 영역 내에서 기판의 주연을 따라 연재하고, 그 적어도 일부가 평탄화층과 겹쳐지기 때문에, 액자 테두리 부분의 협소화를 도모할 수 있다.
또한, 본 발명에 따른 전기 광학 장치는, 복수의 전기 광학 소자와, 복수의 박막 트랜지스터로 구성되어 복수의 전기 광학 소자를 구동하는 구동 회로와, 구동 회로에 전위를 공급하는 전위 공급선(예를 들면 도1 내지 도3 에 나타내는 고위측 전위 공급선(VHa) 또는 저위측 전위 공급선(VSa))을 기판 상에 구비하는 전기 광학 장치로서, 복수의 박막 트랜지스터(예를 들면 도2 및 도3 에 나타내는 트랜지스터(Tr))를 덮는 제1 평탄화층(예를 들면 도2 및 도3 에 나타내는 제1 평탄화층(F1))과, 제1 평탄화층을 덮는 제2 평탄화층(예를 들면 도2 및 도3 에 나타내는 제2 평탄화층(F2))을 구비하고, 전위 공급선은, 제1 평탄화층이 형성된 제1 영역(예를 들면 도1 내지 도3 에 나타내는 영역(Z))의 외측의 제2 영역(예를 들면 도2 및 도3 에 나타내는 영역(Y)) 내에서 기판의 주연(예를 들면 도1 내지 도3 에 나타내는 주연(12))을 따라 연재하고, 제2 평탄화층은, 제1 평탄화층에 있어서의 측면(예를 들면 도2 및 도3 에 나타내는 측면(S1))을 덮음과 함께 제2 영역에서 전위 공급선의 적어도 일부와 겹쳐지는 형태로 할 수도 있다.
이상의 형태에 의하면, 전위 공급선은, 제1 평탄화층이 형성된 제1 영역의 외측의 제2 영역 내에서 형성되고, 제2 평탄화층 중 제2 영역 내의 부분과 전위 공급선의 적어도 일부가 제2 영역에서 겹쳐짐으로써, 액자 테두리 부분의 협소화를 도모할 수 있다.
본 발명에 따른 전기 광학 장치의 매우 적합한 형태에 있어서, 평탄화층을 덮는 가스 배리어층을 추가로 구비하고, 평탄화층에 있어서의 측면(예를 들면 도2 및 도3 에 나타내는 측면(S2))의 기판에 대한 경사 각도는, 절연막에 있어서의 측면의 기판에 대한 경사 각도보다도 작다. 평탄화층에 있어서의 측면의 기판에 대한 경사 각도가 절연막에 있어서의 측면의 기판에 대한 경사 각도에 대하여 작을수록 평탄화층의 측면이 수평에 가까워지기 때문에, 평탄화층을 덮는 가스 배리어층에 크랙(crack)이나 박리가 발생하는 것이 억제되는 한편, 제1 영역의 외측에 있어서의 평탄화층이 형성된 영역의 면적이 커진다. 그렇게 하면, 전위 공급선이 절연막으로 덮이는 형태에 있어서는, 액자 테두리 부분의 협소화를 도모하는 것은 곤란해진다. 본 발명의 형태에 의하면, 전위 공급선의 적어도 일부가 평탄화층과 겹쳐짐으로써, 전위 공급선이 절연막으로 덮이는 형태보다도 액자 테두리 부분의 면적을 작게 할 수 있다. 즉, 본 발명의 형태에 의하면, 가스 배리어층에 크랙이나 박 리가 발생하는 것을 억제하면서 액자 테두리 부분의 협소화를 도모할 수 있다.
본 발명에 따른 전기 광학 장치는, 복수의 주사선과, 복수의 데이터선과, 복수의 주사선과 복수의 데이터선과의 각각의 교차에 대응하여 배치된 복수의 화소와, 복수의 주사선 또는 복수의 데이터선의 적어도 한쪽에 신호를 공급하는 구동 회로와, 구동 회로에 전위를 공급하는 전위 공급선이 기판 상에 형성되고, 복수의 화소의 각각은, 화소 전극과, 화소 전극에서 보아 기판과는 반대측에 배치된 대향 전극과, 화소 전극과 대향 전극과의 사이에 개재하는 발광층을 포함하는 전기 광학 소자와, 화소 전극에 전기적으로 접속된 구동 트랜지스터를 구비하는 전기 광학 장치로서, 구동 트랜지스터와 대향 전극과의 사이에 형성되는 절연막과, 기판 상의 영역 중, 절연막이 형성된 제1 영역의 외측의 제2 영역에 배치된 시일재와, 시일재를 통하여 기판에 접합된 제2 기판을 구비하고, 전위 공급선은, 제2 영역 내에서 기판의 주연을 따라 연재함과 함께, 적어도 그 일부가 시일재와 겹쳐진다. 이 형태에 의하면, 절연막이 형성된 제1 영역의 외측의 제2 영역에 있어서 전위 공급선의 적어도 일부가 시일재와 겹쳐지기 때문에, 액자 테두리 부분의 협소화를 도모할 수 있다.
또한, 본 발명에 따른 전기 광학 장치는, 복수의 전기 광학 소자와, 복수의 박막 트랜지스터로 구성되어 복수의 전기 광학 소자를 구동하는 구동 회로와, 구동 회로에 전위를 공급하는 전위 공급선을 기판 상에 구비하는 전기 광학 장치로서, 복수의 박막 트랜지스터를 덮는 제1 평탄화층과, 제1 평탄화층이 형성된 제1 영역의 외측의 제2 영역에 배치된 시일재와, 시일재를 통하여 기판에 접합된 제2 기판 (예를 들면 도1 및 도2 에 나타내는 제2 기판(30))을 구비하고, 전위 공급선은, 제2 영역 내에서 상기 기판의 주연을 따라 연재함과 함께, 적어도 그 일부가 상기 시일재와 겹쳐지는 형태로 할 수도 있다. 이상의 형태에 의하면, 제1 평탄화층이 형성된 제1 영역의 외측의 제2 영역에 있어서 전위 공급선의 적어도 일부가 시일재와 겹쳐지기 때문에, 액자 테두리 부분의 협소화를 도모할 수 있다.
본 발명에 따른 전기 광학 장치의 매우 적합한 형태에 있어서, 제2 전극은, 복수의 화소에 걸쳐 연속됨과 함께 제2 영역으로 연재하고, 전위 공급선을 덮는 절연층을 통하여, 전위 공급선의 적어도 일부와 겹쳐진다. 이상의 형태에 의하면, 제2 전극과 전위 공급선과의 사이에 형성되는 용량(예를 들면 도5 에 나타내는 용량(Co))에 의해, 전위 공급선 및 제2 전극에 있어서의 전압 변동이 억제(평활화)된다.
본 발명에 따른 전기 광학 장치의 매우 적합한 형태에 있어서, 화소 전극은, 구동 트랜지스터에서 보아 기판과는 반대측에 배치되고, 절연막(예를 들면 도2 에 나타내는 제1 평탄화층(F1))은, 화소 전극과 대향 전극과의 사이에 형성됨과 함께 각 화소 전극을 구분한다. 또한, 구동 트랜지스터와 화소 전극과의 사이에 절연막(예를 들면 도8 에 나타내는 제2 절연층(Fa2))이 형성되는 형태로 할 수도 있다.
본 발명에 따른 전기 광학 장치는 각종의 전자 기기에 이용된다. 이 전자 기기의 전형예는, 발광 장치를 표시 장치로서 이용한 기기이다. 이런 종류의 기기로서는, 퍼스널 컴퓨터나 휴대 전화기 등이 있다. 하지만, 본 발명에 따른 발광 장치의 용도는 화상의 표시로 한정되지 않는다. 예를 들면, 광선의 조 사(irradiation)에 의해 감광체 드럼 등의 상 담지체(image carrier)에 잠상(潛像)을 형성하는 구성의 화상 형성 장치(인쇄 장치)에 있어서는, 상 담지체를 노광하는 수단(소위 노광 헤드)으로서 본 발명의 전기 광학 장치를 채용할 수도 있다.
<A：제1 실시 형태>
도1 은, 본 발명의 제1 실시 형태에 따른 전기 광학 장치(10)의 구성을 나타내는 평면도이다. 이 전기 광학 장치(10)는, 화상을 표시하기 위한 수단으로서 각종의 전자 기기에 채용되는 장치이며, 상호 대향하는 상태로 접착된 제1 기판(20)과 제2 기판(30)을 구비한다. 제1 기판(20) 중 제2 기판(30)과 대향하는 표면에는, 복수의 화소 회로(P)가 면 형상으로 배열된 화소 어레이부(100)와, 각 화소 회로(P)를 구동하는 주사선 구동 회로(40A, 40B) 및, 데이터선 구동 회로(50)와, 주사선 구동 회로(40A)에 전위를 공급하기 위한 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)과, 주사선 구동 회로(40B)에 전위를 공급하기 위한 고위측 전위 공급선(VHb) 및 저위측 전위 공급선(VSb)이 배치된다.
도1 에 나타내는 바와 같이, 화소 어레이부(100)에는, X방향으로 연재하는 m개의 주사선(102)과, X방향에 직교하는 Y방향으로 연재하는 n개의 데이터선(104)이 형성된다(m 및 n은 자연수). 각 화소 회로(P)는, 주사선(102)과 데이터선(104)과의 교차에 대응하는 위치에 배치된다. 따라서, 이들의 화소 회로(P)는 세로 m행×가로 n열의 매트릭스 형상으로 배열된다.
도1 에 나타내는 주사선 구동 회로(40A 및 40B)는, 복수의 화소 회로(P)를 행 단위로 선택하기 위한 회로이다. 주사선 구동 회로(40A 및 40B)는 순차로 액티브하게 되는 주사 신호를 m개의 주사선(102)에 출력한다. 도1 에 나타내는 바와 같이, 주사선 구동 회로(40A)는, 화소 어레이부(100)와 제1 기판(20)의 주연(12)과의 사이에 배치된다. 주사선 구동 회로(40B)는, 화소 어레이부(100)와 제1 기판(20)의 주연(14)과의 사이에 배치된다.
데이터선 구동 회로(50)는, 주사선 구동 회로(40A 및 40B)가 선택한 주사선(102)에 대응하는 1행분의 n개의 화소 회로(P)의 각각의 계조(階調)를 지정하는 데이터 신호를 각 데이터선(104)에 출력한다. 도1 에 나타내는 바와 같이, 데이터선 구동 회로(50)는, 화소 어레이부(100)와 제1 기판(20)의 주연(16)과의 사이에 배치된다.
고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 제1 기판(20)의 주연(12)을 따라 연재한다. 더욱 상세히 설명하면, 도1 에 나타내는 바와 같이, 고위측 전위 공급선(VHa)은, 제1 기판(20)의 면 상에 형성된 고위측 전원 단자(Tha)로부터, 주사선 구동 회로(40A)와 제1 기판(20)의 주연(12)과의 사이의 영역 내에 있어서, 주연(12)을 따라 연장된다. 또한, 도1 에 나타내는 바와 같이, 저위측 전위 공급선(VSa)은, 제1 기판(20)의 면 상에 형성된 저위측 전원 단자(Tla)로부터, 고위측 전위 공급선(VHa)과 주연(12)과의 사이의 영역 내에 있어서, 주연(12)을 따라 연장된다.
마찬가지로, 고위측 전위 공급선(VHb) 및 저위측 전위 공급선(VSb)은, 제1 기판(20)의 주연(14)을 따라 연재한다. 더욱 상세히 설명하면, 도1 에 나타내는 바와 같이, 고위측 전위 공급선(VHb)은, 제1 기판(20)의 면 상에 형성된 고위측 전원 단자(Thb)로부터, 고위측 전위 공급선(VHb)은, 주사선 구동 회로(40B)와 제1 기판(20)의 주연(14)과의 사이의 영역 내에 있어서, 주연(14)을 따라 연장된다. 또한, 도1 에 나타내는 바와 같이, 저위측 전위 공급선(VSb)은, 제1 기판(20)의 면 상에 형성된 저위측 전원 단자(Tlb)로부터, 고위측 전위 공급선(VHb)과 주연(14)과의 사이의 영역 내에 있어서, 주연(14)을 따라 연장된다.
도1 에 나타내는 바와 같이, 각 화소 회로(P)는, 구동 트랜지스터(Rd)와, 트랜지스터(Rs)와, 용량 소자(C)와, OLED 소자(200)를 구비한다. OLED 소자(200)는, 양극과 음극과의 사이에 발광 재료를 협지하여 구성되고, 전원선과 접지선과의 사이에 배치된다. P채널형의 구동 트랜지스터(Rd)는, 전원선과 OLED 소자(200)와의 사이에 배치되고, 소스가 전원선에 접속됨과 함께 드레인이 OLED 소자(200)의 양극에 접속된다. 용량 소자(C)는, 구동 트랜지스터(Rd)의 게이트·소스간에 형성된다. 또한, 구동 트랜지스터(Rd)의 게이트는 N채널형의 트랜지스터(Rs)의 소스에 접속된다. 트랜지스터(Rs)의 게이트는 주사선(102)에 접속됨과 함께 드레인은 데이터선(104)에 접속된다. 주사선(102)을 통하여 공급되는 주사 신호가 액티브 레벨로 전이되면, 트랜지스터(Rs)가 온(on) 상태로 된다. 이때, 데이터 신호가 화소 회로(P)에 취입된다. OLED 소자(200)에 흐르는 구동 전류는 구동 트랜지스터(Rd)의 게이트·소스간 전압에 의해 결정된다.
도2 는, 도1 에 나타내는 A-A선에서 본 단면도이다. 도2 에 나타내는 바와 같이, 제1 기판(20)의 면 상에는, 주사선 구동 회로(40A)를 구성하는 복수의 트랜 지스터(Tr)(도2 에 있어서는 하나만 도시되어 있음), 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa), 각 화소 회로(P)를 구성하는 복수의 트랜지스터(R)(도2 에 있어서는 하나의 구동 트랜지스터(Rd)만이 도시되어 있음)가 형성된다. 또한, 도1 에 나타내는 주사선 구동 회로(40B), 고위측 전위 공급선(VHb) 및 저위측 전위 공급선(VSb)의 구성은, 주사선 구동 회로(40A), 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 구성과 동일하기 때문에, 여기에서는 설명을 생략한다.
트랜지스터(Tr)는, 제1 기판(20)의 표면에 반도체 재료에 의해 형성된 반도체층(11)과, 반도체층(11)을 덮는 게이트 절연층(Fa0)을 협지하여 반도체층(11)(채널 영역)에 대향하는 게이트 전극(13)을 포함하는 박막 트랜지스터이다. 반도체층(11)은, 예를 들면 어모퍼스(amorphous) 실리콘에 대한 레이저 어닐(anneal)로 형성된 폴리 실리콘의 막체이다. 게이트 전극(13)은 제1 절연층(Fa1)으로 덮인다. 트랜지스터(Tr)의 드레인 전극(111) 및 소스 전극(112)은, 알루미늄 등의 저(低)저항의 금속에 의해 제1 절연층(Fa1)의 면 상에 형성됨과 함께 콘택트홀을 통하여 반도체층(11)(드레인 영역 및 소스 영역)에 도통한다. 드레인 전극(111) 및 소스 전극(112)은, 제2 절연층(Fa2)으로 덮인다. 제1 절연층(Fa1)이나 제2 절연층(Fa2)은 SiO2나 SiN 등의 절연 재료로 형성된 막체이다.
도2 에 나타내는 바와 같이, 고위측 전위 공급선(VHa)은, 게이트 절연층(Fa0)의 면 상에 형성된다. 트랜지스터(Tr)의 게이트 전극(13)과 고위측 전위 공급선(VHa)은, 게이트 절연층(Fa0)의 전역(全域)에 걸쳐 연속적으로 형성된 도전 막(예를 들면 알루미늄의 박막)의 패터닝에 의해 동일한 공정으로 일괄적으로 형성된다. 또한, 게이트 전극(13)과 고위측 전위 공급선(VHa)과의 관계와 같이, 복수의 요소가 공통의 막체(단층인지 복수층인지는 불문)의 선택적인 제거에 의해 동일한 공정으로 형성되는 것을 이하에서는 단순히 「동층(同層)으로 형성된다」라고 표기한다. 동층으로 형성된 각 요소의 재료는 당연히 동일하며 각각의 막두께는 대략 일치한다. 복수의 요소가 동층으로 형성되는 구성에 의하면, 각각이 별개의 막체로 형성되는 구성과 비교하여, 제조 공정의 간소화나 제조 비용의 저감이 실현된다는 이점이 있다.
도2 에 나타내는 바와 같이, 저위측 전위 공급선(VSa)은, 제1 절연층(Fa1)의 면 상에 드레인 전극(111) 및 소스 전극(112)과 동층(同層)으로 형성된다.
트랜지스터(R)는, 트랜지스터(Tr)와 동일한 재료 및 적층 구조의 박막 트랜지스터이다. 도2 에 나타내는 바와 같이, 트랜지스터(R)는, 제1 기판(20)의 표면에 형성된 반도체층(201)과, 게이트 절연층(Fa0)을 협지하여 반도체층(201)에 대향하는 게이트 전극(203)을 포함한다. 트랜지스터(R)의 드레인 전극(205) 및 소스 전극(207)은, 게이트 전극(203)을 덮는 제1 절연층(Fa1)의 면 상에 형성됨과 함께 콘택트홀을 통하여 반도체층(201)(소스 영역 및 드레인 영역)에 도통한다.
도2 에 나타내는 바와 같이, 제2 절연층(Fa2)의 면 상에는 화소 전극(210)이 형성된다. 화소 전극(210)은, 복수의 OLED 소자(200)마다 상호 떨어져 형성된다. 화소 전극(210)은, OLED 소자(200)의 양극으로서 기능하는 전극이며, ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 광투과성의 도전성 재료에 의해 형성 된다. 도2 에 나타내는 바와 같이, 화소 전극(210)은, 제2 절연층(Fa2)을 관통하는 콘택트홀(CH)을 통하여 구동 트랜지스터(Rd)의 드레인 전극(205)에 전기적으로 접속된다.
도2 에 나타내는 바와 같이, 제2 절연층(Fa2)의 면 상에는, 아크릴 등의 유기 재료나 SiO2 및 SiN 등의 무기 재료와 같은 각종의 절연 재료에 의해 제1 평탄화층(F1)이 형성된다. 도1 에 있어서, 제1 평탄화층(F1)이 형성되는 영역(Z)을 이점 쇄선으로 나타낸다. 도1 에 나타내는 바와 같이, 제1 기판(20) 상에 있어서의 각 화소 회로(P) 및 각 화소 회로(P)의 구동에 이용되는 구동용 회로(주사선 구동 회로(40A, 40B) 및 데이터선 구동 회로(50) 등)는 제1 평탄화층(F1)으로 덮인다.
도2 에 나타내는 바와 같이, 제1 평탄화층(F1) 중, 각 화소 회로(P)에 있어서의 화소 전극(210)과 서로 겹쳐지는 부분에는 개구부(Oa)가 형성된다. OLED 소자(200)의 발광층(220)은, 개구부(Oa)의 내측이며 화소 전극(210)을 저면(底面)으로 하는 공간에 형성된다. 즉, 각 화소 회로(P)에 있어서의 화소 전극(210)은, 제1 평탄화층(F1)에 의해 구분된다. 발광층(220)의 형성에는, 예를 들면 발광 재료의 액적(liquid droplet)을 노즐로부터 토출(eject)하여 화소 전극(210)의 표면에 부착시키는 잉크젯법(액적 토출법)이 매우 적합하게 채용된다. 또한, 발광층(220)에 의한 발광을 촉진 또는 효율화시키기 위한 각종의 기능층(정공 주입층·정공 수송층·전자 주입층·전자 수송층·정공 블록층·전자 블록층 등)이 발광층(220)에 적층된 구성으로 해도 좋다.
제1 평탄화층(F1)은, 발광층(220)의 형성시에 발광 재료의 액적이 도달하는 영역을 OLED 소자(200)마다 구분하는 요소로서 기능한다. 또한, 도2 에 나타내는 바와 같이, 주사선 구동 회로(40A)를 구성하는 복수의 트랜지스터(Tr)는, 제1 평탄화층(F1)에 의해 덮인다. 이에 따라, 트랜지스터(Tr)에 기인하여 제2 절연층(Fa2)의 면 상에 나타나는 단차가 저감(평탄화)된다.
도2 에 나타내는 대향 전극(230)은, OLED 소자(200)의 음극으로서 기능하는 전극이다. 대향 전극(230)은, 화소 전극(210)에서 보아 제1 기판(20)과는 반대측에 배치되고, 대향 전극(230)과 화소 전극(210)과의 사이에 발광층(220)이 개재한다. 대향 전극(230)은, 복수의 화소 회로(P)에 있어서의 OLED 소자(200)에 걸쳐 연속으로 형성된다. 대향 전극(230)의 재료로서는, 알루미늄이나 은 등의 금속 및 이들을 주성분으로 하는 합금과 같은 각종의 광반사성의 도전 재료가 채용된다. 본 실시 형태에 있어서는, 발광층(220)으로부터 화소 전극(210)측으로 방사된 빛과 발광층(220)으로부터 화소 전극(210)과는 반대측으로 방사되어 대향 전극(230)에서 반사되어 화소 전극(210)을 향하는 빛은, 화소 전극(210)이나 제1 기판(20)을 통과하여 외부로 출사된다(보텀 이미션(bottom emission)).
도2 에 나타내는 바와 같이, 제1 평탄화층(F1) 및 대향 전극(230)의 면 상에는, 제1 평탄화층(F1) 및 제2 전극(230)이 형성된 영역을 평탄화하기 위한 제2 평탄화층(F2)이 형성된다. 도2 에 나타내는 바와 같이, 제2 평탄화층(F2)은 제1 평탄화층(F1)에 있어서의 측면(S1)도 덮는다. 제2 평탄화층(F2)은, 예를 들면 에폭시 수지나 아크릴 수지 등의 친유성(親油性)을 갖는 고분자 재료(예를 들면 유기 수지 재료)를, 톨루엔, 크실렌, 시클로헥산 등의 친유성 유기 용제로 희석하여 소정의 점도로 조정한 에폭시 올리고머나 아크릴 올리고머 등으로 구성된다.
제2 평탄화층(F2)의 면 상에는, 가스 배리어층(GS)이 형성된다. 가스 배리어층(GS)은, 그 내측(제2 평탄화층(F2)측)에 수분이나 기체가 침입하는 것을 방지하기 위한 것이다. 이에 따라, 대향 전극(230)이나 발광층(220)의 열화 등을 억제할 수 있다. 본 실시 형태에 있어서는, 가스 배리어층(GS)은, 제2 평탄화층(F2)의 측면(S2)을 덮은 후에 제1 기판(20)의 주연(12)까지 연재한다. 가스 배리어층(GS)은, 무기 화합물로 구성된다. 예를 들면, 고밀도 플라즈마 성막법에 의해 형성된 규소 질화물, 규소 산화물 등의 규소 화합물로 구성할 수도 있고, 알루미나나 산화탄탈, 산화티탄, 나아가서는 다른 세라믹으로 구성할 수도 있다.
여기서, 도2 에 나타내는 바와 같이, 제2 평탄화층(F2)에 있어서의 측면(S2)의 제1 기판(20)에 대한 경사 각도는, 제1 평탄화층(F1)에 있어서의 측면(S1)의 제1 기판(20)에 대한 경사 각도보다도 작다. 따라서, 본 실시 형태의 구성에 의하면, 제1 평탄화층(F1)의 면 상에 직접 가스 배리어층(GS)을 형성하는 구성과 비교하여 가스 배리어층(GS)에 크랙이나 박리가 발생하는 것을 억제할 수 있다.
도2 에 나타내는 바와 같이, 제2 평탄화층(F2)이 형성된 영역의 외측(제1 기판(20)의 주연(12)측)에는, 시일재(70)가 형성된다. 그리고, 도2 에 나타내는 바와 같이 제1 기판(20)과 제2 기판(30)이, 시일재(70)를 통하여 상호 대향하는 상태로 부착된다. 시일재(70)는, 제1 기판(20)과 제2 기판(30)을 접합하기 위한 접착제이다.
도3 은, 도2 의 단면도를 간략하게 나타낸 도면이다. 도3 에 있어서는, 설명의 편의상, 각 화소 회로(P)를 구성하는 복수의 트랜지스터(R) 및 제2 기판(30)이 생략되어 있다. 도3 에 나타내는 바와 같이, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 제1 기판(20) 상에 있어서 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역(Y)에 배치되고, 영역(Y)에 있어서는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 적어도 일부가 제2 평탄화층(F2)과 겹쳐진다. 더욱 상세히 설명하면, 도3 에 나타내는 바와 같이, 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분은 영역(Y)에 배치된다. 그리고, 영역(Y)에 있어서, 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분이 고위측 전위 공급선(VHa)의 일부와 겹쳐진다.
또한, 영역(Y)에 있어서는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 적어도 일부가, 영역(Y)에 형성된 시일재(70)와 겹쳐진다. 더욱 상세히 설명하면, 도3 에 나타내는 바와 같이, 시일재(70)는, 영역(Y) 중 제2 평탄화층(F2)이 형성된 영역보다도 좀더 외측(제1 기판(20)의 주연(12)측)의 영역에 형성된다. 그리고, 영역(Y)에 있어서, 시일재(70)는 저위측 전위 공급선(VSa)의 일부와 겹쳐진다.
도4 는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)이 영역(Z)에 배치된 형태(이하 「대비예」라고 함)의 단면도이다. 도4 에 나타내는 바와 같이, 대비예에 있어서는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 주사선 구동 회로(40A)를 구성하는 복수의 트랜지스터(Tr)와 함께 제1 평탄화층(F1)으 로 덮인다. 도4 에 나타내는 바와 같이, 대비예에 따른 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역(Y)에 있어서, 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분 또는 시일재(70)와 겹쳐지지 않는다.
본 실시 형태에 있어서는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역(Y)에 배치된다. 도2 에 나타내는 바와 같이, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은 금속의 단층으로 구성되기 때문에, 전위 공급선(고위측 전위 공급선(VHa), 저위측 전위 공급선(VSa)) 및 트랜지스터(Tr)를 덮는 절연층(Fa)의 면 상 중 전위 공급선에 대응하는 영역은, 다수의 층이 적층되어 이루어지는 트랜지스터(Tr)에 대응하는 영역에 비하여 면 상에 나타나는 단차가 적다. 따라서, 절연층(Fa)의 면 상 중 전위 공급선에 대응하는 영역에는, 직접 가스 배리어층(GS)을 형성하는 것이 가능하다. 즉, 제1 평탄화층(F1)으로 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)을 덮을 필요는 없다.
그리고, 도3 및 도4 로부터 이해되는 바와 같이, 영역(Y)에 있어서는, 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분이 고위측 전위 공급선(VHa)의 일부와 겹쳐지기 때문에, 그 겹쳐진 부분, 제1 기판(20)에 있어서의 화소 어레이부(100) 이외의 영역, 즉 액자 테두리 부분의 면적을 대비예에 비하여 작게 할 수 있다. 또한, 영역(Y)에 있어서는, 시일재(70)가 저위측 전위 공급선(VSa)의 일부와 겹쳐지기 때문에, 그 겹쳐진 부분, 액자 테두리 부분의 면적을 대비예에 비하여 더욱 작게 할 수 있다.
또한, 본 실시 형태에 있어서는, 도2 및 도3 에 나타내는 바와 같이, 제2 평탄화층(F2)에 있어서의 측면(S2)의 제1 기판(20)에 대한 경사 각도는, 제1 평탄화층(F1)에 있어서의 측면(S1)의 제1 기판(20)에 대한 경사 각도보다도 작다. 이 경우, 제2 평탄화층(F2)의 측면(S2)의 경사 각도가 제1 평탄화층(F1)의 측면(S1)의 경사 각도보다도 작을수록 제2 평탄화층(F2)의 측면(S2)은 수평에 가까워지기 때문에, 제2 평탄화층(F2)의 면 상에 형성된 가스 배리어층(GS)에 크랙이나 박리가 생기는 것을 억제할 수 있는 한편, 제2 평탄화층(F2)이 형성된 영역의 면적이 커지기 때문에, 대비예의 구성에서는 액자 테두리 부분의 협소화를 도모하는 것이 곤란해진다. 이에 대하여, 본 실시 형태에 있어서는, 영역(Y)에 있어서 고위측 전위 공급선(VHa)의 일부가 제2 평탄화층(F2)과 겹쳐짐으로써, 대비예에 비하여 액자 테두리 부분의 면적을 작게 할 수 있다. 즉, 본 실시 형태의 구성에 의하면, 가스 배리어층(GS)에 크랙이나 박리가 발생하는 것을 억제하면서 액자 테두리 부분의 협소화를 도모할 수 있다.
<B：제2 실시 형태>
도5 는, 본 발명의 제2 실시 형태에 따른 전기 광학 장치(10)의 단면도이다(도3 에 대응하는 도면). 도5 에 나타내는 바와 같이, 본 실시 형태에 있어서는, 대향 전극(230)이 각 화소 회로(P)에 있어서의 복수의 전기 광학 소자(200)에 걸쳐 연속됨과 함께 영역(Y)으로 연재하고, 전위 공급선을 덮는 절연층(Fa)(도2 에 나타내는 제1 절연층(Fa1) 및 제2 절연층(Fa2))을 통하여 전위 공급선의 적어도 일부와 겹쳐지는 점에서 제1 실시 형태의 구성과 다르다. 그 외의 구성에 대해서는, 제1 실시 형태의 구성과 동일하기 때문에, 중복되는 부분에 대해서는 설명을 생략한다.
도5 에 나타내는 바와 같이, 대향 전극(230)은, 제1 평탄화층(F1)의 표면에서 측면(S1)을 지나 절연층(Fa)의 표면으로 연재한다. 대향 전극(230) 중 영역(Y)으로 연재하는 부분은 절연층(Fa)을 통하여 고위측 전위 공급선(VHa)의 일부와 겹쳐진다. 이에 따라, 도5 에 나타내는 바와 같이, 대향 전극(230)과 고위측 전위 공급선(VHa)과의 사이에는 용량(Co)이 형성된다. 그리고, 이 용량(Co)에 의해 대향 전극(230)이나 고위측 전위 공급선(VHa)에 있어서의 전압 변동이 억제(평활화)된다.
<C：제3 실시 형태>
도6 은, 본 발명의 제3 실시 형태에 따른 전기 광학 장치(10)의 평면도이다. 본 실시 형태에 있어서는, 제1 기판(20) 중 제2 기판(30)과 대향하는 표면에는, 데이터선 구동 회로(50)에 전위를 공급하기 위한 고위측 전위 공급선(VHc) 및 저위측 전위 공급선(VSc)이 배치된다.
고위측 전위 공급선(VHc) 및 저위측 전위 공급선(VSc)은, 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역 내에서 제1 기판(20)의 주연(16)을 따라 연재한다. 더욱 상세히 설명하면, 도6 에 나타내는 바와 같이, 고위측 전위 공급선(VHc)은, 제1 기판(20)의 면 상에 형성된 고위측 전원 단자(Thc)로부터, 데이터선 구동 회로(50)와 제1 기판(20)의 주연(16)과의 사이의 영역 내에 있어서, 주연(16)을 따라 연장된다. 또한, 도6 에 나타내는 바와 같이, 저위측 전위 공급선(VSc)은, 제1 기판(20)의 면 상에 형성된 저위측 전원 단자(Tlc)로부터, 고위측 전위 공급선(VHc)과 주연(16)과의 사이의 영역 내에 있어서, 주연(16)을 따라 연장된다. 또한, 도6 에 나타내는 바와 같이, 고위측 전위 공급선(VHc) 및 저위측 전위 공급선(VSc)은, 데이터선 구동 회로(50)와 제2 기판(30)의 주연(32)과의 사이에 배치된다.
구체적인 도시는 생략하지만, 본 실시 형태에 있어서도, 전술의 각 실시 형태와 동일하게 제1 평탄화층(F1)으로 덮인 영역(Z)의 외측의 영역(Y)에 있어서, 제1 평탄화층(F1)을 덮는 제2 평탄화층(F2) 중 제1 평탄화층(F1)의 측면(S1)을 덮는 부분이 고위측 전위 공급선(VHc)의 일부와 겹쳐진다. 또한, 영역(Y)에 있어서는, 시일재(70)가 저위측 전위 공급선(VSc)의 일부와 겹쳐진다. 이에 따라, 전기 광학 장치(10)에 있어서의 액자 테두리 부분의 협소화를 도모할 수 있다.
<D：변형예>
본 발명은 전술한 각 실시 형태에 한정되는 것이 아니고, 예를 들면, 이하의 변형이 가능하다. 또한, 이하에 나타내는 변형예 중 2이상의 변형예를 조합할 수도 있다.
(1) 변형예 1
전술의 각 실시 형태에서는, 제1 평탄화층(F1)이 형성된 영역(Z)의 외측의 영역(Y)에 있어서, 제2 평탄화층(F2)이 고위측 전위 공급선(VHa)의 일부와 겹쳐지지만, 이것에 한정하지 않고, 예를 들면 영역(Y)에 있어서, 제2 평탄화층(F2)이 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 쌍방과 겹쳐지는 형태로 할 수도 있고, 제2 평탄화층(F2)이 저위측 전위 공급선(VSa)의 일부와만 겹쳐지는 형태로 할 수도 있다. 요컨대, 제2 평탄화층(F2)은, 제1 평탄화층(F1)에 있어서의 측면(S1)을 덮음과 함께 영역(Y)에서 전위 공급선의 적어도 일부와 겹쳐지는 형태이면 좋다.
(2) 변형예 2
전술의 각 실시 형태에 있어서는, 영역(Y)에 있어서, 저위측 전위 공급선(VSa)의 일부가 시일재(70)와 겹쳐지지만, 이것에 한정하지 않고, 예를 들면 영역(Y)에 있어서, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 쌍방이 시일재(70)와 겹쳐지는 형태로 할 수도 있고, 저위측 전위 공급선(VSa)의 일부만이 시일재(70)와 겹쳐지는 형태로 할 수도 있다. 요컨대, 전위 공급선은, 영역(Y) 내에서 제1 기판(20)의 주연을 따라 연재함과 함께 적어도 그 일부가 시일재(70)와 겹쳐지는 형태이면 좋다.
(3) 변형예 3
전술의 각 실시 형태에 있어서는, 도2 에 나타내는 바와 같이, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 각각 별층(別層)으로 형성되지만, 예를 들면 도7 에 나타내는 바와 같이, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)이 동층으로 형성되는 형태로 할 수도 있다. 도7 에 있어서는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은 도2 에 나타내는 트랜지스터(Tr)의 드레인 전극(111) 및 소스 전극(112)과 동층으로 형성된다. 또한, 이것에 한정하지 않고, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은 도2 에 나타내 는 트랜지스터(Tr)의 게이트 전극(13)과 동층으로 형성되어도 좋다.
도7 에 나타내는 바와 같이, 주사선 구동 회로(40A)는, 각각이 주사 신호를 출력하는 복수의 단위 회로(U)(래치 회로)로 구성된다. 하나의 단위 회로(U)는 복수의 트랜지스터(Tr)로 구성된다. 도7 에 나타내는 바와 같이, 고위측 전위 공급선(VHa)(메인 버스)으로부터 분기한 복수의 가지 버스(Bh)가 각 단위 회로(U)에 접속된다. 도7 에 나타내는 바와 같이, 고위측 전위 공급선(VHa)은, 가지 버스(Bh)에 비하여 충분히 굵다. 마찬가지로, 저위측 전위 공급선(VSa)(메인 버스)으로부터 분기한 복수의 가지 버스(Bs)가 각 단위 회로(U)에 접속된다.
도7 에 나타내는 구성에 있어서는, 복수의 가지 버스(Bs)는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)과 별층으로 형성된다. 도7 에 나타내는 바와 같이, 가지 버스(Bs)는, 콘택트홀(CH2)을 통하여 저위측 전위 공급선(VSa)과 접속되고, 고위측 전위 공급선(VHa)에 걸쳐 단위 회로(U)로 연장된다.
이에 대하여, 전술의 각 실시 형태와 같이, 고위측 전위 공급선(VHa)과 저위측 전위 공급선(VSa)이 별층으로 형성되는 구성에 의하면, 전위 공급선과 가지 버스(B)를 콘택트홀(CH2)을 통하여 접속할 필요가 없기 때문에, 도7 의 구성에 비하여 전위 공급선과 가지 버스(B)와의 도통의 확실성이 향상된다는 이점이 있다.
(4) 변형예 4
전술의 각 실시 형태에 있어서는, 발광층(220)으로부터 방사된 빛은 화소 전극(210)이나 제1 기판(20)을 통과하여 외부로 출사하는 형태이지만, 이것에 한정하지 않고, 발광층(220)으로부터 방사된 빛이 대향 전극(230)이나 제2 기판(30)을 통 과하여 외부로 출사하는 형태로 할 수도 있다. 이 경우, 대향 전극(230)은 광투과성의 도전성 재료로 형성되고, 제2 기판(30) 중 제1 기판(20)과의 대향면에는, 각 OLED 소자(200)에 대응하는 컬러 필터나 각 컬러 필터의 간극을 차광하는 차광층이 형성된다(톱 이미션(top emission)).
(5) 변형예 5
전술의 각 실시 형태에서는, 영역(Y)에 있어서, 제2 평탄화층(F2)이 고위측 전위 공급선(VHa)의 일부와 겹쳐짐과 함께, 시일재(70)가 저위측 전위 공급선(VSa)의 일부와 겹쳐지는 형태이지만, 이것에 한정하지 않고, 영역(Y)에 있어서 제2 평탄화층(F2)만이 전위 공급선의 적어도 일부와 겹쳐지는 형태로 할 수도 있다. 예를 들면, 영역(Y)에 있어서, 제2 평탄화층(F2)은 고위측 전위 공급선(VHa)의 일부와 겹쳐지고, 시일재(70)는 저위측 전위 공급선(VSa)과 겹쳐지지 않는 형태로 할 수 있다. 또한, 영역(Y)에 있어서, 시일재(70)만이 전위 공급선의 적어도 일부와 겹쳐지는 형태로 할 수도 있다. 예를 들면, 영역(Y)에 있어서, 제2 평탄화층(F2)은 고위측 전위 공급선(VHa)과 겹쳐지지 않고, 시일재(70)는 저위측 전위 공급선(VSa)의 일부와 겹쳐지는 형태로 할 수 있다. 단, 전술의 각 실시 형태와 같이, 영역(Y)에 있어서, 제2 평탄화층(F2)이 고위측 전위 공급선(VHa)의 일부와 겹쳐짐과 함께 시일재(70)가 저위측 전위 공급선(VSa)의 일부와 겹쳐지는 형태에 의하면, 영역(Y)에 있어서 제2 평탄화층(F2)만이 전위 공급선의 일부와 겹쳐지는 형태 또는 시일재(70)만이 전위 공급선의 일부와 겹쳐지는 형태에 비하여 액자 테두리 부분을 보다 협소화할 수 있다는 이점이 있다.
(6) 변형예 6
제2 실시 형태에 있어서는, 대향 전극(230) 중 영역(Y)으로 연재하는 부분은, 절연층(Fa)을 통하여 고위측 전위 공급선(VHa)의 일부와 겹쳐지지만, 이것에 한정하지 않고, 대향 전극(230) 중 영역(Y)으로 연재하는 부분이 절연층(Fa)을 통하여 저위측 전위 공급선(VSa)의 일부와 겹쳐지는 형태여도 좋다. 요컨대, 전기 광학 소자(200)를 구성하는 한쪽의 전극이 각 화소 회로(P)에 있어서의 복수의 전기 광학 소자(200)에 걸쳐 연속됨과 함께 영역(Y)으로 연재하고, 절연층(Fa)을 통하여 전위 공급선의 적어도 일부와 겹쳐지는 형태이면 좋다.
(7) 변형예 7
전술의 각 실시 형태에 있어서는, 복수의 전기 광학 소자(200)를 구동하는 구동 회로의 예로서 주사선 구동 회로(40) 및 데이터선 구동 회로(50)를 들어 설명했지만, 이것에 한정하지 않고, 예를 들면 정전기 보호 회로여도 좋다. 요컨대, 복수의 트랜지스터(Tr)로 구성되어 복수의 전기 광학 소자의 구동에 이용되는 회로이면 좋다.
(8) 변형예 8
전술의 각 실시 형태에 있어서는, 전기 광학 소자(200)의 일 예로서, OLED 소자를 다루었지만, 이것에 한정하지 않고, 무기 발광 다이오드나 LED(Light Emitting　Diode)여도 좋다.
(9) 변형예 9
전술의 각 실시 형태에 있어서는, 구동 트랜지스터(Rd)의 전극을 덮는 제2 절연층(Fa2)은, 영역(Z) 및 영역(Y)에 걸쳐 형성되어 있지만, 도8 에 나타내는 바와 같이, 제2 절연층(Fa2)은, 제1 평탄화층(F1)과 동일하게, 영역(Z) 내에만 형성되는 구성을 채용할 수도 있다. 이 구성에 있어서, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 제1 기판(20) 상에 있어서 제1 평탄화층(F1) 및 제2 절연층(Fa2)이 형성된 영역(Z)의 외측의 영역(Y)에 배치되고, 고위측 전위 공급선(VHa)의 일부가 제2 평탄화층(F2)과 겹쳐진다. 또한, 도8 에 있어서, 영역(Y) 내에 배치된 시일재(70)는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 일부와 겹쳐진다.
또한, 제2 절연층(Fa2)이 영역(Z) 내에만 형성되는 한편, 제1 평탄화층(F1)은 영역(Z) 및 영역(Y)에 걸쳐 형성된다는 구성을 채용할 수도 있다. 이 구성에 있어서, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)은, 제1 기판(20) 상에 있어서 제2 절연층(Fa2)이 형성된 영역(Z)의 외측의 영역(Y)에 배치되고, 그 적어도 일부가 제2 평탄화층(F2)과 겹쳐진다. 그리고, 도8 의 구성과 동일하게, 시일재(70)는, 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 적어도 일부와 겹쳐진다.
요컨대, 전위 공급선은, 구동 트랜지스터(Rd)와 대향 전극(230)과의 사이에 형성된 절연막(제1 평탄화층(F1), 제2 절연층(Fa2))이 형성된 영역(Z)의 외측의 영역(Y) 내에서 제1 기판(20)의 주연을 따라 연재함과 함께, 그 적어도 일부가 제2 평탄화층(F2) 또는 시일재(70)와 겹쳐지는 형태이면 좋다.
또한, 제2 실시 형태와 동일하게, 각 화소 회로(P)에 걸쳐 연속하는 대향 전 극(230)이 영역(Y)으로 연재하고, 제1 절연층(Fa1)을 통하여 고위측 전위 공급선(VHa) 및 저위측 전위 공급선(VSa)의 적어도 일부와 겹쳐지는 형태로 할 수도 있다.
<E：응용예>
다음으로, 본 발명에 따른 전기 광학 장치(10)를 이용한 전자 기기에 대하여 설명한다. 도9 는, 이상에 설명한 어느 하나의 형태에 따른 전기 광학 장치(10)를 표시 장치로서 채용한 모바일형의 퍼스널 컴퓨터의 구성을 나타내는 사시도이다. 퍼스널 컴퓨터(2000)는, 표시 장치로서의 전기 광학 장치(10)와 본체부(2010)를 구비한다. 본체부(2010)에는, 전원 스위치(2001) 및 키보드(2002)가 형성되어 있다. 이 전기 광학 장치(10)는 전기 광학 소자에 OLED 소자를 사용하고 있기 때문에, 시야각이 넓고 보기 쉬운 화면을 표시할 수 있다.
도10 에, 실시 형태에 따른 전기 광학 장치(10)를 적용한 휴대 전화기의 구성을 나타낸다. 휴대 전화기(3000)는, 복수의 조작 버튼(3001) 및 스크롤 버튼(3002) 그리고 표시 장치로서의 발광 장치(10)를 구비한다. 스크롤 버튼(3002)을 조작함으로써, 전기 광학 장치(10)에 표시되는 화면이 스크롤된다.
도11 에, 실시 형태에 따른 전기 광학 장치(10)를 적용한 휴대 정보 단말(PDA: Personal Digital Assistants)의 구성을 나타낸다. 정보 휴대 단말(4000)은, 복수의 조작 버튼(4001) 및 전원 스위치(4002) 그리고 표시 장치로서의 발광 장치(10)를 구비한다. 전원 스위치(4002)를 조작하면, 주소록이나 스케줄 북과 같은 각종의 정보가 전기 광학 장치(D)에 표시된다.
또한, 본 발명에 따른 전기 광학 장치가 적용되는 전자 기기로서는, 도9 내지 도11 에 나타낸 것 외에, 디지털 스틸 카메라, 텔레비전, 비디오 카메라, 차량용 내비게이션 장치, 페이저(pager), 전자 수첩, 전자 페이퍼, 전자식 탁상 계산기, 워드 프로세서, 워크스테이션, TV 전화, POS 단말, 프린터, 스캐너, 복사기, 비디오 플레이어, 터치 패널을 구비한 기기 등을 들 수 있다. 또한, 본 발명에 따른 전기 광학 장치의 용도는 화상의 표시에 한정되지 않는다. 예를 들면, 광기입형의 프린터나 전자 복사기와 같은 화상 형성 장치에 있어서는, 용지 등의 기록재에 형성되어야 할 화상에 따라 감광체를 노광하는 기입 헤드가 사용되지만, 이런 종류의 기입 헤드로서도 본 발명의 전기 광학 장치는 이용된다. 본 발명에서 말하는 전자 회로란, 각 실시 형태와 같이 표시 장치의 화소를 구성하는 화소 회로 외에, 화상 형성 장치에 있어서의 노광의 단위가 되는 회로도 포함하는 개념이다.
도1 은 본 발명의 제1 실시 형태에 따른 전기 광학 장치의 평면도이다.
도2 는 동(同) 실시 형태에 따른 전기 광학 장치의 단면도이다.
도3 은 도2 의 단면도를 개략적으로 나타낸 도면이다.
도4 는 대비예에 따른 전기 광학 장치의 단면도이다.
도5 는 제2 실시 형태에 따른 전기 광학 장치의 단면도이다.
도6 은 제3 실시 형태에 따른 전기 광학 장치의 평면도이다.
도7 은 변형예에 따른 전위 공급선과 구동용 회로와의 접속 형태를 나타내는 도면이다.
도8 은 변형예에 따른 전기 광학 장치의 단면도이다.
도9 는 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
도10 은 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
도11 은 본 발명에 따른 전자 기기의 구체적인 형태를 나타내는 사시도이다.
(도면의 주요 부분에 대한 부호의 설명)
10 : 전기 광학 장치
12, 14, 16 : 주연(periphery)
20 : 제1 기판
30 : 제2 기판
40A, 40B : 주사선 구동 회로
50 : 데이터선 구동 회로
200 : 전기 광학 소자
210 : 제1 전극
220 : 발광층
230 : 제2 전극
F1 : 제1 평탄화층
F2 : 제2 평탄화층
Fa : 절연층
GS : 가스 배리어층
S1, S2 : 측면
Tr : 트랜지스터
VHa, VHb, VHc : 고위측 전위 공급선
VSa, VSb, VSc : 저위측 전위 공급선
Y : 영역
Z : 영역

Claims (7)

  1. 복수의 주사선과,
    복수의 데이터선과,
    상기 복수의 주사선과 상기 복수의 데이터선과의 각각의 교차에 대응하여 배치된 복수의 화소와,
    상기 복수의 주사선 또는 상기 복수의 데이터선의 적어도 한쪽에 신호를 공급하는 구동 회로와,
    상기 구동 회로에 전위를 공급하는 전위 공급선이 기판 상에 형성되고,
    상기 복수의 화소의 각각은,
    화소 전극과, 상기 화소 전극에서 보아 상기 기판과는 반대측에 배치되는 대향 전극과, 상기 화소 전극과 상기 대향 전극과의 사이에 개재하는 발광층을 포함하는 전기 광학 소자와,
    상기 화소 전극에 전기적으로 접속된 구동 트랜지스터를 구비하는 전기 광학 장치로서,
    상기 구동 트랜지스터와 상기 대향 전극과의 사이에 형성되는 절연막과,
    상기 대향 전극을 덮는 평탄화층을 구비하고,
    상기 전위 공급선은, 상기 기판 상의 영역 중, 상기 절연막이 형성된 제1 영역의 외측의 제2 영역 내에서 상기 기판의 주연(periphery)을 따라 연재(extend)하고,
    상기 평탄화층은, 상기 절연막을 덮음과 함께 상기 제2 영역에서 상기 전위 공급선의 적어도 일부와 겹쳐지는 것을 특징으로 하는 전기 광학 장치.
  2. 제1항에 있어서,
    상기 평탄화층을 덮는 가스 배리어층을 추가로 구비하고,
    상기 평탄화층에 있어서의 측면의 상기 기판에 대한 경사 각도는, 상기 절연막에 있어서의 측면의 상기 기판에 대한 경사 각도보다도 작은 것을 특징으로 하는 전기 광학 장치.
  3. 복수의 주사선과,
    복수의 데이터선과,
    상기 복수의 주사선과 상기 복수의 데이터선과의 각각의 교차에 대응하여 배치된 복수의 화소와,
    상기 복수의 주사선 또는 상기 복수의 데이터선의 적어도 한쪽에 신호를 공급하는 구동 회로와,
    상기 구동 회로에 전위를 공급하는 전위 공급선이 기판 상에 형성되고,
    상기 복수의 화소의 각각은,
    화소 전극과, 상기 화소 전극에서 보아 상기 기판과는 반대측에 배치된 대향 전극과, 상기 화소 전극과 상기 대향 전극과의 사이에 개재하는 발광층을 포함하는 전기 광학 소자와,
    상기 화소 전극에 전기적으로 접속된 구동 트랜지스터를 구비하는 전기 광학 장치로서,
    상기 구동 트랜지스터와 상기 대향 전극과의 사이에 형성되는 절연막과,
    상기 기판 상의 영역 중, 상기 절연막이 형성된 제1 영역의 외측의 제2 영역에 배치된 시일재와,
    상기 시일재를 통하여 상기 기판에 접합된 제2 기판을 구비하고,
    상기 전위 공급선은, 상기 제2 영역 내에서 상기 기판의 주연을 따라 연재함과 함께, 적어도 그 일부가 상기 시일재와 겹쳐지는 것을 특징으로 하는 전기 광학 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 대향 전극은, 상기 복수의 화소에 걸쳐 연속됨과 함께 상기 제2 영역으로 연재하고, 상기 전위 공급선을 덮는 절연층을 통하여, 상기 전위 공급선의 적어도 일부와 겹쳐지는 것을 특징으로 하는 전기 광학 장치.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 화소 전극은, 상기 구동 트랜지스터에서 보아 상기 기판과는 반대측에 배치되고,
    상기 절연막은, 상기 화소 전극과 상기 대향 전극과의 사이에 형성됨과 함께 상기 각 화소 전극을 구분하는 것을 특징으로 하는 전기 광학 장치.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 화소 전극은, 상기 구동 트랜지스터에서 보아 상기 기판과는 반대측에 배치되고,
    상기 절연막은, 상기 트랜지스터와 상기 화소 전극과의 사이에 형성되는 것을 특징으로 하는 전기 광학 장치.
  7. 제1항 내지 제6항 중 어느 한 항에 기재된 전기 광학 장치를 구비한 전자 기기.
KR1020080136541A 2008-01-09 2008-12-30 전기 광학 장치 및 전자 기기 Withdrawn KR20090076790A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008002304 2008-01-09
JPJP-P-2008-002304 2008-01-09
JP2008284704A JP5163430B2 (ja) 2008-01-09 2008-11-05 電気光学装置および電子機器
JPJP-P-2008-284704 2008-11-05

Publications (1)

Publication Number Publication Date
KR20090076790A true KR20090076790A (ko) 2009-07-13

Family

ID=40844324

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080136541A Withdrawn KR20090076790A (ko) 2008-01-09 2008-12-30 전기 광학 장치 및 전자 기기

Country Status (2)

Country Link
US (1) US7808690B2 (ko)
KR (1) KR20090076790A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265432A (zh) * 2019-04-11 2019-09-20 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5139519B2 (ja) * 2009-09-01 2013-02-06 株式会社東芝 半導体発光素子及び半導体発光装置
US8982058B2 (en) * 2009-09-30 2015-03-17 Apple Inc. Touch screen border regions
JP5611811B2 (ja) * 2009-12-31 2014-10-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． バリア・フィルム複合体及びこれを含む表示装置
JP5290268B2 (ja) 2009-12-31 2013-09-18 三星ディスプレイ株式會社 バリア・フィルム複合体、これを含む表示装置、バリア・フィルム複合体の製造方法、及びこれを含む表示装置の製造方法
JP5611812B2 (ja) * 2009-12-31 2014-10-22 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． バリア・フィルム複合体、これを含む表示装置及び表示装置の製造方法
KR101923173B1 (ko) * 2012-02-14 2018-11-29 삼성디스플레이 주식회사 유기 발광 표시 장치
CN105405865A (zh) * 2015-12-31 2016-03-16 昆山工研院新型平板显示技术中心有限公司 Amoled显示屏及像素排列方法
CN106653817B (zh) * 2017-01-19 2019-07-02 深圳市华星光电技术有限公司 透明oled显示面板
CN110911430A (zh) * 2018-09-14 2020-03-24 夏普株式会社 有源矩阵基板、以及具备该有源矩阵基板的拍摄面板
US11922887B1 (en) 2020-08-28 2024-03-05 Apple Inc. Displays with reduced data line crosstalk

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08114817A (ja) 1994-10-14 1996-05-07 Toshiba Corp 液晶表示装置
JP2003142262A (ja) * 2001-11-06 2003-05-16 Seiko Epson Corp 電気光学装置、膜状部材、積層膜、低屈折率膜、多層積層膜、電子機器
JP4479381B2 (ja) 2003-09-24 2010-06-09 セイコーエプソン株式会社 電気光学装置、電気光学装置の製造方法、及び電子機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265432A (zh) * 2019-04-11 2019-09-20 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN110265432B (zh) * 2019-04-11 2022-06-07 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
US11538892B2 (en) 2019-04-11 2022-12-27 Boe Technology Group Co., Ltd. Display panel having circuits on opposing sides of insulating substrate connected by tapered through hole and pad, manufacturing method thereof, and display device

Also Published As

Publication number Publication date
US7808690B2 (en) 2010-10-05
US20090174924A1 (en) 2009-07-09

Similar Documents

Publication Publication Date Title
KR20090076790A (ko) 전기 광학 장치 및 전자 기기
JP5163430B2 (ja) 電気光学装置および電子機器
JP4661557B2 (ja) 発光装置および電子機器
JP5017851B2 (ja) 発光装置および電子機器
JP4702136B2 (ja) 発光装置および電子機器
JP4736757B2 (ja) 発光装置および電子機器
US7855387B2 (en) Light-emitting device and electronic apparatus
KR20080074739A (ko) 발광 장치 및 전자 기기
JP2007157470A (ja) 発光装置および電子機器
JP5533946B2 (ja) 発光装置および電子機器
JP4984439B2 (ja) 発光装置およびその製造方法
JP5429027B2 (ja) 発光装置および電子機器
JP5761308B2 (ja) 発光装置および電子機器
CN118055651A (zh) 电致发光显示装置
JP2007148219A (ja) 発光装置および電子機器
JP2010160526A (ja) 発光装置および電子機器
JP5979272B2 (ja) 発光装置および電子機器
JP5035455B2 (ja) 発光装置および電子機器
CN118251064A (zh) 显示装置
JP2007165748A (ja) 発光装置およびその製造方法、ならびに、表示装置および画像形成装置
CN117915708A (zh) 显示装置

Legal Events

Date Code Title Description
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PC1203 Withdrawal of no request for examination

St.27 status event code: N-1-6-B10-B12-nap-PC1203

WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid
R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000

P22-X000 Classification modified

St.27 status event code: A-2-2-P10-P22-nap-X000