KR20090077952A - 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법 - Google Patents

정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법 Download PDF

Info

Publication number
KR20090077952A
KR20090077952A KR1020097009830A KR20097009830A KR20090077952A KR 20090077952 A KR20090077952 A KR 20090077952A KR 1020097009830 A KR1020097009830 A KR 1020097009830A KR 20097009830 A KR20097009830 A KR 20097009830A KR 20090077952 A KR20090077952 A KR 20090077952A
Authority
KR
South Korea
Prior art keywords
processor
power
output voltage
voltage
power system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020097009830A
Other languages
English (en)
Other versions
KR101159403B1 (ko
Inventor
로버트 월터 주니어 베리
찰스 레이 존스
크리스토퍼 쿠르츠
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20090077952A publication Critical patent/KR20090077952A/ko
Application granted granted Critical
Publication of KR101159403B1 publication Critical patent/KR101159403B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/329—Power saving characterised by the action undertaken by task scheduling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867—Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3869—Implementation aspects, e.g. pipeline latches; pipeline synchronisation and clocking
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3885—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units
    • G06F9/3889—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute
    • G06F9/3891—Concurrent instruction execution, e.g. pipeline or look ahead using a plurality of independent parallel functional units controlled by multiple instructions, e.g. MIMD, decoupled access or execute organised in groups of units sharing resources, e.g. clusters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Sources (AREA)

Abstract

프로세서에 전력을 공급하기 위해서, 전력 시스템이 다중-코어 프로세서에 연결된다. 프로세서가 전력 시스템으로부터 소비하는 전력이 미리 정해진 임계 전력을 초과하는 경우, 전력 시스템은 프로세서의 적어도 하나의 코어를 조절한다. 전력 조절을 제공하기 위해서, 전력 시스템은 특정 코어에 의한 명령어 발행 속도를 줄이거나, 특정 코어를 클록 게이팅할 수 있다. 전력 시스템은 프로세서 회로가 전력 시스템으로부터 수신하는 실제 출력 전압과 예상 출력 전압과 비교하여, 시간의 경과에 따른 불일치에 대해 동적으로 응답하고, 이러한 불일치를 정정한다.
Figure P1020097009830
전압 조절, 정보 처리 시스템

Description

정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법{METHOD AND APPARATUS FOR POWER THROTTLING A PROCESSOR IN AN INFORMATION HANDLING SYSTEM}
본 명세서의 개시 내용은 일반적으로 프로세서 전력 시스템에 관한 것으로, 보다 구체적으로는 프로세서 시스템이 미리 정해진 작동 파라미터를 초과하는 것을 방지하기 위해 조절(throttling) 기술을 사용하는 프로세서 전력 시스템에 관한 것이다.
현재의 정보 처리 시스템은 전형적으로 상당한 양의 열을 생성하는 프로세서를 사용한다. 프로세서의 온도를 감지하는 열 조절 기술이 존재한다. 프로세서의 온도가 미리 정해진 임계값을 초과하면, 시스템은 프로세서의 클록 속도를 조절하거나 감소시켜, 프로세서의 온도를 낮춘다. 이러한 방식으로, 시스템은 바람직하지 않은 과열을 방지한다. 프로세서의 온도를 줄이기 위해서, 선택적으로 시스템은 클록 게이팅(clock gating), 즉 프로세서의 클록을 정지하는 것을 사용할 수 있다.
전력 소비량은, 현재, 프로세서 전력 시스템의 설계를 제한하는 요인이다. 시스템 설계자는 전형적으로 프로세서가 소비할 수 있는 미리 정해진 최대 전력 한 도까지 공급하도록 프로세서 전력 시스템을 설계한다. 프로세서를 제조하는 과정에서, 제조자는 샘플 작업량에서 작동하는 프로세서 전력이 최대 전력 한도를 초과하는지를 결정하는 테스트를 할 수 있다. 제조자는 샘플 작업량에서 작동하는 동안 최대 전력 한도를 초과하는 프로세서를 불량품으로 버릴 수 있다. 불행히도, 실제 소프트웨어 애플리케이션을 사용하는 실제 작업량은 샘플 작업량 전력 한도를 초과할 가능성이 있다. 이러한 상황을 해결하기 위해, 시스템은 인위적인 최대 전력 작업량 한도를 사용할 수 있다. 그러나, 이러한 인위적인 최대 전력 작업량 한도를 사용하는 것은 프로세서 수율을 감소시키거나, 시스템이 프로세서에 보다 많은 전력을 공급하도록 요구할 수 있다. 이러한 접근법 양자 모두는 바람직하지않게 시스템 비용을 증가시킨다.
현재의 정보 처리 시스템(Information Handling Systems; IHSs)은 종종 전압 조정기 모듈(Voltage Regulator Module; VRM)을 사용하여, 전력원이 IHS의 프로세서에 공급하는 전압 또는 전력을 제어한다. VRM은 전형적으로 VRM의 출력 전압을 제어하는 전압 식별(VID) 레지스터를 포함한다. VRM은 VID 레지스터에 저장된 VID 값에 따라 출력 전압을 프로세서에 공급한다. 이러한 방식으로, 동일한 VRM 모델이 다양한 전압 수요를 가지는 다중 프로세서에 공급할 수 있다. 불행하게도, 프로세서 및 전력 시스템과 같은 IHS 컴포넌트의 값이나 속성은 다양할 수 있으며, 시간의 경과에 따라 달라질 수 있다. IHS 제조자가 IHS를 만들 때, VRM이 특정의 바람직한 전압을 출력하도록 지시하는 VID 값은 향후에는 적절한 공급 전압이 아닐 수도 있다. 이는 시간의 경과에 따라 값이 변경되는 컴포넌트의 경향 때문이다.
상기 문제점을 해결하는 방법 및 장치가 요청된다.
따라서, 하나의 실시예에 있어서, 반도체 기판상의 프로세서 회로를 포함하는 프로세서에 전력을 공급하는 방법이 설명된다. 이러한 방법은 전력 시스템이 프로세서에 전력을 공급하는 단계를 포함하는데, 프로세서 회로는 복수의 코어를 포함한다. 이러한 방법은 프로세서가 전력 시스템으로부터 소비하는 전력이 미리 정해진 임계 전력을 초과하는 경우, 전력 시스템이 적어도 하나의 프로세서 코어에서 조절하여 프로세서를 전력 조절 모드로 위치시키는 단계를 포함한다. 이러한 방법은 프로세서의 프로세서 회로가 전력 시스템으로부터 수신하는 실제 출력 전압을 전력 시스템이 결정하는 단계도 포함한다. 이러한 방법은 실제 출력 전압과 전력 시스템의 예상 출력 전압 간의 검출된 차이에 대한 응답으로 전력 시스템이 시간의 경과에 따라 동적으로 실제 출력 전압을 변경하는 단계를 더 포함한다.
다른 실시예에 있어서, 프로세서 및 전력 시스템을 포함하는 프로세서 시스템이 설명된다. 이러한 프로세서는 반도체 기판상에 위치한 복수의 프로세서 코어를 가지는 프로세서 회로를 포함한다. 전력 시스템은 프로세서에 연결되어 프로세서에 전력을 공급한다. 프로세서가 미리 정해진 임계 전력보다 많이 소비하는 경우, 전력 시스템은 프로세서의 적어도 하나의 코어를 조절하여 프로세서를 전력 조절 모드로 위치시키는 전력제어기를 포함한다. 전력 시스템은 프로세서 회로 및 전력 제어기에 연결되는 센서도 포함한다. 센서는 전력 시스템으로부터 프로세서 회로가 수신하는 실제 출력 전압을 감지한다. 전력 시스템은 전력 제어기 및 프로세서에 연결되는 전압 조정기도 포함한다. 전압 조절기는 전력 제어기가 검출한 실제 출력 전압 및 전압 조정기의 예상 출력 전압 간의 차이에 대한 응답으로 전압 제어기의 제어하에서 시간의 경과에 따라 동적으로 실제 출력 전압을 변경한다.
첨부 도면은 본 발명의 설명적인 실시예만을 도시하는 것이므로, 본 발명의 범위를 제한하지 않으며, 본 발명의 개념은 기타 동일한 효과를 가지는 실시예에 미친다.
도 1은 설명하는 프로세서 시스템의 블록도.
도 2는 설명하는 프로세서 시스템이 최대 전력 모드 및 조절 모드에서 작동하는 방법을 도시하는 순서도.
도 3은 설명하는 프로세서가 동적 전압 정정 모드에서 작동하는 방법을 도시하는 순서도.
도 4는 설명하는 프로세서 시스템의 대표적인 로드 라인.
도 5는 일반적인 반도체 다이 상에서의 프로세서 및 전력 제어기 양자를 모두 포함하는, 설명하는 프로세서 시스템의 다른 실시예의 블록도.
도 6은 설명하는 프로세서 시스템을 사용하는 정보 처리 시스템(Information Handling System; IHS).
도 1은 전력 시스템(110)에 연결되는 프로세서(105)를 포함하는 프로세서 시스템(100)의 블록도를 도시한다. 전력 시스템(110)은 전력을 프로세서(105)에 공 급하는 전압 조정기 모듈(VRM; 115)을 포함한다. 전력 시스템(110)은 프로세서(105) 및 VRM(115) 양자 모두에 연결되는 전력 제어기(120)도 포함한다. 하나의 실시예에 있어서, 전력 제어기(120)는 프로세서(105)보다 다양한 명령어 집합을 실행하는 마이크로콘트롤러이다. 이러한 방식으로, 전력 제어기(120)는 프로세서(105)와 독립적으로 동작할 수 있다. VRM(115)은 전력 제어기(120)의 제어하에서 프로세서(105)에 전력을 공급한다. 하나의 실시예에 있어서, VRM(115)은 전력 콘덕터(125)를 통해서 프로세서 전력 입력(105A)에 다중 위상 전력을 공급한다.
프로세서(105)는 다중 프로세서 코어 1, 2, ...N(N은 프로세서 코어의 총 수)과 같은 프로세서 회로를 포함한다. 각각의 프로세서 코어는 각각의 명령어 파이프라인(도시되지 않음)을 포함한다. 각각의 프로세서 코어는 코어의 파이프라인의 명령어의 디스패치 속도를 제어하는 디스패치 제어 회로를 포함할 수도 있다. 예를 들어, 프로세서 코어 1은 디스패치 제어 회로 1D을 포함하고, 프로세서 코어2는 디스패치 회로 2D를 포함하고, 프로세서 코어 N은 디스패치 제어 회로 ND를 포함하는 등이다. 프로세서 코어 1, 2, ...N은 제어 버스(130)를 통해서 전력 제어기(120)에 연결되어, 전력 제어기(120)가 각각의 프로세서 코어의 명령어 디스패치 속도를 제어할 수 있도록 한다. 보다 구체적으로, 각각의 디스패치 제어 회로 1D, 2D, ...ND는 제어 버스(130)를 통해서 전력 제어기(120)에 연결된다. 전력 제어기(120)는 프로세서(105)가 소비하는 순간 전력을 결정하고, 이러한 전력이 미리 정해진 임계 전력 레벨을 초과하는 경우, 전력 제어기(120)는 하나 이상의 디스패치 제어 회로 1D, 2D, ...ND에게 명령해서, 그 각각의 프로세서 코어 1, 2, ...N이 실행 명령어를 디스패칭하는 속도를 줄이거나 조절하도록 할 수 있다. 이러한 방식으로 백(back) 디스패치 속도를 조절하는 것은 조절된 프로세서 코어가 소비하는 전력을 줄이고, 따라서 프로세서(105)가 소비하는 전체 전력을 줄일 수 있다. 이러한 방식으로 디스패치 속도를 조절하는 것은 디스패치 제어 회로에 의해 디스패치 속도를 줄이는 것뿐만 아니라, 디스패치 제어 회로에 의해서 각각의 프로세서 코어가 얼마간의 시간 동안 명령어의 실행을 멈추게 하는 클록 게이팅을 포함한다.
프로세서(105)는 프로세서(105)로서 동일한 반도체 다이(die) 또는 기판(140) 상의 온도 센서(135)를 포함한다. A/D 변환기(145)는 온도 센서(135) 및 전력 제어 온도 입력(120A) 사이에 연결되어, 지속적으로 전력 제어기(120)에게 프로세서(105)의 현재 온도를 알린다.
프로세서(105)는 감지 전력(V SENSE)을 공급하는 전압 감지 출력(105B)을 포함하는데, 이는 VRM(115)이 프로세서(105)에 공급하는 전력의 결과로서 프로세서(105)의 내부 회로가 인식하는 공급 전압에 대응한다. 즉, V SENSE는 VRM(115)의 공급과 프로세서(105) 사이의 어카운트(account) IR 전압 강하를 고려하여 다이 레벨에서 프로세서(105)의 내부 회로가 인식하는 전압이다. 프로세서(105)의 전압 감지 출력(105B)은 VRM(115)에 연결되어, VRM(115)에게 프로세서(105)가 인식하는 현재 내부 공급 전압, 즉 V SENSE 전압에 대해 알려준다. 캐패시터(150)는 전압 감지 출력(105B)과 그라운드 사이에 연결된다. A/D 변환기(155)는 전압 감지 출력(105B)과 전력 제어기 전압 입력(120B) 사이에 연결되어, 전력 제어기(120)에게 프로세서(105)가 현재 표시하는 순간 내부 공급 전력, V SENSE에 대해 알려준다.
VRM(115)은 전류 감지기(160) 및 A/D 변환기(165)를 통해 전력 제어기(120)의 전류 입력(120C)에 연결되는 전류 출력(115A)을 포함한다. 이러한 방식으로, A/D 변환기(165)는 전력 제어기(120)에게 프로세서(105)가 전력 컨덕터(125)를 통해 VRM(115)로부터 끌어오는 순간 전류를 지속적으로 알려준다.
따라서, A/D 변환기(145, 155, 165)는 전력 제어기 입력(120A, 120B, 120C)에 프로세서 다이 온도 정보, 프로세서 전압 정보 및 프로세서 전류 정보를 각각 지속적으로 공급한다. 이러한 온도 정보, 전압 정보, 전류 정보는 시간의 경과에 따라 변경될 수 있다. 전력 제어기(120)는, 시간에 따라 다른 지점에서의 전류 정보와 전압 정보를 곱함으로써, 프로세서(105)에 의해서 VRM(115)으로부터 이끈 순간 전력을 동적으로 결정한다. 하나의 실시예에 있어서, 그 시점은 정기적이다. 다른 실시예에 있어서, 그 시점은 비정기적이거나 비주기적이다. 전력 프로세서(105)가 미리 정해진 전력 레벨을 초과하여 소비한다고 전력 제어기(120)가 결정하는 경우, 전력 제어기(120)는 전력 소비량을 줄이기 위해서 여러 가지 다양한 동작을 취할 수 있다. 하나의 실시예에 있어서, 전력 제어기(120)는 하나 이상의 코어에게 각각의 파이프라인에서의 명령어의 실행을 늦추도록 명령할 수 있다. 예를 들어, 전력 제어기(120)는 프로세서 코어 1의 디스패치 제어 회로 1D에게 명령어 디스패치의 속도를 줄이라는 제어 신호를 보낼 수 있다. 전력 제어기(120)가 프로세서(105)에 의해서 끌려온 전력이 여전히 미리 정해진 전력 임계치를 초과한다고 결정하는 경우, 전력 제어기(120)는 다른 프로세서 코어, 예를 들어 프로세서 코어 2에게 명령어 디스패치 속도를 줄이라고 명령할 수 있다. 전력 제어기(120) 각각 은 프로세서(105)에 의해서 끌려온 전력을 모니터링한다. 프로세서(105)에 의해서 끌려온 전력이 미리 정해진 임계 전력 아래로 떨어지면, 전력 제어기(120)는 각각의 코어들의 디스패치 제어기에게 디스패치 속도를 증가하라고 명령할 수 있다. 프로세서가 미리 정해진 바람직한 전력 레벨을 초과하는 집중적인 프로세서 동작을 일으키는 명령어를 실행하는 경우, 전력 제어기(120)는 이러한 방식으로 프로세서(105)에 의해 끌려온 전력을 관리한다.
다른 실시예에 있어서, 프로세서가 이끈 전력이 미리 정해진 임계값을 초과하는 경우, 전력 제어기(120)는 하나 이상의 프로세서 코어 1, 2, ...N에게 클록 게이팅을 시작할 것을 명령할 수 있다. 예를 들어, 전력 제어기(120)는 디스패치 제어 회로 1D에게 클록 케이팅을 시작하라고 명령하기 위해서, 제어 버스(130)를 통해서 디스패치 제어 회로 1D에게 신호를 보낼 수 있다. 이러한 이벤트에 있어서, 디스패치 제어 회로 1D 클록은 게이팅하거나 프로세서 코어 1의 파이프라인(도시되지 않음)에서의 하나 이상의 단계에 대해 클록 신호를 턴오프한다. 이러한 동작은 프로세서(105)가 끌어오는 전력을 감소시킨다. 프로세서(105)가 끌어온 전력이 여전히 미리 정해진 임계 전력 레벨보다 작지 않은 경우, 전력 제어기(120)는 다른 프로세서 코어가 클록 게이팅을 하도록 명령할 수 있다. 예를 들어, 전력 제어기(120)는 프로세서 코어 2의 디스패치 제어 회로 2D에게 클록 게이팅을 시작하도록 명령할 수 있다. 이러한 실시예에 있어서, 디스패치 제어 회로 2D는 프로세서 코어 2의 파이프라인이 멈추도록 명령어를 발행한다. 이러한 클록 게이팅 동작과 함께, 전력 제어기(120)는 다른 프로세서 코어가 그의 각각의 파이프 라인에 대 해 명령어의 디스패치 속도를 줄이도록 명령할 수도 있으며, 따라서 프로세서(105)가 VRM(115)으로부터 끌어오는 전력을 줄인다. 프로세서(105)가 끌어오는 전력이 미리 정해진 임계 전력 레벨보다 낮은 값으로 되돌아오면, 전력 제어기(120)는 하나 이상의 프로세서 코어에게 클록 게이팅을 멈추거나 각각의 디스패치 속도를 증가하도록 명령할 수 있다.
상기 살펴본 바와 같이 시스템(100)은 전력 조절을 하면서, 시스템(100)은 열적으로 프로세서(105)를 조절할 수도 있다. A/D 변환기(145)는 전력 제어기(120)의 입력(120A)에 반도체 다이(140)의 순간 온도를 지속적으로 제공한다. 프로세서(105)의 온도가 미리 정해진 임계 온도를 초과하는 경우, 전력 제어기(120)는 하나 이상의 프로세서 코어 1, 2, ... N에게 명령어 디스패치 속도 감소 또는 클록 게이팅을 시작하라고 명령할 수 있다. 프로세서(105)가 그 온도가 더 이상 미리 정해진 임계 온도를 초과하지 않도록 충분히 식힌 경우, 전력 제어기(120)는 하나 이상의 프로세서 코어에게 명령어 디스패치 속도 감소 및/또는 클록 게이팅을 멈추라고 명령할 수 있다.
전력 제어기(120)가 전력 조절 또는 온도 조절을 시작하는 경우, 이러한 조절 동작은 프로세서(105)가 정상적인 최고 전력 모드에서 나가서 프로세서(105)가 VRM(115)로부터 보자 적은 전력을 끌어오는 조절 모드로 들어가도록 한다. 전력 제어기(120)가 전력 조절 또는 온도 조절을 시작하지 않는 경우에, 프로세서(105)는 정상적인 최고 전력 모드에서 동작한다. 프로세서(105)는 슬립 상태나 최대 절전 상태와 같은 저전력 상태로 들어갈 수도 있다.
전압 조정기 모듈(VRM; 115)은 전압 식별(Voltage IDentification; VID; 170) 레지스터를 포함하는 조정된 전압 공급이다. VRM(115)은 주 출력(115B)에서 다양한 조정된 DC 공급 전압을 제공한다. VRM(115)의 출력 전압은 VID 레지스터(170)가 저장하는 특정 VID 값에 따라 직접적으로 변경된다. 대표적인 하나의 실시예에 있어서, VID 레지스터(170)는 VRM 출력 전압을 결정하는 5 피트의 VID 값을 저장한다. 특정 애플리케이션에 따라, 5 비트보다 적거나 많은 비트가 VID로서 사용 가능하다. 프로세서 시스템(100)에서, 전력 제어기(120)는 VID 버스(175)에 연결된 출력(120D)을 포함한다. VID 버스(175)는 전력 제어기 출력(120D)을 VRM(115)의 VID 레지스터(170)에 연결한다. 이러한 방식으로, 전력 제어기(120)는 5 비트의 VID 값을 VID 레지스터(170)에 공급하는데, 이는 VRM(115)이 주 출력(115B)에서 생성하는 출력 전압을 제어한다. 전력 제어기(120)로부터의 다양한 VID 값은 VRM 주 출력(115B)에서의 다양한 출력 전압 값이 된다.
하나의 실시예에 있어서, VRM(115)이 프로세서(105)에 공급하는 출력 전압의 정확도를 높이기 위해서, 전력 제어기(120)는 시간의 경과에 따라 VID 버스(175) 상의 VID의 값을 동적으로 조절한다. 전력 제어기(120)가 프로세서(105)가 조절 모드로 들어가도록 하는 경우이거나, 프로세서(105)가 최대 전력 모드에서 작동하는 경우, 양자의 경우 모두에서, 전력 제어기(120)는 VRM(115)이 프로세서(105)에 공급하는 전압을 증가하거나 감소하여, VID가 명령하는 전압에 보다 정확하게 일치시킬 수 있다. 전력 제어기(120)는 A/D(155)로부터 판독한 정확한 전압 및 A/D(160)로부터 판독한 정확한 전류를 액세스할 수 있다. 따라서, 전압 제어 기(120)는 프로세서가 인식하는 VRM(115)의 실제 전압을 정확하게 측정할 수 있고, 측정된 전류 및 로드 라인에 기초하여 VRM(115)의 예상 전압을 결정할 수 있다. 이러한 정보를 바탕으로, 전압 제어기(120)는 VID 버스(175) 상의 VID를 조절하여, 회로 컴포넌트의 경향 및 시간의 경과에 따라 달라지는 결과 전압을 중화(counteract)할 수 있다. 즉, A/D(155)로부터의 실제 전압 정보 및 A/D(165)로부터의 실제 전류 정보로부터, 전력 제어기(120)는 다이 레벨에서 프로세서(105)가 인식하는 실제 전압을 알 수 있고, 프로세서(105)가 소비하는 전력을 또한 알 수 있다. 전력 제어기(120)는 VID 값도 알 수 있는데, VRM의 VID 레지스터(170)에 공급해서 프로세서(105)가 인식하는 실제 전압이 된다. 이러한 VID 값은 VRM(115)이 생산하는 예상 전력에 대응한다. 설계자가 지정한 원래(original) 예상 VRM 출력 전압에 대략적으로 동일하거나, 보다 가깝게 근사시키기 위해서, 전력 제어기(120)는 시간의 경과 따라 VID값을 변경해서, 프로세서(105)가 인식하는 실제 전압을 변경한다.
하나의 접근법에 있어서, 설계자는 VRM(115)에 대한 원래 예상 출력 전압을 지정하고, 전력 제어기(120)가 VID 버스(175) 상에서 생성하는 VID 값을 설정하여, VRM(115)이 원래 예상 출력 전압을 생성하도록 명령한다. 전력 제어기(120)는 A/D 변환기(155)를 사용하여 프로세서(105)가 인식하는 실제 전압을 측정한다. 프로세서(105)가 인식하는 실제 전압은 시간의 경과에 따라 변경될 수 있는데, 회로 컴포넌트의 경향 및 시간의 경과에 따라 달라지는 결과 전압 때문이다. 시간의 경과에 따른 실제 출력 전압의 변경을 보정하기 위해서, 전력 제어기(120)는 VID를 변경해 서, 예상 출력 전압 및 그에 따라 프로세서(105)가 인식하는 실제 출력 전압을 변경한다. 이러한 방식으로, 전력 제어기(120)는 프로세서(105)가 실제로 인식하는 전압이 VID가 명령하는 전압에 보다 근접하게 근사되도록 한다.
대표적인 실시예에 있어서, VRM(115)은 출력(115B)에서의 출력 전압을 생성하는데, 이는 0.8 볼트 내지 1.4 볼트의 전체 범위내에서 변동된다. 대표적인 VRM(115)의 케이스에 있어서, VRM출력 전압이 특정 VID에 의해서 설정되면, 실제 출력 전압은 프로그램된 출력 전압의 플러스/마이너스 20mV의 범위 내에서 정확하다. 0.8 볼트 내지 1.4 볼트의 전체 범위내에서, VID가 변경가능한데, 하나의 케이스에서 12.5mV 단위로 출력 전압을 변경하고나, 다른 케이스에서 6.25mV 단위로 출력 전압을 변경한다. 특정 애플리케이션에 따라 다른 전압 범위 및 다른 전압 단위 크기로도 가능하다. 특정 VID가 VRM에게 생성하라고 명령한 전압이 만들어진 바로 직후에는 전압이 매우 정확할 수 있으나, 프로세서(105)가 내부적으로 인식하는 실제 전압, 즉 VSENSE는, 예를 들어 몇 일, 몇 주, 몇 달 또는 몇 년의 시간의 경과에 따라 달라지고 변경될 수 있다. 여기서 설명하는 방법론은 전력 제어기가 정기적으로나 주기적으로 내부 프로세서 전압을 모니터링하여, 전압이 지나치게 낮은 경우 하나 이상의 전압 단위를 추가하고, 전압이 지나치게 높은 경우, 하나 이상의 전압 단위를 뺄 수 있도록 한다. 이러한 방식으로, 전력 시스템(110)은 시간의 경과에 따른 프로세서 전압의 동적 정정을 제공한다.
도 2는 상기 기술된 제어 방법론의 하나의 실시예를 도시하는 순서도이다. 블록(200)에서 시스템이 초기화될 때, 동작이 시작된다. 보다 구체적으로, 프로세 서(105) 및 전력 제어기(120)는 블록(200)에서 다양한 명령어 집합을 실행하는 각각의 장치를 초기화한다. 전력 제어기(120)는 블록(205)에서 A/D 변환기(155)로부터 순간 전력 V를 판독하고, A/D 변환기(165)로부터 순간 전류 I를 판독한다. 전력 제어기(120)는 블록(210)에서 순간 전류와 순간 전력을 곱해서, 프로세서(105)가 현재 소비하는 순간 전력을 결정한다. 이 시점에서, 프로세서(105)는 전력 조절이나 온도 조절 없는 최대 전력 모드에서 동작한다. 프로세서(105)는 슬립 상태나 최대 절전 상태와 같은 저전력 상태로 동작할 수도 있다.
테스트 블록(215)에서, 전력 제어기(120)는 현재 순간 전력이 미리 정해진 임계 전력 값보다 큰지를 결정하는 테스트를 수행할 수 있다. 예를 들어, 미리 정해진 임계 전력 값이 최대 전력에서 델타 값을 뺀 것(MAX - DELTA)과 같을 수 있다. 최대 전력은 프로세서(105)가 안전하게 작동할 수 있는 가장 높은 전력 레벨을 나타내는 전력 값이다. 델타 값은 조절을 시작하는 트리거 시점을 결정하기 위해 선택가능한 임의의 차이다. 테스트 블록(215)에서, 현재 순간 전력이 미리 정해진 임계 전력 값 보다 크지 않다고 결정하는 경우, 프로세서(105)는 조절 모드로 들어가지 않는다. 또한 이러한 상황에서, 시스템(100)은 도 2의 블록(220)에서, 도 3에 도시된 동적 전력 정정(Dynamic Voltage Correction; DVC) 방법을 수행한다. 도 3은 방법을 수행한 후에, 프로세스 흐름은 도 2의 방법으로 되돌아가서, 전력 제어기(120)는 블록(205)에서 다시 순간 전력 및 전류 값을 판독한다. 블록(210)에서 전력 제어기(120)는 다시 프로세서(105)가 소비하는 현재의 순간 전력을 결정한다. 현재의 순간 전력이 미리 정해진 임계 전력 값을 초과하는 경우, 블 록(225)에서 프로세서(105)는 조절 기능을 작동시킴으로써 조절 모드로 들어간다.
예를 들어, 프로세서(105)는 블록(230)에서, 현재의 순간 전압 및 전류 값으로부터 프로세서(105)가 끌어오는 현재 순간 전력을 결정함으로써 전력 조절 모드로 들어갈 수 있다. 실제 실시에 있어서, 전력 제어기(105)는 블록(210)에서 결정되는 전력을 판독하고, 사용할 수 있다. 이러한 전력 조절 모드에 있어서, 전력 제어기(120)는 전력이 미리 정해진 임계 전력 값보다 적어질 때까지 프로세서(105)가 소비하는 전력의 양을 줄이기 위한 동작을 취한다. 전력 소비량을 줄이기 위해서, 전력 제어기(120)는 블록(235)에서 전력 조절을 할 하나 이상의 프로세서 코어 1, 2, ... N을 선택한다. 예를 들어, 전력 제어기(120)는 조절하기 위해서 프로세서 코어 1을 선택할 수 있다. 조절 블록(240)에서, 전력 제어기(120)는 프로세서 코어 1의 디스패치 제어 유닛 1D에게 명령어 디스패치 속도를 줄이도록 명령함으로써 프로세서 코어 1을 조절한다. 테스트 블록(245)에서, 전력 제어기(120)는 현재 프로세서가 소비하는 전력이 미리 정해진 임계 전력 값보다 작은지를 결정하는 테스트를 수행한다. 프로세서(105)가 끌어오는 전력이 여전히 미리 정해진 임계 전력 값보다 작지 않은 경우, 전력 제어기(120)는 프로세서 코어 1 및/또는 다른 프로세서 코어들을 보다 적극적으로 조절할 수 있다. 또한, 프로세서 전력 소비량을 줄이기 위해서, 전력 제어기(120)는 하나 이상의 프로세서 코어를 클록 게이팅하여, 이러한 코어들에서의 명령어 흐름을 잠시 멈추게 할 수 있다. 이러한 추가적인 전력 조절 동작 후에, 결정 블록(245)에서 전력 제어기(120)는 프로세서(105)에 의해서 끌려온 현재 전력이 미리 정해진 임계 전력 값보다 작은지를 결정하기 위해서 다시 테스트한다. 전력 제어기(120)가 끌어온 전력이 미리 정해진 임계 전력 값보다 작다고 발견한 경우, 블록(250)에서 전력 제어기(120)는 조절 기능을 멈추고, 프로세스 흐름은 전압을 판독하고 전류를 판독하는 블록(205)으로 되돌아가서 계속된다.
하나의 실시예에 있어서, 조절 모드에 있는 동안, 전력 제어기(120)는 전력 조절 대신에 또는 전력조절에 추가하여 온도 조절을 수행할 수 있다. 전력 제어기(120)는 온도 센서(135) 및 A/D 변환기(145)가 제공하는, 프로세서(105)의 순간 온도를 모니터링한다. 즉, 전력 제어기(120)는 프로세서(105)가 현재 소비하는 전력에 추가하여 프로세서(105)의 온도를 판독한다. 프로세서(105)의 온도가 미리 정해진 임계 온도 값보다 높거나, 프로세서(105)가 현재 소비하는 전력이 미리 정해진 임계 전력 값보다 많은 경우, 조절 블록(240)에 대해 상기 기술된 바에 따라, 프로세서 제어기(120)는 하나 이상의 프로세서 코어 1, 2, ...N의 조절기능을 조절한다. 전력 제어기(120)는 현재의 순간 온도가 미리 정해진 임계 온도 값보다 낮은지를 결정하는 테스트하며, 만일 그러한 경우, 프로세서 흐름은 조절 멈춤 블록(250)을 통해 판독 블록(205)으로 돌아가서 계속된다.
하나의 실시예에 있어서, 블록(240)에서 전력 제어기(120)가 전력 조절을 조절하고, 결과적인 순간 전력이 미리 정해진 임계 전력 값보다 작지 않은 경우, 프로세스 흐름이 전력 판독 블록(230)으로 되돌아가서 계속되기 전에, 전력 제어기(120)는 블록(255)에서 도 3의 동적 전력 정정 방법을 수행한다.
도 3은 동적 전압 정정 방법론의 하나의 실시예를 도시하는 순서도인데, 이는 시간의 경과에 따른 프로세서 공급 전압의 변경이나 바람직하지 않은 달라짐을 정정한다. 하나의 실시예에 있어서, 전압 제어기(120)가 도 2 순서도의 RUN DVC 블록(220 또는 255)을 마주치는 경우, 전압 제어기(120)는 동적 전압 정정 방법을 수행한다. 도 3 순서도로 돌아가서, 동적 전압 정정 방법은 시작 블록(300)에서 시작한다. 전압 제어기(120)는 동적 전압 정정을 시간의 경과에 따라 주기적으로나 정기적으로 수행한다. 전압 제어기(120)는 블록(305)에서 이러한 정정 방법을 수행할 적절한 시기인지를 결정하는 테스트를 한다. 예를 들어, 블록(305)은 시간 T가 현재 TEST TIME과 동일한지를 결정하는 테스트를 한다. 시간 T가 TEST TIME과 동일하지않는 경우, 전력 제어기(120)는 블록(310)에서 시간 T를 증가시키고, 프로세스 흐름은 블록(315)을 통해서 도 2의 조절 방법의 DVC 블록(220)이나 DVC 블록(225)으로 되돌아간다.
전압 조절기(120)는 테스트 블록(325)에서, 전압 조절기가 동적 전압 정정(DVC) 모드 1 또는 동적 전압 정정(DVC) 모드 2에 들어가야 하는지를 결정하는 테스트를 한다. 시스템(100)이 현재 최대 전력 모드 또는 조절 모드에서 작동하고 있는 경우, 전압 조절기(120)는 DVC 모드 1을 선택한다. 그러나, 프로세서(105)가 현재 초저전력 상태, 예를 들어 슬립 상태 또는 최대 절전 상태에서 작동하고 있는 경우, 전압 조절기(120)는 DVC 모드 2를 선택한다. 이러한 슬립 또는 최대 절전 상태에서, 프로세서(105)는 전력 절감을 제공하며 저전압 설정에서 올바르게 작동할 수 있는 프로그램 애플리케이션 코드를 더이상 적극적으로 실행하지 않으며, 사 용자나 다른 이벤트가 시스템을 깨워서 최대 전력 모드나 조절 모드로 회복시키기를 기다린다. 프로세서(105)가 최대 전력 모드 또는 조절 모드인 경우에, 프로세서는 여전히 애플리케이션 소프트웨어를 실행할 수도 있을 것이나, 조절 모드에서 느린 속도로 실행할 것이다. 그러나, 슬립 모드나 최대 절전 모드에 있는 경우에, 하나의 실시예에서의 프로세서(105)는 애플리케이션 프로그램 코드를 실행하지 않는다. 따라서, 프로세서(105)가 현재 최대 전력/조절 모드이거나 초저전력 상태(가령, 슬립 또는 최대 절전 상태)인지에 따라, DVC 모드 1 경로 또는 DVD 모드 2 경로를 선택할지가 결정 블록(325)에서 결정된다.
프로세서(105)가 최대 전력 모드이거나 조절 모드인 경우, 전력 제어기(120)는 블록(330)에서, A/D 변환기(155)로부터 판독한 실제 전압(Actual Voltage; AV)과 A/D 변환기로부터 판독할 것으로 예상하는 예상 전압(Expected Voltage; EV)을 비교한다. 예상 전압(EV)은 전력 제어기(120)가 VRM(115)에게 프로세서(105)로 보내라고 명령한 전압이며, 즉, 전압 조절기(120)가 VRM(115)으로 보내는 VID에 대응하는 전압이다. 테스트 블록(335)에서 실제 전압(AV)이 예상 전압(EV)과 동일하다고 결정하는 경우, 프로세스 흐름은 리턴 블록(340)을 통해 도 2의 순서도의 DVC 방법 블록(220) 또는 DVC 방법 블록(255)으로 되돌아간다. 그러나, 결정 블록(335)에서 실제 전압(AV)이 예상 전압(EV)과 동일하지 않다고 결정하는 경우, 전력 제어기(120)는 블록(345)에서 프로세서(105)에 대해 전압이 각각 높거나 낮은 양을 정정하기 위해 VID를 증가/감소함으로써 정정 동작을 취한다. 실제 실시예 있어서, 전력 제어기(120)는 VRM(115)의 VID 레지스터(170)에 정정된 VID를 기록하 면서 이러한 정정을 수행한다. VRM(115)은 가능한 전압 조절의 단위(granularity)를 설정한다. 하나의 실시예에 있어서, VRM(115)은 단위로, 예를 들어 6.25mV나 12.5mV 단위로 그 출력 전압을 조절할 수 있다. 예상 출력 전압의 이러한 전압 조절이 가치가 있기 위해서는, 실제 출력 전압에서 달라지는 전압의 양이 적어도 단위의 절반 크기이어야 한다. 공급 전압을 정정한 후에, 전력 제어기(120)는 블록(350)에서 시간 T를 0으로 설정하므로, 다음번의 도 3의 방법이 실행되며, 전력 제어기는 DVC 방법을 다시 실행하기 전에 충분한 시간이 지났는지를 결정하기 위해 다시 확인할 수 있다. 횟수 T는 전력 제어기(120)가 도 3의 DVC 방법을 실행하지 않는 경우에 증가를 계속하므로, 전력 제어기는 시간의 경과에도 성공적인 DVC 테스트를 실행한다. DVC 방법이 완료되고, 프로세스 흐름은 리턴 블록(355)을 통해서 도 2의 순서도의 DVC 방법 블록(220) 또는 DVC 방법 블록(255)에서 계속된다.
테스트 블록(325)에서 프로세서(105)가 현재 초저전력 상태, 예를 들어 슬립 상태 또는 최대 절전 모드 상태라고 결정하는 경우, 전력 제어기(120)는 VRM(115)이 프로세서(105)로 공급하는 전압을 보다 효율적으로 줄이기 위해서 동적 전압 정정 모드 2로 들어간다. 전력 제어기(120)는 블록(370)에서 A/D 변환기(155)로부터 판독한 실제 전압(AV)과 A/D 변환기(155)로부터 판독하리라고 예상하는 예상 전압(EV)을 비교한다. 테스트 블록(375)에서 실제 전압(AV)이 예상 전압(EV)과 동일하다고 결정하는 경우, 프로세스 흐름은 리턴 블록(30)을 통해서 도 2의 순서도의 DVC 방법 블록(220) 또는 DVC 방법 블록(225)으로 되돌아간다. 그러나, 결정 블록(375)에서 실제 전압(AV)이 예상 전압(EV)과 동일하지 않다고 결정하는 경우, 전 력 제어기(120)는 블록(385)에서 VRM(115)이 프로세서(105)에 공급하는 전압을 줄이기 위해서 VID를 감소시킨다. 낮은 주파수 작동 및/또는 감소된 기능을 포함하는 전력 관리 모드에 있어서, 시스템(100) 회로는 최대 전력 작동을 위해 요구되는 것보다 낮은 전압에서 성공적으로 작동할 수 있다. 이는 전력 관리 상태로 들어간 후, 레지스터(170)에서 더 낮은 VID 설정에 대한 VRM(115)의 프로그래밍을 가능하게 한다. 결과적인 전압 감소는 시스템이 지원하는 기능 축소나 주파수의 양에 따라 현저할 수 있다. 하나의 실시예에 있어서, 전압 감소는 단일 VID 단위 또는 다수개의 VID 단위로서 최대 수백만 mV까지 일 수 있다. 전력 제어기(120)는 VRM(115)의 식별 레지스터(170)에 정정된 VID를 기록함으로써 이러한 정정을 수행할 수 있다.
도 4는 VRM(115)의 로드 라인으로, x 축은 전류를 y 축은 VSENSE 전압을 나타낸다. 하나의 실시예에 있어서, VRM(115)은 로드 라인 조정기 타입 VRM으로, 전력의 최대 지점에서 가장 낮은 출력 전압으로 떨어진다. 이러한 구성의 장점은, 프로세서(105)가 VRM(115)상의 전압에 대해 갑작스런 수요를 위치시키는 경우, 디커플링 캐피시터(VRM에 위치함, 도시되지 않음)가 저장한 전압은 보다 높아지는데, 이는 로드 라인이 상승했기 때문이며, 따라서 VRM이 반응할 수 있기 전에 갑작스런 전류 수요를 공급하기 위해 사용가능한 더 많은 에너지가 저장되어 있다. 이는 VRM 전력 공급이 떨어지는 것을 감소시키고, 시스템(100)의 다른 회로가 요구하는 디커플링의 양을 제한함으로써 비용 감소를 가능하게 한다.
도 4에서와 같이, 설계자가 로드 라인으로 VRM(115)을 구현하는 경우, VRM(115)은 VID 레지스터(170)의 VID 설정 및 115A에서의 내부 전류 측정치에 기초하여 출력 전압을 제공할 것이다. 도 4에 도시된 바와 같이, 1
Figure 112009028778915-PCT00001
의 VRM(115)에 대해서, 105B에서의 전압 VSENSE는 허용 오차 마이너스의 VID 설정 전압과 같다(amps에서 측정된 전류 x .001V).
이상적인 VRM(115)은 EV = (I x LL) + CENTER VID 를 판독하는 VSENSE를 공급하는데, EV는 VRM(115)이 공급하는 예상 전압이고, I는 VRM(115)이 공급하는 측정된 전류이며, LL은 전압의 로드 라인이다. AV 변환기(165, 155)로부터 실제 전류 및 전압을 각각 측정하면서, VRM(115)의 실제 성능은 측정가능하고, 예상되는 이상적인 것과 비교가능하다. 이러한 측정은 프로세서(105)에서 인식하는 VSENSE 전압의 정확도를 개선하기 위해서 VID 설정의 조절이 필요한지도 결정한다.
도 5는 도 1의 프로세서 시스템(100)과 유사한 프로세서 시스템(500)의 블록도인데, 도 5의 프로세서 시스템(500)에서의 반도체 다이 또는 기판(40)이 프로세서(105) 및 전력 제어기(120) 양자 모두를 그 안에 포함하는 집적 회로라는 것이 다르다. 프로세서(105) 및 전력 제어기(120)가 다른 명령어 집합의 코드를 실행한다는 점에서, 도 5의 전력 제어기(120)는 여전히 프로세서(105)와 독립적이다. 프로세서(105)가 부분적으로 또는 전체적으로 전력을 줄이는 경우, 전력 제어기(120)는 전력 및 온도 상황을 모니터링하기 위해 여전히 작동한다. 전력 제어기(120)는 A/D 변환기(145, 155 및 165)와 협력해서, 반도체 다이(540) 상의 온도 상태, 프로세서(105)가 내부적으로 인식하는 전압 및 프로세서(105)가 끌어오는 전류를 각각 정확하게 측정한다.
도 6은 정보 처리 시스템(Information Handling System; IHS; 600)을 도시하는데, 이는 설명된 전력 제어 기술을 사용하는 프로세서-프로세서 전력 시스템(100, 500)을 사용한다. 하나의 실시예에 있어서, 프로세서-프로세서 전력 시스템(100, 500)은 이종의 프로세서, 즉 제1 명령어 집합을 가지는 적어도 하나의 일반적인 프로세서 유닛 및 범용 프로세서의 것과 다른 아키텍처 및 명령어 집합을 가지는 적어도 하나의 다른 프로세서 유닛을 포함하는 프로세서를 사용한다. 예를 들어, 다른 프로세서는 전문 프로세서 유닛이거나 특수 목적의 프로세서일 수 있다. 프로세서-프로세서 전력 시스템(100, 500)은 버스(615)를 통해 메모리 시스템(610)에 연결된다. 버스(615)는 프로세서-프로세서 전력 시스템(100, 500)을 비디오 그래픽 제어기(620)에도 연결한다. 디스플레이(625)는 비디오 그래픽 제어기(620)에 연결된다. 비휘발성 스토리지(630), 예를 들어 하드디스크 드라이브, CD 드라이브, DVD 드라이브, 또는 기타 비휘발성 스토리지는 버스(615)에 연결되서 IHS(600)에게 정보의 영구적인 스토리지를 제공한다. 운영체제(635)는 IHS(600)의 동작을 제어하기 위해서 메모리(610)에 로딩된다. I/O 장치(640), 예를 들어 키보드와 마우스 포인팅 장치는 버스(615)에 연결된다. 하나 이상의 확장 버스(645), 예를 들어 USB, IEEE 1394 버스, ATA, SATA, PCI, PCIE 및 기타 버스들이 버스(615)에 연결되어, IHS(600)와 주변 기기 및 장치 연결을 용이하게 한다. 네트워크 어댑터(650)는 버스(615)에 연결되어, IHS(600)가 유무선으로 네트워크 및 다른 정보 처리 시스템에 연결될 수 있도록 한다. 도 6에서 프로세서-프로세서 전력 시스템(100, 500)을 사용하는 하나의 IHS를 도시하지만, IHS는 다른 형태를 취할 수 있다. 예를 들어, IHS(600)는 데스크톱, 서버, 휴대용, 랩탑, 노트북 또는 기타 형태 요인 컴퓨터 또는 데이터 프로세싱 시스템의 형태를 취할 수 있다. IHS는 요인으로부터 다른 형태, 예를 들어 PDA, 게임기, 휴대용 전화기, 통신 장치 또는 프로세서 및 메모리를 포함하는 기타 장치의 형태를 취할 수 있다.
전술한 것은 프로세서용 전력 제어 시스템을 설명하는데, 이는 전력을 절약하고 프로세서의 신뢰성 있는 작동을 보장하기 위해서 다중 모드로 작동한다.
본 발명의 수정 및 대안적인 실시예는 본 발명의 이러한 설명의 관점에서 당업자에게 명백할 것이다. 따라서, 이러한 설명은 당업자에게 본 발명을 수행하는 방법을 알려주며, 설명된 방식으로 구성되도록 의도되었다. 도시되고 설명된 본 발명의 형태는 본 실시예를 구성한다. 당업자는 부분적인 배열, 크기, 모양에서의 다양한 변경을 만들 수 있을 것이다. 예를 들어, 당업자는 본 명세서에서 도시되고 기술된 요소를 균등 요소로 치환할 수 있을 것이다. 또한, 본 발명의 이러한 설명의 장점을 가진 후에, 당업자는 본 발명의 범위를 벗어나지 않고, 본 발명의 일부 특성을 다른 특성의 사용과 독립적으로 사용할 수 있을 것이다.

Claims (10)

  1. 반도체 기판상의 프로세서 회로를 포함하는 프로세서에 전력을 공급하는 방법으로서,
    전력 시스템이 상기 프로세서에 전력을 공급하는 단계 - 상기 프로세서 회로는 복수의 코어를 포함함 - ;
    상기 프로세서가 상기 전력 시스템으로부터 소비하는 전력이 미리 정해진 임계 전력을 초과하는 경우, 상기 전력 시스템이 상기 프로세서의 적어도 하나의 코어를 조절(throttle)하여 상기 프로세서를 전력 조절 모드로 위치시키는 단계;
    상기 프로세서의 상기 프로세서 회로가 상기 전력 시스템으로부터 수신한 실제 출력 전압을 상기 전력 시스템이 결정하는 단계; 및
    상기 실제 출력 전압과 상기 전력 시스템의 예상 출력 전압 간의 검출된 차이에 대한 응답으로 상기 전력 시스템이 상기 실제 출력 전압을 변경하는 단계
    를 포함하는 방법.
  2. 반도체 기판과 연관된 복수의 코어를 가지는 프로세서 회로를 포함하는 프로세서에 전력을 공급하며, 상기 프로세서에 전력을 공급하기 위해 상기 프로세서에 연결가능한 전력 시스템에서 사용되기 위한 장치로서,
    상기 프로세서가 미리 정해진 임계 전력보다 많은 전력을 소비하는 경우, 상 기 프로세서의 적어도 하나의 코어를 조절하여 상기 프로세서를 전력 조절 모드에 위치시키는 전력 제어기;
    상기 프로세서 회로가 상기 전력 시스템으로부터 수신하는 실제 출력 전압을 결정하며, 상기 프로세서 회로 및 상기 전력 제어기에 연결가능한 센서; 및
    상기 전력 제어기가 검출한 상기 실제 출력 전압 및 전압 조정기의 예상 출력 전압 간의 차이에 대한 응답으로 상기 실제 출력 전압을 변경하며, 상기 전력 제어기 및 상기 프로세서에 연결가능한 상기 전압 조정기
    를 포함하는 장치.
  3. 제2항에 있어서,
    상기 예상 출력 전압에 대응하는 출력 전압 식별 신호를 생성하는 수단을 더 포함하는 장치.
  4. 제2항에 있어서,
    상기 실제 출력 전압이 상기 예상 출력 전압보다 낮은 경우, 상기 실제 출력 전압을 증가시키기 위해 상기 출력 전압 식별 신호를 변경하는 수단; 및
    상기 실제 출력 전압이 상기 예상 출력 전압보다 높은 경우, 상기 실제 출력 저압을 감소시키기 위해 상기 출력 전압 식별 신호를 변경하는 수단
    을 더 포함하는 장치.
  5. 제2항에 있어서,
    적어도 하나의 상기 코어들이 명령어들을 디스패치하는 속도를 줄임으로써 상기 프로세서를 조절하는 수단을 더 포함하는 장치.
  6. 제2항에 있어서,
    적어도 하나의 상기 코어들을 클록 게이팅함으로써 상기 프로세서를 조절하는 수단을 더 포함하는 장치.
  7. 제2항에 있어서,
    상기 프로세서가 상기 전력 시스템으로부터 소비하는 상기 전력이 상기 미리 정해진 임계 전력을 초과하지 않는 경우, 상기 프로세서가 최대 전력 모드에서 작동하도록 하는 수단을 더 포함하는 장치.
  8. 제2항에 있어서,
    상기 프로세서가 슬립 상태 및 최대 절전 상태 중 하나로 들어가는 것에 대한 응답으로 상기 실제 출력 전압을 줄이도록 상기 전압 조정기에 명령하는 수단을 더 포함하는 장치.
  9. 정보 처리 시스템(Information Handling System; IHS)으로서,
    반도체 기판상에 위치한 복수의 코어를 가지는 프로세서 회로를 포함하는 프 로세서;
    상기 프로세서에 연결가능한 메모리; 및
    상기 프로세서에 전력을 공급하며, 상기 프로세서에 연결가능한 전력 시스템
    을 포함하고,
    상기 전력 시스템은,
    상기 프로세서가 미리 정해진 임계 전력보다 많이 소비하는 경우, 상기 프로세서의 적어도 하나의 코어를 조절하여 상기 프로세서를 전력 조절 모드로 위치시키는 전력 제어기;
    상기 프로세서 회로가 상기 전력 시스템으로부터 수신하는 실제 출력 전압을 결정하며, 상기 프로세서 회로 및 상기 전력 제어기에 연결가능한 센서; 및
    상기 전력 제어기가 검출한 상기 실제 출력 전압 및 전압 조정기의 예상 출력 전압 간의 차이에 대한 응답으로 상기 실제 출력 전압을 변경하며, 상기 전력 제어기 및 상기 프로세서에 연결가능한 상기 전압 조정기
    를 포함하는 정보 처리 시스템.
  10. 컴퓨터 프로그램으로서,
    상기 프로그램이 컴퓨터상에서 실행되는 경우, 제1항의 모든 단계들을 수행하도록 구성된 프로그램 코드 수단을 포함하는 컴퓨터 프로그램.
KR1020097009830A 2007-01-10 2007-12-19 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법 Expired - Fee Related KR101159403B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/621,710 US7793125B2 (en) 2007-01-10 2007-01-10 Method and apparatus for power throttling a processor in an information handling system
US11/621,710 2007-01-10
PCT/EP2007/064261 WO2008083906A2 (en) 2007-01-10 2007-12-19 Method and apparatus for power throttling a processor in an information handling system

Publications (2)

Publication Number Publication Date
KR20090077952A true KR20090077952A (ko) 2009-07-16
KR101159403B1 KR101159403B1 (ko) 2012-06-28

Family

ID=39595290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097009830A Expired - Fee Related KR101159403B1 (ko) 2007-01-10 2007-12-19 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법

Country Status (7)

Country Link
US (1) US7793125B2 (ko)
JP (1) JP5437077B2 (ko)
KR (1) KR101159403B1 (ko)
CN (1) CN101578565B (ko)
CA (1) CA2667422C (ko)
TW (1) TWI399639B (ko)
WO (1) WO2008083906A2 (ko)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120055784A (ko) * 2010-11-23 2012-06-01 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
KR101420925B1 (ko) * 2011-10-14 2014-07-17 애플 인크. 프로세싱 코어를 위한 전원 게이팅 구성
KR101421346B1 (ko) * 2011-10-31 2014-07-18 애플 인크. 프로세서 명령어 발행 스로틀링
KR20140100508A (ko) * 2011-12-27 2014-08-14 인텔 코오퍼레이션 게이팅된 도메인의 부하 조건들에 기초하여 게이팅된 도메인의 활성 상태 동안 전력 게이트들을 제어하기 위한 방법들 및 시스템들
KR20160040294A (ko) * 2013-08-09 2016-04-12 퀄컴 인코포레이티드 모바일 전자 디바이스를 위한 열 저감 적응
US9360907B2 (en) 2012-06-29 2016-06-07 Qualcomm Incorporated System and method for adaptive thermal management in a portable computing device
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852188B1 (ko) * 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
TWI402647B (zh) * 2007-09-14 2013-07-21 Asustek Comp Inc 可動態調整電壓及有效節能之電壓控制裝置、方法及電腦裝置
US8341433B2 (en) * 2008-01-04 2012-12-25 Dell Products L.P. Method and system for managing the power consumption of an information handling system
US20090327776A1 (en) * 2008-06-30 2009-12-31 Nguyen Don J Multiple load line voltage regulators
TWI398757B (zh) * 2008-10-03 2013-06-11 Hon Hai Prec Ind Co Ltd 電子設備及其電源連接模組
WO2010042108A1 (en) * 2008-10-07 2010-04-15 Hewlett-Packard Development Company, L.P. Power management in a system having a processor and a voltage converter that provides a power voltage to the processor
US8402290B2 (en) 2008-10-31 2013-03-19 Intel Corporation Power management for multiple processor cores
US8707060B2 (en) * 2008-10-31 2014-04-22 Intel Corporation Deterministic management of dynamic thermal response of processors
GB2480175B (en) * 2009-02-27 2014-04-16 Hewlett Packard Development Co Method and system of reporting electrical current to a processor
TWI401559B (zh) * 2009-07-27 2013-07-11 Asustek Comp Inc 資料處理系統及其調節方法
US8689037B2 (en) * 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
US20110145559A1 (en) * 2009-12-16 2011-06-16 Thomson Steven S System and method for controlling central processing unit power with guaranteed steady state deadlines
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US9563250B2 (en) * 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8650426B2 (en) * 2009-12-16 2014-02-11 Qualcomm Incorporated System and method for controlling central processing unit power in a virtualized system
US9128705B2 (en) * 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8909962B2 (en) * 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US8607083B2 (en) * 2010-04-01 2013-12-10 Intel Corporation Method and apparatus for interrupt power management
US8429441B2 (en) 2010-04-19 2013-04-23 International Business Machines Corporation Operating processor below maximum turbo mode frequency by sending higher than actual current amount signal to monitor
US8452993B2 (en) 2010-07-01 2013-05-28 Qualcomm Incorporated Circuits, systems, and methods for dynamically controlling a power supply configuration in response to load requirements from a digital circuit
US8495395B2 (en) * 2010-09-14 2013-07-23 Advanced Micro Devices Mechanism for controlling power consumption in a processing node
US8793512B2 (en) * 2010-10-29 2014-07-29 Advanced Micro Devices, Inc. Method and apparatus for thermal control of processing nodes
US8812825B2 (en) * 2011-01-10 2014-08-19 Dell Products L.P. Methods and systems for managing performance and power utilization of a processor employing a fully multithreaded load threshold
US9429966B2 (en) 2011-01-31 2016-08-30 Freescale Semiconductor, Inc. Integrated circuit device, voltage regulation circuitry and method for regulating a voltage supply signal
KR101192010B1 (ko) * 2011-02-10 2012-10-16 삼성에스디아이 주식회사 배터리의 충전 제어 시스템 및 그를 포함하는 배터리 팩
KR101770587B1 (ko) 2011-02-21 2017-08-24 삼성전자주식회사 멀티코어 프로세서의 핫 플러깅 방법 및 멀티코어 프로세서 시스템
US9490700B2 (en) * 2011-02-25 2016-11-08 Vasco Data Security, Inc. Portable handheld strong authentication token having parallel-serial battery switching and voltage regulating circuit
US9069555B2 (en) * 2011-03-21 2015-06-30 Intel Corporation Managing power consumption in a multi-core processor
JP5089790B2 (ja) * 2011-05-17 2012-12-05 株式会社ソニー・コンピュータエンタテインメント 電源装置およびそれを用いた電子機器
EP2734906B1 (en) 2011-07-18 2018-12-05 Hewlett-Packard Development Company, L.P. Power consumption limit associated with power over ethernet (poe) computing system
US8799693B2 (en) 2011-09-20 2014-08-05 Qualcomm Incorporated Dynamic power optimization for computing devices
US9098309B2 (en) 2011-09-23 2015-08-04 Qualcomm Incorporated Power consumption optimized translation of object code partitioned for hardware component based on identified operations
US8832478B2 (en) 2011-10-27 2014-09-09 Intel Corporation Enabling a non-core domain to control memory bandwidth in a processor
US9063733B2 (en) * 2011-10-31 2015-06-23 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Managing power modes of a computing system
KR102078093B1 (ko) 2011-11-10 2020-02-18 삼성전자 주식회사 휴대단말기의 온도 제어장치 및 방법
CN102520782A (zh) * 2011-12-15 2012-06-27 江苏中科梦兰电子科技有限公司 基于处理器核数自动调节的电源管理方法
EP2798435B1 (en) 2011-12-29 2018-09-19 Intel Corporation Individual core voltage margining
US9606595B2 (en) * 2011-12-30 2017-03-28 Intel Corporation Microprocessor-assisted auto-calibration of voltage regulators
US20130185581A1 (en) * 2012-01-18 2013-07-18 Qualcomm Incorporated Efficient Code Dispatch Based on Performance and Energy Consumption
WO2013147849A1 (en) * 2012-03-30 2013-10-03 Intel Corporation Dynamically measuring power consumption in a processor
US9229524B2 (en) 2012-06-27 2016-01-05 Intel Corporation Performing local power gating in a processor
US9274580B2 (en) 2012-06-29 2016-03-01 Intel Corporation Voltage regulator supplying power exclusively to a non-core region of a processor having a supply capability threshold
US9846463B2 (en) * 2012-09-28 2017-12-19 Intel Corporation Computing system and processor with fast power surge detection and instruction throttle down to provide for low cost power supply unit
US9383806B2 (en) 2013-04-17 2016-07-05 Apple Inc. Multi-core processor instruction throttling
US9195291B2 (en) * 2013-06-21 2015-11-24 Apple Inc. Digital power estimator to control processor power consumption
US9304573B2 (en) 2013-06-21 2016-04-05 Apple Inc. Dynamic voltage and frequency management based on active processors
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
CN104571253B (zh) 2013-10-16 2016-04-27 财团法人工业技术研究院 稳压器及其控制方法
US9411403B2 (en) 2013-11-19 2016-08-09 Qualcomm Incorporated System and method for dynamic DCVS adjustment and workload scheduling in a system on a chip
US9606605B2 (en) 2014-03-07 2017-03-28 Apple Inc. Dynamic voltage margin recovery
US9977439B2 (en) 2014-04-08 2018-05-22 Qualcomm Incorporated Energy efficiency aware thermal management in a multi-processor system on a chip
JP5986138B2 (ja) * 2014-05-09 2016-09-06 レノボ・シンガポール・プライベート・リミテッド 複数のプロセッサに電力を供給する電源装置の出力を制御する方法、電源システムおよび情報処理装置
US9671767B2 (en) 2014-05-14 2017-06-06 Advanced Micro Devices, Inc. Hybrid system and method for determining performance levels based on thermal conditions within a processor
US9652019B2 (en) 2014-06-02 2017-05-16 Advanced Micro Devices, Inc. System and method for adjusting processor performance based on platform and ambient thermal conditions
US9612603B2 (en) * 2014-07-17 2017-04-04 Dell Products, L.P. Calibration of voltage regulator
US9575537B2 (en) 2014-07-25 2017-02-21 Intel Corporation Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states
US9763116B2 (en) * 2014-08-27 2017-09-12 Western Digital Technologies, Inc. Method of optimizing device performance by maintaining device within temperature limits
US9488998B2 (en) * 2014-10-23 2016-11-08 Nxp B.V. Method and system for extending the lifetime of multi-core integrated circuit devices
US20160299179A1 (en) * 2015-04-13 2016-10-13 Mediatek Inc. Scheme capable of estimating available power range according to extra power range and employing available power range as reference of performing power throttling upon a system
US10120000B2 (en) * 2015-07-15 2018-11-06 Oracle International Corporation On-chip current sensing employing power distribution network voltage de-convolution
US10468730B2 (en) * 2015-09-26 2019-11-05 Intel Corporation Battery reliability odometer
US9733685B2 (en) * 2015-12-14 2017-08-15 International Business Machines Corporation Temperature-aware microprocessor voltage management
US10474208B2 (en) * 2016-03-31 2019-11-12 Intel Corporation Systems, methods and devices for using thermal margin of a core in a processor
US10073511B2 (en) 2016-03-31 2018-09-11 Qualcomm Incorporated Apparatus and methods for embedded current measurements for performance throttling
US10101799B2 (en) * 2016-04-01 2018-10-16 Quanta Computer Inc. System and method for smart power clamping of a redundant power supply
US10209726B2 (en) 2016-06-10 2019-02-19 Microsoft Technology Licensing, Llc Secure input voltage adjustment in processing devices
US10310572B2 (en) 2016-06-10 2019-06-04 Microsoft Technology Licensing, Llc Voltage based thermal control of processing device
US10338670B2 (en) * 2016-06-10 2019-07-02 Microsoft Technology Licensing, Llc Input voltage reduction for processing devices
US10248186B2 (en) 2016-06-10 2019-04-02 Microsoft Technology Licensing, Llc Processor device voltage characterization
US10613611B2 (en) * 2016-06-15 2020-04-07 Intel Corporation Current control for a multicore processor
US10831384B2 (en) * 2017-08-31 2020-11-10 Micron Technology, Inc. Memory device with power management
US10884475B1 (en) 2017-09-07 2021-01-05 Amazon Technologies, Inc. Method for determining battery available power for an electronic device
US11012945B2 (en) * 2017-09-29 2021-05-18 Apple Inc. Devices and methods for power allocation
WO2019066928A1 (en) * 2017-09-29 2019-04-04 Intel Corporation ENERGY MONITORING FOR A PROCESSING PLATFORM
CN108196481B (zh) * 2018-01-02 2021-08-17 联想(北京)有限公司 一种供电调节方法和电子设备
US11074147B2 (en) * 2018-11-30 2021-07-27 International Business Machines Corporation Continuous mutual extended processor self-test
US10948957B1 (en) 2019-09-26 2021-03-16 Apple Inc. Adaptive on-chip digital power estimator
US11057727B2 (en) * 2019-10-18 2021-07-06 Cirrus Logic, Inc. Dynamic power/current allocation among groups of audio amplifiers and/or haptic drivers
CN113157079B (zh) * 2020-01-07 2024-05-24 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
CN113157078B (zh) * 2020-01-07 2023-05-30 上海寒武纪信息科技有限公司 用于控制处理器的方法、装置及其处理器
US11119548B2 (en) 2020-01-08 2021-09-14 Cypress Semiconductor Corporation Dynamic power throttling based on system conditions in USB Type-C power delivery (USB-C/PD) ecosystem
US11314315B2 (en) 2020-01-17 2022-04-26 Samsung Electronics Co., Ltd. Performance control of a device with a power metering unit (PMU)
US11416056B2 (en) 2020-09-18 2022-08-16 Apple Inc. Power sense correction for power budget estimator
US11556342B1 (en) * 2020-09-24 2023-01-17 Amazon Technologies, Inc. Configurable delay insertion in compiled instructions
CN112286333B (zh) * 2020-10-16 2023-03-21 锐捷网络股份有限公司 一种电源控制方法和装置
US11860702B2 (en) * 2020-12-15 2024-01-02 International Business Machines Corporation Current consumption controller
WO2021056031A2 (en) * 2021-01-20 2021-03-25 Zeku, Inc. Apparatus and method of configurable power management using a power controller
TW202318151A (zh) * 2021-09-22 2023-05-01 美商高通公司 處理器集群內的動態電壓和頻率縮放（ｄｖｆｓ）
US11797045B2 (en) 2021-09-22 2023-10-24 Qualcomm Incorporated Dynamic voltage and frequency scaling (DVFS) within processor clusters
US11709529B2 (en) * 2021-10-12 2023-07-25 Hewlett Packard Enterprise Development Lp Variable enhanced processor performance
EP4270152A1 (en) * 2022-04-27 2023-11-01 DC Systems B.V. Computer power consumption management based on the state of the power supplying electrical grid

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411156B1 (en) 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
US6415388B1 (en) 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6272666B1 (en) 1998-12-30 2001-08-07 Intel Corporation Transistor group mismatch detection and reduction
US6484265B2 (en) 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US6363490B1 (en) 1999-03-30 2002-03-26 Intel Corporation Method and apparatus for monitoring the temperature of a processor
US6393374B1 (en) 1999-03-30 2002-05-21 Intel Corporation Programmable thermal management of an integrated circuit die
US6564328B1 (en) 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
JP2001332699A (ja) * 2000-05-25 2001-11-30 Mitsubishi Electric Corp 半導体集積装置および集積回路の電圧降下検出方法並びにその電圧降下補正方法
US6748545B1 (en) * 2000-07-24 2004-06-08 Advanced Micro Devices, Inc. System and method for selecting between a voltage specified by a processor and an alternate voltage to be supplied to the processor
US6941480B1 (en) * 2000-09-30 2005-09-06 Intel Corporation Method and apparatus for transitioning a processor state from a first performance mode to a second performance mode
US6826704B1 (en) * 2001-03-08 2004-11-30 Advanced Micro Devices, Inc. Microprocessor employing a performance throttling mechanism for power management
US7222243B2 (en) * 2001-04-26 2007-05-22 Tyco Electronics Corporation Power delivery system for a microprocessor
US6608528B2 (en) 2001-10-22 2003-08-19 Intel Corporation Adaptive variable frequency clock system for high performance low power microprocessors
US20040025061A1 (en) * 2001-10-25 2004-02-05 Lawrence Richard H. Method and system for power reduction
US7032116B2 (en) 2001-12-21 2006-04-18 Intel Corporation Thermal management for computer systems running legacy or thermal management operating systems
US6931559B2 (en) 2001-12-28 2005-08-16 Intel Corporation Multiple mode power throttle mechanism
US7281140B2 (en) 2001-12-28 2007-10-09 Intel Corporation Digital throttle for multiple operating points
TW567408B (en) 2002-03-29 2003-12-21 Uniwill Comp Corp Apparatus and method for controlling power and clock speed of electronic system
TWI262380B (en) 2002-04-25 2006-09-21 Quanta Comp Inc Dynamic adjustment method for power consumption of computer system
US6762629B2 (en) 2002-07-26 2004-07-13 Intel Corporation VCC adaptive dynamically variable frequency clock system for high performance low power microprocessors
US6908227B2 (en) 2002-08-23 2005-06-21 Intel Corporation Apparatus for thermal management of multiple core microprocessors
US7076672B2 (en) 2002-10-14 2006-07-11 Intel Corporation Method and apparatus for performance effective power throttling
US7085945B2 (en) 2003-01-24 2006-08-01 Intel Corporation Using multiple thermal points to enable component level power and thermal management
US7124321B2 (en) 2003-02-10 2006-10-17 Sun Microsystems, Inc. Adaptive throttling
US7496776B2 (en) 2003-08-21 2009-02-24 International Business Machines Corporation Power throttling method and apparatus
JP2005085164A (ja) * 2003-09-10 2005-03-31 Sharp Corp マルチプロセッサシステムの制御方法およびマルチプロセッサシステム
DE602004016544D1 (de) * 2003-10-22 2008-10-23 Nxp Bv Verfahren und system zur versorgung einer integrierten schaltung und integrierte schaltung, die speziell für eine verwendung darin ausgelegt ist
US7240225B2 (en) 2003-11-10 2007-07-03 Dell Products L.P. System and method for throttling power in one or more information handling systems
US7363517B2 (en) 2003-12-19 2008-04-22 Intel Corporation Methods and apparatus to manage system power and performance
US7194641B2 (en) 2004-01-22 2007-03-20 International Business Machines Corporation Method and apparatus for managing power and thermal alerts transparently to an operating system in a data processing system with increased granularity in reducing power usage and thermal generation
US7418608B2 (en) 2004-06-17 2008-08-26 Intel Corporation Method and an apparatus for managing power consumption of a server
US7330988B2 (en) 2004-06-30 2008-02-12 Sun Microsystems, Inc. Method and apparatus for power throttling in a multi-thread processor
US7966511B2 (en) 2004-07-27 2011-06-21 Intel Corporation Power management coordination in multi-core processors
US7523337B2 (en) * 2004-08-19 2009-04-21 Intel Corporation Power delivery system in which power supply and load exchange power consumption measurements via digital bus
US7437581B2 (en) * 2004-09-28 2008-10-14 Intel Corporation Method and apparatus for varying energy per instruction according to the amount of available parallelism
TWI259949B (en) * 2004-12-29 2006-08-11 Tatung Co Image processing system of low power
US7502948B2 (en) 2004-12-30 2009-03-10 Intel Corporation Method, system, and apparatus for selecting a maximum operation point based on number of active cores and performance level of each of the active cores
US7562234B2 (en) * 2005-08-25 2009-07-14 Apple Inc. Methods and apparatuses for dynamic power control

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120055784A (ko) * 2010-11-23 2012-06-01 한국전자통신연구원 멀티 코어 프로세서의 전력 제어 장치 및 방법
KR101420925B1 (ko) * 2011-10-14 2014-07-17 애플 인크. 프로세싱 코어를 위한 전원 게이팅 구성
US8990604B2 (en) 2011-10-14 2015-03-24 Apple Inc. Alternately sensing voltage on supply side or load side of a power gate of an electronic device and modifying feedback input of a power supply controlled by the power gate based on which side of the power gate is currently sensed
KR101421346B1 (ko) * 2011-10-31 2014-07-18 애플 인크. 프로세서 명령어 발행 스로틀링
US9009451B2 (en) 2011-10-31 2015-04-14 Apple Inc. Instruction type issue throttling upon reaching threshold by adjusting counter increment amount for issued cycle and decrement amount for not issued cycle
KR20140100508A (ko) * 2011-12-27 2014-08-14 인텔 코오퍼레이션 게이팅된 도메인의 부하 조건들에 기초하여 게이팅된 도메인의 활성 상태 동안 전력 게이트들을 제어하기 위한 방법들 및 시스템들
US10228738B2 (en) 2011-12-27 2019-03-12 Intel Corporation Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
US10955885B2 (en) 2011-12-27 2021-03-23 Intel Corporation Methods and systems to control power gates during an active state of a gated domain based on load conditions of the gated domain
US9360907B2 (en) 2012-06-29 2016-06-07 Qualcomm Incorporated System and method for adaptive thermal management in a portable computing device
KR20160040294A (ko) * 2013-08-09 2016-04-12 퀄컴 인코포레이티드 모바일 전자 디바이스를 위한 열 저감 적응
US11399720B2 (en) 2016-04-05 2022-08-02 Qulacomm Incorporated Circuits and methods providing temperature mitigation for computing devices

Also Published As

Publication number Publication date
WO2008083906A3 (en) 2009-02-26
CA2667422C (en) 2016-03-29
US7793125B2 (en) 2010-09-07
CN101578565B (zh) 2012-05-23
JP2010515984A (ja) 2010-05-13
CA2667422A1 (en) 2008-07-17
KR101159403B1 (ko) 2012-06-28
TW200839497A (en) 2008-10-01
WO2008083906A2 (en) 2008-07-17
US20080168287A1 (en) 2008-07-10
TWI399639B (zh) 2013-06-21
JP5437077B2 (ja) 2014-03-12
CN101578565A (zh) 2009-11-11

Similar Documents

Publication Publication Date Title
KR101159403B1 (ko) 정보 처리 시스템에서의 프로세서의 전력 조절을 위한 장치 및 방법
US8117469B2 (en) Automatically determining operating parameters of a power management device
US8732495B2 (en) Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
US8225121B2 (en) Forced idle of a data processing system
US7840823B2 (en) Processor system for varying clock frequency and voltage in response to a comparison of instruction execution rate to a reference value
JP5160033B2 (ja) 複数のタイム・フレームに関して電力測定および省電力を行うための方法、システム、および調整技術
US8261112B2 (en) Optimizing power consumption by tracking how program runtime performance metrics respond to changes in operating frequency
US8700925B2 (en) Regulating power using a fuzzy logic control system
US8826048B2 (en) Regulating power within a shared budget
US8069355B2 (en) Data path controller with integrated power management to manage power consumption of a computing device and its components
US8531225B1 (en) Configurable critical path emulator
US8762757B2 (en) Power management method and device thereof
US20090177422A1 (en) Forced idle of a data processing system
EP1763725B1 (en) Controlling standby power of low power devices
KR20110082132A (ko) 전력 관리 장치, 전력 관리 방법 및 전압 변환기
CN113853568A (zh) 功率管理系统
US20230409100A1 (en) Dynamic input power monitor
US20230104685A1 (en) Power management circuitry
CN101231551B (zh) 多处理器系统及其效能调整方法
CN115053199B (zh) 芯片工艺偏差已知的电力效率优化
KR102633382B1 (ko) Cpu 코어 클록 속도 변화를 통하여 절전을 행하는 에너지 절감형 컴퓨터 시스템 및 그 제어 방법
KR102817231B1 (ko) Cpu 사용율에 따라 선형회귀모델을 활용하여 cpu 동작조건을 설정하는 절전형 컴퓨터 시스템 및 그 제어 방법
WO2012030329A1 (en) Systems, apparatuses and methods for dynamic voltage and frequency control of components used in a computer system
Lang Components for Energy-Efficient Operating Systems

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

A201 Request for examination
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U12-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20150619

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20150619